JP2008017449A - 差動発振装置及び変調器 - Google Patents

差動発振装置及び変調器 Download PDF

Info

Publication number
JP2008017449A
JP2008017449A JP2007124720A JP2007124720A JP2008017449A JP 2008017449 A JP2008017449 A JP 2008017449A JP 2007124720 A JP2007124720 A JP 2007124720A JP 2007124720 A JP2007124720 A JP 2007124720A JP 2008017449 A JP2008017449 A JP 2008017449A
Authority
JP
Japan
Prior art keywords
control signal
transistor
differential
differential oscillation
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007124720A
Other languages
English (en)
Other versions
JP4685060B2 (ja
Inventor
Shigeru Kobayashi
茂 小林
Taku Fujita
卓 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007124720A priority Critical patent/JP4685060B2/ja
Priority to PCT/JP2007/060539 priority patent/WO2007142035A1/ja
Priority to US12/303,727 priority patent/US7965150B2/en
Publication of JP2008017449A publication Critical patent/JP2008017449A/ja
Application granted granted Critical
Publication of JP4685060B2 publication Critical patent/JP4685060B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/06—Modifications of generator to ensure starting of oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1271—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the frequency being controlled by a control current, i.e. current controlled oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C1/00—Amplitude modulation
    • H03C1/36—Amplitude modulation by means of semiconductor device having at least three electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00—Starting of generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/717—Pulse-related aspects
    • H04B1/7174—Pulse generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】差動発振装置において発振開始時から二つの出力端子から出力される出力信号の位相が反転するまでの時間を短縮すること。
【解決手段】一方のトランジスタ１０５の端子に外部入力端子を有しスイッチ回路１０４を有する差動発振部１０３と、前記差動発振部１０３の発振開始と発振停止を制御する第一の制御信号を生成する第一の制御信号発生回路１０１と、前記差動発振部１０３の一方のトランジスタ１０５の端子に入力する第二の制御信号を生成する第二の制御信号発生回路１０２とを有する差動発振装置において、第二の制御信号によって二つのトランジスタ１０５，１０６に流れるコレクタ電流の位相関係を決めることで、発振開始時から二つの出力端子から出力される出力信号の位相は逆相となる。
【選択図】図１

Description

本発明は、回路定数で決められる周波数で共振してから、差動発振部の二つ出力端子から出力される出力信号の位相が反転するまでの遅延時間が短い差動発振装置に関するものである。
ＵＷＢ（Ultra Wide Band：超広帯域）技術の一つとして、パルス信号を用いて通信や測距を行なう装置、システムの開発が行なわれている。パルス信号を所望の周波数帯域の成分のみを持つ交流信号とするには大きく二つの方法があり、一つはパルス信号をフィルタによって周波数帯域制限し、特定の周波数帯成分のみを抜き出す方法であり、もう一つは交流信号を間欠的に窓かけして部分的に取り出す、又は交流信号源である発振回路を間欠的に動作させて、発振そのものを間欠的に行なう方法がある。
交流信号源と乗ずる方法（交流信号を間欠的に窓かけして部分的に取り出す方法）は、キャリア通信と同じく発振回路出力とパルス信号とを、ミキサ回路で変調することが一般的である。また、発振回路を間欠的に動作させる方法としては、トランジスタを用いた発振回路に流れる電流をスイッチでオン／オフすることで、間欠的に発振回路を動作させる方法が提案されている。
また、トランジスタを対にして発振回路を差動動作させる技術も開示されている。図１５にその構成を示す。図１５は従来のトランジスタを用いた間欠差動発振装置の構成を示すブロック図である。
この発振回路は、電流源スイッチ１６０１、トランジスタ１６０２、１６０３及び共振回路１６０４から構成される差動発振部１６０５と、第一の制御信号発生回路１６０６とから構成される。電流源スイッチ１６０１は、第一の制御信号発生回路１６０６から出力される制御信号により、間欠的に動作する。差動発振部１６０５は、第一の制御信号発生回路１６０６から出力される制御信号の電圧レベルと印加される期間とに対応して発振する（特許文献１参照）。
しかし、従来の回路構成では、差動発振部１６０５の動作開始時において、二つのトランジスタが同時に動作を開始することで、回路定数により決められる周波数において共振してから、発振回路が差動動作するまでに微小遅延時間が生じる。
ここで、微小遅延時間の発生により、この差動発振部１６０５を、ナノ秒単位で間欠的に動作させて、二つの出力端子間の電位差を出力とした場合、発振出力の立ち上がり時においては、逆位相でない波形が二端子から出力される。このため、差動発振部１６０５の二つの出力端子間は、電圧振動が相殺、又は同位相でなく合成され、大きな振幅を得ることができない。結果として、差動発振部１６０５は、発振出力の立ち上がりが遅くなるため、パルス幅がナノ秒単位である場合には、意図した時間幅の発振出力を生成することができない場合がある。
この課題を解決するために、図１４に示す構成が提案されている。図１４は従来のトランジスタを用いた間欠差動発振装置の構成を示すブロック図である。この発振回路は電流源１５０１、定電源１５０２、共振器１５０３、共振器１５０４、トランジスタ１５０５〜１５０８、制御信号入力端子１５０９を有している。なお、トランジスタ１５０５および電流源１５０１の双方を用いることにより、図１５における電流源スイッチ１６０１の機能を果たしている。すなわち、図１５に示す電流源スイッチ１６０１は、間欠動作を制御する制御信号により間欠的に動作することで、図１４に示すトランジスタ１５０５の間欠動作に相当する機能を果たし、さらに、図１５に示す電流原スイッチ１６０１は、図１４に示す電流源１５０１と同様の、定電流源としての機能も果たす。
間欠動作は、トランジスタ１５０５のベース端の制御信号入力端子１５０９から入力される矩形波によって行っている。なお、間欠動作オフ時には、電流源１５０１には電流が流れず、定電源１５０２と共振器１５０３とのインダクタ間をスタンバイ電流が流れる。
次に、トランジスタ１５０５に矩形波が入力され、間欠動作がオンになると同時にスタンバイ電流はカットされ、その影響で回路にリンギングが起きる。このリンギングをトリガーにして高速に発振回路を動作させて、パルス幅の短い発振回路からの出力を出力信号として得ている（非特許文献１参照）。
特開２００５−４９２００号公報 Ｔ．Ｔｅｓｈｉｒｏｇｉ．，ｅｔ ａｌ．： ‘Ｒｅｓｉｄｕａｌ−ｃａｒｒｉｅｒ ｆｒｅｅ ｂｕｒｓｔ ｏｓｃｉｌｌａｔｏｒ ｆｏｒ ａｕｔｏｍｏｔｉｖｅ ＵＷＢ ｒａｄａｒ ａｐｐｌｉｃａｔｉｏｎｓ’， ＩＥＥ２００５ Ｅｌｅｃｔｒｉｃｓ Ｌｅｔｔｅｒｓ ２８ｔｈ Ａｐｒｉｌ ２００５ Ｖｏｌ．４１ Ｎｏ．９
しかし、前記の従来回路構成では、リンギングを生成するためにトランジスタ数が多く、消費電力に課題がある。また、交差型発振回路のコレクタ電流を制御する電流源側のトランジスタが多いことから電流値の温度変動が大きく、回路として温度特性がよくない。また、スタンバイ電流を流すパスを確保するために共振器が二つ必要となっているため、周波数特性の調整が必要となる。
本発明は、上記従来の課題に鑑みてなされたものであって、温度特性を悪化させることなく、発振部からの二つの出力の位相が逆相に至るまでの微小遅延時間を短縮することができる差動発振装置および変調器を提供することを目的とする。
従来技術を解決するために、本発明の差動発振装置は、少なくとも一つの端子に外部入力端子を設けた一対のトランジスタと、電流源と、を有する差動発振部と、前記電流源の開始及び停止を制御する第一の制御信号を生成し、前記電流源に出力する第一の制御信号発生部と、前記トランジスタの出力電流を制御する第二の制御信号を生成し、前記外部入力端子に出力する第二の制御信号発生部と、を具備することを特徴とする。
これにより、前記差動発振装置の電流源に第一の制御信号発生回路から出力される第一の制御信号が入力されて、前記差動発振装置が間欠動作する際に、前記差動発振装置を構成する一方のトランジスタの端子に第二の制御信号発生回路から出力される第二の制御信号が入力される。このため、もう一方のトランジスタの端子には、前記第二の制御電圧とは正負の極性が逆の制御信号が現れるので、回路定数で決められる周波数で共振してから差動発振装置の二つの発振回路の出力の位相が逆相になるまでの微小遅延時間（以下、差動動作遅延時間）を短縮できる効果を有する。
また、本発明の差動発振装置では、前記外部入力端子は、前記トランジスタのベース端子に設けられ、前記第二の制御信号発生部は、ベース電圧を制御する信号を出力することを特徴とする。
これにより、差動発振装置の一方のトランジスタのベース端子には、前記第二の制御信号が電圧値として入力される。このため、もう一方のトランジスタのコレクタ端子には、前記第二の制御信号とは正負の極性が逆の電圧が現れるので、差動発振の微小遅延時間を短縮できる効果を有する。
また、本発明の差動発振装置では、前記外部入力端子は、前記トランジスタのエミッタ端子に設けられ、前記第二の制御信号発生部は、コレクタ電流を制御する信号を出力することを特徴とする。
これにより、前記間欠差動発振装置の一方のトランジスタのエミッタ端子には、前記第二の制御信号が電流値として入力される。このため、もう一方のトランジスタのエミッタ端子には、前記第二の制御信号と正負の極性が逆の電流が現れるので、差動発振の微小遅延時間を短縮できる効果を有する。
また、本発明の差動発振装置では、前記第二の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号であることを特徴とする。
これにより、電流源スイッチ部に前記第一の制御信号が入力されるタイミングと、前記第二の制御信号が一方のトランジスタ端子に印加されるタイミングとが同じか、もしくは、前記第二の制御信号が既に印加されることとなり、発振開始時から差動発振部の出力信号の位相を調整できる。
また、本発明の差動発振装置では、前記第一の制御信号は、前記電流源の動作の開始及び停止を、少なくとも一回以上制御する信号であることを特徴とする。
これにより、前記第一の制御信号で前記電流源の動作の開始のみを制御する場合は、携帯端末におけるスリープモードからの起動に有効であり、前記第一の制御信号で前記電流源の動作の開始と終了を制御する場合は、パルス通信における変調信号の立ち上がりと立ち下がり時間の短縮化、つまり通信速度の高速化に有効である。
また、本発明の変調器では、本発明の差動発振装置と、送信データである送信信号を発生し、前記第一の制御信号発生部と前記第二の制御信号発生部に出力する送信信号発生部と、を備え、前記第一の制御信号発生部及び前記第二の制御信号発生部は、前記送信信号に応じて、それぞれ前記第一の制御信号及び前記第二の制御信号を生成し、前記差動発振装置は、前記送信信号を変調した変調信号を出力することを特徴とする。
これにより、一方のトランジスタの端子に制御信号を入力することで、発振開始時から差動発振装置の二つの発振回路の出力の位相が反転するまでの微小遅延時間の短い変調器を構成でき、二つの出力端子間に電位差を与えることで出力信号を得た場合でも、それぞれの端子の信号をとることで出力信号を得た場合でも、差動発振装置の出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となり、高速な変調器を実現できる。
また、本発明の変調器では、本発明の差動発振装置と、前記差動発振部の出力端の出力のいずれかを選択する出力選択スイッチ部と、送信データである送信信号を発生し、前記出力選択スイッチ部に出力する送信信号発生部と、を備え、前記出力選択スイッチ部は、前記送信信号に応じて、前記差動発振部の出力を選択し、前記差動発振装置は、前記送信信号変調した変調信号を出力することを特徴とする。
これにより、送信信号の電圧値によって出力信号の振幅を制御でき、差動発振の微小遅延時間の短い出力信号を得る間欠差動発振装置を変調器として用いることができる。
また、本発明の変調器では、前記送信信号発生部は、更に、前記第一の制御信号発生部及び前記第二の制御信号発生部に前記送信信号を出力することを特徴とする。
これにより、送信信号の電圧値によって出力信号の振幅と位相を制御でき、差動発振の微小遅延時間の短い出力信号を得る差動発振装置を変調器として用いることができ、変調信号を多値化できる効果を有する。
また、本発明の差動発振装置は、一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、前記第一または第二のトランジスタのいずれかの端子に設けた外部入力端子を具備し、前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、前記第一のトランジスタと第二のトランジスタの端子間電流を制御する第二の制御信号が、前記外部入力端子に供給されるものである。
これにより、電流源に第一の制御信号が入力されて差動発振部が間欠動作する際に、差動発振部を構成する一方のトランジスタの外部入力端子に第二の制御信号が入力され、他方のトランジスタの端子に第二の制御信号と逆極性の制御信号が現れる。このため、回路定数で決められる周波数における共振（発振）開始時から、差動発振部は、二つの出力の位相が逆相に至る時点までの微小遅延時間（差動動作遅延時間）を短縮できる。したがって、トランジスタ数を増加させた回路構成により、差動動作遅延時間を短縮させる従来の技術と比較して、温度特性よく、差動動作遅延時間の短縮を実現できる。
また本発明の差動発振装置は、一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、前記第一のトランジスタのいずれかの端子に設けた第一の外部入力端子と、前記第二のトランジスタのいずれかの端子に設けた第二の外部入力端子と、を具備し、前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、前記第一のトランジスタの端子間電流を制御する第二の制御信号が、前記第一の外部入力端子に供給され、前記第二のトランジスタの端子間電流を制御する第三の制御信号が、前記第二の外部入力端子に供給されるものである。
これにより、電流源に第一の制御信号が入力されて差動発振部が間欠動作する際に、差動発振部を構成する第一のトランジスタの第一の外部入力端子には、第二の制御信号が入力され、第二のトランジスタの第二の外部入力端子には、第三の制御信号が入力される。このため、トランジスタ数の増加による温度特性の悪化を生じさせることなく、差動動作遅延時間を短縮できる。
本発明の差動発振装置によれば、第一の制御信号が入力されて間欠動作する際に、一方のトランジスタの端子には、第二の制御信号が入力され、他方のトランジスタの端子には、前記第二の制御信号とは正負の極性が逆の制御信号が現れる。このため、トランジスタ数の増加による温度特性の悪化を生じさせることなく、発振開始時から差動発振部からの二つの出力の位相が逆相に至る時点までの微小遅延時間を短縮できる。
以下発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における差動発振装置のブロック図である。なお、本実施の形態では、差動発振装置を間欠的に動作させた場合について説明する。図１に示す差動発振装置は、電流源スイッチ１０４、トランジスタ１０５、１０６及び共振回路１０９から構成される差動発振部１０３と、第一の制御信号発生回路１０１と、第二の制御信号発生回路１０２とから構成される。
第一の制御信号発生回路１０１は、電流源スイッチ１０４に接続されている。また、第二の制御信号発生回路１０２は、トランジスタ１０５のベース端に接続されている。第一の制御信号発生回路１０１と第二の制御信号発生回路１０２とが出力する信号は、例えば、矩形波である。以下、制御信号が矩形波であるとして説明する。
第一の制御信号発生回路から制御信号が出力されて、差動発振装置は間欠的に動作する。第二の制御信号発生回路から制御信号が、トランジスタ１０５のベース端に出力されることで、差動発振装置は発振開始時から差動発振し、立ち上がりから逆位相の出力信号を二つの出力端子から出力する。
図２は、図１に示す差動発振装置における制御信号、及び出力信号のタイミングチャートを示したものである。以下、図１と図２を用いて、本実施の形態１における発振開始時から差動発振することができる短パルスを生成する間欠差動発振装置の動作を説明する。
第一の制御信号発生回路１０１は、差動発振部１０３の電流源スイッチ１０４に、制御信号２０１を入力する。電流源スイッチ１０４は、制御信号２０１により、間欠的に動作する。差動発振部１０３は、制御信号２０１の電圧レベルと印加される期間とに対応して発振する。
第二の制御信号発生回路１０２は、トランジスタ１０５のベース端に、制御信号２０１の立ち上がりタイミングに合わせた制御信号２０２を入力する。制御信号２０２がベース端に入力される際には、図１に示すように電圧Ｖ２のオフセットがかかっており、Ｖ２はＶ１に対してダイオード順方向電圧程度（０．６Ｖ〜０．７Ｖ）だけ高い電圧である。
制御信号２０２が入力される期間において、トランジスタ１０５は、トランジスタ１０５のベース−エミッタ端子間電圧が上昇することで、トランジスタ１０５のコレクタ電流が増加する。差動発振部１０３は、交差型回路であることから、トランジスタ１０６のベース電圧は、制御信号２０２に対応して信号２０３に示す分だけ変動し、差動発振部１０３の発振開始時の位相を制御できる。
差動発振部１０３は、トランジスタ１０５のベース端に制御信号２０２が印加されている期間において、トランジスタ１０５のコレクタ電流は、トランジスタ１０６のコレクタ電流に比べて大きくなる。また、差動発振部１０３は、電流源スイッチ部１０４に制御信号２０１が入力されるタイミングと、制御信号２０２がトランジスタ１０５のベース端に印加されるタイミングとが同じか、もしくは、制御信号２０２が既に印加されていれば、発振開始時から一対のトランジスタのコレクタ電流の位相を決定できる。このため、差動発振部１０３は、出力信号２０４、２０５の位相を調整できるため、回路定数で決められる周波数で共振してから、差動発振部１０３の二つの出力信号２０４、２０５の位相が逆相になるまでの微小遅延時間（以下、差動動作遅延時間）を短縮できる。
上記より、二つの出力端子１０７と出力端子１０８とから出力される出力信号の位相は、発振開始時から位相が逆相である。また、差動発振部１０３は、二つの出力端子間の電位差により出力信号を得た場合でも、発振開始時において二端子からの電圧振動が相殺することなく、大きな振幅を得ることができる。結果として、間欠差動発振装置は、出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となる。
以上に示すように、差動発振部１０３の一方のトランジスタ１０５のベース端に制御信号２０２を入力することで、差動動作遅延時間が短いため、発振開始時から差動発振することができる短パルスを生成する差動発振装置を構成できる。
なお、図１において、第２の制御信号発生回路１０２の出力は、トランジスタ１０５のベース端のみに接続されているが、図３に示すように、図２に示した信号２０３を出力する第三の制御信号発生回路３０１をトランジスタ１０６のベース端にも接続してもよい。
この場合、第二の制御信号発生回路１０２から出力される制御信号２０２によって、トランジスタ１０５のベース端の電位がＶ２から高くなった後にＶ２に戻る。これと同時に、第三の制御信号発生回路３０１から出力される制御信号２０３によって、トランジスタ１０６のベース端の電位がＶ２から低くなった後にＶ２に戻る。これにより、トランジスタ１０５とトランジスタ１０６とのベース端の電位変動は、それぞれ正負が決定されるので、発振初期段階での位相を互いに逆位相に決定でき、発振初期段階から差動発振を実現できる。
上記図１の説明と同様に、二つの出力端子１０７と出力端子１０８とから出力される出力信号の位相は、発振開始時から位相が逆相であり、二つの出力端子間の電位差により出力信号を得た場合でも、発振開始時において二端子からの電圧振動が相殺することなく、大きな振幅を得ることができる。
結果として、間欠差動発振装置は、出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となる。本実施の形態の構成により、位相反転した出力信号の発生タイミングの精度を向上することができるという効果を別途有する。
なお、以上の説明では、トランジスタ１０５のベース端に矩形波の制御信号を入力して差動動作遅延時間を短縮したが、トランジスタ１０５のコレクタ端に矩形波の制御信号を入力しても、差動動作遅延時間を短縮できる。
また、図１、図３に示す構成は、それぞれ図１６、図１７に示すように、図１と図３との共振器１０９を二つに分けて共振器１７０１のように構成してもよい。
また、以上の説明では、第二の制御信号発生回路１０２から制御信号２０２が出力されて、トランジスタ１０５のベース端に入力される際にＶ２のオフセット電圧を与えたが、第二の制御信号発生回路１０２に同機能を含めても良い。
（実施の形態２）
図４に、本実施の形態による差動発振装置の構成図を示す。実施の形態１における図１と異なる部分は、第二の制御信号発生回路１０２の後段に、電圧電流変換回路４０１が設けられた点であり、電圧電流変換回路４０１の第二の制御信号発生回路１０２側の電位はＶ１よりも高く、電圧電流変換回路４０１は抵抗等で構成してもよく、トランジスタを使って電流源として構成してもよい。
図５は、図４に示した差動発振装置の制御信号、及び出力信号のタイミングチャートを示したものである。以下、図４と図５を用いて本実施の形態における差動発振装置の説明をする。
第二の制御信号発生回路１０２から出力される制御信号５０１が、電圧電流変換回路４０１に入力されて、電流値を持つ制御信号５０２に変換される。制御信号５０２はトランジスタ１０５のエミッタ端に入力され、トランジスタ１０５のコレクタ電流の変動分となる。
差動発振部１０３において、二つのトランジスタ１０５とトランジスタ１０６のエミッタ端は電流源スイッチ１０４に接続されているので、トランジスタ１０５のコレクタ電流の変動分５０２と位相が逆である制御信号５０３が、トランジスタ１０６のコレクタ電流の変動分として現れる。
上記のコレクタ電流の変動分５０２と５０３により、発振開始時から差動回路の位相を調整でき、差動動作遅延時間の短い差動発振装置を構成できる。そのため、発振開始時から逆位相である出力信号５０４と出力信号５０５が、それぞれ出力端子１０７と出力端子１０８から出力される。このように、差動発振部１０３の一方のトランジスタ１０５のエミッタ端に制御信号５０１を入力することで、差動動作遅延時間の短い間欠差動発振装置を構成できる。
なお、以上の説明では、第二の制御信号発生回路１０２から出力される制御信号５０１は電圧電流変換回路４０１を介して、トランジスタ１０５のエミッタ端のみに接続されているが、実施の形態１において図３を用いて説明したのと同様に、トランジスタ１０６のエミッタ端にも電圧電流変換回路４０１を介して第三の制御信号発生回路３０１を接続してもよい。このようにすることで、位相反転した出力信号の発生タイミングの精度を向上することができるという効果を別途有する。
また、以上の説明では図４において電流電圧変換回路４０１を介した第二の制御信号発生回路１０２から出力される制御信号５０１をエミッタ端に入力したが、コレクタ端に入力しても同様の効果を得る。この場合においてもトランジスタ１０６のコレクタ端に更に制御信号を入力する構成としてもよい。
また、以上の説明では、第二の制御信号発生回路１０２と第三の制御信号発生回路３０１は互いに同じ端子に接続する構成について説明したが、第二の制御信号発生回路１０２がトランジスタ１０５のエミッタ端に接続され、第三の制御信号発生回路３０１がトランジスタ１０６のコレクタ端に接続されても同様の効果を得る。第二の制御信号発生回路１０２がトランジスタ１０５のコレクタ端に接続され、第三の制御信号発生回路３０１がトランジスタ１０６のエミッタ端に接続された場合も同様である。
また、図４の構成は、図１８に示すように、図４の共振器１０９を二つに分けて共振器１７０１のように構成してもよい。
（実施の形態３）
図６は、本実施の形態の変調器の構成を示す図である。実施の形態１の差動発振装置に、更に送信信号発生回路６０１を付加することで変調器を構成できる。図７は、図６に示す差動発振装置を用いた変調器における送信信号、制御信号、及び出力信号のタイミングチャートを示したものである。以下、図６と図７を用いて本実施の形態における変調器の動作の説明をする。
送信信号発生回路６０１から出力される送信信号７０１を、第一の制御信号発生回路６０２と第二の制御信号発生回路６０３で構成される制御信号発生回路群６０４に入力して、送信信号７０１の電圧値に応じて電圧値を変更する制御信号をそれぞれ出力して、差動発振装置の出力信号の振幅を任意に制御できる。
なお、差動発振部１０３を間欠発振させて出力信号７０２と出力信号７０３を出力する過程は、実施の形態１で説明したので、ここでは説明を省略する。送信信号発生回路６０１から出力される送信信号の電圧値が高いときに、出力端子１０７から出力信号７０２が、出力端子１０８から出力信号７０３が出力される。
図８は、制御信号発生回路群６０４の一実施の形態を示したものであり、図９は制御信号発生回路群６０４で生成される制御信号のタイミングチャートである。以下、図８と図９を用いて制御信号発生回路群６０４の一実施の形態の動作を説明する。
送信信号発生回路６０１から出力される送信信号９０１は、第一の制御信号発生回路６０２に入力され、ドライバ回路８０１において立ち上がりの急峻な信号９０２へ変換されてから増幅回路８０２に入力され、電流源スイッチ１０４を駆動するのに十分な電圧値を持つ信号９０３として出力される。次に、信号９０３を遅延回路８０５に入力させ、任意の時間遅延した信号９０４が出力される。
また、同様に第二の制御信号発生回路６０３に送信信号９０１が入力され、ドライバ回路８０１において立ち上がりの急峻な信号９０２に変換されてから電圧値調整回路８０３に入力される。
なお、電圧値調整回路８０３は、増幅回路、またはリミッタ回路で構成され、送信信号９０１の電圧値と差動発振部１０３の一方のトランジスタ１０５の端子に入力する信号の所望の電圧値との大小関係によって、どちらの回路が適しているかを決めることができる。図８では、電圧値調整部８０３が増幅回路である場合として、図９に、振幅が調整された制御信号９０５を示している。
次に、電圧値調整回路８０３から出力される信号９０５が、ゲート回路８０４に入力することで信号９０５のパルス幅を調整し、信号９０６が出力される。
ここで、本実施の形態の変調器は、差動動作遅延時間の短い差動発振装置を用いているため、二つの出力端子１０７と出力端子１０８とから出力される出力信号の位相は、発振開始時から逆相であり、二つの出力端子間の電位差をとることで出力信号７０４を得た場合に、発振開始時においても、二つの出力端子からの出力信号の電圧振動を相殺することなく、大きな振幅を得ることができる。
結果として、間欠差動発振装置の出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となり、制御信号７０１の電圧値に応じて、出力信号７０４が出力される高速な変調器を実現できる。
なお、以上の説明では図６において制御信号発生回路１０２の制御信号をトランジスタ１０５のベース端に入力したが、実施の形態１で示した様にコレクタ端に入力しても同様の効果を得る。
また、以上の説明では図３に示す間欠差動発振装置に送信信号発生回路を追加して変調回路を構成したが、図４に示す装置に同様に追加しても同様の効果を得る。なお、図６の構成は、図１９に示すように、図６の共振器１０９を二つに分けて共振器１７０１のように構成してもよい。
（実施の形態４）
図１０に本実施の形態による変調器の構成を示す。本実施の形態は、差動発振装置の出力部分に出力選択スイッチ回路を付加した変調器を示す。図１０に変調器のブロック図、図１１に図１０における波形の変化を示す。
図１０に示す送信信号１００３を出力する送信信号発生回路１００１、出力選択スイッチ回路１００２、ドライバ回路１００３、増幅回路１００４を有することにより、送信信号１００３の電圧値に応じて差動発振部１０３の出力信号１１０１、１１０２の位相を任意に制御できる。二つの出力端子１０８と出力端子１０７のそれぞれから出力される出力信号１１０１、１１０２を生成する過程は、実施の形態１にて説明したので、ここでの説明は省略する。
まず、出力信号１１０１と出力信号１１０２は出力選択スイッチ回路１００２に入力される。出力選択スイッチ回路１００２のスイッチング動作は、送信信号発生回路１００１から出力される送信信号１１０３の電圧値によって制御される。
次に、ドライバ回路１００３は、送信信号１１０３を立ち上がりの急峻な信号１１０４に変換する。信号１１０４は増幅回路１００４に入力され、出力選択スイッチ回路１００２を駆動するのに十分な電圧値を持つ信号１１０５に変換されてから出力選択スイッチ回路１００２に入力される。
例えば、電圧値が高レベルのときは、出力信号１１０１を出力端子１００５から出力し、低レベルのときは、出力信号１１０２を出力端子１００５から出力するように、スイッチング動作して、送信信号１１０３に応じて、位相を変更した出力信号１１０６を出力端子１００５から出力することができる。
なお、本実施の形態の変調器は、差動動作遅延時間の短い間欠差動発振装置を用いているため、二つの出力端子から出力される信号の位相は発振開始時から位相が逆相であるため、パルス幅がナノ秒単位の間欠発振出力であっても位相変調でき、高速な変調を実現できる。
また、図１２に示すように、コンパレータ回路１２０２、ＯＲ論理回路１２０３を付加することで、多値化に対応した変調器を構成できる。以下、この構成について説明する。
図１３は、図１２における制御信号波形と出力信号波形のタイミングチャートである。制御信号１３０１は送信信号発生回路１２０１から出力され、コンパレータ１２０２に入力される。コンパレータ１２０２では制御信号１３０１における電圧値０以上のときに１と判定し、０以下のときに０と判定する。
送信信号発生回路１２０１から出力された送信信号１３０１はコンパレータ１２０２に入力され、制御信号１３０２として出力される。制御信号１３０２がドライバ回路１００３に入力された以降の動作は前述したため省略する。
また一方で、送信信号発生回路１２０１からＯＲゲート部１２０３に制御信号１３０１が入力され、制御信号１３０３となる。ＯＲゲート部１２０３の入力端子の一つに入力される信号は、全てのシンボルで真理値が１であるとし、そのために送信信号１３０１はＯＲゲート部１２０３により制御信号１３０３となる。
制御信号１３０３は、第一の制御信号発生回路６０２と第二の制御信号発生回路６０３に入力される。制御信号１３０３が第一の制御信号発生回路６０２と第二の制御信号発生回路６０３に入力されてから、出力端子１０７と出力端子１０８から夫々出力信号１３０４、１３０５が出力されるまでの動作は前述したため、ここでは説明を省略する。
出力信号１３０４、１３０５は、スイッチ回路において制御信号１３０２の電圧値に従って、いずれか一方が出力される。そのため出力端子１００５から出力される出力信号１３０６は送信信号１３０１の電圧値に応じて振幅と位相が変化し、多値化に対応した変調器を実現できる。
また、更に送信信号１００３の電圧値に応じて、差動発振部１０３の出力端に接続される出力選択スイッチ部１００２のスイッチング動作を切り換えることで、送信信号１００３を位相で変調し、結果的に送信信号１００３によって出力信号の振幅と位相を制御でき、変調を多値化できるという効果を別途有する。なお、図１０、図１２の構成は、それぞれ図２０、図２１に示すように、図１０と図１２の共振器１０９を二つに分けて共振器１７０１のように構成してもよい。
なお、上記の実施の形態１から実施の形態４の説明において、制御信号の矩形波のパルス幅は任意としたが、パルス幅が発振周波数の周期の半分である矩形波とすることが望ましい。このようにパルス幅を設定することでトランジスタ１０５とトランジスタ１０６のコレクタ電流の振幅値の変化を発振開始時から発振周波数に調整でき、結果として発振開始時から所望の周波数で発振する差動発振装置を構成でき、これを変調器に用いることができる。
また、上記の実施の形態では、制御信号を矩形波として説明したが、正弦波、及び余弦波など立ち上がり時間を有する制御信号でもよい。このとき、正弦波、及び余弦波など立ち上がり時間を有する制御信号の周期を、発振周波数の周期と等しくすることが望ましい。
このように周期を発振周波数と等しく設定することで、トランジスタ１０５とトランジスタ１０６のコレクタ電流の振幅値と位相の変化を発振開始時から発振周波数に調整でき、結果として発振開始時から所望の周波数で発振する間欠差動発振装置を構成でき、これを変調器に用いることができる。
なお、以上の説明ではトランジスタはＮＰＮ型トランジスタで説明したが、ＰＮＰ型トランジスタでもよい。その際、電源をＧＮＤ面に、ＧＮＤ面を電源に対応させる。
また、以上の説明では差動発振部１０３の能動素子としてトランジスタとしたが、ＦＥＴ（電界効果トランジスタ）でもよい。その際、ベースはゲートに、コレクタはドレインに、エミッタはソースに対応する。また、図１におけるＶ２はＶ１よりも電位は高い場合も低い場合もあり、その差はＦＥＴ特性における閾値電圧である。
また、以上の説明では、差動発振装置を間欠的に動作させた場合について説明したが、差動発振装置の起動時においても、本発明を用いることで、差動発振装置の出力信号の立ち上がりを早くすることが可能となる。
以上、本発明について、図面を用いて説明してきたが、本発明を同様の動作をする半導体集積回路やシステムとして実施することもできる。
本発明の差動発振装置は、間欠動作を制御する制御信号とは別に、差動発振装置を構成する一方のトランジスタの端子に制御信号を入力することで差動発振装置の発振開始時から、二つの出力端子から出力される出力信号の位相を逆相とすることができる。これにより、出力信号のパルス幅をナノ秒単位にした時に、二つの端子間の電位差を出力信号として得た時に立ち上がりの速い出力信号を得ることができる。そのため、高速無線通信における差動発振装置、変調器等として用いることができる。また、多値化に対応した変調器等としても用いることができる。
本発明の実施の形態１における差動発振装置の構成を示す図 本発明の実施の形態１における制御信号波形及び出力信号波形を示す図 本発明の実施の形態１における差動発振装置の構成を示す図 本発明の実施の形態２における差動発振装置の構成を示す図 本発明の実施の形態２における制御信号波形及び出力信号波形を示す図 本発明の実施の形態３における変調器の構成を示す図 本発明の実施の形態３における変調器の送信信号と出力信号とを示す図 本発明の実施の形態３における制御信号発生回路群の構成を示す図 本発明の実施の形態３における制御信号波形を示す図 本発明の実施の形態４における変調器装置の構成を示す図 本発明の実施の形態４における制御信号波形及び出力信号波形を示す図 本発明の実施の形態４における変調器の構成を示す図 本発明の実施の形態４における変調器の構成を示す図 従来の差動発振装置の構成を示すブロック図 従来の差動発振装置の構成を示すブロック図 本発明の実施の形態１における差動発振装置の構成の別の形態を示す図 本発明の実施の形態１における差動発振装置の構成の別の形態を示す図 本発明の実施の形態２における差動発振装置の構成の別の形態を示す図 本発明の実施の形態３における変調器の構成の別の形態を示す図 本発明の実施の形態４における変調器装置の構成の別の形態を示す図 本発明の実施の形態４における変調器の構成の別の形態を示す図
符号の説明
１０１、６０２ 第一の制御信号発生回路
１０２、６０３ 第二の制御信号発生回路
１０３ 差動発振部
１０４ 電流源スイッチ
１０５、１０６ トランジスタ
１０７、１０８ 出力端子
１０９ 共振回路
３０１ 第三の制御信号発生回路
４０１ 電流電圧変換回路
６０１、１００１、１２０１ 送信信号発生回路
６０４ 制御信号発生回路群
８０１、１００３ ドライバ回路
８０２、１００４ 増幅回路
８０３ 電圧値調整回路
８０４ ゲート回路
８０５ 遅延回路
１００２ 出力選択スイッチ回路
１００５ 出力端子
１２０２ コンパレータ回路
１２０３ ＯＲゲート回路
１５０５、１５０６、１５０７、１５０８ トランジスタ
１５０１ 電流源
１５０２ 定電源
１５０３、１５０４ 共振器
１５０９ 制御信号入力端子
１６０１ 電流源スイッチ
１６０２ トランジスタ
１６０３ トランジスタ
１６０４ 共振回路
１６０５ 差動発振部
１６０６ 制御信号発生回路
１７０１ 共振回路

Claims (21)

  1. 一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、
    前記第一または第二のトランジスタのいずれかの端子に設けた外部入力端子を具備し、
    前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、
    前記第一のトランジスタと第二のトランジスタの端子間電流を制御する第二の制御信号が、前記外部入力端子に供給される差動発振装置。
  2. 前記第一と第二のトランジスタは、エミッタが共通に接続され、ベースとコレクタが交差型に接続され、
    前記外部入力端子は、前記第一または第二のトランジスタのベースまたはコレクタに設けられる請求項１記載の差動発振装置。
  3. 前記第一の制御信号を生成し、前記電流源の端子に出力する第一の制御信号発生部と、
    前記第二の制御信号を生成し、前記外部入力端子に出力する第二の制御信号発生部と、を具備する請求項１記載の差動発振装置。
  4. 前記外部入力端子は、前記第一または第二のトランジスタのベースに設けられ、
    前記第二の制御信号は、前記第一または第二のトランジスタのベース電圧を制御する信号である請求項２記載の差動発振装置。
  5. 前記第二の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号である請求項１記載の差動発振装置。
  6. 一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、
    前記第一のトランジスタのいずれかの端子に設けた第一の外部入力端子と、
    前記第二のトランジスタのいずれかの端子に設けた第二の外部入力端子と、を具備し、
    前記電流源の動作の開始及び停止を制御する第一の制御信号が、前記電流源の端子に供給され、
    前記第一のトランジスタの端子間電流を制御する第二の制御信号が、前記第一の外部入力端子に供給され、
    前記第二のトランジスタの端子間電流を制御する第三の制御信号が、前記第二の外部入力端子に供給される差動発振装置。
  7. 前記第一と第二のトランジスタは、エミッタが共通に接続され、ベースとコレクタが交差型に接続され、
    前記第一と第二の外部入力端子は、前記第一と第二のトランジスタのベースまたはコレクタにそれぞれ設けられる請求項６記載の差動発振装置。
  8. 前記第一の制御信号を生成し、前記電流源の端子に出力する第一の制御信号発生部と、
    前記第二の制御信号を生成し、前記第一の外部入力端子に出力する第二の制御信号発生部と、
    前記第三の制御信号を生成し、前記第二の外部入力端子に出力する第三の制御信号発生部と、を具備する請求項６記載の差動発振装置。
  9. 前記第一の外部入力端子は、前記第一のトランジスタのベースに設けられ、
    前記第二の外部入力端子は、前記第二のトランジスタのベースに設けられ、
    前記第二と第三の制御信号は、前記第一と第二のトランジスタのベース電圧をそれぞれ制御する信号である請求項７記載の差動発振装置。
  10. 前記第二と第三の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号である請求項６記載の差動発振装置。
  11. 前記第一の制御信号は、前記電流源の動作の開始及び終了を、少なくとも一回以上制御する信号である請求項１または請求項６記載の差動発振装置。
  12. 前記差動発振部は、前記第一と第二のトランジスタのコレクタに接続される共振回路を具備する請求項２または請求項７記載の差動発振装置。
  13. 前記差動発振部は、前記第一の制御信号の電圧レベルとパルス幅に対応して発振する請求項１または請求項６記載の差動発振装置。
  14. 前記第二または第三の制御信号は、発振周期の半分のパルス幅を有する矩形波である請求項１または請求項６記載の差動発振装置。
  15. 前記第二または第三の制御信号は、発振周期と等しい正弦波または余弦波である請求項１または請求項６記載の差動発振装置。
  16. 前記外部入力端子は、前記第一または第二のトランジスタのエミッタに設けられ、
    前記第二の制御信号は、前記第一と第二のトランジスタのコレクタ電流を制御する信号である請求項１記載の差動発振装置。
  17. 前記第一の外部入力端子は、前記第一のトランジスタのエミッタに接続され、
    前記第二の外部入力端子は、前記第二のトランジスタのエミッタに接続され、
    前記第二と第三の制御信号は、前記第一と第二のトランジスタのコレクタ電流をそれぞれ制御する信号である請求項６記載の差動発振装置。
  18. 前記第二の制御信号に応答して、前記共通に接続された端子に電流信号を供給する電圧電流変換回路を具備する請求項１記載の差動発振装置。
  19. 請求項３または請求項８記載の差動発振装置と、
    送信データである送信信号を発生し、前記第一の制御信号発生部と前記第二の制御信号発生部に出力する送信信号発生部と、を備え、
    前記第一の制御信号発生部及び前記第二の制御信号発生部は、前記送信信号に応じて、それぞれ前記第一の制御信号及び前記第二の制御信号を生成し、
    前記差動発振装置は、前記送信信号を変調した変調信号を出力する変調器。
  20. 請求項１または請求項６記載の差動発振装置と、
    前記差動発振部からの異なる位相の発振出力のいずれかを選択する出力選択スイッチ部と、
    送信データである送信信号を発生し、前記出力選択スイッチ部に出力する送信信号発生部と、を備え、
    前記出力選択スイッチ部は、前記送信信号に応じて、前記差動発振部からの発振出力を選択し、
    前記差動発振装置は、前記送信信号を変調した変調信号を出力する変調器。
  21. 前記送信信号を所定のしきい値と比較して前記出力選択スイッチ部を制御するコンパレータ回路と、
    前記送信信号に論理和演算を行うＯＲ論理回路とを備え、
    前記送信信号発生部は、前記ＯＲ論理回路を介して、前記第一の制御信号発生部及び前記第二の制御信号発生部に前記送信信号を出力する請求項２０記載の変調器。
JP2007124720A 2006-06-08 2007-05-09 差動発振装置 Expired - Fee Related JP4685060B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007124720A JP4685060B2 (ja) 2006-06-08 2007-05-09 差動発振装置
PCT/JP2007/060539 WO2007142035A1 (ja) 2006-06-08 2007-05-23 差動発振装置及び変調器
US12/303,727 US7965150B2 (en) 2006-06-08 2007-05-23 Differential oscillation apparatus and modulator

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006159455 2006-06-08
JP2007124720A JP4685060B2 (ja) 2006-06-08 2007-05-09 差動発振装置

Publications (2)

Publication Number Publication Date
JP2008017449A true JP2008017449A (ja) 2008-01-24
JP4685060B2 JP4685060B2 (ja) 2011-05-18

Family

ID=38801297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007124720A Expired - Fee Related JP4685060B2 (ja) 2006-06-08 2007-05-09 差動発振装置

Country Status (3)

Country Link
US (1) US7965150B2 (ja)
JP (1) JP4685060B2 (ja)
WO (1) WO2007142035A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138337A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd パルス発生器および半導体集積回路
US9263989B2 (en) 2013-07-29 2016-02-16 Nihon Dempa Kogyo Co., Ltd. Differential oscillator

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847646B2 (en) * 2008-05-27 2010-12-07 Favepc, Inc. Carrier generator with LC network
US8427242B2 (en) * 2009-01-15 2013-04-23 Zebra Enterprises Solutions Corp. Ultra wideband on-chip pulse generator
US8981861B2 (en) * 2012-06-08 2015-03-17 Hittite Microwave Corporation Injection locked pulsed oscillator
FR3015152B1 (fr) * 2013-12-18 2016-01-01 Commissariat Energie Atomique Generateur d'impulsions uwb modulees en phase

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138804A (ja) * 1987-11-26 1989-05-31 Mitsubishi Electric Corp ４相ｐｓｋ変調回路
JPH09121231A (ja) * 1995-10-25 1997-05-06 Murata Mfg Co Ltd 変調器
JP2001189625A (ja) * 1999-12-28 2001-07-10 Sharp Corp 発振回路
JP2005253069A (ja) * 2004-02-18 2005-09-15 Sony United Kingdom Ltd 差動発振回路
WO2005117256A1 (ja) * 2004-05-31 2005-12-08 Anritsu Corporation 発振出力のリークを防止可能とするレーダ用発振器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6363099A (en) 1999-10-28 2001-05-08 National University Of Singapore, The Method and apparatus for generating pulses from analog waveforms
JP3778906B2 (ja) 2003-07-28 2006-05-24 アンリツ株式会社 短パルス発生回路及びその短パルス発生回路を用いたレーダ装置
ITRM20040648A1 (it) * 2004-12-30 2005-03-30 Univ Roma Dispositivo ad oscillatore differenziale con alimentazione imlpulsata, e relativo metodo di pilotaggio.

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01138804A (ja) * 1987-11-26 1989-05-31 Mitsubishi Electric Corp ４相ｐｓｋ変調回路
JPH09121231A (ja) * 1995-10-25 1997-05-06 Murata Mfg Co Ltd 変調器
JP2001189625A (ja) * 1999-12-28 2001-07-10 Sharp Corp 発振回路
JP2005253069A (ja) * 2004-02-18 2005-09-15 Sony United Kingdom Ltd 差動発振回路
WO2005117256A1 (ja) * 2004-05-31 2005-12-08 Anritsu Corporation 発振出力のリークを防止可能とするレーダ用発振器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138337A (ja) * 2011-12-28 2013-07-11 Fujitsu Ltd パルス発生器および半導体集積回路
US9263989B2 (en) 2013-07-29 2016-02-16 Nihon Dempa Kogyo Co., Ltd. Differential oscillator

Also Published As

Publication number Publication date
US20100237957A1 (en) 2010-09-23
WO2007142035A1 (ja) 2007-12-13
JP4685060B2 (ja) 2011-05-18
US7965150B2 (en) 2011-06-21

Similar Documents

Publication Publication Date Title
JP5025187B2 (ja) 間欠動作回路及び変調装置
JP4685060B2 (ja) 差動発振装置
JP2004208142A (ja) チャージポンプ及びそれを用いたｐｌｌ回路
US6690242B2 (en) Delay circuit with current steering output symmetry and supply voltage insensitivity
US20040201407A1 (en) Current controlled pulse width modulation circuit and class-D amplifier comprising the same
JPH04291551A (ja) 周波数シフトキーイング変調装置と送信装置
JP2010028809A (ja) 位相同期ループの出力ｖｃｏにおいて５０％デューティサイクルを達成するための方法および装置
JP2001326560A (ja) 半導体集積回路およびフェーズ・ロックド・ループ回路
JP2008252783A (ja) 圧電発振器
US20060232346A1 (en) Integrated circuit including a ring oscillator circuit
JP2008028831A (ja) 電圧制御発振器
US7432773B2 (en) Method, system and apparatus for reducing oscillator frequency spiking during oscillator frequency adjustment
JP6426030B2 (ja) 駆動回路
JP2005079828A (ja) 降圧電圧出力回路
US6515550B2 (en) Bipolar ring oscillator with enhanced startup and shutdown
JP2006295362A (ja) 電圧制御発振回路用の印加電圧制御回路
JP2004506370A (ja) デジタルクロック逓倍回路のための方法および装置
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
JP2843728B2 (ja) パルス幅変調増幅回路
JP4478111B2 (ja) 高周波電源装置
JP5532798B2 (ja) 水晶発振回路
US8638176B1 (en) Slew rate edge enhancer
JP2009111722A (ja) 発振制御装置及び発振器
JPH10107620A (ja) クロック信号発生回路
JP2006067497A (ja) 信号制御回路及びそれを搭載した装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees