JP2008028831A - 電圧制御発振器 - Google Patents

電圧制御発振器 Download PDF

Info

Publication number
JP2008028831A
JP2008028831A JP2006200745A JP2006200745A JP2008028831A JP 2008028831 A JP2008028831 A JP 2008028831A JP 2006200745 A JP2006200745 A JP 2006200745A JP 2006200745 A JP2006200745 A JP 2006200745A JP 2008028831 A JP2008028831 A JP 2008028831A
Authority
JP
Japan
Prior art keywords
voltage
frequency control
circuit
output
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006200745A
Other languages
English (en)
Inventor
Kazuo Kawai
一夫 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Research of Electronics Inc
Original Assignee
General Research of Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Research of Electronics Inc filed Critical General Research of Electronics Inc
Priority to JP2006200745A priority Critical patent/JP2008028831A/ja
Priority to US11/778,899 priority patent/US20080018410A1/en
Publication of JP2008028831A publication Critical patent/JP2008028831A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

【課題】AGC手段や半導体内部抵抗を用いずに、簡単な回路構成により、比較的低い周波数の発振信号が得られる電圧制御発振器を提供する。
【解決手段】周波数制御電圧とその反転周波数制御電圧が入力され、切替電圧発生部7の出力論理状態に対応して周波数制御電圧または反転周波数制御電圧を選択出力する切替回路5、切替回路5の出力電圧を積分して3角波信号を形成する積分回路6を備え、切替電圧発生部7は、高低2つのレベル窓電圧を発生する基準窓電圧発生回路7(1)、高低2つのレベル窓電圧と3角波信号が供給され、3角波信号レベルが高低2つのレベル窓電圧間のとき第1電圧を、それ以外のとき第2電圧を出力する窓比較回路7(2)、第1電圧の出力時に出力論理状態が変化せず、第2電圧の出力時に出力論理状態が変化する論理回路7(3)からなり、積分回路6から周波数制御電圧に比例した発振周波数の3角波信号が出力される。
【選択図】図1

Description

本発明は、入力する周波数制御電圧によって発振周波数が制御される電圧制御発振器に係り、特に、発振周波数が比較的低い周波数帯域にあって、3角波波形の発振信号を発振するのに適した電圧制御発振器に関する。
一般に、電圧制御発振器は、マルチチャンネル用送信機における原発振器や、各種受信機における第1局部発振器や、データ伝送用受信機のクロック再生回路等に用いられたり、周波数変調器や周波数変調信号復調器等において位相同期ループ(PLL)を構成する1つの構成要素として使用されたり、電圧制御発振器単体で用いられたりしており、種々の分野においてそれぞれその分野に適した利用箇所で広く用いられている。
これらの分野のそれぞれの利用箇所で用いられている電圧制御発振器は、通常、高周波帯域の発振信号を出力するものが多く、発振信号周波数を変化させる場合、周波数制御電圧によって共振回路を構成する可変容量キャパシタまたはトランジスタの接合容量等の容量値を変化させるものが多く用いられていることから、比較的簡単な発振周波数変更手段を用いてその発振周波数を変化させることができる。
しかしながら、かかる電圧制御発振器は、その発振周波数の変化範囲が比較的低い低周波帯である場合、接合容量値の可変範囲が大きい可変容量キャパシタやトランジスタを手に入れることが難しいため、通常、共振回路を構成する発振周波数決定素子として抵抗を含んだ回路が用いられている。そして、発振周波数決定素子となる抵抗としては、半導体素子の内部抵抗が用いられており、周波数制御電圧によってこの半導体素子の内部抵抗を可変することによってその発振周波数を変化させる手段が採用されている。
使用する特許文献はなし
一般に、低周波帯域の発振信号を発生する電圧制御発振器は、電圧制御発振器の発振状態を安定化するために、その増幅回路部分に自動利得制御(AGC)を行った回路が用いられていて、自動利得制御を行っている分、電圧制御発振器の回路構成が複雑になっている。それに加えて、この電圧制御発振器は、その発振周波数設定素子として用いている半導体素子の内部抵抗が一般的に周波数制御電圧の変化に対して非線形変化を呈するので、半導体素子の内部抵抗を使用する際に、周波数制御電圧の変化と内部抵抗の非線形変化との関係を補充する回路構成にする必要があり、やはり電圧制御発振器の回路構成が複雑になりがちである。
本発明は、このような技術的背景に基いてなされたもので、その目的は、自動利得制御手段や半導体素子の内部抵抗を用いないで、簡単な回路構成により、比較的低い周波数の発振信号を得ることができる電圧制御発振器を提供することにある。
前記目的を達成するために、本発明による電圧制御発振器は、周波数制御電圧と周波数制御電圧を極性反転した反転周波数制御電圧とが入力され、切替電圧発生部の出力論理状態に対応して周波数制御電圧または反転周波数制御電圧が選択出力される切替回路と、切替回路が出力した周波数制御電圧または反転周波数制御電圧を積分して3角波信号を形成する積分回路とを備え、切替電圧発生部は、高レベル窓電圧及び低レベル窓電圧を発生する基準窓電圧発生回路と、高レベル窓電圧及び低レベル窓電圧と3角波信号とが供給され、3角波信号レベルが高レベル窓電圧と低レベル窓電圧との中間レベルにあるとき第1電圧を出力し、3角波信号レベルが高レベル窓電圧より高レベルにあるかまたは低レベル窓電圧より低レベルにあるとき第2電圧を出力する窓比較回路と、窓比較回路からの第1電圧の出力時に出力論理状態を変化させず、窓比較回路からの第2電圧の出力時に出力論理状態を変化させる論理回路とからなり、積分回路から周波数制御電圧に比例した発振周波数を有する3角波信号が出力される第1の構成手段を具備する。
また、前記目的を達成するために、本発明による電圧制御発振器は、周波数制御電圧と周波数制御電圧を極性反転した反転周波数制御電圧とが入力され、切替電圧発生部の出力論理状態に対応して周波数制御電圧または反転周波数制御電圧が選択出力される切替回路と、切替回路が出力した周波数制御電圧または反転周波数制御電圧を積分して3角波信号を形成する積分回路とを備え、切替電圧発生部は、基準電圧を発生する基準電圧発生回路と、3角波信号を両波整流して3角波信号の倍周波3角波信号を発生する両波整流回路と、基準電圧と倍周波3角波信号とが供給され、倍周波3角波信号レベルが基準電圧以下であるとき第1電圧を出力し、倍周波3角波信号レベルが基準電圧以上になったとき第2電圧を出力する比較回路と、比較回路からの第1電圧の出力時に出力論理状態を変化させず、比較回路からの第2電圧の出力時に出力論理状態を変化させる論理回路とからなり、積分回路から周波数制御電圧に比例した発振周波数を有する3角波信号が出力される第2の構成手段を具備する。
この場合、前記第1及び第2の構成手段において、周波数制御電圧は、その変動範囲が基準レベルを中心とした正負電圧レベル間である場合、その周波数制御電圧を直接または極性反転して切替回路に供給する前に、周波数制御電圧に第2基準電圧を加算してその変動範囲を常時正電圧レベルに設定した加算周波数制御電圧を形成し、その加算周波数制御電圧及びその加算周波数制御電圧を極性反転した反転加算周波数制御電圧を切替回路に供給する付加的構成手段を具備する。
ここで、本発明による電圧制御発振器の動作原理を、図3に図示した3角波信号波形図を用いて説明すると次のとおりである。
図3の実線波形で示すように、積分回路に一定電圧値Aボルトの周波数制御電圧を供給したとき、その積分値がある電圧Bボルトに到達するのに必要な時間T秒は供給される周波数制御電圧の電圧値Aボルトが大きいほど速くなり、時間Tと電圧値Aとは逆比例関係ある。すなわち、積分回路の初期積分値を0ボルトとし、この積分回路に+Aボルトを供給したとき、時間T秒を経た後に+Bボルトになったとすれば、積分値が+Bボルトに到達すると、直ちに周波数制御電圧の極性を反転して+Aボルトから−Aボルトに切替える。この切替が行われると、積分値は+Bボルトから時間2T秒を経た後に−Bボルトになり、積分値が−Bボルトに到達すると、直ちに周波数制御電圧の極性を反転して−Aボルトから+Aボルトに切替える。この切替が行われると、積分値は−Bボルトから時間T秒を経た後0ボルトを通過して+Bボルトに向かって上昇し、、さらに時間T秒を経た後で+Bボルトに到達する。この後、前の動作と同じ動作が繰り返し実行され、積分回路の出力には、実線波形に示すような1周期4T秒の3角波信号が得られ、その発振周波数は1/4Tヘルツである。
また、この電圧制御発振器に供給される周波数制御電圧をそれまでのAボルトからその倍の2Aボルトに変更すると、今度は、積分回路に+2Aボルトまたは−2Aボルトの電圧が供給され、図3の点線波形で示すように、時間に対する積分値増化の度合い(傾斜)がそれまでの傾斜の2倍になるので、積分回路から出力される3角波信号の1周期はそれまでの周期の半分の2T秒になり、その発振周波数は2倍の1/2Tヘルツになる。このように、電圧制御発振器に供給される周波数制御電圧の大きさを変更すれば、電圧制御発振器の発振信号周波数がその周波数制御電圧の大きさの変更度合い比例して変化する。
以上説明したように、本発明の電圧制御発振器によれば、切替電圧発生部から供給される2値電圧に対応して周波数制御電圧を出力するか反転周波数制御電圧を出力するかに切替られる切替回路と、切替回路から出力される周波数制御電圧または反転周波数制御電圧を積分する積分回路とによって電圧制御発振器を構成しているので、自動利得制御手段や半導体素子の内部抵抗を用いることなしに、簡単な回路構成を有し、比較的低い周波数の発振信号を発生させることができるという効果がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明による電圧制御発振器の第1の実施の形態に係るもので、その要部構成を示すブロック図である。
図1に示すように、この第1の実施の形態に係る電圧制御発振器は、周波数制御電圧入力端子1と、加算回路2と、基準電圧発生回路3と、極性反転回路4と、切替回路5と、積分回路6と、切替電圧発生部7と、発振信号出力端子8とからなっている。この場合、切替電圧発生部7は、基準窓電圧発生回路7(1)と、窓比較回路7(2)と、フリップフロップ回路7(3)とを備えている。
そして、加算回路2は、第1入力端が周波数制御電圧入力端子1に接続され、第2入力端が基準電圧発生回路3の出力端に接続され、出力端が極性反転回路4の入力端及び切替回路5の第1入力端に接続される。極性反転回路4は、出力端が切替回路5の第2入力端に接続される。切替回路5は、出力端が積分回路6の入力端に接続され、制御端が切替電圧発生部7の出力端を通してフリップフロップ回路7(3)の出力端に接続される。積分回路6は、出力端が発振信号出力端子8と切替電圧発生部7の制御端を通して窓比較回路7(2)の第3入力端に接続される。また、切替電圧発生部7において、窓比較回路7(2)は、第1入力端が基準窓電圧発生回路7(1)の高レベル窓電圧出力端に接続され、第2入力端が基準窓電圧発生回路7(1)の低レベル窓電圧出力端に接続され、出力端がフリップフロップ回路7(3)の入力端に接続される。
前記構成による電圧制御発振器は、次のように動作する。
いま、周波数制御電圧入力端子1に発振周波数を設定する周波数制御電圧が供給されると、その周波数制御電圧は、加算回路2において基準電圧発生回路3から供給される基準電圧と加算されて加算周波数制御電圧になり、この加算周波数制御電圧が直接切替回路5の第1入力端に供給されるとともに、極性反転回路4で極性反転された後、反転加算周波数制御電圧として切替回路5の第2入力端に供給される。この場合、周波数制御電圧に基準電圧を加算している理由は、周波数制御電圧の変動範囲が正電圧と負電圧にまたがっているとき、周波数制御電圧に基準電圧を加算し、加算周波数制御電圧の変動範囲が正電圧範囲内になるようにするためで、例えば周波数制御電圧が正弦波状電圧であって、発振信号にその正弦波状電圧に従った周波数変調を施す場合、この基準電圧は周波数変調信号における中心周波数を決めるものである。このときには、基準電圧>正弦波状電圧の関係があり、基準電圧の電圧値をEとし、正弦波状電圧をa sinωtとすれば、E+a sinωtの各瞬時値が常時正電圧になるようにその電圧値Eを選んでいるものである。
これに対して、発振周波数を設定する周波数制御電圧がどのような変化状態のときでも負電圧にならないときには、加算回路2及び基準電圧発生回路3は不要であって、周波数制御電圧が直接切替回路5の第1入力端と、極性反転回路4の入力端にそれぞれ供給される。
切替回路5は、切替電圧発生部7の出力論理状態に対応して切替られるもので、切替電圧発生部7が一つの出力論理状態になったとき、第1入力端に供給された周波数制御電圧を次続の積分回路6に供給する状態または第2入力端に供給された反転周波数制御電圧を次続の積分回路6に供給する状態がそのまま維持されるが、切替電圧発生部7が他の出力論理状態になったとき、第1入力端に供給された周波数制御電圧を積分回路6に供給する状態から第2入力端に供給された反転周波数制御電圧を積分回路6に供給する状態に変更させるか、第2入力端に供給された反転周波数制御電圧を積分回路6に供給する状態から第1入力端に供給された周波数制御電圧を積分回路6に供給する状態に変更させる。
このとき、積分回路6は、図3に図示されるように、Aボルトの周波数制御電圧が供給されたとき、周波数制御電圧を積分してその積分値を直線的に順次増大させ、その積分値が+Bボルトに到達すると、2値電圧の電圧値が切替られて−Aボルトの反転周波数制御電圧が供給され、その反転周波数制御電圧を積分してその積分値を直線的に順次減少させ、その積分値が−Bボルトに到達すると、2値電圧の電圧値が再び切替られて+Aボルトの周波数制御電圧が供給され、その周波数制御電圧を積分してその積分値を直線的に順次増大させる動作が繰り返し実行され、その結果、積分回路6からは+Bボルトと−Bボルトとの間を往復する3角波信号が出力され、その3角波信号が発振信号出力端子8に供給される。
次に、切替電圧発生部7においてその出力論理状態を変化させる手段について述べる。
基準窓電圧発生回路7(1)は、+Bボルトの高レベル窓電圧及び−Bボルトの低レベル窓電圧をそれぞれ発生し、それらの窓電圧が窓比較回路7(2)に供給される。窓比較回路7(2)は、+Bボルトの高レベル窓電圧及び−Bボルトの低レベル窓電圧と、発振信号出力端子8に供給される3角波信号とが供給され、3角波信号レベルと、+Bボルトの高レベル窓電圧及び−Bボルトの低レベル窓電圧とを比較する。窓比較回路7(2)は、このレベル比較によって、3角波信号レベルが+Bボルトの高レベル窓電圧と−Bボルトの低レベル窓電圧との間にあったとき、低レベル電圧値を出力し、一方、3角波信号レベルが+Bボルトの高レベル窓電圧より高いかまたは−Bボルトの低レベル窓電圧より低いとき、高レベル電圧値を出力する。フリップフロップ回路7(3)は、窓比較回路7(2)から低レベル電圧値が供給されている期間、フリップフロップ回路7(3)の出力論理状態が変化しないので、切替回路5の選択出力が切替えられず、一方、フリップフロップ回路7(3)から高レベル電圧が供給されると、フリップフロップ回路7(3)の出力論理状態が変化して、切替回路5の選択出力が切替えられる。
そして、切替回路5の選択出力が切替えられると、その時点まで積分回路6に供給されていた周波数制御電圧(または反転周波数制御電圧)の極性が反転するので、積分値はその極性反転時から逆極性の方向へ変化することになる。すなわち、出力発振信号を切替電圧発生部7に帰還し、切替電圧発生部7においてそのピーク電圧を監視し、出力発振信号が設定された高ピーク電圧値または低ピーク電圧値を超えると、積分回路6に供給される周波数制御電圧(または反転周波数制御電圧)の極性を反転することによって、発振信号レベルを、その高(低)ピーク電圧値から低(高)ピーク電圧値になるように引き戻すようにしている。
この場合、積分回路6は、オペアンプを利用したものにすれば、ほぼ理想的な積分特性を持ったものが得られるが、抵抗とキャパシタだけによって構成した簡単なローパスフィルタ型積分回路であっても、積分値の充放電を指数関数曲線の直線に近い部分のみを使うようにして行えば、電圧−周波数変換時の信号歪成分をかなり小さくすることができる。
また、この電圧制御発振器により形成された3角波信号は、そのまま出力するようにしても構わないが、この発振信号の使用目的に対応して、積分回路6の出力端と発振信号出力端子8との間に、周知の構成の3角波−矩形波変換回路を接続するかまたは周知の構成の3角波−正弦波変換回路等の波形変換回路を接続すれば、発振信号波形を矩形波信号波形または正弦波信号波形として取り出すことができる。
また、前記説明においては、積分回路6に供給される周波数制御電圧が一定の電圧直流電圧であるとして説明したが、周波数制御電圧が一定の電圧直流電圧である必要はなく、時間的に電圧値が変動する周波数制御電圧であっても、同じような動作をさせることができ、特に、周波数制御電圧として正弦波状に変化するものを用いれば、発振出力される3角波信号として周波数変調された3角波信号を出力させることができる。
次に、図2は、本発明による電圧制御発振器の第2の実施の形態に係るもので、その要部構成を示すブロック図である。
図2に示すように、この第2の実施の形態に係る電圧制御発振器は、周波数制御電圧入力端子1と、加算回路2と、基準電圧発生回路3と、極性反転回路4と、切替回路5と、積分回路6と、発振信号出力端子8と、切替電圧発生部9とからなっている点は、前述の第1の実施の形態に係る電圧制御発振器と同じである。ただしこの第2の実施の形態に係る切替電圧発生部9は、その内部構成が異なっていて、比較電圧発生回路9(1)と、両波整流回路9(2)と、比較回路9(3)と、フリップフロップ回路9(4)とを備えている。そして、両波整流回路9(2)は、入力端が発振信号出力端子8に接続され、出力端が比較回路9(3)の第1入力端に接続される。比較回路9(3)は、第2入力端が比較電圧発生回路9(1)の出力端に接続され、出力端がフリップフロップ回路9(4)の入力端に接続される。フリップフロップ回路9(4)は、出力端が切替回路5の制御端に接続される。
この場合における切替電圧発生部9においてその出力論理状態を変化させる手段について述べる。
両波整流回路9(2)は、出力発振信号を両波整流し、+Bボルトと−Bボルト間を変位する3角波信号を+Bボルトと0ボルトとの間を変位し、2倍の周波数の3角波信号に変換し、その3角波信号を比較回路9(2)に供給する。基準電圧発生回路9(1)は、+Bボルトの比較電圧を発生し、この比較電圧を同じく比較回路9(2)に供給する。比較回路7(2)は、3角波信号と比較電圧とのレベル比較を行い、3角波信号レベルが+Bボルトに到達しないとき、低レベル電圧値を出力し、一方、3角波信号レベルが+Bボルトに到達すると、高レベル電圧値を出力する。フリップフロップ回路9(3)は、比較回路9(2)から低レベル電圧値が供給されている期間、フリップフロップ回路7(3)の出力論理状態が変化しないので、切替回路5の選択出力が切替えられず、一方、フリップフロップ回路7(3)から高レベル電圧が供給されると、フリップフロップ回路7(3)の出力論理状態が変化して、切替回路5の選択出力が切替えられる。
そして、切替回路5の選択出力が切替えられると、その時点まで積分回路6に供給されていた周波数制御電圧(または反転周波数制御電圧)の極性が反転するので、積分値はその極性反転時から逆極性の方向へ変化する。すなわち、出力発振信号を切替電圧発生部9に帰還したとき、切替電圧発生部9において出力発振信号のピーク電圧値を監視し、出力発振信号が設定された高ピーク電圧値に達すると、積分回路6に供給される周波数制御電圧(または反転周波数制御電圧)の極性を反転することにより、所要の発振信号が得られるものである。
この第2の実施の形態による切替電圧発生部9は、両波整流回路9(2)によって出力発振信号である3角波信号を両波整流し、それにより元の3角波信号周波数の2倍の倍周波3角波信号を得ているので、一つの基準電圧を発生する基準電圧発生回路9(1)と、倍周波3角波信号レベルと基準電圧レベルとを比較する比較回路9(2)とを用いれば足り、第1の実施の形態による切替電圧発生部7に比べ、切替電圧発生部9の構成を簡素化することができる。
また、この第2の実施の形態においても、発振周波数を設定する周波数制御電圧がどのような変化状態のときでも負電圧にならないときには、加算回路2及び基準電圧発生回路3は不要であって、周波数制御電圧が直接切替回路5の第1入力端と、極性反転回路4の入力端にそれぞれ供給される。
また、第2の実施の形態における電圧制御発振器で形成された3角波信号は、そのまま出力するようにしても構わないが、第1の実施の形態と同様に、この発振信号の使用目的に対応して、積分回路6の出力端と発振信号出力端子8との間に、周知の構成の3角波−矩形波変換回路を接続するかまたは周知の構成の3角波−正弦波変換回路等の波形変換回路を接続すれば、発振信号波形を矩形波信号波形または正弦波信号波形として取り出すことができる。
さらに、この第2の実施の形態においても、積分回路6に供給される周波数制御電圧が一定の電圧直流電圧であるとして説明したが、周波数制御電圧が一定の電圧直流電圧である必要はなく、時間的に電圧値が変動する周波数制御電圧であっても、同じような動作をさせることができ、特に、周波数制御電圧として正弦波状に変化するものを用いれば、発振出力される3角波信号として周波数変調された3角波信号を出力させることができる。
本発明による電圧制御発振器の第1の実施の形態に係るもので、その要部構成を示すブロック図である。 本発明による電圧制御発振器の第2の実施の形態に係るもので、その要部構成を示すブロック図である。 本発明による電圧制御発振器の動作原理を説明する発振出力信号波形図である。
符号の説明
1 周波数制御電圧入力端子
2 加算回路
3 基準電圧発生回路
4 極性反転回路
5 切替回路
6 積分回路
7 切替電圧発生部
7(1)基準窓電圧発生回路
7(2) 窓比較回路
7(3) フリップフロップ回路
8 発振信号出力端子
9 切替電圧発生部
9(1) 比較電圧発生回路
9(2) 両波整流回路
9(3) 比較回路
9(4) フリップフロップ回路

Claims (5)

  1. 周波数制御電圧と前記周波数制御電圧を極性反転した反転周波数制御電圧とが入力され、切替電圧発生部の出力論理状態に対応して前記周波数制御電圧または前記反転周波数制御電圧が選択出力される切替回路と、前記切替回路が出力した周波数制御電圧または反転周波数制御電圧を積分して3角波信号を形成する積分回路とを備え、前記切替電圧発生部は、高レベル窓電圧及び低レベル窓電圧を発生する基準窓電圧発生回路と、前記高レベル窓電圧及び前記低レベル窓電圧と前記3角波信号とが供給され、前記3角波信号レベルが前記高レベル窓電圧と前記低レベル窓電圧との中間レベルにあるとき第1電圧を出力し、前記3角波信号レベルが前記高レベル窓電圧より高レベルにあるかまたは前記低レベル窓電圧より低レベルにあるとき第2電圧を出力する窓比較回路と、前記窓比較回路からの前記第1電圧の出力時に出力論理状態を変化させず、前記窓比較回路からの前記第2電圧の出力時に出力論理状態を変化させる論理回路とからなり、前記積分回路から前記周波数制御電圧に比例した発振周波数を有する3角波信号が出力されることを特徴とする電圧制御発振器。
  2. 周波数制御電圧と前記周波数制御電圧を極性反転した反転周波数制御電圧とが入力され、切替電圧発生部の出力論理状態に対応して前記周波数制御電圧または前記反転周波数制御電圧が選択出力される切替回路と、前記切替回路が出力した周波数制御電圧または反転周波数制御電圧を積分して3角波信号を形成する積分回路とを備え、前記切替電圧発生部は、基準電圧を発生する基準電圧発生回路と、前記3角波信号を両波整流して前記3角波信号の倍周波3角波信号を発生する両波整流回路と、前記基準電圧と前記倍周波3角波信号とが供給され、前記倍周波3角波信号レベルが前記基準電圧以下であるとき第1電圧を出力し、前記倍周波3角波信号レベルが前記基準電圧以上になったとき第2電圧を出力する比較回路と、前記比較回路からの前記第1電圧の出力時に出力論理状態を変化させず、前記比較回路からの前記第2電圧の出力時に出力論理状態を変化させる論理回路とからなり、前記積分回路から前記周波数制御電圧に比例した発振周波数を有する3角波信号が出力されることを特徴とする電圧制御発振器。
  3. 前記周波数制御電圧は、その変動範囲が基準レベルを中心とした正負電圧レベル間である場合、その周波数制御電圧を直接または極性反転して前記切替回路に供給する前に、前記周波数制御電圧に第2基準電圧を加算してその変動範囲を常時正電圧レベルに設定した加算周波数制御電圧を形成し、その加算周波数制御電圧及びその加算周波数制御電圧を極性反転した反転加算周波数制御電圧を前記切替回路に供給することを特徴とする請求項1または2のいずれかに記載の電圧制御発振器。
  4. 前記周波数制御電圧は、その変動状態が正弦波状に変動するものであることを特徴とする請求項3に記載の電圧制御発振器。
  5. 前記積分回路の出力側に3角波−正弦波コンバータを接続し、その3角波−正弦波コンバータによって前記積分回路から出力された3角波信号を正弦波状信号に変換して出力することを特徴とする請求項1乃至4のいずれか一項に記載の電圧制御発振器。
JP2006200745A 2006-07-24 2006-07-24 電圧制御発振器 Pending JP2008028831A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006200745A JP2008028831A (ja) 2006-07-24 2006-07-24 電圧制御発振器
US11/778,899 US20080018410A1 (en) 2006-07-24 2007-07-17 Voltage controlled oscillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006200745A JP2008028831A (ja) 2006-07-24 2006-07-24 電圧制御発振器

Publications (1)

Publication Number Publication Date
JP2008028831A true JP2008028831A (ja) 2008-02-07

Family

ID=38970877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006200745A Pending JP2008028831A (ja) 2006-07-24 2006-07-24 電圧制御発振器

Country Status (2)

Country Link
US (1) US20080018410A1 (ja)
JP (1) JP2008028831A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237172A (ja) * 2009-03-31 2010-10-21 Toshiba Corp Fmcw信号生成回路

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107124164A (zh) * 2017-05-18 2017-09-01 刘程秀 一种产生多路spwm信号及数字芯片的制作方法
US10693470B2 (en) 2018-07-30 2020-06-23 Futurewei Technologies, Inc. Dual mode power supply for voltage controlled oscillators
US10686453B2 (en) 2018-07-30 2020-06-16 Futurewei Technologies, Inc. Power supply for voltage controlled oscillators with automatic gain control
CN112532240B (zh) * 2019-09-17 2023-12-01 群联电子股份有限公司 展频频率产生器、存储器储存装置及信号产生方法
US10784874B1 (en) * 2020-02-05 2020-09-22 Intel Corporation All-digital voltage monitor (ADVM) with single-cycle latency

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237172A (ja) * 2009-03-31 2010-10-21 Toshiba Corp Fmcw信号生成回路

Also Published As

Publication number Publication date
US20080018410A1 (en) 2008-01-24

Similar Documents

Publication Publication Date Title
KR970009902B1 (ko) 합성 장치를 갖춘 무선 선택 호출 수신 장치
US6664861B2 (en) Method and apparatus for stable phase-locked looping
TWI223505B (en) Circuit and method to spread spectrum by using phase modulation technique
CN107112998B (zh) 具有fll控制回路的fll振荡器/时钟
JP2008028831A (ja) 電圧制御発振器
US7417477B2 (en) PLL circuit
JP2004007588A (ja) 位相同期ループ回路および半導体集積回路装置
US20160065222A1 (en) Semiconductor device
KR100815584B1 (ko) 잡음 신호 발생 장치 및 방법
JP5190028B2 (ja) スペクトラム拡散クロック生成器
US6794946B2 (en) Frequency acquisition for data recovery loops
JP2007208705A (ja) スペクトラム拡散クロック発生回路
JP2008017449A (ja) 差動発振装置及び変調器
US7911283B1 (en) Low noise oscillator and method
WO2007078693A1 (en) Method and apparatus for 0/180 degree phase detector
US10554199B2 (en) Multi-stage oscillator with current voltage converters
JP3712141B2 (ja) 位相同期ループ装置
KR19990042427A (ko) 이중모드 변조기
JP2006197570A (ja) 波形生成回路及びスペクトル拡散クロック発生装置
JPH06196940A (ja) パルス幅変調増幅回路
JP2000004121A (ja) 発振変調回路
JP2005347817A (ja) Pll回路
JP3839766B2 (ja) If復調モジュール
JPH09162727A (ja) ディジタル形式位相比較器
JPWO2018163405A1 (ja) Iq信号源