JP2005347817A

JP2005347817A - Ｐｌｌ回路

Info

Publication number: JP2005347817A
Application number: JP2004161748A
Authority: JP
Inventors: Mamoru Shimoda; 衛霜田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2004-05-31
Filing date: 2004-05-31
Publication date: 2005-12-15

Abstract

【課題】チャージポンプが、高周波成分からなるノイズを受けて、ループフィルタの遮断周波数より低い周波数成分を有するノイズに変換することにより、ループフィルタがこのノイズを除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうことを防ぐことのできるＰＬＬ回路を提供する。
【解決手段】ＰＬＬ回路は、基準周波数信号ｆｒおよび比較周波数信号ｆｐの位相差を検出し、位相比較信号ＰＤを出力する位相比較器１３と、位相比較信号ＰＤに含まれる高周波成分からなるノイズを除去するローパスフィルタ３１と、位相比較信号ＰＤに応じて制御電流ＩＣを増減し、出力するチャージポンプ１４と、制御電流ＩＣの高周波成分を除去し、制御電圧ＶＣに変換し、出力するループフィルタ１５と、制御電圧ＶＣに応じて比較周波数信号ｆｐの周波数を増減し、出力する電圧制御発振器１とを含む。
【選択図】図１

Description

本発明は、ＰＬＬ回路に関し、特に、位相雑音の低減を図るＰＬＬ回路に関する。

ＰＬＬ（phase locked loop）回路は、現在様々なエレクトロニクスの分野で利用されており、特に無線通信分野である携帯電話や無線ＬＡＮ（local area network）における周波数シンセサイザとしての利用が顕著である。ここで、周波数シンセサイザとは、１つまたは複数の基準周波数源から、複数の所望する周波数を生成するものである。

無線通信分野において、変調方式が従来のアナログ変調方式からデジタル変調方式へ大きく移行している。デジタル変調方式の中で、ＦＳＫ（frequency shift keying）変調方式は、非常に広範囲な分野で利用されている。ここで、ＦＳＫ変調方式とは、ベースバンド信号の論理レベルに応じて搬送波の瞬時周波数を切り替えることにより、変調を行なう方式のことである。ＦＳＫ変調方式は、変調方式の中では伝送速度が低速であるが、回路構成が簡易であるため、今後もその利用は拡大していくものと予想される。

図６にＦＳＫ変調方式による変調器の概略構成の例を示す。同図を参照して、この変調器は、電圧制御発振器（ＶＣＯ：voltage controlled oscillator）１が、ベースバンド信号を受け、ベースバンド信号に応じて発振周波数を変化させる。そして、この変調器は、電圧制御発振器１の出力信号をＦＳＫ変調信号として出力する。したがって、ＦＳＫ変調信号は、ベースバンド信号の論理ハイレベルおよび論理ローレベルに応じて２種類の周波数が択一的に切り替えられた信号となる。このような変調方式は位相連続変調方式と呼ばれる。

また、図７にＦＳＫ変調方式による変調器の概略構成の他の例を示す。同図を参照して、この変調器は、発振器２が周波数ｆ１の出力信号をスイッチ４に出力し、発振器３が周波数ｆ２の出力信号をスイッチ４に出力する。スイッチ４は、ベースバンド信号を受けて、ベースバンド信号の論理レベルに応じて周波数ｆ１の出力信号および周波数ｆ２の出力信号を選択し、その出力信号をＦＳＫ変調信号として出力する。したがって、ＦＳＫ変調信号は、ベースバンド信号の論理ハイレベルおよび論理ローレベルに応じて周波数ｆ１および周波数ｆ２が択一的に切り替えられた信号となる。このような変調方式は位相不連続変調方式と呼ばれる。

ここで、位相不連続変調方式には、図７に示す変調器のように周波数ｆ１の出力信号および周波数ｆ２の出力信号を生成するために、２つの発振器を使用するのではなく、図６に示すＦＳＫ変調器の概略構成を具体化したものである、ＰＬＬ回路を用いた周波数シンセサイザを使用する構成が従来から採用されている。

［構成］
図８は、ＰＬＬ回路を用いた非特許文献１記載のＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、発振器１１と、分周器１２と、分周器１７と、位相比較器１３と、チャージポンプ１４と、ループフィルタ１５と、電圧制御発振器１と、分周器コントロール回路１８と、ロック検出回路１９とを含む。

また、発振器１１と、分周器１２と、分周器１７と、位相比較器１３と、チャージポンプ１４と、ループフィルタ１５と、電圧制御発振器１とでＰＬＬ回路を構成する。

［動作］
分周器１２は、発振器１１から出力信号を受け、これを分周した基準周波数信号ｆｒを出力する。

分周器１７は、電圧制御発振器１からＦＳＫ変調信号を受け、これを分周した比較周波数信号ｆｐを出力する。

位相比較器１３は、分周器１２から送られた基準周波数信号ｆｒおよび分周器１７から送られた比較周波数信号ｆｐの位相差に応じた位相比較信号ＰＤを出力する。

チャージポンプ１４は、位相比較器１３から送られた位相比較信号ＰＤに応じて出力電流ＩＣを増減し、出力する。

ループフィルタ１５は、チャージポンプ１４から送られた出力電流ＩＣの高周波成分を除去し、これを制御電圧ＶＣに変換し、出力する。

電圧制御発振器１は、ループフィルタ１５から送られた制御電圧ＶＣに応じて発振周波数を変化させ、その出力信号をＦＳＫ変調信号として出力する。このＦＳＫ変調回路における電圧制御発振器１は、図６に示す電圧制御発振器１の機能と同様である。

したがって、このＦＳＫ変調回路におけるＰＬＬ回路では、基準周波数信号ｆｒおよび比較周波数信号ｆｐの位相差に応じて、比較周波数信号ｆｐのもととなるＦＳＫ変調信号の周波数を変化させることにより、比較周波数信号ｆｐの位相を変化させ、比較周波数信号ｆｐおよび基準周波数信号ｆｒの位相を一致させる制御（以下、帰還制御という。）が行なわれる。なお、比較周波数信号ｆｐおよび基準周波数信号ｆｒの位相が一致する状態を、ＰＬＬ回路がロックする、という。

次に、このＦＳＫ変調回路の変調動作について説明する。

分周器コントロール回路１８は、ベースバンド信号を受けて、これに応じた分周比制御信号ＮＤを分周器１７に出力する。

分周器１７は、分周比制御信号ＮＤを受けて、これに応じて分周比を変化させる。

ここで、ベースバンド信号の論理レベルが変わると、分周器１７の分周比が変わるため、分周器１７から送られる比較周波数信号ｆｐの周波数が変わる。そうすると、位相比較器１３において基準周波数信号ｆｒおよび比較周波数信号ｆｐに位相差が生じるため、上述のように、位相比較信号ＰＤ、出力電流ＩＣおよび制御電圧ＶＣが変化する。そして、制御電圧ＶＣに応じて電圧制御発振器１が発振周波数を変化させることにより、比較周波数信号ｆｐおよび基準周波数信号ｆｒの位相が再び一致する。

したがって、このＦＳＫ変調回路では、ベースバンド信号の論理レベルに対応する分周器１７の分周比を変更することにより、電圧制御発振器１の発振周波数を変えることができ、ＦＳＫ変調を行なうことができる。また、ベースバンド信号の論理レベルに対応する分周器１７の分周比を変更することにより、ＦＳＫ変調信号の周波数を容易に変更することができる。

また、ロック検出回路１９は、位相比較器１３から送られる位相比較信号ＰＤを受けて、
このＰＬＬ回路がロックしているかどうかを判断し、ロックしている場合、ロック検出信号を出力する。無線通信機器においては、ロック検出信号が出力されていないときは、ＰＬＬ回路がロックしていないため、送信動作を停止することにより、所定の送信周波数以外の信号が送信されることを防ぐことができる。

次に、特許文献１記載のＰＬＬ回路を用いた、ＦＳＫ変調回路について説明する。

［構成］
図９は、特許文献１記載のＰＬＬ回路を用いた、ＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、図８に示す非特許文献１記載のＦＳＫ変調回路に対して、さらに、波形変換回路２０を含む。

波形変換回路２０は、位相比較器１３とチャージポンプ１４との間に配置される。その他の構成は、図８に示す非特許文献１記載のＦＳＫ変調回路と同様である。

［動作］
波形変換回路２０は、位相比較器１３から送られる位相比較信号ＰＤを、基準周波数信号ｆｒよりも高い周波数をもつ信号に変換し、チャージポンプ１４へ送る。その他の動作は、図８に示す非特許文献１記載のＦＳＫ変調回路と同様である。

このような構成により、リファレンスリークがさらに高い周波数に変換され、ループフィルタ１５における減衰量が大きくなり、リファレンスリークに起因する位相雑音をさらに低減することができる。

次に、特許文献２記載のＰＬＬ回路について説明する。

［構成］
図１０は、特許文献２記載のＰＬＬ回路を用いた、ＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、図８に示す非特許文献１記載のＦＳＫ変調回路に対して、さらに、フィルタ回路２１を含む。

フィルタ回路２１は、位相比較器１３とチャージポンプ１４との間に配置される。その他の構成は、図８に示す非特許文献１記載のＦＳＫ変調回路と同様である。

［動作］
フィルタ回路２１は、位相比較器１３から受けた位相比較信号ＰＤの示す位相差が、所定の範囲内（以下、不感帯という。）である場合には、チャージポンプ１４へ位相比較信号ＰＤを送らない。その他の動作は、図８に示す非特許文献１記載のＦＳＫ変調回路と同様である。このような構成により、位相比較器１３から送られる位相比較信号ＰＤの微小変動による、ＰＬＬ回路の収束値近傍での振動等を防ぐことができ、安定したＰＬＬ回路を実現することができる。
Chipcon AS社「CC400 Data Sheet(rev3.1)」特開平７−７４６３１号公報特開平７−４６１２５号公報

しかしながら、非特許文献１記載のＦＳＫ変調回路では、以下のような問題点がある。

まず、電圧制御発振器１の発振角周波数をω０とし、振幅をＶ０とし、電圧制御発振器の感度をＫｖｃｏとし、制御電圧ＶＣをＶｃｏｎｔ（ｔ）とし、初期位相をφ０とし、時間をｔとすると、電圧制御発振器の出力信号Ｖｏｕｔ（ｔ）は、以下のように表わせる。

Ｖｏｕｔ（ｔ）＝Ｖ０×ｃｏｓ（ω０×ｔ＋Ｋｖｃｏ×（∫（Ｖｃｏｎｔ（ｔ））ｄｔ）＋φ０）・・・（Ａ１）
ここで、（Ｋｖｃｏ×∫（Ｖｃｏｎｔ（ｔ）ｄｔ）は、位相を表わし、制御電圧ＶＣにノイズが発生せず、制御電圧ＶＣが時間変動しない場合は一定値となる。以下、φ０＝０と仮定する。

制御電圧ＶＣにノイズが発生し、電圧制御発振器１が正弦波の制御電圧ＶＣを受けた場合の電圧制御発振器の動作について説明する。制御電圧ＶＣの角周波数をωｍとし、振幅をＶｍとし、時間をｔとすると、Ｖｃｏｎｔ（ｔ）は以下のように表わせる。

Ｖｃｏｎｔ（ｔ）＝Ｖｍ×ｃｏｓ（ωｍ×ｔ）・・・（Ａ２）
式（Ａ１）に式（Ａ２）を代入して整理すると、Ｖｏｕｔ（ｔ）は以下のように表わせる。

Ｖｏｕｔ（ｔ）＝Ｖ０×ｃｏｓ（ω０×ｔ＋Ｋｖｃｏ×（Ｖｍ／ωｍ）×ｓｉｎ（ωｍ×ｔ））
＝Ｖ０×ｃｏｓ（ω０×ｔ）×ｃｏｓ（Ｋｖｃｏ×（Ｖｍ／ωｍ）×ｓｉｎ（ωｍ×ｔ））−Ｖ０×ｓｉｎ（ω０×ｔ）×ｓｉｎ（Ｋｖｃｏ×（Ｖｍ／ωｍ）×ｓｉｎ（ωｍ×ｔ））・・・（Ａ３）
ここで、Ｖｍが十分に小さく、（Ｋｖｃｏ×（Ｖｍ／ωｍ））＜＜１［ｒａｄ］と仮定すると、式（Ａ３）は以下のように表わせる。

Ｖｏｕｔ（ｔ）≒Ｖ０×ｃｏｓ（ω０×ｔ）−（Ｋｖｃｏ×Ｖｍ×Ｖ０／（２×ωｍ））{ｃｏｓ（（ω０−ωｍ）×ｔ）−ｃｏｓ（（ω０＋ωｍ）×ｔ）}・・・（Ａ４）
式（Ａ４）から、所望の角周波数ω０を有する信号成分以外に、（ω０−ωｍ）および（ω０＋ωｍ）の角周波数を有する信号成分が生じていることが分かる。

図１１に、この場合のＶｏｕｔ（ｔ）の周波数スペクトルを示す。所望の角周波数ω０を中心に、左右に（ω０−ωｍ）および（ω０＋ωｍ）の不要な信号成分を生じている。このような不要な信号成分は、スプリアス成分と呼ばれている。

また、実際にはノイズは様々な周波数成分を有しているから、ωｍは様々な値をとる。特に、所望の角周波数ω０の近傍に生じたスプリアス成分は、位相雑音を生じる原因となる。位相雑音は、信号対雑音比、すなわち、Ｃ／Ｎ比を劣化させる原因となる。

ここで、制御電圧ＶＣにノイズが発生する原因となる、非特許文献１記載のＦＳＫ変調回路において発生するノイズとしては、以下のようなものが考えられる。

第１のノイズは、ＦＳＫ変調回路の外部から受けるノイズである。このＦＳＫ変調回路では、分周器コントロール回路１８の、ベースバンド信号を入力する端子およびロック検出回路１９の出力端子からノイズを受ける場合がある。これらのノイズは、位相比較器１３に進入することにより、このＦＳＫ変調回路におけるＰＬＬ回路の帰還制御に影響を与え、ＦＳＫ変調信号に位相雑音を生じさせる要因となる。そして、これらのノイズは、ベースバンド信号がデジタル信号であること、また、ロック検出回路１９の出力端子が、マイコン等のデジタル回路に接続されることから、これらのノイズには、デジタル信号が通常有する高周波成分が多く含まれる。

第２のノイズは、発振器１１、位相比較器１３または電圧制御発振器１等のデバイス自身から発生するノイズである。このノイズは、低周波から高周波にわたる成分を有している。また、このノイズは、各デバイスの特性に応じて必ず発生するものであるから、発生自体を防ぐことはできない。

第３のノイズは、位相比較器１３が受ける、基準周波数信号ｆｒおよび比較周波数信号ｆｐが含む高調波成分によるノイズである。これらの信号は矩形波であり、また、このＦＳＫ変調回路におけるＰＬＬ回路がロックしているときは、比較周波数信号ｆｐの周波数は、基準周波数信号ｆｒの周波数と一致している。したがって、位相比較器１３から出力される位相比較信号ＰＤは、基準周波数信号ｆｒの周期をもつ矩形波信号となる。

ここで、基準周波数信号ｆｒの角周波数をωｒとし、時間をｔとすると、矩形波信号Ｖｆｒ（ｔ）は以下のようなフーリエ級数に展開できる。

Ｖｆｒ（ｔ）＝Ｖ１×（ｓｉｎ（ωｒ×ｔ）＋φ１）＋Ｖ３×（ｓｉｎ（３×ωｒ×ｔ）＋φ３）＋Ｖ５×（ｓｉｎ（５×ωｒ×ｔ）＋φ５）＋・・・・・・・・（Ａ５）
式（Ａ５）から、角周波数ωｒの矩形波である、基準周波数信号ｆｒ、比較周波数信号ｆｐおよび位相比較信号ＰＤには、ωｒの奇数倍である３×ωｒ、５×ωｒ・・・の高調波成分が含まれていることが分かる。第３のノイズにより生じるスプリアス成分はリファレンスリークと呼ばれている。

ここで、主に高周波成分からなる第１のノイズおよび第３のノイズと、第２のノイズの高周波成分は、ループフィルタ１５に送られると、ループフィルタ１５の遮断周波数が通常、数１０ｋＨｚ以下に設計されていることから、ほぼすべて除去することが可能であり、ＦＳＫ変調信号に位相雑音は生じない。

しかしながら、チャージポンプ１４が、高周波成分からなるノイズを受けて、ループフィルタ１５の遮断周波数より低い周波数成分を有するノイズに変換し、ループフィルタ１５に送ることにより、ループフィルタ１５がこのノイズを十分に除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうことが実験的に知られている。

このような位相雑音を低減する方法としては、ループフィルタ１５のループ帯域幅を狭める、すなわち、遮断周波数を低くすることで、ループ帯域外のノイズを除去する方法が考えられる。しかしながら、ループ帯域幅を狭めると、ＰＬＬ回路のロックするまでの時間（以下、ロックタイムという。）が長くなってしまう。これは、チャージポンプ１４の出力電流ＩＣが、ループフィルタ１５によって平滑化されすぎると、位相比較器１３の位相比較信号ＰＤの変化に対して、制御電圧ＶＣの応答、すなわち、電圧制御発振器１の発振周波数の応答が遅れてしまうからである。

また、無線通信機器では、非常に短い時間で所定の周波数にロックすることや、非常に短い時間でチャネルの切り替えを行なうことが要求されるため、ループ帯域幅を狭める方法には限界がある。

以上のように、非特許文献１記載のＦＳＫ変調回路では、ループフィルタ１５の遮断周波数より低いノイズが発生した場合に、これを除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうという欠点があった。この位相雑音は、上述のように、このＦＳＫ変調回路のＣ／Ｎ比が劣化する原因となる。

なお、第２のノイズの低周波成分についても、これを除去することは困難であり、ＦＳＫ変調信号のＣ／Ｎ比が劣化する原因となるが、上述のように、第２のノイズの発生自体を防ぐことは困難である。したがって、第１のノイズおよび第３のノイズを如何に除去していくかが重要である。

次に、特許文献１記載のＰＬＬ回路を用いた、ＦＳＫ変調回路では、以下のような問題点がある。

波形変換回路２０は、ＤＳＰ（Digital Signal Processor）等を使用するため、回路規模が大きくなり、小型化および集積化が困難となるという欠点があった。また、ＤＳＰ内でメモリ等を使用するため、データの読み出し等で応答時間に遅延が生じ、ＰＬＬ回路のロックタイム等の応答特性に影響を与えてしまうという欠点があった。

また、チャージポンプ１４が、高周波成分からなるノイズを受けて、ループフィルタ１５の遮断周波数より低い周波数成分を有するノイズに変換し、ループフィルタ１５に送ることにより、ループフィルタ１５がこのノイズを十分に除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうという、非特許文献１記載のＦＳＫ変調回路が有する欠点を克服するものではない。

次に、特許文献２記載のＰＬＬ回路を用いた、ＦＳＫ変調回路では、以下のような問題点がある。

図１２に、このＦＳＫ変調回路におけるＰＬＬ回路の、位相比較器１３における、基準周波数信号ｆｒおよび比較周波数信号ｆｐの位相差と制御電圧ＶＣとの関係を示す。同図を参照して、位相差が大きく、不感帯の範囲外である場合は、位相差に応じた制御電圧ＶＣが電圧制御発振器１に送られることが分かる。また、位相差が小さく、不感帯の範囲内である場合は、制御電圧ＶＣが変化せず、ＰＬＬ回路の帰還制御が行なわれない状態になる。

すなわち、このＰＬＬ回路は、上述のような効果を有する一方で、フィルタ回路２１の出力から、電圧制御発振器１の入力までの信号経路において、不感帯の範囲内で位相比較器１３における位相差が変動するようなノイズが発生した場合に、この位相変動を抑えるような帰還制御が行なわれず、ＦＳＫ変調信号に位相雑音が生じてしまうという欠点があった。通常、ループフィルタ１５は、ＰＬＬ回路を構成するその他の回路が含まれるＩＣ（integrated circuit）の外に設けられるため、外部からノイズを受けやすく、このような問題が起きる可能性が高い。

そこで、本発明は、チャージポンプが、高周波成分からなるノイズを受けて、ループフィルタの遮断周波数より低い周波数成分を有するノイズに変換し、ループフィルタに送ることにより、ループフィルタがこのノイズを十分に除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうことを防ぐことのできるＰＬＬ回路を提供することを目的とする。

上記課題を解決するために、この発明に係わるＰＬＬ回路は、基準周波数信号および比較周波数信号の位相差を検出し、位相差に応じた位相比較信号を出力する位相比較器と、位相比較信号を受けて、位相比較信号に含まれる高周波成分からなるノイズを除去するローパスフィルタと、高周波成分からなるノイズが除去された位相比較信号に応じて制御電流を増減し、出力するチャージポンプと、出力された制御電流の高周波成分を除去し、高周波成分が除去された制御電流を制御電圧に変換し、出力するループフィルタと、制御電圧に応じて比較周波数信号の周波数を増減し、出力する電圧制御発振器とを含む。

好ましくは、ＰＬＬ回路は、遮断周波数制御信号を生成し、出力する遮断周波数制御回路をさらに含み、ローパスフィルタは、遮断周波数制御信号を受けて、遮断周波数制御信号に応じて遮断周波数を変化させる。

好ましくは、遮断周波数制御回路は任意の周波数のクロックである遮断周波数制御信号を生成し、ローパスフィルタは、オペアンプと、第１のスイッチと、第２のスイッチと、第１のコンデンサと、第２のコンデンサと、インバータとを含み、第１のスイッチは、一方が位相比較器に接続され、他方が第２のスイッチおよび第１のコンデンサに接続され、オペアンプは、負端子が第２のスイッチおよび第２のコンデンサに接続され、正端子が固定電位に接続され、出力が第２のコンデンサおよびチャージポンプに接続され、インバータは遮断周波数制御信号を受ける。

好ましくは、ローパスフィルタは、トランスコンダクタンスアンプと、コンデンサと、可変電流源とを含み、トランスコンダクタンスアンプは、入力が位相比較器に接続され、出力がコンデンサおよびチャージポンプに接続され、可変電流源は、トランスコンダクタンスアンプに接続され、可変電流源は、遮断周波数制御信号を受けて、遮断周波数制御信号に応じて電流値を変化させ、トランスコンダクタンスアンプは、可変電流源の電流値に応じてコンダクタンスを変化させる。

好ましくは、ＰＬＬ回路は、一方が位相比較器およびローパスフィルタの入力に接続され、他方がローパスフィルタの出力およびチャージポンプに接続されるスイッチと、ローパスフィルタに接続される電源制御回路とをさらに含み、スイッチは、オン状態のときに位相比較信号を通過させてチャージポンプに送り、オフ状態のときに位相比較信号を通過させず、電源制御回路は、スイッチがオン状態のときにローパスフィルタへの電力供給を停止させ、スイッチがオフ状態のときにローパスフィルタへの電力供給を行なわせる。

ＰＬＬ回路において、チャージポンプが、高周波成分からなるノイズを受けて、ループフィルタの遮断周波数より低い周波数成分を有するノイズに変換し、ループフィルタに送ることにより、ループフィルタがこのノイズを十分に除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうことを防ぐことができる。

＜第１の実施の形態＞
本発明の実施の形態について、図面を用いて説明する。

［構成］
図１は、第１の実施の形態に係るＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、図８に示す、ＰＬＬ回路を用いた非特許文献１記載のＦＳＫ変調回路に対して、さらに、ローパスフィルタ３１を含む。

ローパスフィルタ３１は、位相比較器１３とチャージポンプ１４との間に配置される。その他の構成は、図８に示す非特許文献１記載のＦＳＫ変調回路と同様である。

［動作］
ローパスフィルタ３１は、位相比較器１３から送られる位相比較信号ＰＤに含まれる、高周波成分からなるノイズを除去する。

したがって、非特許文献１記載のＦＳＫ変調回路、特許文献１記載のＰＬＬ回路を用いたＦＳＫ変調回路および特許文献２記載のＰＬＬ回路を用いたＦＳＫ変調回路では、チャージポンプ１４が、高周波成分からなるノイズを受けて、ループフィルタ１５の遮断周波数より低い周波数成分を有するノイズに変換し、ループフィルタ１５に送ることにより、ループフィルタ１５がこのノイズを十分に除去することができず、ＦＳＫ変調信号に位相雑音が生じてしまうという欠点があったが、本実施の形態に係るＦＳＫ変調回路では、ローパスフィルタ３１が、位相比較器１３から送られる位相比較信号ＰＤに含まれる、高周波成分からなるノイズを除去することにより、チャージポンプ１４が高周波成分からなるノイズを受けて、低い周波数成分を有するノイズに変換し、ループフィルタ１５に送ることを防ぐことができ、ＦＳＫ変調信号に位相雑音が生じることを防ぐことができる。

＜第２の実施の形態＞
次に、本発明の他の実施の形態について、図面を用いて説明する。

［構成］
図２は、第２の実施の形態に係るＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、図８に示す、第１の実施の形態に係るＦＳＫ変調回路に対して、ローパスフィルタ３１の代わりにローパスフィルタ３２を含み、さらに、遮断周波数制御回路３３を含む。

その他の構成は、図８に示す第１の実施の形態に係るＦＳＫ変調回路と同様である。

［動作］
遮断周波数制御回路３３は、遮断周波数制御信号ＦＣをローパスフィルタ３２に送る。

ローパスフィルタ３２は、遮断周波数制御信号ＦＣに応じて遮断周波数を変化させる。

ここで、このＦＳＫ変調回路におけるＰＬＬ回路の収束時間に相当するロックタイムτは、ループフィルタ１５のループ帯域幅をωｌｐｆとすると、以下のように表わせる。

τ∝（１／ωｌｐｆ）・・・（Ａ６）
すなわち、ロックタイムτはωｌｐｆに反比例し、上述したように、ループフィルタ１５のループ帯域幅を狭めると、ロックタイムが長くなってしまう。

ここで、ローパスフィルタ３２は、ＰＬＬ回路の一部を構成し、帰還制御に影響を与えるものであるため、その遮断周波数はロックタイムに影響を与える。ロックタイムに影響を与えないようにするためには、ループフィルタ１５の遮断周波数よりも、ローパスフィルタ３２の遮断周波数を高くする必要がある。その一方で、ローパスフィルタ３２の遮断周波数を高くしすぎると、高周波成分からなるノイズを除去することができなくなってしまう。したがって、ローパスフィルタ３２の遮断周波数は、ＦＳＫ変調回路に要求されるＦＳＫ変調信号の周波数やロックタイム等の設計条件、使用デバイスの特性および使用環境等の諸条件に応じた最適値を選択することが必要となる。

したがって、本実施の形態に係るＦＳＫ変調回路では、ローパスフィルタ３２が、遮断周波数制御回路３３から送られる遮断周波数制御信号ＦＣに応じて、遮断周波数を変化させることにより、諸条件に応じた遮断周波数の最適値を選択することができる。

次に、第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２を具体化した一例について図面を用いて説明する。

［構成］
図３は、第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２を具体化した一例である、スイッチトキャパシタフィルタの構成を示す。同図を参照して、このスイッチトキャパシタフィルタは、オペアンプ４１と、スイッチ４２と、スイッチ４３と、コンデンサ４４と、コンデンサ４５と、インバータ４６とを含む。

スイッチ４２は、一方が第２の実施の形態に係るＦＳＫ変調回路における位相比較器１３に接続され、他方がスイッチ４３およびコンデンサ４４に接続される。スイッチ４２は、位相比較器１３から位相比較信号ＰＤを受ける。

コンデンサ４４は、固定電位（接地電位）に接続される。

インバータ４６は、入力が第２の実施の形態に係るＦＳＫ変調回路における遮断周波数制御回路３３に接続され、遮断周波数制御回路３３から遮断周波数制御信号ＦＣを受ける。

オペアンプ４１は、負端子がスイッチ４３およびコンデンサ４５に接続され、正端子が固定電位（接地電位）に接続され、出力がコンデンサ４５および第２の実施の形態に係るＦＳＫ変調回路におけるチャージポンプ１４に接続される。

スイッチ４２は、遮断周波数制御信号ＦＣによってオン状態及びオフ状態を切り替える。

スイッチ４３は、インバータ回路４６の出力によってオン状態及びオフ状態を切り替える。

［動作］
遮断周波数制御信号ＦＣは、任意の周波数のクロックである。

スイッチ４２およびスイッチ４３は、スイッチ４２がオン状態のときはスイッチ４３がオフ状態となり、スイッチ４２がオフ状態のときはスイッチ４３がオン状態となる。また、クロックの論理レベルはクロック半周期毎に切り替わるため、スイッチ４２及びスイッチ４３の状態も、クロック半周期毎に切り替わる。

ここで、位相比較信号ＰＤの電圧をＶｉｎとし、オペアンプ４１の出力電圧をＶｏｕｔとし、コンデンサ４４の容量をＣ１とし、コンデンサ４５の容量をＣ２とし、クロックの周波数をｆｃｌｋとする。

スイッチ４２がオン状態となり、スイッチ４３がオフ状態となると、コンデンサ４４は、クロック半周期間で、Ｖｉｎまで充電され、コンデンサ４４の電荷量はＶｉｎ×Ｃ１となる。

次に、クロックの論理レベルが切り替わると、スイッチ４２がオフ状態となり、スイッチ４３がオン状態となり、クロック半周期間でコンデンサ４４の電荷がコンデンサ４５に送られる。そうすると、Ｖｉｎによって１クロック周期間にオペアンプ４１に供給される電荷量はＶｉｎ×Ｃ１となるから、コンデンサ４５を通過して流れる、このスイッチトキャパシタフィルタの出力電流Ｉｏｕｔは、以下のように表わせる。

Ｉｏｕｔ＝Ｖｉｎ×Ｃ１×ｆｃｌｋ・・・（Ａ７）
式（Ａ７）より、このスイッチトキャパシタフィルタの入力からオペアンプ４１の負端子間の等価抵抗Ｒは、以下のように表わせる。

Ｒ＝Ｖｉｎ／Ｉｏｕｔ＝１／（Ｃ１×ｆｃｌｋ）・・・（Ａ８）
式（Ａ８）より、１クロックの半周期毎に切り替わるスイッチ４２ならびにスイッチ４３およびコンデンサ４４は、抵抗値Ｒの抵抗を構成することが分かる。

したがって、このスイッチトキャパシタフィルタは、ローパスフィルタの一種であるアクティブフィルタを構成する。そして、遮断周波数ｆｃは、以下のように表わせる。

ｆｃ＝（Ｃ１×ｆｃｌｋ）／（２π×Ｃ２）・・・（Ａ９）
式（Ａ９）より、Ｃ１およびＣ２が固定値であれば、遮断周波数制御信号ＦＣの周波数ｆｃｌｋを変えることにより、このスイッチトキャパシタフィルタの遮断周波数ｆｃを変えることができる。

また、式（Ａ９）より、遮断周波数ｆｃは、Ｃ１とＣ２との比に比例するため、このスイッチトキャパシタフィルタを集積化、すなわち、ＩＣで実現した場合には、製造ばらつきや周辺温度によるＣ１およびＣ２の容量の変動の影響を受けにくい、という利点がある。また、集積化に適していることにより、回路の小型化を図ることができる。

［第２の実施の形態の変形例］
次に、図３に示す、第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２を具体化したものの変形例について図面を用いて説明する。

［構成］
図４は、第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２を具体化した一例である、Ｇｍ−Ｃフィルタの構成を示す。同図を参照して、このＧｍ−Ｃフィルタは、トランスコンダクタンスアンプ５１と、コンデンサ５２と、可変電流源５３とを含む。

トランスコンダクタンスアンプ５１は、入力が第２の実施の形態に係るＦＳＫ変調回路における位相比較器１３に接続され、出力がコンデンサ５２および第２の実施の形態に係るＦＳＫ変調回路におけるチャージポンプ１４に接続される。トランスコンダクタンスアンプ５１は、位相比較器１３から位相比較信号ＰＤを受ける。

可変電流源５３は、一方がトランスコンダクタンスアンプ５１に接続され、他方が固定電位（接地電位）に接続される。

可変電流源５３は、第２の実施の形態に係るＦＳＫ変調回路における遮断周波数制御回路３３に接続され、遮断周波数制御回路３３から遮断周波数制御信号ＦＣを受ける。そして、可変電流源５３は、遮断周波数制御信号ＦＣに応じて電流値を変化させる。

トランスコンダクタンスアンプ５１は、入力信号が電圧であるのに対して、出力信号が電流となるアンプである。

トランスコンダクタンスアンプ５１は、可変電流源５３の電流値が変化すると、そのコンダクタンスＧｍが変化する。

［動作］
トランスコンダクタンスアンプ５１の出力にコンデンサ５２を接続することで、これらはローパスフィルタを構成する。このＧｍ−Ｃフィルタの遮断周波数ｆｃは、コンデンサ５２の容量をＣ３とすると、以下のように表わされる。

ｆｃ＝Ｇｍ／（２π×Ｃ３）・・・（Ａ１０）
式（Ａ１０）より、コンダクタンスＧｍを変える、すなわち、可変電流源５３の電流値を、遮断周波数制御信号ＦＣによって変えることにより、このＧｍ−Ｃフィルタの遮断周波数ｆｃを変えることができる。

また、トランスコンダクタンスアンプ５１は、差動増幅回路やカレントミラー回路の組み合わせで構成されるが、トランジスタ等の各素子の特性を共通にする必要があるため、集積化されている場合が多く、トランスコンダクタンスアンプ５１を採用することにより、回路の小型化を図ることができる。

＜第３の実施の形態＞
次に、本発明の他の実施の形態について、図面を用いて説明する。

［構成］
図５は、第３の実施の形態に係るＦＳＫ変調回路の構成を示す。同図を参照して、このＦＳＫ変調回路は、図８に示す、第１の実施の形態に係るＦＳＫ変調回路に対して、さらに、スイッチ３４と、電源制御回路３５とを含む。

スイッチ３４は、一方が位相比較器１３およびローパスフィルタ３４の入力に接続され、他方がローパスフィルタ３４の出力およびチャージポンプ１４に接続される。

電源制御回路３５は、ローパスフィルタ３１に接続され、ローパスフィルタ３１へ電源停止制御信号を送ることにより、ローパスフィルタ３１への電源供給を停止させる。

［動作］
スイッチ３４がオフ状態のときは、位相比較信号ＰＤはローパスフィルタ３１を通過してチャージポンプ１４に送られる。

スイッチ３４がオン状態のときは、位相比較信号ＰＤはローパスフィルタ３１を通過せず、スイッチ３４を通過してチャージポンプ１４に送られる。

上述したように、非特許文献１記載のＦＳＫ変調回路においては、分周器コントロール回路１８の入力端子およびロック検出回路１９の出力端子からノイズを受けるという問題点があった。ここで、分周器コントロール回路１８は、ＦＳＫ変調信号を送信するために使用するものである。また、ロック検出回路１９は、このＦＳＫ変調回路におけるＰＬＬ回路がロックしていない間は無線通信機器の出力を停止することにより、所定の送信周波数以外の信号を、無線通信機器が送信することを防ぐために使用するものである。したがって、分周器コントロール回路１８およびロック検出回路１９は無線通信機器の送信機で使用するものであり、受信機では不要なものであるから、このＦＳＫ変調回路が受信機で使用される場合は、これらの回路は配置されないか、または、これらの回路の接続先の回路が動作していない。このため、受信機においては、このＦＳＫ変調回路がこれらの回路を介して受けるノイズは極めて小さく、ローパスフィルタ３１を使用する必要性は、送信機と比べて低い。

したがって、このＦＳＫ変調回路が送信機で使用される場合は、スイッチ３４をオフ状態として、位相比較信号ＰＤをローパスフィルタ３１に送る。この場合、電源制御回路３５は、ローパスフィルタ３１に電源停止制御信号を送らないため、ローパスフィルタ３１への電力供給が行なわれる。一方、このＦＳＫ変調回路が受信機で使用される場合は、スイッチ３４をオン状態として、位相比較信号ＰＤをスイッチ３４を介してチャージポンプ１４に送る。この場合、電源制御回路３５は、ローパスフィルタ３１に電源停止制御信号を送るため、ローパスフィルタ３１の電力供給が停止される。以上により、受信機におけるＦＳＫ変調回路の消費電力を低減することができる。

その他の動作は、図８に示す第１の実施の形態に係るＦＳＫ変調回路と同様である。

［変形例］
本発明は、上記実施の形態に限定されるものではなく、たとえば以下の変形例も含まれる。

本発明の第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２は、１つのスイッチトキャパシタフィルタにより構成されるとしたが、これに限定するものではない。図３に示すスイッチトキャパシタフィルタを直列に複数接続し、フィルタの次数をあげることにより、様々な周波数特性を得ることができる。

本発明の第２の実施の形態に係るＦＳＫ変調回路におけるローパスフィルタ３２は、１つのＧｍ−Ｃフィルタにより構成されるとしたが、これに限定するものではない。図４に示すＧｍ−Ｃフィルタを直列に複数接続し、フィルタの次数をあげることにより、様々な周波数特性を得ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

第１の実施の形態に係るＦＳＫ変調回路の構成を示す図である。第２の実施の形態に係るＦＳＫ変調回路の構成を示す図である。スイッチトキャパシタフィルタの構成を示す図である。Ｇｍ−Ｃフィルタの構成を示す図である。第３の実施の形態に係るＦＳＫ変調回路の構成を示す図である。ＦＳＫ変調方式による変調器の概略構成を示す図である。ＦＳＫ変調方式による変調器の概略構成を示す図である。非特許文献１記載のＦＳＫ変調回路の構成を示す図である。特許文献１記載のＰＬＬ回路を用いた、ＦＳＫ変調回路の構成を示す図である。特許文献２記載のＰＬＬ回路を用いた、ＦＳＫ変調回路の構成を示す図である。ノイズが発生した場合の電圧制御発振器１の出力信号の周波数スペクトルを示す図である。基準周波数信号ｆｒおよび比較周波数信号ｆｐの位相差と制御電圧ＶＣとの関係を示す図である。

符号の説明

１電圧制御発振器、２，３発振器、４，３４，４２，４３スイッチ、１１発振器、１２，１７分周器、１３位相比較器、１４チャージポンプ、１５ループフィルタ、１８分周器コントロール回路、１９ロック検出回路、２０波形変換回路、２１フィルタ回路、３１，３２ローパスフィルタ、３３遮断周波数制御回路、３５電源制御回路、４１オペアンプ、４４，４５，５２コンデンサ、４６インバータ、５１トランスコンダクタンスアンプ、５３可変電流源。

Claims

基準周波数信号および比較周波数信号の位相差を検出し、前記位相差に応じた位相比較信号を出力する位相比較器と、
前記位相比較信号を受けて、前記位相比較信号に含まれる高周波成分からなるノイズを除去するローパスフィルタと、
前記高周波成分からなるノイズが除去された位相比較信号に応じて制御電流を増減し、出力するチャージポンプと、
前記出力された制御電流の高周波成分を除去し、前記高周波成分が除去された制御電流を制御電圧に変換し、出力するループフィルタと、
前記制御電圧に応じて前記比較周波数信号の周波数を増減し、出力する電圧制御発振器とを含むＰＬＬ回路。
遮断周波数制御信号を生成し、出力する遮断周波数制御回路をさらに含み、
前記ローパスフィルタは、前記遮断周波数制御信号を受けて、前記遮断周波数制御信号に応じて遮断周波数を変化させる請求項１記載のＰＬＬ回路。
前記遮断周波数制御回路は、任意の周波数のクロックである遮断周波数制御信号を生成し、
前記ローパスフィルタは、オペアンプと、第１のスイッチと、第２のスイッチと、第１のコンデンサと、第２のコンデンサと、インバータとを含み、
前記第１のスイッチは、一方が前記位相比較器に接続され、他方が前記第２のスイッチおよび前記第１のコンデンサに接続され、
前記オペアンプは、負端子が前記第２のスイッチおよび前記第２のコンデンサに接続され、正端子が固定電位に接続され、出力が前記第２のコンデンサおよび前記チャージポンプに接続され、
前記インバータは前記任意の周波数のクロックである遮断周波数制御信号を受ける請求項２記載のＰＬＬ回路。
前記ローパスフィルタは、トランスコンダクタンスアンプと、コンデンサと、可変電流源とを含み、
前記トランスコンダクタンスアンプは、入力が前記位相比較器に接続され、出力が前記コンデンサおよび前記チャージポンプに接続され、
前記可変電流源は、前記トランスコンダクタンスアンプに接続され、
前記可変電流源は、前記遮断周波数制御信号を受けて、前記遮断周波数制御信号に応じて電流値を変化させ、
前記トランスコンダクタンスアンプは、前記可変電流源の電流値に応じてコンダクタンスを変化させる請求項２記載のＰＬＬ回路。
一方が前記位相比較器および前記ローパスフィルタの入力に接続され、他方が前記ローパスフィルタの出力および前記チャージポンプに接続されるスイッチと、
前記ローパスフィルタに接続される電源制御回路とをさらに含み、
前記スイッチは、オン状態のときに前記位相比較信号を通過させて前記チャージポンプに送り、オフ状態のときに前記位相比較信号を通過させず、
前記電源制御回路は、前記スイッチがオン状態のときに前記ローパスフィルタへの電力供給を停止させ、前記スイッチがオフ状態のときに前記ローパスフィルタへの電力供給を行なわせる請求項１記載のＰＬＬ回路。