JP4405711B2

JP4405711B2 - 周波数シンセサイザのサイクル・スリップを低減する方法および装置

Info

Publication number: JP4405711B2
Application number: JP2002192255A
Authority: JP
Inventors: アシカイネンカレ; リンタマキサミ
Original assignee: Nokia Oyj
Current assignee: Nokia Oyj
Priority date: 2001-06-29
Filing date: 2002-07-01
Publication date: 2010-01-27
Anticipated expiration: 2022-07-01
Also published as: US20030001681A1; EP1271787A2; FI114886B; EP1271787A3; FI20011422A; ATE304750T1; DE60206105T2; JP2003101410A; DE60206105D1; US6853224B2; EP1271787B1

Description

【０００１】
【発明の属する技術分野】
本発明は、周波数シンセサイザの効率を改善する方法および装置に関し、特に、周波数ホップと関連するサイクル・スリップの低減方法および装置に関するが、必ずしもこれに限定されるものではない。
【０００２】
【従来の技術】
ＨＳＣＳＤ、ＧＰＲＳ、ＷＣＤＭＡ／ＴＤＤおよびブルートゥースなどの新しいＴＤＭＡ（時分割多元接続）とＴＤＤ（時間分割双方向伝送）規格に起因して、無線通信システムにおいて信号設定時間の決定が主要な役割を果たしている。前記規格では、ＴＸスロットとＲＸスロットとの間の時間窓はますます短くなりつつある。
【０００３】
モバイルシステムのような高周波通信システムの送受信装置では、高周波信号の生成のために周波数シンセサイザが使用されている。従来の装置では、フィードバック分周器によって、位相検出器に着信する周波数が整数Ｎにより分周されるいわゆる整数Ｎのシンセサイザが用いられてきた。分周器の入力にＮ個のパルスが受信されると、出力として１つのパルスが出力される。
【０００４】
整数Ｎのシンセサイザ並びに以下に示す分数（fractional）Ｎシンセサイザのような図１（ａ）の周波数シンセサイザ１００には、位相ロック・ループ（参照番号１０１〜１０４）（ＰＬＬ）、すなわちフィードバック制御システムが含まれる。この位相ロック・ループは、電圧制御発振器１０３の出力信号周波数を分周する分周器１０４と、基準信号と、分周器１０４から着信する信号との間の位相差に応じて電圧制御発振器１０３に対する制御信号を生成する位相検出器１０１と、前記制御信号をフィルタして制御電圧に変え、この受信制御電圧に基づいて電圧制御発振器（ＶＣＯ)１０３の出力周波数を出力するループ・フィルタ１０２と、をさらに有する。またＰＬＬ周波数シンセサイザは、例えば温度補償型水晶発振子などである基準周波数源、および、ＶＣＯ周波数の分周を実行する分周器（１０４）制御装置１０５も有する。
【０００５】
図２（ａ）は、周波数シンセサイザの単純化した位相検出器１０１、すなわち位相周波数検出器（ＰＦＤ：Phase Frequency Detector）を示す。この位相検出器は基準パルスを検出するＤフリップ・フロップ２０１と、ＶＣＯパルスを検出する第２のフリップ・フロップと、ＡＮＤゲートなどのリセット手段２０７とを具備することができる。このリセット手段によって、反対パルスが位相検出器に到達したときに、フリップ・フロップ２０１と２０２とはリセットされる。位相検出器１０１には一般にチャージ・ポンプ型電流源（２０３、２０４）とループ・フィルタ１０２とが後続し、ループ・フィルタには抵抗器２０５とキャパシタ２０６とを含むことができる。キヤパシタによってチャージ・ポンプにより生成された電流パルスは制御電圧へ変換される。ＰＦＤは、２つの入力信号ＲｅｆとＶＣＯ間の位相差を比較し、図２（ｂ）に示すように、フリップ・フロップ２０１の出力にアップ・パルスＵを生じさせる。このアップ・パルスＵは、基準周波数ｆ_Refが、比較された周波数Ｆ_VCOを上回ったとき、電流パルスＩ_Uを生成するようにチャージ・ポンプ２０３を制御する。同様に、フリップ・フロップ２０２の出力にはダウン・パルスＤを生じさせる。このダウン・パルスＤは基準周波数ｆ_Refが、比較された周波数Ｆ_VCOよりも低いとき、チャージ・ポンプ２０４を制御して、電流パルスＩ_Dを生成する。前記アップ・パルスまたはダウン・パルスの時間長は２つの入力信号間の位相差に比例する。ループ・フィルタ１０２の伝達関数Ｆ（ｓ）に応じてループ・フィルタ内の電圧となるように、電流パルスが統合される。与えられた直流電圧Ｖ_VCOは局部発振器の周波数を制御するために利用される。電流Ｉ_UとＩ_Dの振幅はそのパルス中一定であるが、そのパルスの中に統合される電荷（チャージ）（Ｑ＝i^*t）は変化する。位相検出器の線形動作範囲が±２πであるため、位相差が２πであるとき、最大の電流パルス幅が得られる。着信位相差が２πを上回る場合、電流パルス幅は図３（ａ）に表すようにその最低値へ変化する。これにより位相比較範囲は非線形となる。
【０００６】
分数Ｎシンセサイザは、位相検出器１０１に着信する周波数が、２つの異なる周波数間の交番原理に基づいて生成されるという点で、整数Ｎのシンセサイザとは異なる。分数Ｎシンセサイザでは、使用される基準周波数は一般に整数Ｎのシンセサイザの場合よりも高い。これは出力周波数分解能が基準周波数よりも低くなることがあることに起因する。より高い基準周波数は、干渉と雑音レベルという観点より、シンセサイザ出力の有利な特徴である。この特徴により、一方で、広いループ帯域幅の利用が可能になるため、周波数ホップにおけるシンセサイザ設定時間が短縮される。他方で、位相ロック・ループのノイズ帯域幅を狭くし、位相比較周波数を減衰させるために、位相ロック・ループは可能な限り狭い帯域を持つことが望ましい。それによってループの安定性が高められるからである。しかし、狭い帯域はループの遅延を引き起こすが、これは、周波数シンセサイザでの設定時間の増加を意味する。
【０００７】
高速設定シンセサイザ（fast settling synthesizer）の解決法のような最適な方法で分数Ｎシンセサイザ技術を利用するために、分数Ｎシンセサイザの一般に高い位相比較周波数の結果として生ずるサイクル・スリップを回避する必要がある。現時点の解決法では、比較対象信号間の位相差が位相検出器の線形動作範囲を上回った場合にサイクル・スリップが生じる。現在の技術での上記動作範囲は一般に±２πである。図１（ｂ）は、サイクル・スリップが存在しない場合の周波数ｆ₁から周波数ｆ₂への転移時の信号設定を示す。比較対象信号間の位相差が２π未満となった場合、上記状況が優勢となる。しかし、高い比較周波数は、信号設定時、特に、大きな周波数ホップ時に、図１（ｃ）に示すようなサイクル・スリップを生じる原因となる場合があり、これにより周波数シンセサイザの設定時間がさらに増加することになる。
【０００８】
米国特許第６，１００，７２１号には、一般に使用される±２πを上回るようにするために、整数Ｎシンセサイザといった周波数シンセサイザと関連して使用する位相検出器の変動範囲を拡張する解決法が開示されている。上記公報には、入力周波数と基準周波数間の位相差を検出する第１の対のＤフリップ・フロップを具備する位相検出器が記載されている。前記第１の対のフリップ・フロップは、チャージ・ポンプの２つの第１の電流源を制御して、エラー信号を生成し、このエラー信号は電圧制御発振器を制御して、発振器信号を生成する。この発振器信号の周波数は基準周波数のＤ倍である。但しＤは、通常は（１０００などの）整数である。位相検出器はまた、第２の対のＤフリップ・フロップも具備し、この位相検出器は基準周波数の前後の入力周波数が２π以上になる時点を検出する。上記第２の対のフリップ・フロップはカウンタ値の増減を行うために設けられ、次いで、上記カウンタによりチャージ・ポンプの付加電流源が制御される。位相差が＋２πを上回るとき、あるいは、同様に−２π未満のとき、追加の電流源によりエラー信号の線形動作範囲が拡張される。位相検出器が、−２πと＋２πの位相比較範囲に対応する状態にあるとき、２つの第１の電流源だけが制御信号を形成する。位相差が２πを上回る場合、カウンタ値は増加し、この増加した値に応じて、付加電流源がオンにされ、これにより０〜４πの位相比較範囲となる。前記位相比較範囲は、入力周波数と基準周波数との間の位相差が再びゼロになるまで保持される。基準信号と比較対象信号との間の位相差がゼロに達した後にのみ、前記付加定電流はスイッチオフされる。それにより位相比較範囲は−２π〜＋２πへ戻る。
【０００９】
【発明が解決しようとする課題】
サイクル・スリップを低減し、さらに、位相検出器の変動範囲を広げて、一般に使用される±２πを上回るようにする、異なる方法および装置がここに発明された。本方法では、位相比較器の直線範囲［−２π，＋２π］は、従来技術の米国特許第６，１００，７２１号に記載されている方法と同じやり方で、一対のＤフリップ・フロップといった第１の対のフリップ・フロップにより形成される。さらに、本方法では、フリップ・フロップの前記第２の対を利用してカウンタの値を変えるようにする前記従来技術の公報とは異なり、位相比較器の直線範囲［２π，４π］または［−４π，−２π］は、位相差２πを上回った後、フリップ・フロップの第２の対により形成される。範囲［２π，４π］または［−４π，−２π］から、位相差が元の２π未満になるとすぐに直線範囲［−２π，２π］内の正常状態へ戻る。本方法は、サイクル・スリップの数を減らし、周波数シンセサイザの信号設定時間が短くなったとき、移動機などの送受信装置における性能改善を図るものである。
【００１０】
現在の移動機では、信号設定時間は約１００〜３００μｓであるが、これに対して、本発明による位相検出器の変動範囲を広げることによりシンセサイザの動作が改善される場合、現在よりも出力信号周波数のより短い設定時間を達成することが可能となる。例えば移動機における本発明の方法により実現されるさらに短い周波数シンセサイザ設定時間は、送信信号の生成における電力消費量を最適化する可能性を与えるものである。なぜなら、周波数シンセサイザへの、および、電圧制御発振器（ＶＣＯ）への電力供給を、例えば、ＴＸスロットとＲＸスロットとの間で一時的にオフし、局部発振器の動作を再び必要となる直前にオンとすることが可能となるからである。
【００１１】
【課題を解決するための手段】
本発明の第１の態様によって、周波数シンセサイザにおけるサイクル・スリップを低減する方法が実現される。上記周波数シンセサイザは、出力信号周波数を生成する電圧制御発振器と、前記出力信号を分周して比較対象信号パルスにする分周器と、基準信号パルスを生成する基準発振器と、検出された位相差に応じて電圧制御発振器への制御電圧を生成する手段であってその位相差は、上記比較対象信号パルスと上記基準信号パルスとの間の位相差であるような手段を、具備する。さらに、本方法は、第１の第１タイプの信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスである第１の信号パルスを受信するステップと、第２の第２タイプの信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスであって前記第１の信号パルスとは異なるタイプの第２の信号パルスを受信するステップと、前記第１の信号パルスと前記第２の信号パルスとの間の位相差であって、０〜２πの範囲内の大きさを持つ位相差に応じて電圧制御発振器を制御する制御電圧を生成するステップと、第１タイプの信号パルスである第３の信号パルスも受信したときに、前記第１の信号パルスと前記第２の信号パルスの受信間のある時点に、ある度合いの定電圧分だけ制御電圧を増大させるステップと、を有する。上記方法は、該方法において、前記第２のタイプの信号パルスである少なくとも１つの第５の信号パルスの受信時であって、第１のタイプである第４の信号パルスの受信前であり、かつ、前記第２の信号パルスの受信後に、ある度合いの前記定電圧分だけ前記制御電圧を減少させることを特徴とする。
【００１２】
本発明の第２の態様によって、通信装置において周波数ホップから結果として生じるサイクル・スリップを低減する装置が実現される。該低減装置は、出力信号周波数を生成する電圧制御発振器と、前記出力信号を分周して比較対象信号パルスにする分周器と、基準信号パルスを生成する基準発振器と、を具備し、さらに、上記装置は、検出された位相差に応じて電圧制御発振器への制御電圧を生成する手段を具備する。上記位相差は、上記比較対象信号パルスと上記基準信号パルスとの間の位相差である。さらに上記装置は、第１の第１タイプの信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスである信号パルスを受信する受信手段と、第２のタイプの信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスであって前記第１の信号パルスとは異なるタイプの信号パルスを受信する受信手段と、前記第１の受信信号パルスと前記第２の受信信号パルスとの間の位相差であって、０〜２πの範囲内の大きさを持つ位相差に応じて電圧制御発振器を制御する制御電圧を生成する生成手段と、前記第１タイプの信号パルスである１つの第３の信号パルスも受信したときに、前記第１の信号パルスと前記第２の信号パルスの受信間のある時点に、ある一定度合いの電圧を前記制御電圧に付加する付加手段とを具備し、上記装置は、前記第２タイプである少なくとも１つの第５の信号パルスの受信時であって、前記第１タイプである第４の信号パルスの受信前であり、かつ、前記第２の信号パルスの受信後に、前記制御電圧から前記一定度合いの電圧を減少させる低減手段をさらに有することを特徴とする。
【００１３】
本発明の第３の態様によって、無線通信装置において周波数ホップから結果として生じるサイクル・スリップを低減する装置を具備する無線通信装置が実現される。該装置は、出力信号周波数を生成する電圧制御発振器と、前記出力信号を分周して比較対象信号パルスにする分周器と、基準信号パルスを生成する基準発振器と、を具備し、さらに、上記装置は、検出された位相差に応じて電圧制御発振器への制御電圧を生成する手段と、からなる装置を具備する。上記位相差は、上記比較対象信号パルスと上記基準信号パルスとの間の位相差である。さらに上記装置は、第１の信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスである信号パルスを受信する受信手段と、第２の信号パルスであって、前記基準信号パルスまたは前記比較対象信号パルスのいずれかのパルスであって前記第１の信号パルスとは異なるタイプの信号パルスを受信する受信手段と、前記第１の信号パルスと前記第２の信号パルスとの間の位相差であって、０〜２πの範囲内の大きさを持つ位相差に応じて電圧制御発振器を制御する制御電圧を生成する生成手段と、第１タイプの信号パルスである第３の信号パルスも受信したときに、前記第１の信号パルスと前記第２の信号パルスの受信間のある時点に、ある一定度合いの電圧を前記制御電圧に付加する付加手段と、を具備し、上記装置は、前記第２タイプである少なくとも１つの第５の信号パルスの受信時であって、前記第１タイプである第４の信号パルスの受信前であり、かつ、前記第２の信号パルスの受信後に、前記制御電圧から前記一定度合いの電圧を減少させる低減手段をさらに有することを特徴とする。
【００１４】
上記の態様では、第１から第７までの前記信号パルスは、該パルスの順序番号を意味するものではなく、表現上の例示を意図したものにすぎない。
【００１５】
【発明の実施の形態】
本発明の説明は図面を参照して行う。
【００１６】
従来技術については図１（ａ）〜３（ａ）を参照して説明した。以下、図３（ｂ）〜図６を参照して、本発明についてさらに詳細に説明する。
【００１７】
図３（ｂ）は、本発明の１つの代替実施例による位相検出器の動作範囲を示す。位相比較範囲［０，２π］では、第１の対のチャージ・ポンプは、電圧制御発振器への第１の制御電圧を生成する。この制御電圧（０〜＋Ｖ_max)は基準信号と比較対象信号間の位相差（０〜２π）に比例する。位相比較範囲［０，−２π］では、第１の対のチャージ・ポンプは、電圧制御発振器への第１の制御電圧を生成する。この制御電圧（０〜−Ｖ_max)は、基準信号と比較対象信号間の位相差（０〜−２π）に比例する。
【００１８】
さらに、位相比較範囲２π〜４πでは、第２の制御電圧を追加生成するために、第２の対のチャージ・ポンプが使用される。この第２の制御電圧の振幅は、位相差が２πであるため、前記第１の制御電圧＋Ｖ_maxの振幅に対応する。さらに、位相比較範囲−４π〜−２πでは、第２の制御電圧を追加生成するために、第２の対のチャージ・ポンプが使用される。この第２の制御電圧の振幅は、位相差が−２πであるため前記第１の制御電圧−Ｖ_maxの振幅に対応する。
【００１９】
位相比較範囲＞４πでは、電圧制御発振器への制御電圧を生成するために、第１の対のチャージ・ポンプが使用される。この制御電圧の振幅は、＋Ｖ_maxであり、この振幅は、位相差が２πである場合、制御電圧に等しい。さらに、第２の対のチャージ・ポンプは、位相差が２πである場合前記制御電圧の振幅に対応する定電圧を生成するが、この定電圧は＋Ｖ_maxでもある。位相比較範囲＜−４πでは、電圧制御発振器への第１の制御電圧を生成するために第１の対のチャージ・ポンプが使用される。上記制御電圧の振幅は位相差が−２πである場合の制御電圧に等しい。さらに、第２の対のチャージ・ポンプは第２の制御電圧を生成し、この第２の制御電圧の振幅は位相差が−２πである場合の前記第１の制御電圧の振幅に対応する。
【００２０】
図３（ｃ）は、本発明の代替実施例による位相検出器の動作範囲を示す。位相比較範囲［０，＋２π］では、第１の対のチャージ・ポンプは電圧制御発振器への第１の制御電圧を生成する。この制御電圧（０〜＋Ｖ_max）は基準信号と比較対象信号間の位相差（０〜２π）に比例する。位相比較範囲［０，−２π］では、第１の対のチャージ・ポンプは電圧制御発振器への第１の制御電圧を生成する。この制御電圧（０〜−Ｖ_max)は基準信号と比較対象信号間の位相差（０〜−２π）に比例する。
【００２１】
さらに、位相比較範囲が＞２πおよび＜−２πでは、電圧制御発振器への第２の一定度合いの制御電圧をさらに生成するために第２の対のチャージ・ポンプが使用される。位相差が＋２π（−２π）である場合、第２の制御電圧の振幅は前記第１の制御電圧＋Ｖ_max（−Ｖ_max)の振幅に対応する。
【００２２】
図４は、本発明による方法のフローチャートを示す。本方法は、入力信号間、すなわち基準信号と比較対象信号間の位相差を監視するものである。検出された位相差に応じて、チャージ・ポンプへの制御信号が生成される。上記制御信号はチャージ・ポンプから得られる電荷（チャージ）の振幅と方向とを制御する。制御信号ＵＰは、チャージ・ポンプ装置８００（図１０を参照しながら、参照番号８００〜８３５で示す）のチャージ・ポンプ８０４を制御する。上記チャージ・ポンプは電流パルスＩ_UPを生成し、該電流パルスＩ_UPは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_UPへ変換される。制御信号ＤＯＷＮは、チャージ・ポンプ装置８００のチャージ・ポンプ８０５を制御する。上記チャージ・ポンプは電流パルスＩ_DOWNを生成し、該電流パルスＩ_DOWNは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_DOWNへ変換される。制御信号ＯＲＵＰは、チャージ・ポンプ装置８００のチャージ・ポンプ８０４を制御する。上記チャージ・ポンプは電流パルスＩ_ORUPを生成し、該電流パルスＩ_ORUPは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_ORUPへ変換される。制御信号ＤＯＷＮは、チャージ・ポンプ装置８００のチャージ・ポンプ８０５を制御する。上記チャージ・ポンプは電流パルスＩ_ORDOWNを生成し、該電流パルスＩ_ORDOWNは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_ORDOWNへ変換される。制御信号ＥＸＴＵＰはチャージ・ポンプ装置８００のチャージ・ポンプ８０６を制御する。該チャージ・ポンプは電流パルスＩ_EXTUPを生成し、該電流パルスＩ_EXTUPは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_EXTUPへ変換される。制御信号ＥＸＴＤＯＷＮは、チャージ・ポンプ装置８００のチャージ・ポンプ８０７を制御する。上記チャージ・ポンプは制御電圧Ｉ_EXTDOWNを生成し、該制御電圧Ｉ_EXTDOWNは、例えば、ループ・フィルタ内でさらに制御電圧Ｕ_EXTDOWNへ変換される。
【００２３】
以下、位相検出器により生成される制御信号ＵＰ、ＤＯＷＮ、ＥＸＴＵＰ、ＥＸＴＤＯＷＮ、ＯＲＵＰおよびＯＲＤＯＷＮを参照しながら、本発明の方法について説明する。
【００２４】
基準信号は基準発振器により生成される信号であり、この信号の位相と、フィードバックされて分周器により分周される電圧制御発振器信号のような比較対象信号の位相と、が比較される。基準パルスすなわちＲＥＦパルスが、比較対象パルスすなわちＶＣＯパルスよりも前に位相検出器に着信したとき、ＵＰ制御信号が生成される。同様に、ＶＣＯパルスがＲＥＦパルスよりも前に位相検出器に着信したとき、ＤＯＷＮ制御信号が生成される。
【００２５】
以下のステップ（ステップ４０１〜４０９）では、位相差が位相比較範囲０〜２π内にある場合、ＲＥＦパルスが第１に受信され、次いで、ＶＣＯパルスが第２に受信される状況について説明する。
【００２６】
ステップ４０１で、位相検出器は、パルスすなわちＲＥＦパルスまたはＶＣＯパルスの中の１つを受信する。受信パルスがＲＥＦパルスであった場合、処理はステップ４０２へ進み、そこでＵＰ制御信号がオンであるかどうかがチェックされる。オンでない場合、ステップ４０３へ進み、そこでＤＯＷＮ制御信号がオンかどうかがチェックされる。ＤＯＷＮ制御信号がオンでない場合、ステップ４０４へ進み、そこでＥＸＴＤＯＷＮ制御信号がオンであるかかどうかがチェックされる。ＥＸＴＤＯＷＮ制御信号がオンでない場合、ステップ４０５へ進み、そこでＵＰ制御信号がオンされ、その後ステップ４０１へ進む。
【００２７】
ステップ４０１で次のパルスが受信される。このパルスは今度は比較対象のＶＣＯパルスとなるので、ステップ４０６へ進み、このステップでＤＯＷＮ制御信号がオンであるかどうかがチェックされる。ＤＯＷＮ制御信号がオンでない場合、ステップ４０７へ進み、ＵＰ制御信号がオンであるかどうかのチェックが行われる。この場合、ＵＰ制御信号がすでにオンであるので、ステップ４０８へ進み、そこでＤＯＷＮ制御信号がオンにされる。その後、ステップ４０９へ進み、そこでＵＰ制御信号とＤＯＷＮ制御信号の双方がオフにされる。同様に、比較対象のＶＣＯパルスが第１に受信され、ＲＥＦパルスが第２に受信される状況で、位相差が位相比較範囲０と−２πの範囲内にあるとき、ステップ４０１、４０６、４０７、４１０、４１１およびステップ４０１、４０２、４０３、４１２、４１３が実行される。
【００２８】
以下に、位相差が位相比較範囲２π〜４π内にある場合、少なくとも２つのＲＥＦパルスが第１に受信され、次いで、比較対象のＶＣＯパルスが受信される状況を説明する。第１のＲＥＦパルスの受信時に、ＵＰ制御信号がオンされたとき、ステップ４０１〜４０５が実行される。次のＲＥＦパルスの受信時に、ステップ４０１と４０２を通って、ステップ４１４へ処理は進み、そこでＥＸＴＵＰ制御信号がオンであるかどうかがチェックされる。次いで、前記例示のケースではオンでないので、ステップ４１５へ進み、そこでＥＸＴＵＰ制御信号がオンにされる。ＲＥＦとＶＣＯ信号間の位相差が２πである場合、ＥＸＴＵＰ制御信号は、制御電圧Ｕ_UPに対応する定電圧Ｕ_EXTUPを生成する。ステップ４０１でのＶＣＯパルスの受信時に、処理は、ＤＯＷＮ制御信号がオンであるかどうかをチェックするためにステップ４０６へ進む。この場合、オンではないので、ステップ４０７へ進み、そこでＵＰ制御信号がオンであるかどうかがチェックされる。この例の場合、ＵＰ制御信号とＥＸＴＵＰ制御信号の双方がオンであるため、ステップ４０８でＤＯＷＮ制御信号がオンにされる。次いでステップ４０９でＵＰ制御信号とＤＯＷＮ制御信号とはオフにされ、ステップ４０１へ進む。
【００２９】
同様に、比較対象の２つのＶＣＯパルスと１つのＲＥＦパルスとが受信され、位相差が前記位相比較範囲−２πと−４π内にある状況では、ステップ４０１、４０６、４０７、４１０、４１１が第１のＶＣＯパルスの受信と共に実行される。ステップ４０１、４０６、４１７、４１６は、第２のＶＣＯパルスの受信と共に実行される。
【００３０】
以下は、少なくとも３つのＲＥＦパルスが第１に受信され、次いで、比較対象のＶＣＯパルスが受信され、基準信号と比較対象信号間の位相差が４πより大きい状況についての説明である。第１の基準パルスの受信時にＵＰ制御信号がオンにされる（参照番号４０５）。第２のＲＥＦパルスの受信時にＥＸＴＵＰ制御信号がオンにされる（参照番号４１５）。第３のまたはそれ以上のＲＥＦパルスが位相検出器内で受信された場合、ＯＲＵＰ制御信号がオンにされる（参照番号４０１、４０２、４１４、４１８、４１９）。ＯＲＵＰ制御信号はＵＰ制御信号に置き換わる。なぜなら、双方のパルスが、チャージ・ポンプ装置８００内のＯＲゲート８０２に入力されるからである。したがって、チャージ・ポンプの出力で位相差が４πを上回るので、電圧Ｕ_ORUP（＋Ｖ_max）とＵ_EXTUP（＋Ｖ_max）の和を持つ制御電圧＋２Ｖｍａｘが生じる。
【００３１】
以下は、位相差が２π未満の場合に第１のパルスと第２のパルスが受信される状況についての説明である。第１の受信パルスは比較対象のＶＣＯパルスであり、第２のパルスはＲＥＦパルスである。ステップ４０１で、パルスの中のどのパルスが第１に受信されたかがチェックされる。受信パルスが比較対象のＶＣＯパルスであるため、ステップ４０６へ進み、そこでＤＯＷＮ制御信号がオンであるかどうかがチェックされる。オンでない場合、ステップ４０７へ進み、そこでＵＰ制御信号がオンであるかどうかがチェックされる。ＵＰ制御信号がオンでない場合ステップ４１０へ進み、そこでＥＸＴＵＰ制御信号がオンであるかどうかがチェックされる。ＥＸＴＵＰ制御信号がオンでない場合ステップ４１１へ進み、そこでＤＯＷＮ制御信号がオンにされる。ステップ４０１で、ＲＥＦパルスである第２のパルスが受信され、処理はステップ４０２へ進み、そこでＵＰ制御信号がオンであるかどうかがチェックされる。ＵＰ制御信号がオンでない場合、処理はステップ４０３へ進み、ＤＯＷＮ制御信号がオンであるかどうかがチェックされる。この場合、ＤＯＷＮ制御信号はオンであるため、ステップ４１２へ進み、そこでＵＰ制御信号がオンにされる。その後、ステップ４１３へ進み、そこでＵＰ制御信号とＤＯＷＮ制御信号の双方がオフにされる。
【００３２】
図５は本発明の周波数シンセサイザのブロック図を示す。この周波数シンセサイザは好適には分数Ｎ周波数シンセサイザである。装置５００は出力信号生成用の電圧制御発振器（ＶＣＯ）５０１を具備する。前記出力信号は分周器５０６へフィードバックされ、この分周器５０６は整数や分数などの適切な数で信号を分周する。この分周器の動作は制御手段５０７により制御される。分周された信号は図７〜図９に示す位相検出器７００により受信され、位相検出器７００は分周されたフィードバック信号の位相を、基準発振器（Ｒｅｆ．Ｏｓｃ）５０２から受信した基準信号の位相と比較する。また、制御手段５０９によって制御される分周器５０８により、基準発振器からの出力信号を分周することも可能である。位相検出器からの制御信号は、図１０に示されるチャージ・ポンプ装置８００に印加され、このチャージ・ポンプ装置８００で電流パルスが生成される。この電流パルスの振幅は検出された位相差に対応する。この電流パルスは、ループ・フィルタ５０５内で制御電圧に変換される。このループ・フィルタ５０５から、制御電圧によって電圧制御発振器の動作周波数を制御する電圧制御発振器へ、制御電圧がさらに供給される。ループ・フィルタ５０５の機能は、位相検出器７００の出力信号から交流成分をフィルタして取り除き、電圧制御発振器５０１を制御する純粋な直流電圧を供給することである。
【００３３】
基準発振器５０２は安定した周波数基準を供給し、位相検出器７００はこの周波数基準信号の位相を、ＶＣＯから受信したフィードバック信号の位相と比較し、チャージ・ポンプ装置８００とループ・フィルタ５０５とによって、ＶＣＯへの制御電圧を生成する。この制御電圧は上記位相差に比例する。この制御電圧によって、位相検出器に着信する信号の位相差が減少する方向へ、ＶＣＯはその動作周波数を変化させる。
【００３４】
上記位相差が検出されたとき、位相検出器７００はチャージ・ポンプ装置８００へ信号を送信する。チャージ・ポンプ装置８００は受信信号に応答して電流パルスｉを生成し、この電流パルスの持続時間は比較対象信号の立上がり時間開始時刻間の時間と同じである。この電流パルスの極性は、上記信号のうちのどの信号が他の信号よりも先に来るかに依存して正になったり負になったりする。例えば、基準信号が時点ｔに対してＶＣＯ信号の先（または後）に来る場合、位相検出器は正（または負)の電流パルスをチャージ・ポンプへ送る。標準的チャージ・ポンプはＱ＝+i^*t（またはＱ＝-i^*t）を受け取り、正（または負）の制御電圧＋Ｖｄ（または−Ｖｄ）を生成し、分周器５０６の出力周波数が基準周波数と同じになっている限り、上方へ（または下方へ）ＶＣＯの周波数を制御する。
【００３５】
図６は本発明による通信装置のブロック図を示す。通信装置６００は、情報を供給するための、図６に示すような出力手段６１１と入力手段６１３とを具備する。これらの手段は、例えばディスプレイやスピーカーなどをさらに具備し、これらの手段によってユーザは、装置を通じて視覚と聴覚に訴える形で情報の受信を行ったり、通信装置６００でデータの入力を行ったりすることが可能となる。上記通信装置は、該通信装置および受信プロダクト・コードの一時的格納用などのメモリ６１６の動作を実行するプロセッサ６１２と、情報の受信手段６１４、６１５とを具備し、さらに、ブルートゥース通信などのような短距離無線通信用の、あるいは、ＧＳＭやＧＰＲＳ移動通信ネットワークのような移動通信ネットワークとの通信用の、１またはそれ以上の送受信装置６１４と１またはそれ以上のアンテナ６１５とをさらに具備することも可能である。さらに、上記通信装置は、通信装置６００のサービスや動作を実行するための１またはそれ以上のアプリケーション６１７を具備することも可能である。
【００３６】
さらに、通信装置６００は、送受信装置６１４への出力信号を生成するための電圧制御発振器（ＶＣＯ６０１）を具備する。基準発振器（ＲｅｆＯ）６０２は、制御手段６０９により制御される分周器６０８によって分周が可能な基準信号を生成する。上記通信装置は、図７〜図９に示す位相検出器（ＰＦＤ）７００を具備する。位相検出器（ＰＦＤ）７００は、前記出力信号と前記基準信号間の位相差を比較する。この位相差は電圧パルスとして検出される。この電圧パルスは、図１０に示すチャージ・ポンプ装置８００内で受信される。さらにチャージ・ポンプ装置８００は電圧パルスを定電流パルスへ変換する。前記定電流パルスはループ・フィルタ６０５内でフィルタされる。ループ・フィルタ６０５は、さらに定電流パルスの電荷（チャージ）を電圧制御発振器６０１の制御電圧へ変換する。通信装置６００はまた、ＶＣＯからのフィードバック信号の周波数を分周し、さらに、位相検出器７００へ該周波数を転送するための分周器６０６、および、前記分周を実行するための周波数制御装置６０７も具備する。
【００３７】
図７〜９は、本発明の一実施例による位相検出器７００を示す。入力ＰＲＣＬＫ（参照番号７０１）は基準発振器から着信する基準信号を受信し、入力ＰＶＣＬＫ（参照番号７０２）はＶＣＯからのフィードバック信号を受信する。上記基準信号と前記フィードバック信号の双方は、好適には、パルス形の信号であることが望ましい。入力７０１と７０２の後に、短い遅延用素子（参照番号７０３と７０４）が存在する。これらの遅延素子の目的は、ある状況で、基準パルスがＵＰまたはＤＯＷＮ出力（参照番号７３０、７３１）にて生成されることを防止することである。ここで処理は範囲［−２π，２π］へ復帰する。双方の出力で等しい遅延が生じるため、これらの遅延が通常の動作に影響を与えることはない。
【００３８】
上記遅延の後に、第１のＤフリップ・フロップ（参照番号７０５と７０６）が後続する。パルスが第１のＤフリップ・フロップのクロック入力端子に着信すると、第１のＤフリップ・フロップの出力（ＵＰ、参照番号７３０／ＤＯＷＮ、参照番号７３１）はアップ（ｕｐ）する。なぜなら、第１のＤフリップ・フロップのデータ入力Ｄは常に論理１の状態であるからである。ＵＰ信号とＤＯＷＮ信号の双方がアップ（ｕｐ）であるとき、これらのフリップ・フロップ間のＮＡＮＤゲート７０７の出力はゼロへ落ちる。
【００３９】
ＮＡＮＤゲート７０７の後に２つの遅延セル（参照番号７０８、７０９）が後続する。これらの遅延セルは、位相検出器およびチャージ・ポンプの各出力パルス用の最小幅を規定する遅延を出力する。この遅延セルの後に、２つのＡＮＤゲート（参照番号７１０、７１１）が後続する。これらのゲートは［−２π，２π］の範囲への復帰と関連づけられる。この復帰が行われない場合、上記２つのＡＮＤゲートのＢ入力はアップし、それによって、上記２つのＡＮＤゲートのＡ入力により上記２つのＡＮＤゲートの出力Ｚの状態が直接規定される。言い換えれば、遅延セル（参照番号７０８、７０９）からのゼロパルスがこれらのＡＮＤゲート（参照番号７１０、７１１）に着信したとき、このゼロパルスはゲートの中をそのまま通過して、Ｄフリップ・フロップ７０５と７０６とをリセットする。
【００４０】
第１のＤフリップ・フロップ７０５と７０６の出力は、後続するＤフリップ・フロップ（参照番号７１４、７１５）のデータ入力に、ＯＲゲート（参照番号７１２、７１３）を介して接続される。これらの後続するフリップ・フロップのクロック信号は、先行するフリップ・フロップ７０５と７０６のソースと同じソースから着信する。［−２π，２π］の範囲では、これらのフリップ・フロップ（７０５、７０６、７１４、７１５）の出力はゼロになっているため、先行するフリップ・フロップ７０５、７０６の状態はＯＲゲート（参照番号７１２、７１３）の中をそのまま通過する。
【００４１】
パルスがフリップ・フロップ７１４、７１５のクロック入力に着信し、先行するフリップ・フロップ７０５、７０６の出力（ＵＰ／ＤＯＷＮ)がアップしたとき、それは、一方の入力にパルスが着信せずに、２つのパルスが連続して１つの入力に着信したことを意味する。次いで、これらの後続するフリップ・フロップの出力（ＥＸＴＵＰ／ＥＸＴＤＯＷＮ）は、アップする。今度は、これらのフリップ・フロップに先行するＯＲゲート７１２、７１３のＡ入力がアップし、それによって、フリップ・フロップ７１４、７１５のデータ入力はずっとアップ状態のままとなる。これは、［２π，４π］の範囲で、リセットに起因して入力パルスが着信したとき、先行するフリップ・フロップの出力が通常ダウンしているという理由に因るものである。ＯＲゲート７１２、７１３がないと、後続するフリップ・フロップ７１４、７１５の出力はゼロへ戻ることになり、これは望むところではない。
【００４２】
第２のフリップ・フロップ（７１４、７１５）の後、第３のフリップ・フロップ（参照番号７１６、７１７）がある。これらの第３のフリップ・フロップは、第２のフリップ・フロップと同じ方法で動作する。これらの第３のフリップ・フロップは、４πを超えているかどうかの検出を行う。第１のフリップ・フロップ７０５（７０６）および第２のフリップ・フロップ７１４（７１５）の出力がアップし、かつ、クロック・パルスが着信した場合に、その４π超が生じる。上記第３のフリップ・フロップの前にあるＡＮＤゲート（７１８、７１９）は前のフリップ・フロップがアップした状況を認識し、第２のフリップ・フロップの場合と同じ目的のために、ＯＲゲート（７２０、７２１）を必要とする。上記ＡＮＤゲートとＯＲゲートとによって、出力パルス７３４、７３５（ＯＲＵＰ／ＯＲＤＯＷＮ）は別個にリセットされるまでアップしたままとなる。
【００４３】
上記セルの残りはリセットと関連づけられる。この回路では、２πの任意の倍数以下に戻った場合、通常の範囲［−２π，２π］への復帰が行われる。言い換えれば、２πを上回り、かつ、例えばＥＸＴＵＰがアップしていれば、ＶＣＯパルスがＲＥＦパルスに先行して着信した場合、通常の範囲への復帰が行われる。４π、６πまたは８πなどを上回った場合にも、これは適用される。これは、基準パルスの方向が変わるときはいつでも、２πの倍数未満（または−２πの倍数以上）で復帰が行われることを意味する。この回路による解決法では、通常の範囲［−２π，２π］への復帰が行われる。
【００４４】
ＥＸＴ出力７３２、７３３（ＥＸＴＵＰ／ＥＸＴＤＯＷＮ）がアップで、対応する基準出力７３０、７３１（ＵＰ／ＤＯＷＮ）がダウンで、かつ、クロック・パルスが反対入力に着信した場合に、基準パルスの方向の変化が検出される。言い換えれば、ＥＸＴＵＰがアップで、ＵＰがダウンで、かつ、パルスがＶＣＯ入力端子に着信した場合に、基準パルスの方向が変化したことになる。第２のフリップ・フロップに後続するＡＮＤゲート（７２２、７２３）は、先行するフリップ・フロップが上記の状態にあるかどうかを検出する。リセットされたフリップ・フロップ（７２４、７２５）のクロック入力は、先行するフリップ・フロップ（７０５、７０６および７１４、７１５）の出力とは反対側の出力と接続される。フリップ・フロップ７２４と７４５の出力は、拡張された動作のリセットパルスである。まず、これらのフリップ・フロップ７２４と７４５の出力は、正しい極性を得るために、インバータ７２６と７２７とによって反転される。次いで、これらのパルスは第２（７１４、７１５）および第３（７１６、７１７）のフリップ・フロップのリセットに印加され、次いで、上述のＡＮＤゲート（７１０、７１１）を通じて反対側の第１のフリップ・フロップ（７０５、７０６）に印加される。この反対側の第１のフリップ・フロップのリセットを行う必要がある。なぜなら、上記着信したパルスによりリセット処理が行われたからである。すなわち、上記着信したパルスにより反対側分岐から定電流が引き抜かれたので、もはや基準電流が必要とされないからである。
【００４５】
上記回路はさらにもう１組の遅延セル（７２８、７２９）を具備する。その場合、上記パルスは、インバータ（７２６、７２７）を通じて、最後にリセットされたフリップ・フロップから着信してさらに通過し、これらのリセットされたフリップ・フロップはリセットされる。リセットされたフリップ・フロップをリセットするのに十分な長さのリセット・パルスとなるように、遅延を行う必要がある。
【００４６】
図１０は、本発明によるチャージ・ポンプ装置８００を示す。チャージ・ポンプ装置は、位相検出器７００の対応する出力７３０、７３１、７３２、７３３、７３４、７３５から、電流パルスを受信するための入力８３０、８３１、８３２、８３３、８３４、８３５を具備する。入力８３０と８３４は、ＯＲゲート８０２の入力ＡおよびＢを制御し、そのゲートの出力Ｚはチャージ・ポンプ８０４を制御する。入力８３２はチャージ・ポンプ８０６を制御し、入力８３３はチャージ・ポンプ８０７を制御する。入力８３１と８３５は、ＯＲゲート８０３の入力ＡおよびＢを制御し、そのゲートの出力Ｚはチャージ・ポンプ８０５を制御する。
【００４７】
比較対象信号間の位相差が０〜２πであるとき、チャージ・ポンプ８０４と８０５は制御電圧ＶＯＵＴを生成する。チャージ・ポンプ８０４は、入力８３０または８３４の信号に応じて、出力ＶＯＵＴ８０１に正の制御電圧を生成する。チャージ・ポンプ８０５は、入力８３１または８３５の信号に応じて、出力ＶＯＵＴ８０１に負の制御電圧を生成する。チャージ・ポンプ８０６は、入力８３２の信号に応じて出力ＶＯＵＴ８０１に正の制御電圧を生成する。チャージ・ポンプ８０７は、入力８３３の信号に応じて、出力ＶＯＵＴ８０１に負の制御電圧を生成する。
【００４８】
本明細書で例を挙げて本発明の実現と実施例について説明した。本発明が上述の実施例の細部に限定されるものではないこと、および、本発明が、本発明の特徴から逸脱することなく様々な方法で実現可能であることは当業者には明らかである。上記記載の実施例は、限定的なものではなく、例示的なものと考えるべきである。本発明の実現および適用は、特許請求の範囲による限定のみを受けるものである。したがって、請求項に定義される本発明の様々な実現上の代替例、並びに、均等な実現例も本発明の範囲に属するものである。
【図面の簡単な説明】
【図１】（ａ）は従来技術のシグマ・デルタ型分数Ｎシンセサイザのブロック図、（ｂ）はサイクル・スリップが生じない場合の周波数設定を示す図、（ｃ）は１つのサイクル・スリップが生じた場合の周波数設定を示す図である。
【図２】（ａ）は単純化した方法による従来技術の位相検出器を示す図、（ｂ）は入力パルスの位相差から形成される位相検出器により生成された出力パルスを示す図である。
【図３】（ａ）は従来技術の位相検出器の動作範囲を示す図、（ｂ）および（ｃ）は本発明の位相検出器の動作範囲を示す図である。
【図４】本発明の方法のフローチャートである。
【図５】本発明の周波数シンセサイザのブロック図である。
【図６】本発明の通信装置のブロック図である。
【図７】本発明の位相検出器のブロック図（その１）である。
【図８】本発明の位相検出器のブロック図（その２）である。
【図９】本発明の位相検出器のブロック図（その３）である。
【図１０】本発明のチャージ・ポンプのブロック図である。
【符号の説明】
５００…装置
５０１…電圧制御発振器（ＶＣＯ）
５０２…基準発振器
５０５…ループ・フィルタ
５０６，５０８…分周器
５０７，５０９…周波数制御手段
６００…通信装置
６０１…電圧制御発振器（ＶＣＯ）
６０２…基準発振器
６０５…ループ・フィルタ
６０６，６０８…分周器
６０７…周波数制御装置
６０９…周波数制御手段
６１１…出力手段
６１２…プロセッサ
６１３…入力手段
６１４…送受信手段
６１５…アンテナ
６１６…メモリ
７００…位相検出器（ＰＦＤ）
７０５，７０６…第１のＤフリップ・フロップ
７０７…ＮＡＮＤゲート
７０８，７０９，７２８，７２９…遅延セル
７１０，７１０，７１８，７１９，７２２，７２３…ＡＮＤゲート
７１２，７１３，７２０，７２１…ＯＲゲート
７１４，７１５…第２のＤフリップ・フロップ
７１６，７１７…第３のフリップ・フロップ
７２６，７２７…インバータ
７２７…インバータ
８００…チャージ・ポンプ装置
８０２，８０３…ＯＲゲート
８０４〜８０７…チャージ・ポンプ

Claims

基準発振器、位相差探知器、電荷ポンプ、フィルタ、電圧制御発振器（ＶＣＯ）及び分周器を有する位相ロック・ループ（ｐｈａｓｅ−ｌｏｃｋｅｄｌｏｏｐ）によって構成される周波数シンセサイザにおいて信号設定時間（ｓｅｔｔｌｉｎｇｔｉｍｅ）を低減する方法であって、
該フィルタがキャパシタを備え、該電荷ポンプが、前記キャパシタを充電するために１つの主電流源と１つの追加的電流源、及び、前記キャパシタを放電するためにもう１つの別の主電流源と別の追加的電流源を備え、
前記基準発振器の出力信号が第１の信号であり、前記分周器の出力信号が第２の信号であるか、または、前記基準発振器の出力信号が第２の信号であり、前記分周器の出力信号が第１の信号であり、
前記第１の信号および第２の信号がパルス列であり、パルス列の各パルスがアクティブエッジを有し、
前記方法が、
前記第１の信号および第２の信号のアクティブエッジが交互に生起し、前記第１の信号および第２の信号の位相差が０ないし２πの範囲にあるときに、前記第１の信号および第２の信号のアクティブエッジの時刻の間の時間、主電流源を前記フィルタに接続して、それにより、前記キャパシタのチャージと電圧制御発振器の制御電圧を変化させるステップと、
前記第２の信号内のアクティブエッジが間に入らずに、２つの連続するアクティブエッジが前記第１の信号内に生起するときに、前記信号設定時間（ｓｅｔｔｌｉｎｇｔｉｍｅ）を低減すべく電圧制御発振器の制御電圧の変化を加速するために、追加的電流源を主電流源に加えて前記フィルタに接続するステップと、を含み、
前記信号設定時間をさらに低減するために、
前記第２の信号中のアクティブエッジが間に入らない前記第１の信号中の前記２つの連続するアクティブエッジの後に、アクティブエッジが前記第２の信号内に生起するとただちに、前記主電流源を前記フィルタから切断し、前記追加的電流源の前記フィルタへの接続を維持するステップと、
該ステップの後で、前記第１の信号中のアクティブエッジが間に入らずに、別のアクティブエッジが前記第２の信号中に生起するとただちに、前記追加的電流源もまた前記フィルタから切断するステップと、
前記第２の信号中のアクティブエッジが間に入らずに、前記２つの連続するアクティブエッジの後に、少なくとも１つの続くアクティブエッジがさらに前記第１の信号中に生起する場合に、前記第２の信号中にアクティブエッジが生起しても、前記主電流源の前記フィルタへの前記接続を確保するステップと、
該ステップの後で、前記第１の信号中のアクティブエッジが間に入らずに、別のアクティブエッジが前記第２の信号中に生起するとただちに、前記追加的電流源を前記フィルタから切断し、前記主電流源の前記フィルタへの前記接続の確保をキャンセルするステップと、を含むことを特徴とする方法。
前記主電流源及び／又は前記追加的電流源が前記フィルタに接続されているときに、前記電圧制御発振器の制御電圧がリニアに増加し、
前記別の主電流源及び／又は前記別の追加的電流源が前記フィルタに接続されているときに、前記電圧制御発振器の制御電圧がリニアに減少すること、を特徴とする請求項１に記載の方法。
基準発振器（５０２、５０８）と、
位相差探知器（７００）、電荷ポンプ（８００）、フィルタ（５０５）、電圧制御発振器（ＶＣＯ）（５０１）及び分周器（５０６）による位相ロック・ループと、
を備える、周波数ホップを実行するための周波数シンセサイザ（５００）であって、
該フィルタがキャパシタ（２０６）を備え、
該電荷ポンプが、前記キャパシタを充電するために１つの主電流源（８０４）と１つの追加的電流源（８０６）を備え、前記キャパシタを放電するためにもう１つの別の主電流源（８０５）と別の追加的電流源（８０７）を備え、
前記基準発振器の出力信号（ＰＲＣＬＫ）が第１の信号であり、前記分周器の出力信号（ＰＶＣＬＫ）が第２の信号であるか、または前記基準発振器の出力信号が第２の信号であり、前記分周器の出力信号が第１の信号であり、前記第１の信号および第２の信号がパルス列であり、パルス列の各パルスがアクティブエッジを有し、
前記位相差探知器（７００）が、
前記第１の信号および第２の信号のアクティブエッジが交互に生起するときには、前記第１の信号および第２の信号のアクティブエッジの時刻の間の時間、主電流源を前記フィルタに接続する第１のフリップフロップ（７０５，７０６）と、
前記第２の信号内のアクティブエッジが間に入らずに、２つの連続するアクティブエッジが前記第１の信号内に生起するときに、前記主電流源に加えて、追加的電流源を前記フィルタに接続する第２のフリップフロップ（７１４，７０６）と、を備え、
前記周波数シンセサイザの信号設定時間を減少するために、前記位相差探知器（７００）が、
前記第２の信号中のアクティブエッジが間に入らない前記第１の信号中の前記２つの連続するアクティブエッジの後に、アクティブエッジが前記第２の信号内に生起し、前記主電流源が切断されているときに、前記追加的電流源の前記フィルタへの接続を維持するゲート（７１２、７１３）と、
前記第２の信号中のアクティブエッジが間に入らずに、前記２つの連続するアクティブエッジの後に、少なくとも１つの続くアクティブエッジがさらに前記第１の信号中に生起する場合に、前記第２の信号中にアクティブエッジが生起しても、前記主電流源の前記フィルタへの前記接続を確保する第３のフリップフロップ（７１６、７１７）と、
該第３のフリップフロップが動作した後で、前記第１の信号中のアクティブエッジが間に入らずに、別のアクティブエッジが前記第２の信号中に、生起するとただちに、前記追加的電流源を前記フィルタから切断し、前記主電流源の前記フィルタへの前記接続の確保をキャンセルするリセットフリップフロップ（７１４、７１５）と、をさらに備える、
ことを特徴とする周波数シンセサイザ。
請求項３に記載の周波数シンセサイザを備える、無線通信装置（６００）。