CN114726365B - 一种低噪声锁相环控制电路、装置及方法 - Google Patents

一种低噪声锁相环控制电路、装置及方法 Download PDF

Info

Publication number
CN114726365B
CN114726365B CN202210627325.7A CN202210627325A CN114726365B CN 114726365 B CN114726365 B CN 114726365B CN 202210627325 A CN202210627325 A CN 202210627325A CN 114726365 B CN114726365 B CN 114726365B
Authority
CN
China
Prior art keywords
frequency
electrically connected
phase
control unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210627325.7A
Other languages
English (en)
Other versions
CN114726365A (zh
Inventor
黄志勇
吴泽庆
周命福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Dxda Technology Co ltd
Original Assignee
Shenzhen Dxda Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Dxda Technology Co ltd filed Critical Shenzhen Dxda Technology Co ltd
Priority to CN202210627325.7A priority Critical patent/CN114726365B/zh
Publication of CN114726365A publication Critical patent/CN114726365A/zh
Application granted granted Critical
Publication of CN114726365B publication Critical patent/CN114726365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低噪声锁相环控制电路、装置及方法，一种低噪声锁相环控制电路包括：包括前向通路和反馈通路，前向通路包括鉴相器、电荷泵、全差分低通滤波器及压控振荡器；反馈通路包括预分频器、整数分频器、调制分频器及频率跟踪器；鉴相器与电荷泵及参考时钟输入端电连接，电荷泵与全差分低通滤波器电连接，全差分低通滤波器与压控振荡器电连接；预分频器与压控振荡器电连接，整数分频器分别与预分频器、调制分频器、频率跟踪器及鉴相器电连接，调制分频器分别与鉴相器及频率跟踪器电连接；频率跟踪器与鉴相器的反馈时钟输入端电连接。本发明能够有效提升锁相环的性能，降低相位噪声，减少锁相环建立时间，保证收发系统的正常通信。

Description

一种低噪声锁相环控制电路、装置及方法
技术领域
本发明涉及无线电技术领域，尤其涉及一种低噪声锁相环控制电路、装置及方法。
背景技术
锁相环是一种无线电术语，利用相位同步产生的电压，去调谐压控振荡器以产生目标频率的负反馈控制系统。锁相环根据自动控制原理，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，实现输出信号频率对输入信号频率的自动跟踪，一般用于闭环跟踪电路。
现有技术中，射频收发芯片中或者常见的锁相环、时钟合成电路中经常需要合成、恢复系统所需要的时钟。在射频收发系统中，快速的建立稳定的、低噪声的时钟，对实现系统可靠稳定的运行是十分必要的。射频收发系统中，参考时钟通过晶体振荡器实现，频率往往是几十MHz，而射频调制解调的载波频率往往是几百MHz或者几个GHz，因此需要对参考时钟进行倍频（包括整数倍频或者非整数倍的倍频），以得到想要的时钟信号。
目前锁相环（PLL）中，一般的电荷泵、滤波器、振荡器控制都是单端的，这样单端信号受地或者电源的噪声影响大，而采用差分信号可以几乎完全抑制电源或者地线的影响。特别在射频收发器中，由于本身需要发射无线信号，这个射频信号会通过地线或者电源线，甚至本身的泄露，反过来影响振荡器，导致系统出现误码或者干扰。噪声对射频系统的载波混频而言大，轻则影响误码率，重则导致收发系统完全无法正常通信。因此，发明一种提升锁相环的性能，降低相位噪声的低噪声锁相环控制电路，以达到提高系统的性能的目的是该领域技术人员亟待解决的问题。
发明内容
本申请的目的是提供一种低噪声锁相环控制电路、装置及方法，本方案中，鉴相器比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制电荷泵的电流方向；电荷泵产生充电电流或放电电流以实现储电大小的调节；
全差分低通滤波器滤除高频信号，输出压控振荡器的控制电压；压控振荡器依据不同的控制电压输出不同的震荡频率；预分频器实现高速震荡频率的预分频处理；整数分频器实现输入时钟的整数倍分频；调制分频器实现输入时钟的小数分频；频率跟踪器对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度，从而有效降低了相位震荡，保证系统工作稳定性。
为解决上述技术问题，本申请提供了一种低噪声锁相环控制电路，包括前向通路和反馈通路，所述前向通路包括鉴相器、电荷泵、全差分低通滤波器及压控振荡器；所述反馈通路包括预分频器、整数分频器、调制分频器及频率跟踪器；
所述鉴相器分别与所述电荷泵及参考时钟输入端电连接，所述电荷泵与所述全差分低通滤波器电连接，所述全差分低通滤波器与所述压控振荡器电连接；
所述预分频器与所述压控振荡器电连接，所述整数分频器分别与所述预分频器、所述调制分频器、所述频率跟踪器及所述鉴相器电连接，所述调制分频器分别与所述鉴相器及所述频率跟踪器电连接；所述频率跟踪器分别与所述鉴相器的反馈时钟输入端及所述参考时钟输入端电连接；
所述鉴相器用于比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制所述电荷泵的电流方向；所述电荷泵用于产生充电电流或放电电流以实现储电大小的调节；
所述全差分低通滤波器用于滤除高频信号，输出所述压控振荡器的控制电压；所述压控振荡器用于依据不同的控制电压输出不同的震荡频率；
所述预分频器用于实现高速震荡频率的预分频处理；所述整数分频器用于实现输入时钟的整数倍分频；所述调制分频器用于实现输入时钟的小数分频；所述频率跟踪器用于对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度。
优选地，所述电荷泵包括储电单元、充电控制单元及放电控制单元；
所述充电控制单元与所述鉴相器电连接，所述放电控制单元与所述鉴相器电连接；所述储电单元分别与所述充电控制单元、所述放电控制单元及所述全差分低通滤波器电连接。
优选地，所述鉴相器包括鉴频鉴相单元、第一输出控制单元及第二输出控制单元；
所述第一输出控制单元与所述鉴频鉴相单元电连接，所述第二输出控制单元与所述鉴频鉴相单元电连接；
所述第一输出控制单元与所述充电控制单元电连接，所述第二输出控制单元与所述放电控制单元电连接。
优选地，所述充电控制单元包括第一PMOS管及第二PMOS管；
所述第一PMOS管的栅极与所述第一输出控制单元电连接，所述第一PMOS管的漏极与输入电源电连接，所述第一PMOS管的源极与所述第二PMOS管的漏极电连接，所述第二PMOS管的栅极与第一参考电压输入端电连接，所述第二PMOS管的源极分别与所述储电单元、所述放电控制单元及所述全差分低通滤波器电连接。
优选地，所述放电控制单元包括第一NMOS管及第二NMOS管；
所述第一NMOS管的栅极与所述第二输出控制单元电连接，所述第一NMOS管的漏极接地，所述第二NMOS管的源极与所述第二NMOS管的漏极电连接，所述第二NMOS管的栅极与第二参考电压输入端电连接，所述第二NMOS管的源极分别与所述储电单元、所述充电控制单元及所述全差分低通滤波器电连接。
优选地，所述全差分低通滤波器包括第一电阻及滤波电容；
所述第一电阻的第一端分别与所述储电单元、所述充电控制单元、所述放电控制单元、所述压控振荡器及控制电压调制端电连接，所述第一电阻的第二端与所述滤波电容的第一端电连接，所述滤波电容的第二端接地。
为解决上述技术问题，本申请提供了一种低噪声锁相环控制装置，包括所述的一种低噪声锁相环控制电路。
为解决上述技术问题，本申请提供了一种低噪声锁相环控制方法，所述低噪声锁相环控制方法包括：
比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制所述电荷泵的电流方向；
控制所述电荷泵产生充电电流或放电电流以实现储电大小的调节；
滤除高频信号，输出所述压控振荡器的控制电压；
依据不同的控制电压输出不同的震荡频率；
对高速震荡频率进行预分频处理；
实现输入时钟的整数倍分频及小数分频；
对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度；
依据调制结果产生最终的反馈时钟到所述鉴相器。
优选地，所述对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度包括：
实时获取输入频率Fb，对比所述输入频率Fb与参考频率Fref，其中，所述输入频率Fb为所述输入时钟进行整数倍分频及小数分频后的分频结果；
确定所述输入频率Fb与所述参考频率Fref的频率误差比例；
判断所述频率误差比例是否超过预设的误差比例阈值；
依据判断结果，调制所述跟踪速度。
优选地，所述依据判断结果，调制所述跟踪速度包括：
若所述频率误差比例超过所述误差比例阈值，增加跟踪速度，包括：
加大所述电荷泵的充电速度；
提升所述压控振荡器的控制电压；
若所述频率误差比例不超过所述误差比例阈值，降低跟踪速度，包括：
加大所述电荷泵的放电速度；
降低所述压控振荡器的控制电压。
本发明的一种低噪声锁相环控制电路、装置及方法具有如下有益效果，本发明公开的一种低噪声锁相环控制电路包括：前向通路和反馈通路，所述前向通路包括鉴相器、电荷泵、全差分低通滤波器及压控振荡器；所述反馈通路包括预分频器、整数分频器、调制分频器及频率跟踪器；所述鉴相器用于比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制所述电荷泵的电流方向；所述电荷泵用于产生充电电流或放电电流以实现储电大小的调节；
所述全差分低通滤波器用于滤除高频信号，输出所述压控振荡器的控制电压；所述压控振荡器用于依据不同的控制电压输出不同的震荡频率；所述预分频器用于实现高速震荡频率的预分频处理；所述整数分频器用于实现输入时钟的整数倍分频；所述调制分频器用于实现输入时钟的小数分频；所述频率跟踪器用于对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度。因此，本发明采用差分信号控制，有效抑制电源、地及共模干扰，降低信号震荡；实现对锁相环电路中的精准闭环控制，减小锁相环建立时间，提升锁相环的性能，保证收发系统的正常通信。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将结合附图及实施例对本发明作进一步说明，下面描述中的附图仅仅是本发明的部分实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图：
图1是本发明较佳实施例的一种低噪声锁相环控制电路的结构示意图；
图2是本发明较佳实施例的一种低噪声锁相环控制电路的结构电路图；
图3是本发明较佳实施例的一种低噪声锁相环控制电路的电路原理图；
图4是本发明较佳实施例的一种低噪声锁相环控制电路的频率跟踪器进行自动快速频率跟踪的逻辑原理图；
图5是本发明较佳实施例的一种低噪声锁相环控制方法的流程图；
图6是本发明较佳实施例的一种低噪声锁相环控制方法的流程图。
具体实施方式
本申请的核心是提供一种低噪声锁相环控制电路、装置及方法，本方案中，鉴相器比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制电荷泵的电流方向；电荷泵产生充电电流或放电电流以实现储电大小的调节；
全差分低通滤波器滤除高频信号，输出压控振荡器的控制电压；压控振荡器依据不同的控制电压输出不同的震荡频率；预分频器实现高速震荡频率的预分频处理；整数分频器实现输入时钟的整数倍分频；调制分频器实现输入时钟的小数分频；频率跟踪器对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度，从而有效降低了相位震荡，保证系统工作稳定性。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
图1为本申请提供的一种低噪声锁相环控制电路的结构示意图，包括前向通路和反馈通路，前向通路包括鉴相器11、电荷泵12、全差分低通滤波器13及压控振荡器14；反馈通路包括预分频器21、整数分频器22、调制分频器23及频率跟踪器24；
鉴相器11分别与电荷泵12及参考时钟输入端电连接，电荷泵12与全差分低通滤波器13电连接，全差分低通滤波器13与泵12压控振荡器14电连接；
预分频器21与压控振荡器14电连接，整数分频器22分别与预分频器21、调制分频器23、频率跟踪器24及鉴相器11电连接，调制分频器23分别与鉴相器11及频率跟踪器24电连接；频率跟踪器24分别与鉴相器11的反馈时钟输入端及参考时钟输入端电连接；
鉴相器11用于比较参考时钟CLKref与反馈时钟FB的频率与相位，依据比较结果输出控制信号控制电荷泵12的电流方向；电荷泵12用于产生充电电流或放电电流以实现储电大小的调节；
全差分低通滤波器13用于滤除高频信号，输出压控振荡器14的控制电压；压控振荡器14用于依据不同的控制电压输出不同的震荡频率；
预分频器21用于实现高速震荡频率的预分频处理；整数分频器22用于实现输入时钟的整数倍分频；调制分频器23用于实现输入时钟的小数分频；频率跟踪器24用于对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度。
现有技术中，射频收发系统中的参考时钟往往是晶体振荡器，晶体振荡器的频率一般为几十MHz，而射频调制解调的载波频率往往是几百MHz或者几个GHz，因此需要对参考时钟进行倍频，包括整数倍频或者非整数倍的倍频，以得到想要的时钟信号。在收发双工系统中，需要频繁切换发射与接收，因此需要时钟锁相环能够快速建立，以满足系统的需求。
此外，射频收发系统中的时钟抖动等噪声对射频系统的载波混频影响较大，轻则影响误码率，重则导致收发系统完全无法正常通信，因此有必要提升锁相环的性能，降低相位噪声。
针对上述缺点，本申请中通过鉴相器11、电荷泵12、全差分低通滤波器13、压控振荡器14、预分频器21、整数分频器22、调制分频器23及频率跟踪器24的配合实现了差分信号控制，有效抑制电源、地及共模干扰，降低信号震荡；此外，通过频率跟踪器对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度，有效提升了锁相环的建立时间，提高效率。
具体地，鉴相器11完成参考时钟与反馈时钟的相位与频率的比较，根据比较结果输出控制信号，控制后续电荷泵12的电流方向；电荷泵12根据控制信号产生充电电流或放电电流，实现储藏电容电压的提高或者减少；全差分低通滤波器13实现全差分信号的滤波处理，滤除高频信号，输出压控振荡器VCO的控制电压；在压控振荡器14中，不同的控制电压会有不同的输出震荡频率；预分频器21设为高速预分频器，用于实现高速震荡频率的预分频，降低后续电路的工作频率；整数分频器22实现输入时钟的整数倍分频；调制分频器23为小数分频器，为Sigma-delta调制，用于把分频N、分频（N+1）的次数进行调制，以实现精度可控的小数分频；频率跟踪器24进行自动快速频率跟踪，完成反馈时钟的快速跟踪参考时钟，减少锁相环的建立时间。
具体地，在射频收发系统如蓝牙等2.4GHz的收发器中，内部振荡器工作的频率高达2.4GHz，同时震荡信号的摆幅只有几十到几百毫伏。如此高的频率，普通的D触发器无法进行翻转分频或者功耗大，本申请中将接收的高速震荡频率通过预分频器21进行分频，实现对高频信号进行翻转分频处理，功耗低，可靠性高。
具体地，预分频器21进行高速震荡频率的预分频后，整数分频器22输出分频控制信号CK+和CK-至调制分频器23，调制分频器23产生一个小数分频因子m，其中m＝CK+/CK-，分频因子输出至整数分频器22，整数分频器22自身能实现整数N分频，根据分频因子及所需时钟频率f0，整数分频器22输出时钟频率fDF，如式(1)所示：
fDF＝f0/(N+m) (1)
而该时钟频率fDF与锁相环输入参考时钟频率CLKref相等，即CLKref＝fDF，结合(1) 式，得到式(2)：
CLKref＝f0/(N+m)，即f0＝CLKref×(N+m) (2)
因此，锁相环输出中心频f0＝CLKref×(N+m)，从而实现了小数分频。当改变分频因子N和m的值时，锁相环输出中心频率f0也随之改变，能够进一步满足时钟频率的变化。
综上，本申请提供了一种低噪声锁相环控制电路，在本方案中，鉴相器11用于比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制电荷泵12的电流方向；电荷泵12用于产生充电电流或放电电流以实现储电大小的调节；全差分低通滤波器13用于滤除高频信号，输出压控振荡器的控制电压；压控振荡器14用于依据不同的控制电压输出不同的震荡频率；预分频器21用于实现高速震荡频率的预分频处理；整数分频器22用于实现输入时钟的整数倍分频；调制分频器23用于实现输入时钟的小数分频；频率跟踪器24用于对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度。因此，本发明采用差分信号控制，有效抑制电源、地及共模干扰，降低信号震荡；实现对锁相环电路中的精准闭环控制，减小锁相环建立时间，提升锁相环的性能，保证收发系统的正常通信。
在上述实施例的基础上：
请参照图2，图2为本申请提供的一种低噪声锁相环控制电路的结构示意图。
作为一种优选地实施例，电荷泵包括储电单元121、充电控制单元122及放电控制单元123；
充电控制单元122与鉴相器11电连接，放电控制单元123与鉴相器11电连接；储电单元121分别与充电控制单元122、放电控制单元123及全差分低通滤波器13电连接。
具体地，储电单元121用于实现电荷量的存储，以配合充电控制单元122进行充电控制及放电控制单元123进行放电控制；充电控制单元122用于产生充电电流，放电控制单元123用于产生放电电流。
作为一种优选地实施例，鉴相器11包括鉴频鉴相单元111、第一输出控制单元112及第二输出控制单元113；
第一输出控制单元112与鉴频鉴相单元111电连接，第二输出控制单元113与鉴频鉴相单元111电连接；
第一输出控制单元112与充电控制单元122电连接，第二输出控制单元113与放电控制单元123电连接。
具体地，鉴频鉴相单元111用于完成参考时钟CLKref与反馈时钟FB的相位与频率的比较，第一输出控制单元112用于根据比较结果输出控制信号控制充电控制单元122，第二输出控制单元113用于根据比较结果输出控制信号控制放电控制单元123。
请参照图3，图3为本申请提供的一种低噪声锁相环控制电路的电路原理图。
作为一种优选地实施例，充电控制单元122包括第一PMOS管PM0及第二PMOS管PM1；
第一PMOS管PM0的栅极与第一输出控制单元112电连接，第一PMOS管PM0的漏极与输入电源电连接，第一PMOS管PM0的源极与第二PMOS管PM1的漏极电连接，第二PMOS管PM1的栅极与第一参考电压输入端电连接，第二PMOS管PM1的源极分别与储电单元121、放电控制单元123及全差分低通滤波器13电连接。
作为一种优选地实施例，放电控制单元123包括第一NMOS管NM0及第二NMOS管NM1；
第一NMOS管NM0的栅极与第二输出控制单元113电连接，第一NMOS管NM0的漏极接地，第二NMOS管NM1的源极与第二NMOS管NM1的漏极电连接，第二NMOS管NM1的栅极与第二参考电压输入端电连接，第二NMOS管NM1的源极分别与储电单元121、充电控制单元122及全差分低通滤波器13电连接。
具体地，储电单元121包括储电电容C1，储电电容C1的第一端分别与第二PMOS管的源极、第二NMOS管的源极、全差分低通滤波器12及压控振荡器电连接，储电电容C1的第二端接地。
具体地，本申请中通过第一PMOS管PM0、第二PMOS管PM1、第一NMOS管NM0、第二NMOS管NM1实现充放电控制。在另一个优选地实施例中，可以通过三极管或开关管替换，满足系统对输出电压幅度的限制需求，在此不作具体限定。
具体地，当第一输出控制单元112输出的UP控制信号为低电平，第二输出控制单元113输出的DOWN控制信号为低电平时，对电荷泵进行充电；当第一输出控制单元112输出的UP控制信号为高电平，第二输出控制单元113输出的DOWN控制信号为高电平时，对电荷泵进行放电。
作为一种优选地实施例，全差分低通滤波器13包括第一电阻R1及滤波电容C2；
第一电阻R1的第一端分别与储电单元121、充电控制单元122、放电控制单元123、压控振荡器14及控制电压调制端电连接，第一电阻R1的第二端与滤波电容C2的第一端电连接，滤波电容C2的第二端接地。
具体地，全差分低通滤波器13通过第一电阻R1及滤波电容C2的配合实现滤波，滤除高频信号，并输出VCO的控制电压。
本申请还提供了一种低噪声锁相环控制装置，包括的一种低噪声锁相环控制电路。
请参照图5，图5为本申请提供的一种低噪声锁相环控制方法的流程图。
本申请提供了一种低噪声锁相环控制方法，低噪声锁相环控制方法包括：
S1、比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制电荷泵12的电流方向；
S2、控制电荷泵12产生充电电流或放电电流以实现储电大小的调节；
S3、滤除高频信号，输出压控振荡器14的控制电压；
S4、依据不同的控制电压输出不同的震荡频率；
S5、对高速震荡频率进行预分频处理；
S6、实现输入时钟的整数倍分频及小数分频；
S7、对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度；
S8、依据调制结果产生最终的反馈时钟到鉴相器11。
请参照图6，图6为本申请提供的一种低噪声锁相环控制方法的流程图。
优选地，对比参考时钟与反馈时钟的频率误差比例，调制跟踪速度包括：
S71、实时获取输入频率Fb，对比输入频率Fb与参考频率Fref，其中，输入频率Fb为输入时钟进行整数倍分频及小数分频后的分频结果；
S72、确定输入频率Fb与参考频率Fref的频率误差比例；
S73、判断频率误差比例是否超过预设的误差比例阈值；
S74、依据判断结果，调制跟踪速度。
优选地，依据判断结果，调制跟踪速度包括：
若频率误差比例超过误差比例阈值，增加跟踪速度，包括：
加大电荷泵12的充电速度；
提升压控振荡器14的控制电压；
若频率误差比例不超过误差比例阈值，降低跟踪速度，包括：
加大电荷泵12的放电速度；
降低压控振荡器14的控制电压。
请参照图4，图4为本申请提供的频率跟踪器进行自动快速频率跟踪的逻辑原理图。
具体地，频率跟踪器通过频率比较模块实现，频率比较模块通过计数等方法实时对比参考频率Fref与监测到的输入频率Fb，获取并判断二者的频率误差比例。若频率误差比例超过一定范围，如频率误差比例设为10%，则判定误差偏大，需要增加跟踪速度。
具体地，跟踪速度提升方法有：
1）通过提升电荷泵的充放电电流 ；2）直接改变压控振荡器VCO的控制电压； 3）减少环路滤波电容，提高环路带宽，减少响应时间，快速使得VCO的震荡频率靠近目标频率，实现快速跟踪的目的。
对于本申请提供的一种低噪声锁相环控制电路的介绍，请参照上述实施例，本申请此处不再赘述。
需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种低噪声锁相环控制电路，包括前向通路和反馈通路，其特征在于，所述前向通路包括鉴相器、电荷泵、全差分低通滤波器及压控振荡器；所述反馈通路包括预分频器、整数分频器、调制分频器及频率跟踪器；
所述鉴相器分别与所述电荷泵及参考时钟输入端电连接，所述电荷泵与所述全差分低通滤波器电连接，所述全差分低通滤波器与所述压控振荡器电连接；
所述预分频器与所述压控振荡器电连接，所述整数分频器分别与所述预分频器、所述调制分频器、所述频率跟踪器及所述鉴相器电连接，所述调制分频器分别与所述鉴相器及所述频率跟踪器电连接；所述频率跟踪器分别与所述鉴相器的反馈时钟输入端及所述参考时钟输入端电连接；
所述鉴相器用于比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制所述电荷泵的电流方向；所述电荷泵用于产生充电电流或放电电流以实现储电大小的调节；
所述全差分低通滤波器用于滤除高频信号，输出所述压控振荡器的控制电压；所述压控振荡器用于依据不同的控制电压输出不同的振 荡频率；
所述预分频器用于实现高速振 荡频率的预分频处理；所述整数分频器用于实现输入时钟的整数倍分频；所述调制分频器用于实现输入时钟的小数分频；所述频率跟踪器用于对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度。
2.根据权利要求1所述的一种低噪声锁相环控制电路，其特征在于，所述电荷泵包括储电单元、充电控制单元及放电控制单元；
所述充电控制单元与所述鉴相器电连接，所述放电控制单元与所述鉴相器电连接；所述储电单元分别与所述充电控制单元、所述放电控制单元及所述全差分低通滤波器电连接。
3.根据权利要求2所述的一种低噪声锁相环控制电路，其特征在于，所述鉴相器包括鉴频鉴相单元、第一输出控制单元及第二输出控制单元；
所述第一输出控制单元与所述鉴频鉴相单元电连接，所述第二输出控制单元与所述鉴频鉴相单元电连接；
所述第一输出控制单元与所述充电控制单元电连接，所述第二输出控制单元与所述放电控制单元电连接。
4.根据权利要求3所述的一种低噪声锁相环控制电路，其特征在于，所述充电控制单元包括第一PMOS管及第二PMOS管；
所述第一PMOS管的栅极与所述第一输出控制单元电连接，所述第一PMOS管的漏极与输入电源电连接，所述第一PMOS管的源极与所述第二PMOS管的漏极电连接，所述第二PMOS管的栅极与第一参考电压输入端电连接，所述第二PMOS管的源极分别与所述储电单元、所述放电控制单元及所述全差分低通滤波器电连接。
5.根据权利要求3所述的一种低噪声锁相环控制电路，其特征在于，所述放电控制单元包括第一NMOS管及第二NMOS管；
所述第一NMOS管的栅极与所述第二输出控制单元电连接，所述第一NMOS管的漏极接地，所述第二NMOS管的源极与所述第二NMOS管的漏极电连接，所述第二NMOS管的栅极与第二参考电压输入端电连接，所述第二NMOS管的源极分别与所述储电单元、所述充电控制单元及所述全差分低通滤波器电连接。
6.根据权利要求2所述的一种低噪声锁相环控制电路，其特征在于，所述全差分低通滤波器包括第一电阻及滤波电容；
所述第一电阻的第一端分别与所述储电单元、所述充电控制单元、所述放电控制单元、所述压控振荡器及控制电压调制端电连接，所述第一电阻的第二端与所述滤波电容的第一端电连接，所述滤波电容的第二端接地。
7.一种低噪声锁相环控制装置，其特征在于，包括权利要求1-6任一项所述的一种低噪声锁相环控制电路。
8.一种低噪声锁相环控制方法，其特征在于，应用于权利要求1-6任一项所述的一种低噪声锁相环控制电路，所述低噪声锁相环控制方法包括：
比较参考时钟与反馈时钟的频率与相位，依据比较结果输出控制信号控制所述电荷泵的电流方向；
控制所述电荷泵产生充电电流或放电电流以实现储电大小的调节；
滤除高频信号，输出所述压控振荡器的控制电压；
依据不同的控制电压输出不同的振 荡频率；
对高速振 荡频率进行预分频处理；
实现输入时钟的整数倍分频及小数分频；
对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度；
依据调制结果产生最终的反馈时钟到所述鉴相器。
9.根据权利要求8所述的一种低噪声锁相环控制方法，其特征在于，所述对比所述参考时钟与反馈时钟的频率误差比例，调制跟踪速度包括：
实时获取输入频率Fb，对比所述输入频率Fb与参考频率Fref，其中，所述输入频率Fb为所述输入时钟进行整数倍分频及小数分频后的分频结果；
确定所述输入频率Fb与所述参考频率Fref的频率误差比例；
判断所述频率误差比例是否超过预设的误差比例阈值；
依据判断结果，调制所述跟踪速度。
10.根据权利要求9所述的一种低噪声锁相环控制方法，其特征在于，所述依据判断结果，调制所述跟踪速度包括：
若所述频率误差比例超过所述误差比例阈值，增加跟踪速度，包括：
加大所述电荷泵的充电速度；
提升所述压控振荡器的控制电压；
若所述频率误差比例不超过所述误差比例阈值，降低跟踪速度，包括：
加大所述电荷泵的放电速度；
降低所述压控振荡器的控制电压。
CN202210627325.7A 2022-06-06 2022-06-06 一种低噪声锁相环控制电路、装置及方法 Active CN114726365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210627325.7A CN114726365B (zh) 2022-06-06 2022-06-06 一种低噪声锁相环控制电路、装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210627325.7A CN114726365B (zh) 2022-06-06 2022-06-06 一种低噪声锁相环控制电路、装置及方法

Publications (2)

Publication Number Publication Date
CN114726365A CN114726365A (zh) 2022-07-08
CN114726365B true CN114726365B (zh) 2022-08-19

Family

ID=82232467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210627325.7A Active CN114726365B (zh) 2022-06-06 2022-06-06 一种低噪声锁相环控制电路、装置及方法

Country Status (1)

Country Link
CN (1) CN114726365B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251185A (ja) * 2000-03-03 2001-09-14 Nec Corp 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法
CN102769462A (zh) * 2011-05-06 2012-11-07 成都天奥电子股份有限公司 直接数字频率锁相倍频器电路
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
CN103297046A (zh) * 2013-05-09 2013-09-11 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生方法和电路
CN204290940U (zh) * 2014-07-24 2015-04-22 江苏星宇芯联电子科技有限公司 小数分频频率综合器的时钟加抖电路
EP2905902A1 (en) * 2014-02-07 2015-08-12 Linear Technology Corporation Arbitrary Phase Trajectory Frequency Synthesizer
CN106849946A (zh) * 2016-12-13 2017-06-13 航天恒星科技有限公司 一种小数分频频率综合器及小数分频方法
CN110445491A (zh) * 2019-09-02 2019-11-12 北京理工大学 一种基于预设频率及动态环路带宽的锁相环

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928779B2 (en) * 2009-06-17 2011-04-19 Integrated Device Technology, Inc. Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
US9035682B2 (en) * 2012-12-29 2015-05-19 Motorola Solutions, Inc. Method and apparatus for single port modulation using a fractional-N modulator
KR20150076825A (ko) * 2013-12-27 2015-07-07 삼성전기주식회사 위상 고정 루프 및 그 제어 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001251185A (ja) * 2000-03-03 2001-09-14 Nec Corp 位相同期ループ回路並びに位相同期ループ回路における周波数変調方法
CN102769462A (zh) * 2011-05-06 2012-11-07 成都天奥电子股份有限公司 直接数字频率锁相倍频器电路
CN103297046A (zh) * 2013-05-09 2013-09-11 英特格灵芯片(天津)有限公司 一种锁相环及其时钟产生方法和电路
CN103297042A (zh) * 2013-06-24 2013-09-11 中国科学院微电子研究所 一种可快速锁定的电荷泵锁相环电路
EP2905902A1 (en) * 2014-02-07 2015-08-12 Linear Technology Corporation Arbitrary Phase Trajectory Frequency Synthesizer
CN204290940U (zh) * 2014-07-24 2015-04-22 江苏星宇芯联电子科技有限公司 小数分频频率综合器的时钟加抖电路
CN106849946A (zh) * 2016-12-13 2017-06-13 航天恒星科技有限公司 一种小数分频频率综合器及小数分频方法
CN110445491A (zh) * 2019-09-02 2019-11-12 北京理工大学 一种基于预设频率及动态环路带宽的锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
多芯片小数分频锁相环输出信号相位同步设计;徐砚天 等;《浙江大学学报》;20210930;第55卷(第9期);第1788-1793页 *

Also Published As

Publication number Publication date
CN114726365A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
US6580329B2 (en) PLL bandwidth switching
US6346861B2 (en) Phase locked loop with high-speed locking characteristic
US20100127739A1 (en) Spread spectrum control pll circuit and its start-up method
US20090002079A1 (en) Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US8674754B2 (en) Loop filter and phase-locked loop
US20110260763A1 (en) Frequency synthesizer
TWI427933B (zh) 鎖相迴路及其方法
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
CN220273667U (zh) 锁相环电路、集成电路及信号收发装置
US20130271229A1 (en) Method and apparatus for local oscillator
CN112234981B (zh) 数据与时钟恢复电路
US8629728B2 (en) VCO control circuit and method thereof, fast locking PLL and method for fast locking PLL
US11303284B1 (en) Low-power fractional analog PLL without feedback divider
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
CN114726365B (zh) 一种低噪声锁相环控制电路、装置及方法
US6912380B2 (en) PLL circuit and wireless mobile station with that PLL circuit
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
US20190058479A1 (en) Clock Generator
US10756739B1 (en) Charge pump and active loop filter with shared unity gain buffer
CN110995256A (zh) 一种减少频率锁定时间的锁相环装置及实现方法
US7541850B1 (en) PLL with low spurs
CN109889193A (zh) 抑制低鉴相频率锁相环的鉴相泄露杂散的环路滤波电路
CN214101326U (zh) 基于峰值检测的时钟电路和芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant