JP4958948B2 - Pll周波数シンセサイザ - Google Patents
Pll周波数シンセサイザ Download PDFInfo
- Publication number
- JP4958948B2 JP4958948B2 JP2009148810A JP2009148810A JP4958948B2 JP 4958948 B2 JP4958948 B2 JP 4958948B2 JP 2009148810 A JP2009148810 A JP 2009148810A JP 2009148810 A JP2009148810 A JP 2009148810A JP 4958948 B2 JP4958948 B2 JP 4958948B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- value
- oscillation
- frequency
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010355 oscillation Effects 0.000 claims description 181
- 239000003990 capacitor Substances 0.000 claims description 54
- 230000007423 decrease Effects 0.000 claims description 14
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 230000008859 change Effects 0.000 description 19
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、実施形態1によるPLL周波数シンセサイザの構成例を示す。このPLL周波数シンセサイザは、粗調整モードと、微調整モードとを有するものであり、電圧制御発振器11と、プログラマブル分周器12と、直流電圧供給回路13と、周波数帯域選択回路14と、発振制御回路15とを備える。
電圧制御発振器11は、インダクタ100と、微調整コンデンサ101p,101nと、粗調整コンデンサ102p,102nと、pMOSトランジスタMP1,MP2と、nMOSトランジスタMN1,MN2とを含む。
電圧制御発振器11は、インダクタ100のインダクタンス値と微調整コンデンサ101p,101nおよび粗調整コンデンサ102p,102nの容量値とに応じた発振周波数を有する発振クロックCKoutを生成する。電圧制御発振器11の発振周波数帯域は、粗調整コンデンサ102p,102nの容量値に応じて切り替えられる。例えば、図3のように、電圧制御発振器11は、4段階の発振周波数帯域B0,B1,B2,B3を有しており、粗調整コンデンサ102p,102nの容量値を最小値から1段階ずつ高くした場合、電圧制御発振器11の発振周波数帯域は、発振周波数帯域B0,B1,B2,B3の順番で切り替わる。それぞれの発振周波数帯域における発振周波数は、微調整コンデンサ101p,101nの容量値に応じて連続的に変化する。例えば、図3のように、発振周波数帯域B0,B1,B2,B3のそれぞれにおいて、発振周波数fvcoは、制御電圧VTの増加に応じて非線形的に増加していく。
図1に戻って、プログラマブル分周器12は、予め設定された分周比D12に応じて発振クロックCKoutを分周して分周クロックCKdivを生成する。
直流電圧供給回路13は、粗調整モードにおいて、直流電圧V13を制御ノードNiに供給するとともに、発振電圧VP,VNの直流値に応じて直流電圧V13の電圧値を変化させる。ここでは、直流電圧供給回路13は、発振電圧VP,VNの直流値が予め定められた基準値(例えば、電源電圧の1/2)よりも高い場合には、発振電圧VP,VNの直流値と基準値との差に応じて直流電圧V13の電圧値を増加させ、発振電圧VP,VNの直流値が基準値よりも低い場合には、発振電圧VP,VNの直流値と基準値との差に応じて直流電圧V13の電圧値を減少させる。また、直流電圧供給回路13は、粗調整モードにおいて、直流電圧V13の供給を停止する。
図1に戻って、周波数帯域選択回路14は、粗調整モードにおいて、電圧制御発振器11の発振周波数帯域が目標周波数(基準クロックCKrefの周波数とプログラマブル分周器12の分周比D12とによって定められる周波数)に対応する発振周波数帯域に設定されるように、基準クロックCKrefと分周クロックCKdivとの周波数差に基づいて粗調整コンデンサ102p,102nの容量値を切り替える。
発振制御回路15は、微調整モードにおいて、基準クロックCKrefと分周クロックCKdivとの位相差に応じて制御ノードNiにおける制御電圧VTを増減させる。また、発振制御回路15は、粗調整モードにおいて、制御電圧VTの増減処理を実行しない。例えば、発振制御回路15は、位相差検出器(PD)16と、チャージポンプ(CP)17と、ローパスフィルタ(LPF)18とを含む。位相差検出器16は、分周クロックCKdivの位相が基準クロックCKrefの位相よりも遅れている場合にはアップ信号UPを出力し、分周クロックCKdivの位相が基準クロックCKrefの位相よりも進んでいる場合にはダウン信号DNを出力する。チャージポンプ17は、アップ信号UPに応答して出力電圧を増加させ、ダウン信号DNに応答して出力電圧を減少させる。また、チャージポンプ17は、周波数帯域選択回路14からの制御信号S15によってハイ・インピーダンス状態に設定される。ローパスフィルタ18は、チャージポンプ17の出力電圧の高周波成分を減衰させて制御ノードNiに供給する。なお、直流電圧V13は、ローパスフィルタ18を介して制御ノードNiに供給されても良いし、ローパスフィルタ18を介さずに制御ノードNiに直接供給されても良い。
次に、図3を参照しつつ、図1に示したPLL周波数シンセサイザによる基本動作について説明する。PLL周波数シンセサイザは、粗調整モードにおいて発振周波数帯域B0,B1,B2,B3の中から目標周波数fxに対応する発振周波数帯域B1を選択した後に微調整モードに移行し、微調整モードにおいて基準クロックCKrefと分周クロックCKdivとの位相差に応じて発振クロックCKoutの発振周波数を制御する。
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧VP,VNの直流値が基準値から変動した場合について説明する。
なお、直流電圧供給回路13は、発振電圧VP,VNの両方ではなくいずれか一方の直流値に応じて直流電圧V13の電圧値を変化させても良い。また、直流電圧供給回路13は、直流電圧V13の電圧値が発振電圧VP,VNの直流値(または、発振電圧VP,VNのいずれか一方の直流値)に予め定められたオフセット値を加算して得られる電圧値に一致するように直流電圧V13の電圧値を変化させても良い。例えば、図1に示したPLL周波数シンセサイザは、直流電圧供給回路13に代えて、図6に示した直流電圧供給回路13aを備えていても良い。直流電圧供給回路13aにおいて、電圧検出部111aは、発振電圧VPの高周波数成分を減衰させて発振電圧VPの直流値VDを検出する。例えば、電圧検出部111aは、抵抗素子R121および容量値C123によって構成されたローパスフィルタである。電圧生成部112aは、電圧検出部111aによって検出された発振電圧VPの直流値VDにオフセット値を加算して得られる電圧値を有する直流電圧V13を生成する。例えば、電圧生成部112aは、オペアンプA124,pMOSトランジスタT125,抵抗素子R126,R127によって構成された定電圧回路である。このように、直流電圧V13がオフセット値を含むことにより、粗調整モードにおける制御電圧VTの電圧値を発振電圧VP,VNの直流値とは異なる任意の電圧値(例えば、電圧値VL0)に設定できる。また、粗調整モードにおける制御電圧VTの電圧値を調整することにより、微調整モードにおける制御電圧VTの変化範囲を調整できるので、電圧制御発振器11のゲイン特性をさらに改善できる。
図8は、実施形態2によるPLL周波数シンセサイザの構成例を示す。このPLL周波数シンセサイザは、図1に示したPLL周波数シンセサイザの構成に加えて、電圧制御発振器11と同一の構成を有するモニタ回路21を備える。周波数帯域選択回路14は、電圧制御発振器11に含まれる粗調整コンデンサ102p,102nの容量値を切り替えるとともに、モニタ回路21に含まれる粗調整コンデンサ102p,102nの容量値も切り替える。また、電圧制御発振器11と同様に、モニタ回路21の制御ノードNiには、制御電圧VTが供給される。直流電圧供給回路13は、発振電圧VP,VNの代わりにモニタ回路21の発振ノードNp,Nnに発生するモニタ電圧VMP,VMNを受け、モニタ電圧VMP,VMNの直流値に応じて直流電圧V13の電圧値を変化させる。
なお、図8に示したPLL周波数シンセサイザは、モニタ回路21および直流電圧供給回路13に代えて、図9に示したモニタ回路21aおよび直流電圧供給回路23を備えていても良い。モニタ回路21aは、pMOSトランジスタMP3と、nMOSトランジスタMN3とを含む。pMOSトランジスタMP3のソースは、電源ノードに接続され、nMOSトランジスタMN3のソースは、接地ノードに接続され、pMOSトランジスタMP3のドレインおよびゲートとnMOSトランジスタMN3のドレインおよびゲートは、モニタノードNmに接続される。すなわち、pMOSトランジスタMP3およびnMOSトランジスタMN3は、電圧制御発振器11に含まれるpMOSトランジスタMN1およびnMOSトランジスタMN1にそれぞれ対応する。このように構成することにより、電圧制御発振器11の発振ノードNpにおける電圧特性がモニタノードNmに擬似的に再現される。これにより、モニタノードNmには、電圧制御発振器11の発振ノードNpにおける発振電圧VPの直流値に相当するモニタ電圧VMが発生する。
図10は、実施形態3によるPLL周波数シンセサイザの構成例を示す。このPLL周波数シンセサイザは、図1に示した電圧制御発振器11および直流電圧供給回路13に代えて、電圧制御発振器31および直流電圧供給回路33を備える。
電圧制御発振器31は、図1に示した微調整コンデンサ101p,101nに代えて、微調整コンデンサ301p,301nを含む。その他の構成は、図1に示した電圧制御発振器11と同様である。微調整コンデンサ301pは、制御電圧VTから発振電圧VPを減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有する。例えば、微調整コンデンサ301pは、発振ノードNpに接続されたソースおよびドレインと制御ノードNiに接続されたゲートとを有するMOS型可変容量素子によって構成される。微調整コンデンサ301nは、微調整コンデンサ301pと同様の構成である。
直流電圧供給回路33は、粗調整モードにおいて、直流電圧V33を制御ノードNiに供給する。ここでは、直流電圧供給回路33は、発振電圧VP,VNの直流値が予め定められた基準値(例えば、電源電圧の1/2)よりも高い場合には、発振電圧VP,VNの直流値と基準値との差に応じて直流電圧V33の電圧値を減少させ、発振電圧VP,VNの直流値が基準値よりも低い場合には、発振電圧VP,VNの直流値と基準値との差に応じて直流電圧V33の電圧値を増加させる。また、直流電圧供給回路33は、微調整モードにおいて、直流電圧V33の供給を停止する。
また、ここでは、位相差検出器16は、分周クロックCKdivの位相が基準クロックCKrefの位相よりも遅れている場合には、ダウン信号DNを出力し、分周クロックCKdivの位相が基準クロックCKrefの位相よりも進んでいる場合には、アップ信号UPを出力する。
次に、製造ばらつき、電源電圧の変動、温度変化などによって発振電圧VP,VNの直流値が基準値から変動した場合について説明する。
以上の各実施形態において、微調整コンデンサ101p,101n,301p,301nは、MOS型可変容量素子であっても良いし、可変容量ダイオードであっても良い。また、電圧制御発振器11,31の構成は、図1,図10に示した構成(差動型)に限らず、他の構成であっても良い。電圧制御発振器は、少なくとも1つのインダクタと、少なくとも1つの微調整コンデンサと、少なくとも1つの粗調整コンデンサとを含むものであっても良い。
12 プログラマブル分周器
13,23,33 直流電圧供給回路
14 周波数帯域選択回路
15 発振制御回路
16 位相差検出器(PD)
17 チャージポンプ(CP)
18 ローパスフィルタ(LPF)
100 インダクタ
101p,102n 微調整コンデンサ
102p,102n 粗調整コンデンサ
MP1,MP2 pMOSトランジスタ
MN1,MN2 nMOSトランジスタ
21,21a モニタ回路(MON)
Claims (8)
- 粗調整モードおよび微調整モードを有するPLL周波数シンセサイザであって、
インダクタと、制御ノードと発振ノードとの間に接続され前記制御ノードと前記発振ノードとの電圧差に応じて容量値を連続的に変更可能な微調整コンデンサと、容量値を段階的に切替可能な粗調整コンデンサとを含み、前記インダクタのインダクタンス値と前記微調整コンデンサおよび前記粗調整コンデンサの容量値とに応じた発振周波数を有する発振クロックを生成する電圧制御発振器と、
前記発振クロックを分周して分周クロックを生成する分周器と、
前記粗調整モードにおいて、直流電圧を前記制御ノードに供給するとともに前記発振ノードにおける発振電圧の直流値に応じて前記直流電圧の電圧値を変化させ、前記微調整モードにおいて、前記直流電圧の供給を停止する直流電圧供給回路と、
前記粗調整モードにおいて、前記電圧制御発振器の発振周波数帯域が基準クロックの周波数と前記分周器の分周比とによって定められる目標周波数に対応する発振周波数帯域に設定されるように、前記基準クロックと前記分周クロックとの周波数差に基づいて前記粗調整コンデンサの容量値を切り替える周波数帯域選択回路と、
前記微調整モードにおいて、前記基準クロックと前記分周クロックとの位相差に応じて前記制御ノードにおける制御電圧を増減させる発振制御回路とを備える
ことを特徴とするPLL周波数シンセサイザ。 - 請求項1において、
前記微調整コンデンサは、前記発振電圧から前記制御電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させる
ことを特徴とするPLL周波数シンセサイザ。 - 請求項2において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするPLL周波数シンセサイザ。 - 請求項2において、
前記直流電圧供給回路は、前記直流電圧の電圧値が前記発振電圧の直流値に予め定められたオフセット値を加算して得られる電圧値に一致するように、前記直流電圧の電圧値を変化させる
ことを特徴とするPLL周波数シンセサイザ。 - 請求項4において、
前記オフセット値は、可変値である
ことを特徴とするPLL周波数シンセサイザ。 - 請求項1において、
前記微調整コンデンサは、前記制御電圧から前記発振電圧を減算して得られる差電圧が大きくなるほど容量値が大きくなる容量特性を有し、
前記直流電圧供給回路は、前記発振電圧の直流値が予め定められた基準値よりも高い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を減少させ、前記発振電圧の直流値が前記基準値よりも低い場合には、前記発振電圧の直流値と前記基準値との差に応じて前記直流電圧の電圧値を増加させる
ことを特徴とするPLL周波数シンセサイザ。 - 請求項1〜6のいずれか1項において、
前記電圧制御発振器と同一の構成を有するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路の発振ノードに発生するモニタ電圧を受け、前記モニタ電圧の直流値に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするPLL周波数シンセサイザ。 - 請求項1〜6のいずれか1項において、
前記電圧制御発振器の発振ノードにおける電圧特性を擬似的に再現し、前記電圧特性に基づいて前記発振電圧の直流値に相当するモニタ電圧を生成するモニタ回路をさらに備え、
前記直流電圧供給回路は、前記モニタ回路によって生成されたモニタ電圧を受け、前記モニタ電圧に応じて前記直流電圧の電圧値を変化させる
ことを特徴とするPLL周波数シンセサイザ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148810A JP4958948B2 (ja) | 2009-06-23 | 2009-06-23 | Pll周波数シンセサイザ |
PCT/JP2010/001738 WO2010150443A1 (ja) | 2009-06-23 | 2010-03-11 | Pll周波数シンセサイザ |
US13/170,599 US20110254632A1 (en) | 2009-06-23 | 2011-06-28 | Pll frequency synthesizer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009148810A JP4958948B2 (ja) | 2009-06-23 | 2009-06-23 | Pll周波数シンセサイザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009849A JP2011009849A (ja) | 2011-01-13 |
JP4958948B2 true JP4958948B2 (ja) | 2012-06-20 |
Family
ID=43386233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009148810A Expired - Fee Related JP4958948B2 (ja) | 2009-06-23 | 2009-06-23 | Pll周波数シンセサイザ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110254632A1 (ja) |
JP (1) | JP4958948B2 (ja) |
WO (1) | WO2010150443A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2962612B1 (fr) * | 2010-07-06 | 2013-03-29 | St Microelectronics Sa | Oscillateur commande en tension multi-bande sans capacite commutee. |
US8660596B2 (en) * | 2010-10-01 | 2014-02-25 | Mediatek Inc. | Electronic apparatus and associated frequency adjusting method |
US8466750B2 (en) * | 2011-06-27 | 2013-06-18 | Broadcom Corporation | VCO utilizing an auxiliary varactor with temperature dependent bias |
US8959380B2 (en) | 2012-05-09 | 2015-02-17 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Dynamically optimizing bus frequency of an inter-integrated circuit (‘I2C’) bus |
JP6048171B2 (ja) * | 2013-01-30 | 2016-12-21 | ブラザー工業株式会社 | 画像処理装置 |
JP2015012571A (ja) * | 2013-07-02 | 2015-01-19 | ラピスセミコンダクタ株式会社 | 発振器及び位相同期回路 |
JP2017130886A (ja) * | 2016-01-22 | 2017-07-27 | 株式会社東芝 | 発振器、集積回路、無線通信装置および無線通信方法 |
CN106027044B (zh) * | 2016-05-24 | 2019-01-22 | 中国电子科技集团公司第四十一研究所 | 一种多环频率合成器预置频率自动校准系统及方法 |
JP6828484B2 (ja) | 2017-02-08 | 2021-02-10 | 株式会社デンソー | レーダ用pll回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0154789B1 (ko) * | 1995-12-11 | 1998-12-15 | 김광호 | 직류레벨 포획장치가 결합된 위상동기루프 |
US5745011A (en) * | 1996-06-05 | 1998-04-28 | Cypress Semiconductor Corporation | Data recovery phase locked loop |
JP2001044829A (ja) * | 1999-08-04 | 2001-02-16 | Yokogawa Electric Corp | 位相同期回路 |
JP2001251186A (ja) * | 2000-03-03 | 2001-09-14 | Nec Microsystems Ltd | Pll回路 |
JP3488180B2 (ja) * | 2000-05-30 | 2004-01-19 | 松下電器産業株式会社 | 周波数シンセサイザ |
EP1189347A1 (en) * | 2000-09-15 | 2002-03-20 | Texas Instruments France | Electronically trimmed VCO |
US7026883B2 (en) * | 2004-03-12 | 2006-04-11 | Intel Corporation | Feedback loop for LC VCO |
US7567140B2 (en) * | 2005-10-24 | 2009-07-28 | Lsi Corporation | Voltage controlled oscillator having a bandwidth adjusted amplitude control loop |
JP2008236557A (ja) * | 2007-03-22 | 2008-10-02 | Toshiba Corp | 周波数シンセサイザ及びこれを用いた無線通信装置 |
JP2008252209A (ja) * | 2007-03-29 | 2008-10-16 | Renesas Technology Corp | Pll回路 |
-
2009
- 2009-06-23 JP JP2009148810A patent/JP4958948B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-11 WO PCT/JP2010/001738 patent/WO2010150443A1/ja active Application Filing
-
2011
- 2011-06-28 US US13/170,599 patent/US20110254632A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2011009849A (ja) | 2011-01-13 |
WO2010150443A1 (ja) | 2010-12-29 |
US20110254632A1 (en) | 2011-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4958948B2 (ja) | Pll周波数シンセサイザ | |
US7986175B2 (en) | Spread spectrum control PLL circuit and its start-up method | |
KR101334871B1 (ko) | 전원조정 위상 동기 루프(pll) 및 사용 방법 | |
US7884655B2 (en) | Control circuitry | |
KR100549221B1 (ko) | 전압 제어 디지털 아날로그 발진기 및 이를 이용한 주파수합성기 | |
US20120068743A1 (en) | Feedback-Based Linearization of Voltage Controlled Oscillator | |
US8222932B2 (en) | Phase-locked loop with switched phase detectors | |
US20080088379A1 (en) | Current device and method for phase-locked loop | |
US8264259B2 (en) | Phase-locked loop circuit and delay-locked loop circuit | |
CN105743493A (zh) | 具有频率控制环路的振荡器 | |
US6529084B1 (en) | Interleaved feedforward VCO and PLL | |
US20140070853A1 (en) | Rf logic divider | |
JP2006157927A (ja) | キャパシタンスを変化させる方法及び装置 | |
US9252791B1 (en) | Phase locked loop and method for generating an oscillator signal | |
JP6338033B1 (ja) | 局部発振器 | |
JP5719541B2 (ja) | 電波時計用受信回路 | |
KR101538537B1 (ko) | 차지 펌프 및 이를 이용한 위상 동기 루프 회로 | |
CN110855291B (zh) | 一种应用于锁相环系统的锁相加速电路及锁相环系统 | |
CN114063700A (zh) | 漏电流补偿电路、锁相环电路和集成电路系统 | |
US20080111637A1 (en) | Voltage controlled oscillator and pll having the same | |
US20190097577A1 (en) | Multi-Stage Oscillator with Current Voltage Converters | |
WO2018163405A1 (ja) | Iq信号源 | |
US20100026397A1 (en) | Pll circuit | |
JP2005347817A (ja) | Pll回路 | |
JP2005005801A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111227 |
|
TRDD | Decision of grant or rejection written | ||
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150330 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |