JP2013523042A - サブサンプリングされた周波数ロックループを備える送受信機 - Google Patents

サブサンプリングされた周波数ロックループを備える送受信機 Download PDF

Info

Publication number
JP2013523042A
JP2013523042A JP2013501206A JP2013501206A JP2013523042A JP 2013523042 A JP2013523042 A JP 2013523042A JP 2013501206 A JP2013501206 A JP 2013501206A JP 2013501206 A JP2013501206 A JP 2013501206A JP 2013523042 A JP2013523042 A JP 2013523042A
Authority
JP
Japan
Prior art keywords
frequency
signal
unit
transceiver
difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013501206A
Other languages
English (en)
Other versions
JP5767692B2 (ja
Inventor
ハンス ファンドリースト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Greenpeak Tecnologies BV
Original Assignee
Greenpeak Tecnologies BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Greenpeak Tecnologies BV filed Critical Greenpeak Tecnologies BV
Publication of JP2013523042A publication Critical patent/JP2013523042A/ja
Application granted granted Critical
Publication of JP5767692B2 publication Critical patent/JP5767692B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本発明は、送信するための搬送波信号及び/又は受信するためのチャネル周波数を有する信号として使用するための出力信号3を生成するように構成された周波数シンセサイザ2を備える送受信機1であって、この周波数シンセサイザが、サブサンプリングベースの周波数ロックループの周波数シンセサイザである送受信機1に関する。FLLとサブサンプリングを組み合わせることにより、閉ループ応答がPLLと同様であるが、整定時間が改善され、サンプリングプロセスによる量子化雑音の高周波成分の抑制が改善された、サブサンプリングベースのロックループを得ることが可能になる。本発明により、非サブサンプリングのPLLベースの周波数シンセサイザと比較して、消費電力、ロック特性、設計最適化の諸特性のうち少なくとも1つに関して特性が改善された周波数シンセサイザを得ることが可能になる。

Description

本発明は送受信機に関し、より詳細には低消費電力の送受信機、より具体的にはIEEE802.15.4に準拠した送受信機に関する。本発明はさらに、送受信機で使用するための周波数シンセサイザに関し、より詳細には低消費電力の周波数シンセサイザ、より具体的にはIEEE802.15.4に準拠した送受信機で使用するための周波数シンセサイザに関する。
無線周波数(RF)送信機など既知のRF通信装置で利用されている周波数シンセサイザは、フェーズロックループ内で互いに接続された電圧制御発振器と基準発振器を備えている。電圧制御発振器すなわちVCOは、制御入力に供給される電圧によって発振周波数が制御されるように設計された電子発振器である。発振の周波数fVCOは、印加されたDC電圧に依存する。VCOの周波数は、1/N分周器によって分周されて、基準周波数frefに相当する周波数になる。位相検出器PDが、基準周波数の位相と、1/N分周器からの分周されたVCO周波数の位相とを比較する。位相差が生じると、結果として、位相検出器の出力に位相誤差信号が生じる。通常、この誤差信号は、位相の差に等しい持続時間を有する正又は負の電流パルスであり、電流の方向は誤差の方向に依存する。位相誤差の電流への変換は、位相検出器PDの内部で実行される。この変換はチャージポンプを用いて実行されるが、その名の通り、ループフィルタにまで電荷を汲み上げて供給する。このループフィルタは、位相誤差を表す電流をローパスフィルタリングして、平均位相誤差を得て、この位相誤差がVCOの制御入力にフィードバックされる。このループは、負帰還ループである。VCOの周波数がドリフトすると、誤差信号が増大/減少し、VCO周波数を逆方向に駆動して誤差を低減させる。したがって、VCO出力は、位相検出器PDのもう一方の入力において基準周波数にロックされる。
実際の設計態様は、周波数シンセサイザがチャネルからチャネルに切り替わることのできる時間量、最初にスイッチオンするときにロックするまでの時間、及びどの程度の雑音がVCO出力に存在するかに関係する。これら全てが、システムのループフィルタの機能であり、このループフィルタは通常、位相比較器の出力とVCOの入力との間に配置されたローパスフィルタである。通常、位相比較器の出力は、短いエラーパルスの形であるが、VCOの入力は、雑音のない滑らかなDC電圧でなければならない。この信号に雑音が乗ると、必然的に、VCOの周波数変調を引き起こす。フィルタリングを強くすると、変化へのVCOの応答が遅くなり、ドリフトが生じ、応答時間が遅くなるが、フィルタリングを軽くすると、雑音が発生し、高調波による他の問題が生じることになる。したがって、フィルタの設計は、システムの性能にとって重要である。米国特許第6614869号明細書には、PLLベースの周波数シンセサイザが開示されている。VCOの出力は、VCO信号の周波数よりも実質的に低いサンプリング周波数でサンプリングされる。しかし、サンプリングにより、量子化雑音及び位相雑音がループ内に生じ、この雑音が依然としてVCOの入力で見られ、結果として、VCOの出力信号は、その周波数が送受信機で使用するには全体として十分に安定ではなくなる。
米国特許第7279988号明細書には、デジタル周波数ロックループ及びフェーズロックループの周波数シンセサイザが開示されている。第1の状態では、周波数フェーズロックループは、初期の周波数捕捉において、周波数ロックループ(FLL)モードで動作する。周波数フェーズロックループは、FLLモードでロックした後で、通常動作においてフェーズロックループ(PLL)モードに移行する。シンセサイザは、デジタル制御発振器(DCO)、及びDCOの出力周波数で動作する2カウンタを備える。これらの構成部品は、かなり電力を消費する。
サブサンプリングによって電力消費を低減できることが一般に知られているが、量子化雑音が生じる。PLLでサブサンプリングを使用するとき、この量子化雑音が、位相周波数検出器(PFD)を通り、ループフィルタでフィルタリングされ、次いでVCOの制御入力に現れる。VCOが生成する信号は、量子化雑音を含んでいるので、雑音の多い周波数になる。ほとんどの場合、PLLのループフィルタは、帯域外の減衰がオクターブ当たり6dBのロールオフである。安定性基準を満たすために、PLLは限定的なフィルタリングを可能にし、このフィルタリングはループの一部であり、PLLのループフィルタは、ほとんどの場合高い周波数では1次フィルタと考えることができる。ループ帯域幅を狭くすることによって、入力での量子化雑音を低減させることができる。しかし、これにより、送受信機の整定時間が増えることになる。
周波数シンセサイザはまた、周波数ロックループ(FLL)を使用して構築することができる。一般には、例えば帯域内の位相雑音に対して雑音の欠点が存在することを主な理由として、これは行われない。送受信機で使用するためのPLLの特性は、FLLの特性を上回っていると考えられる。周波数シンセサイザの実際の態様は、システムがチャネルからチャネルに切り替わることのできる時間量、最初にスイッチオンするときにロックするまでの時間、及びどの程度の雑音が出力に存在するかに関係する。これら全てが、システムのループフィルタの影響を受けるが、このループフィルタは、周波数比較器の出力とVCOの入力との間に配置されたローパスフィルタである。通常、周波数比較器の出力は、短いエラーパルスの形であるが、VCOの入力は、雑音のない滑らかなDC電圧でなければならない。(この信号に雑音が乗ると、必然的に、VCOの周波数変調を引き起こす。)
フィルタの遮断周波数が低いと、変化へのVCOの応答が遅くなり、VCOの内部で生成される低周波位相雑音を制御しにくくなるが、遮断周波数が高くなると、位相比較器又は周波数比較器から多くの雑音が生じることになる。したがって、フィルタの設計は、システムの性能にとって重要である。
米国特許第6614869号明細書 米国特許第7279988号明細書
本発明の目的は、消費電力、ロック特性、ループ帯域幅、設計最適化の諸特性のうち少なくとも1つに対して、改良された送受信機を提供することである。
本発明によれば、この目的は、請求項1の特徴を有する送受信機によって実現される。本発明を実行する有利な実施形態及びさらなる方式は、従属クレームに記載の手段によって実現することができる。
本発明によれば、送受信機は、送信するための搬送波信号及び/又は受信するためのチャネル周波数を有する信号として使用するための出力信号を生成するように構成された周波数シンセサイザを備えており、この周波数シンセサイザは、サブサンプリングベースの周波数ロックループの周波数シンセサイザである。
本発明は、周波数ロックループにより、制御ループの内部で生成される帯域外の周波数成分をより良好に抑制できるとの認識に基づいている。ループフィルタは、帯域外の減衰がオクターブ当たり12dBのロールオフの2次ループフィルタとすることができるが、ほとんどのPLLのループフィルタは、帯域外の減衰がオクターブ当たり6dBのロールオフである。帯域外周波数をより良好に減衰させると、VCOの出力信号をサブサンプリングすることができるようになるが、サブサンプリングなしのPLLと比較して、同様のループ帯域幅及び同程度の帯域外雑音が実現可能である。サブサンプリングとFLLの組合せを使用することにより、ループ帯域幅を拡大することなく、したがって送受信機のループ帯域幅及び整定時間を低減させることなく、消費電力を著しく低減させることもできる。FLLを使用する場合、閉ループローパス応答を得ることもでき、この応答は、帯域内周波数から帯域外周波数へと移行する際にごくわずかに異なるが、サンプリング回路によって生じる量子化雑音の高周波成分をはるかに良好に抑制する。
本発明の一実施形態によれば、周波数ロックループの周波数シンセサイザは、
−基準周波数信号fref及び可変周波数信号を受信し、周波数の差の出力信号を生成するように構成された周波数検出器ユニットであって、差の出力信号が、基準周波数信号frefに関連する周波数値と、可変周波数信号に関連する周波数値との間の差の関数である、周波数検出器ユニットと、
−周波数の差の出力信号を、周波数の差のアナログ信号(analog frequency difference signal)に変換するように構成されたデジタルアナログ変換器と、
−周波数の差のアナログ出力信号を受信するように構成され、所定の周波数を超えるいかなる信号成分をも減衰させて平滑化された制御信号を提供するように構成されたアナログループフィルタユニットと、
−平滑化された制御信号を受信し、周波数が平滑化された制御信号の関数である出力信号を生成するように構成された電圧制御発振器ユニットと、
−所定のサンプリング周波数fsamplingで出力信号をアンダーサンプリングして、周波数検出器ユニットに入力する可変周波数の信号を得るように構成されたサンプリングユニットであって、可変周波数の信号がPビット(ここで、P<8)のデジタル信号であるサンプリングユニットとを備える。
アナログループフィルタと電圧制御発振器を使用すると、特性が知られていてデジタルループフィルタとDCOよりも高価でなく電力消費の少ない、標準の構成部品を使用することが可能になる。一実施形態では、P=1である。この実施形態では2進サンプリング回路が使用され、この回路により消費電力をさらに下げることができる。
本発明の一実施形態では、基準周波数信号は調整可能な一定のMビット値であり、この一定のMビット値は周波数シンセサイザの出力信号の平均周波数を決定し、周波数検出器ユニットは、
−可変周波数の信号を、その平均値が可変周波数の信号の周波数を表すデジタル信号に変換するように構成された周波数変換ユニットと、
−基準周波数信号frefとデジタル信号を合成して、周波数の差信号を得るように構成された信号合成ユニットとを備える。
別の実施形態では、周波数検出器ユニットはさらに、信号合成ユニットによって生成される周波数の差信号を受信し、所定の周波数を下回る任意の信号成分を増幅して周波数の差の出力信号を得るように構成された低周波利得ユニットを備える。
本発明の一実施形態では、低周波利得ユニットは、
−中間周波数の差信号を受信するための入力と、
−中間周波数の差信号 (intermediate difference signal)に積分器機能を実行し、積分された信号を提供するための積分器ユニットと、
−積分された信号に所定の値を乗算して、乗算された信号を得るように構成された乗算ユニットと、
−中間周波数の差信号と乗算された信号を合成して、周波数の差の出力信号を得るように構成された信号合成ユニットとを備える。
低周波利得ユニットは、FLLのループが、PLLに対応するステップ応答を有することになるという利点を有する。乗算ユニットが実行する増倍率は、低周波利得ユニットのフィルタ特性の遮断周波数、すなわち、低周波利得ユニットによる増幅が単位利得に等しくなるフィルタ応答のポイントを決定する。
本発明の一実施形態では、周波数変換ユニットは、可変周波数信号での各ゼロ交差において固定長のパルスを生成するように構成される。これは、ある周波数の信号を、前記周波数に対応する平均周波数を有する信号に変換するための、非常に効率的な回路である。ループフィルタの出力において、ループフィルタの減衰が帯域外の周波数で改善されると、周波数変換ユニットからのパルス信号は時が経つにつれて平均化される。
本発明の一実施形態では、送受信機は、第1のモードと第2のモードの間で切り替わるよう積分器ユニットに命令する制御信号を生成するように構成された制御ユニットを備え、第1のモードでは、積分器ユニットは差信号を積分するように構成され、第2のモードでは、積分器ユニットは積分を停止するように構成される。
これらの特徴により、送受信機は、整定時間が短いモード、及びPLLの特性に近い特性を有するモードを有することが可能になる。
本発明の一実施形態では、デジタルアナログ変換器は、デルタシグマ変調器である。
本発明によるFFLの低電力特性により、設計者は、IEEE802.15.4に準拠した送受信機又はZigBee装置などの低電力デジタル無線装置において、本発明を使用できるようになる。
この特許出願に記載されている様々な態様は、組み合わせてもよく、またそれぞれ分割特許出願において別々に考えてもよいことが明らかになろう。本発明の他の特徴及び利点は、一例として本発明の好ましい実施形態の様々な特徴を例示する添付図面と一緒になされる、以下の詳細な説明から明らかになろう。
各図面を参照しながら以下の説明に基づいて、本発明の上記その他の態様、特徴、及び利点を以下に説明する。各図面において、同じ参照番号は、同じ部品又は同等の部品を表す。
本発明による送受信機のブロック図である。 本発明によるFLLのブロック図である。 本発明による周波数検出ユニットの一実施形態のブロック図である。 本発明による低周波利得ユニットのブロック図である。 PLL、及び本発明によるFLLの2つのモードのローパス応答を示す図である。 PLL、及び本発明によるFLLの2つのモードのインパルス応答を示す図である。 PLL、及び本発明によるFLLの第2のモードのオープンループ応答を示す図である。 PLL、本発明によるFLLの第1のモードのオープンループ応答、及び第1のモードでの低周波利得ユニットの周波数応答を示す図である。
図1には、本発明による送受信機のブロック図が示してある。送受信機1は、送信用の搬送波信号、並びに/又は、受信用及び制御ユニット9用のチャネル周波数を有する信号として使用するための出力信号3を生成するように構成された、サブサンプリングベースのFLL2を備える。制御ユニット9は、FLL2に入力するための制御信号を生成するように構成される。制御信号は、FLLのモードを設定するためのモード信号、及びFLLを設定するための他の所定のパラメータ、例えば、FLL2の出力3における所望の搬送波周波数に関連した基準周波数信号を表すパラメータfrefとすることもできる。本発明及び以下の説明によれば、用語「サブサンプリングベース」とは、周波数がfoutである周波数シンセサイザの出力信号3を、サンプリング周波数fsamplingでサンプリングユニットを用いてサンプリングして、時間離散信号を得ることを意味する。ここで、fsampling<<foutである。サブサンプリング又はアンダーサンプリングすることにより、周波数foutが−fsampling/2〜+fsampling/2の範囲の周波数にマッピングされる。サブサンプリングすることにより、電力を消費する周波数分割ユニット、又は周波数シンセサイザの出力信号のゼロ交差若しくはサイクルを数えるカウンタは、著しく消費エネルギーの少ないサンプリング回路で置き換えられる。IEEE802.15.4に準拠した送受信機では、foutの周波数は2.4GHz帯の範囲にある。一実施形態では、16MHzのサンプリング周波数を使用する。
図2には、本発明によるFLL2のブロック図が示してある。FLLはフィードバックループを備え、このフィードバックループは、以下の構成部品、すなわち、周波数検出ユニット4、デジタルアナログ変換器5、ループフィルタユニット6、電圧制御発振器ユニット7、及びサンプリングユニット8を有する。周波数検出器ユニット4は、基準周波数信号frefを受信するための第1の入力、及び可変周波数の信号を受信するための第2の入力を備える。周波数検出器ユニット4は、基準周波数信号frefに関連する周波数値と可変周波数信号に関連する周波数値との間の差の関数である周波数の差の出力信号を生成するように構成される。周波数の差の出力信号は、信号frefで示される所望の基準周波数からの、周波数シンセサイザのサブサンプリングされた出力信号の周波数オフセットを示す誤差信号である。デジタルアナログ変換器5は、周波数の差信号を、周波数の差のアナログ信号に変換するように構成される。一実施形態では、デジタルアナログ変換器5は、デジタル領域での信号である周波数の差の出力信号を、周波数の差のアナログ信号に変換するためのデルタシグマ変調器(DSM)を備える。一実施形態では、アナログデジタル変換器は、その入力部で受信したデジタル信号を、その出力部での電流に変換するように構成される。この実施形態では、DSMはチャージポンプを備え、電荷をループフィルタユニット6に汲み上げて供給することができる。
ループフィルタユニット6は、周波数の差のアナログ出力信号を受信して、平滑化された制御信号を提供するように構成される。ループフィルタユニット6は、抵抗器、キャパシタなどの電子構成部品を備えており、所定の周波数を超える任意の信号成分を減衰させるように構成される。このようにして、ループフィルタは、高周波成分を取り除くことによって周波数の差のアナログ信号を「平均化」し、その結果を、電圧制御発振器(VCO)ユニット7の制御入力に供給する。VCOユニット7の制御入力に供給されるループフィルタの遮断周波数よりも高い周波数の信号成分は、VCOユニット7の出力における周波数雑音成分として処理されることになる。本発明によれば、ループフィルタユニット6は、帯域外の減衰がオクターブ当たり12dBのロールオフである2次ループフィルタであることが好ましい。
電圧制御発振器ユニット7は、平滑化された制御信号を受信し、周波数が平滑化された制御信号の関数である出力信号を生成するように構成される。
VCOユニット7の出力信号は、サンプリングユニット8に供給される。サンプリングユニット8は、所定のサンプリング周波数fsamplingで出力信号をアンダーサンプリングして、周波数検出器ユニット4に入力する可変周波数の信号を得るように構成され、この可変周波数の信号はPビットのデジタル信号であり、Pは8よりも小さい正の整数である。以下の説明で、P=1である。前記の場合、サンプリングユニット8は、2進サンプリング回路であり、可変周波数の信号は、周波数が以下の式で計算できる2進信号である。すなわち、fbs=fVCO−fsample×round(fVCO/fsample)であり、ここで、fbsは2進信号の周波数であり、fVCOは出力信号の周波数であり、round(x)は、xをもっとも近い整数値に丸める。
図3には、周波数検出ユニット4の一実施形態のブロック図が示してある。この周波数検出ユニットは、周波数変換ユニット10、信号合成ユニット11、及び低周波利得ユニット12を備える。この周波数変換ユニット10は、可変周波数の信号を、その値が可変周波数の信号の周波数を表すデジタル信号に変換するように構成される。一実施形態では、周波数変換ユニットは、ワンショット回路又は単安定回路であり、普通これらは当業者に知られている。変換ユニットにより、各サンプルからの、周波数検出ユニット4の入力に供給される1ビットの信号の各エッジにより、結果として、周波数変換ユニット10の出力信号において単一サンプリング期間が固定長の正のパルスが生じる。周波数変換ユニット10の出力信号の平均値は、可変周波数信号の平均周波数に依存する。周波数変換ユニット10の出力は、VCO出力3をダウンサンプリングした周波数を表している。
信号合成ユニット11は、周波数変換ユニット10の出力信号とパラメータfrefを合成するように構成される。パラメータfrefは、この実装形態では、VCO7の出力における所望の周波数に関連する一定値である。VCO7の出力における各周波数は、関連する値を有する。基準周波数信号frefは、調整可能な一定のMビット値であり、この一定のMビット値が、周波数シンセサイザの出力信号の平均周波数を決定する。したがって、周波数シンセサイザが、例えばIEEE802.15.4の所望の16チャネルの周波数に同調できるように、制御装置は、各チャネル周波数について1つの値をもつ、16値を有するメモリ(図示せず)を備える。図3において、信号合成ユニット11は、一定のパラメータfrefから周波数変換ユニット10のMビットの出力信号を減算して、所望の周波数とVCO7の出力における信号の周波数との間の周波数差をその平均値が示す中間周波数の差信号を得るように構成された、デジタルのMビット減算器である。中間周波数の差信号は、低周波利得ユニット12に供給されるM+1ビットの信号である。
周波数変換ユニット10が負パルスで信号を供給する場合、信号合成ユニット11は、同じ機能性を提供するため、減算器の代わりに加算器とすることもできることが当業者には明らかである。
図4には、本発明による低周波利得ユニット12の一実施形態のブロック図が示してある。低周波利得ユニット12は、中間周波数の差信号を受信し、所定の周波数を下回る任意の信号成分を増幅して、周波数の差の出力信号を得るように構成される。低周波利得ユニット12は、中間周波数の差信号を受信するための入力13(図4には図示せず)と、中間周波数の差信号に積分器機能を実行し、積分された信号を提供するための積分器ユニット15と、積分された信号に所定の値Kを乗算して、乗算された信号を得るように構成された乗算ユニット16と、中間周波数の差信号と乗算された信号とを合成して、周波数の差の出力信号を得るように構成された信号合成ユニット17とを備える。図4では、信号合成ユニット17は加算器であるが、低周波利得ユニット12のその他ユニットの実装形態、すなわちその特性に応じて、この信号合成ユニットは減算器とすることもできる。積分器ユニット15は、最悪の状況においてオーバーフロー/アンダーフローすることなく、したがって、トランケーション、ラップアラウンド又は制限なしに積分機能を実行するのに十分な1ワード幅の内部レジスタ及び回路を有することに留意されたい。乗算ユニット16により、積分機能の利得係数に関して、したがって利得が単位利得よりも高い周波数の帯域幅に関して、低周波利得ユニット12の周波数特性の制御が可能になる。
場合によっては、低周波利得ユニット12は、この低周波利得ユニット12の入力と積分器ユニット15の入力との間に設けられたマルチプレクサユニット14を備える。マルチプレクサユニット14は、低周波利得ユニット12の入力に接続された第1の入力、デジタル値「0」に接続された第2の入力、及び積分器ユニット15の入力に接続された出力を備える。マルチプレクサユニット12はさらに、モード制御信号MODEを受信するための制御入力を備える。モード制御信号MODEは、第1のモードと第2のモードの間で切り替わるよう、マルチプレクサユニット14に命令する。第1のモードでは、マルチプレクサユニット14は、第1の入力をマルチプレクサユニット14の出力に接続し、低周波利得ユニット12の入力で受信した信号を積分器ユニット15に供給する。第2のモードでは、マルチプレクサユニット14は、デジタル値「0」を積分器ユニット15に供給する。第1のモードでは、低周波利得ユニット12の積分機能が能動状態にあり、第2のモードでは、積分機能は停止状態にあり、すなわち積分ユニットの出力信号が一定に保持されている。第1のモードでは、周波数シンセサイザはPLLのループ特性を有し、第2のモードでは、周波数シンセサイザはFLLのループ特性を有する。
第1のモードと第2のモードの間での切替えにより、第1の所望の出力周波数から第2の所望の出力周波数に切り替わるときに、周波数シンセサイザの出力信号の整定時間の改善が可能になる。積分機能を停止することには、停止された積分値が、第2のモードから第1のモードに変化するときに、整定したループ状態での積分値と良好に近似するので、積分の整定時間が改善されることになるという利点がある。
本発明の一実施形態では、制御ユニット9は、低周波利得ユニット12が第2のモードに切り替わった後の所定の時刻において、この低周波利得ユニットを第1のモードに切り替えるように構成される。
図5〜8は、PLLと比較した本発明によるFLLの特性を明らかにするのに使用する。
図5には、PLL、及び本発明によるFLLの2つのモードのローパス応答が示してある。この図では、水平軸に周波数を、垂直軸に振幅をdBで示す。この図は、周波数シンセサイザにおけるループの閉ループローパス応答に対応する3つの曲線を含む。入力信号は、ループフィルタユニットの出力とVCOの入力との間に入力される。PLLで示した曲線は、PLLベースの周波数シンセサイザのローパス周波数応答に対応する。FLL1、FLL2で示した曲線は、低周波利得ユニット12が、それぞれ第1のモードと第2のモードに切り替わる状態での、本発明によるFLLベースの周波数シンセサイザのローパス周波数応答に対応する。積分器なしのFLLを使用する場合、FLLの閉ループローパス応答は、3kHz〜約100kHzの範囲においてPLLの応答とは異なることが分かる。積分機能を加えることにより、ほぼPLLの応答でFLLの応答を得ることができる。
図6には、PLL、及び本発明によるFLLの2つのモードのインパルス応答が示してある。第2のモードFLL2で、すなわち積分機能をオンにすることなく切り替えられたFLLは、PLL及び本発明による第1のモードFLL1でのFLLと比較して、はるかに速く20μsで整定することが分かる。第1のモードと第2のモードの間のFLLの整定挙動の差を使用して、出力周波数を変更するときに周波数シンセサイザの整定時間を改善する。周波数シンセサイザは、周波数を変更しなければならないとき、第2のモード、すなわち積分器停止状態に設定される。次いで、約20μs、すなわち第2のモードでFLLを整定させる時間の後に、このFLLが第1のモードFLL1に変更される。これ以降、このFLLは、PLLのようなループ挙動を有することになる。
図7には、周波数検出器の入力からVCOの入力への、PLL、及び本発明によるFLLの第2のモードFLL2の開ループ応答が示してある。本発明によるFLLにおいて帯域外の減衰が−12dBのロールオフであるループフィルタユニット6は、検出器の入力において高周波成分をはるかに良好に抑制することが明らかに分かる。これにより、周波数シンセサイザの出力信号の品質、すなわち出力信号における周波数雑音又は位相雑音が著しく劣化することなく、サンプリング回路を使用できるようになる。これにより、送信機/受信機での周波数シンセサイザとして、サブサンプリングベースの周波数ロックループの周波数シンセサイザを使用して、送信用のチャネル周波数を有する搬送波信号、及び/又は受信用のチャネル周波数を有する信号として使用するための出力信号を生成することが可能になる。
図8には、VCO入力からPLLのループフィルタの出力への開ループ応答、本発明によるFLLの第1のモードFLL1、及び第1のモードでの低周波利得ユニットLFG1の周波数応答が示してある。第1のモードFLL1でのFLLの低周波及び高周波の両方における利得は、PLLに匹敵する。第2のモードでは、本発明によるFLLは、VCO入力から、低周波において利得の低いループフィルタの出力までの開ループ応答を有する。所与の例では、低周波は20kHz未満の周波数である。FLL1で示す曲線から低周波利得ユニットLFG1の利得を減算することにより、第2のモードでのFLLの曲線を得ることができる。したがって、第2のモード、すなわち積分機能がない状態における本発明によるFLLは、PLLほどには良好にVCOの低周波位相雑音を抑制しない。しかし、VCOの低周波雑音は、周波数シンセサイザの整定時間中には重要ではない。第2のモードから第1のモードに変更することにより、FLLは、PLLの低周波での利得に匹敵する利得を低周波において有することになる。
FLLとサブサンプリングを組み合わせた本発明により、閉ループ応答がPLLと同様であるが、整定時間が改善され、サンプリングプロセスによる量子化雑音の高周波成分の抑制が改善された、サブサンプリングベースのロックループを得ることが可能になる。本発明により、非サブサンプリングのPLLベースの周波数シンセサイザと比較して、消費電力、ロック特性、設計最適化の諸特性のうち少なくとも1つに関して特性が改善された周波数シンセサイザを得ることが可能になる。
本発明を実施するための前述の手段は、さらなる手段とは別々に、又は並行に、又は異なる組合せで、又は適切な場合には追加して実行できることが明らかであり、この場合には、実装形態は送受信機の用途の分野に依存することが望ましい。本発明は、例示した実施形態に限定されない。本発明の理念から逸脱することなく、変更を加えることができる。特許請求の範囲において、括弧内の参照符号は、特許請求の範囲を限定するものと解釈すべきではない。動詞「to comprise(含む)」及びその活用形を使用することで、請求項で述べる要素又はステップ以外の、要素又はステップの存在を排除するものではない。要素に先行する冠詞「a」又は「an」は、複数のこのような要素の存在を排除するものではない。本発明は、いくつかの別個の要素を含むハードウェア、及び適切にプログラムされたコンピュータによって実施してもよい。いくつかの手段を列挙する装置クレームにおいては、これら手段のうちのいくつかを、ハードウェアの全く同一のアイテムによって実施してもよい。ある手段が、相互に異なる従属クレームで説明されている事実だけで、これらの手段の組合せを効果的に使用できないことを示すものではない。

Claims (12)

  1. 送信するための搬送波信号及び/又は受信するためのチャネル周波数を有する信号として使用するための出力信号(3)を生成するように構成された周波数シンセサイザ(2)を備える送受信機(1)であって、前記周波数シンセサイザが、サブサンプリングベースの周波数ロックループの周波数シンセサイザであることを特徴とする、送受信機。
  2. 周波数ロックループの周波数シンセサイザ(2)が、
    基準周波数信号fref及び可変周波数信号を受信し、周波数の差の出力信号を生成するように構成された周波数検出器ユニット(4)であって、前記差の出力信号が、前記基準周波数信号frefに関連する周波数値と、前記可変周波数信号に関連する周波数値との間の差の関数である、周波数検出器ユニットと、
    前記周波数の差の出力信号を、周波数の差のアナログ信号に変換するように構成されたデジタルアナログ変換器(5)と、
    前記周波数の差のアナログ出力信号を受信するように構成され、所定の周波数を超えるいかなる信号成分をも減衰させて平滑化された制御信号を提供するように構成されたループフィルタユニット(6)と、
    前記平滑化された制御信号を受信し、周波数が前記平滑化された制御信号の関数である出力信号を生成するように構成された電圧制御発振器ユニット(7)と、
    所定のサンプリング周波数fsamplingで前記出力信号をアンダーサンプリングして、前記周波数検出器ユニット(4)に入力する前記可変周波数の信号を得るように構成されるサンプリングユニット(8)であって、前記可変周波数の信号がPビットのデジタル信号であり、Pが8よりも小さい正の整数であるサンプリングユニットと
    を備えることを特徴とする、請求項1に記載の送受信機。
  3. P=1である、請求項2に記載の送受信機。
  4. 基準周波数信号frefが調整可能な一定のMビット値であり、前記一定のMビット値が周波数シンセサイザの出力信号の平均周波数を決定し、周波数検出器ユニット(4)が、
    可変周波数の信号を、その値が前記可変周波数の信号の周波数を表すデジタル信号に変換するように構成された周波数変換ユニット(10)と、
    前記基準周波数信号frefと前記デジタル信号を合成して、周波数の差信号を得るように構成された信号合成ユニット(11)と
    を備える、請求項2に記載の送受信機。
  5. 基準周波数信号が調整可能な一定のMビット値であり、前記一定のMビット値が周波数シンセサイザの出力信号の平均周波数を決定し、周波数検出器ユニット(4)が、
    可変周波数の信号を、前記可変周波数の信号の周波数を示す平均周波数を有するデジタル信号に変換するように構成された周波数変換ユニット(10)と、
    前記基準周波数信号frefと前記デジタル信号を合成して、中間周波数の差信号を得るように構成された信号合成ユニット(11)と、
    前記中間周波数の差信号を受信し、所定の周波数を下回る信号成分を増幅して、前記周波数の差の出力信号を得るように構成された低周波利得ユニット(12)と
    を備える、請求項2に記載の送受信機。
  6. 低周波利得ユニット(12)が、
    中間周波数の差信号を受信するための入力(13)と、
    前記中間周波数の差信号に積分器機能を実行し、積分された信号を提供するための積分器ユニット(15)と、
    前記積分された信号に所定の値を乗算して、乗算された信号を得るように構成された乗算ユニット(16)と、
    中間周波数の差信号と前記乗算された信号を合成して、前記周波数の差の出力信号を得るように構成された信号合成ユニット(17)と
    を備えることを特徴とする、請求項5に記載の送受信機。
  7. 送受信機が、第1のモードと第2のモードの間で切り替わるよう低周波利得ユニットに命令するモード制御信号を生成するように構成された制御ユニット(9)をさらに備え、前記第1のモードでは、前記低周波利得ユニットが中間周波数の差信号に積分機能を実行するように構成され、前記第2のモードでは、前記低周波利得ユニットが積分機能を停止するように構成される、請求項6に記載の送受信機。
  8. 制御ユニット(9)は、低周波利得ユニット(12)が第2のモードに切り替わった後の所定の時刻において、前記低周波利得ユニットを第1のモードに切り替えるように構成される、請求項7に記載の送受信機。
  9. 周波数変換ユニット(10)が、可変周波数信号での各ゼロ交差において固定長のパルスを生成するように構成される、請求項4〜8のいずれかに記載の送受信機。
  10. デジタルアナログ変換器が、デルタシグマ変調器である、請求項2に記載の送受信機。
  11. 送受信機が、IEEE802.15.4に準拠した送受信機である、請求項2に記載の送受信機。
  12. 請求項2〜10のいずれかに記載の周波数ロックループシンセサイザの全ての技術的特徴を備える周波数シンセサイザ。
JP2013501206A 2010-03-24 2010-03-24 サブサンプリングされた周波数ロックループを備える送受信機 Expired - Fee Related JP5767692B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/NL2010/050150 WO2011119022A1 (en) 2010-03-24 2010-03-24 Transceiver comprising sub-sampled frequency-locked loop

Publications (2)

Publication Number Publication Date
JP2013523042A true JP2013523042A (ja) 2013-06-13
JP5767692B2 JP5767692B2 (ja) 2015-08-19

Family

ID=43242336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013501206A Expired - Fee Related JP5767692B2 (ja) 2010-03-24 2010-03-24 サブサンプリングされた周波数ロックループを備える送受信機

Country Status (4)

Country Link
US (1) US9166602B2 (ja)
EP (1) EP2550741B1 (ja)
JP (1) JP5767692B2 (ja)
WO (1) WO2011119022A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012091544A1 (en) 2010-12-31 2012-07-05 Greenpeak Technologies B.V. Transceiver with sub - sampling based frequency synthesizer
US9608644B1 (en) * 2016-06-03 2017-03-28 Xilinx, Inc. Phase-locked loop having sub-sampling phase detector
US10411716B2 (en) 2016-06-06 2019-09-10 Richwave Technology Corp. Subsampling motion detector for detecting motion of object under measurement
US10374618B1 (en) 2018-03-29 2019-08-06 Qorvo Us, Inc. Frequency locked loop with multi-bit sampler
US10972109B2 (en) * 2018-09-10 2021-04-06 Apple Inc. Sub sampling phase locked loop (SSPLL) with wide frequency acquisition

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614866B2 (en) * 2000-05-25 2003-09-02 Research In Motion Limited Phase locked-loop using sub-sampling
JP2005536095A (ja) * 2002-08-12 2005-11-24 イーエヌキュー セミコンダクター インコーポレイティド 直接ディジタルチューニングを使用する電圧制御発振器の注入ロックのための方法と装置
US7279988B1 (en) * 2005-03-17 2007-10-09 Rf Micro Devices, Inc. Digital frequency locked loop and phase locked loop frequency synthesizer
JP2009182898A (ja) * 2008-01-31 2009-08-13 Nippon Telegr & Teleph Corp <Ntt> 周波数制御回路およびcdr回路
US7579919B1 (en) * 2007-10-13 2009-08-25 Weixun Cao Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3543172A (en) * 1968-09-19 1970-11-24 Anderson Jacobson Inc Digital frequency discriminator
FR2689342A1 (fr) * 1992-03-31 1993-10-01 Sgs Thomson Microelectronics Boucle à verrouillage de fréquence.
US5995539A (en) * 1993-03-17 1999-11-30 Miller; William J. Method and apparatus for signal transmission and reception
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
NZ524369A (en) * 2003-02-24 2005-05-27 Tait Electronics Ltd Improvements relating to frequency estimation
NZ524537A (en) * 2003-03-04 2005-08-26 Tait Electronics Ltd Improvements relating to frequency and/or phase lock loops
US6894627B2 (en) * 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US7394862B2 (en) * 2004-12-21 2008-07-01 Broadcom Corporation Multi-mode wireless polar transmitter architecture
US7750685B1 (en) * 2005-03-17 2010-07-06 Rf Micro Devices, Inc. Frequency measurement based frequency locked loop synthesizer
US7421251B2 (en) * 2005-03-31 2008-09-02 Silicon Laboratories Inc. Precise frequency generation for low duty cycle transceivers using a single crystal oscillator
US7539476B2 (en) * 2006-03-13 2009-05-26 Kleer Semiconductor Corporation RF-to-baseband receiver architecture
JP2010011449A (ja) * 2008-05-28 2010-01-14 Panasonic Corp 電力増幅部のバイアス制御を行う送信回路
US8274296B2 (en) * 2009-11-11 2012-09-25 Advantest Corporation Test apparatus and electronic device that tests a device under test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6614866B2 (en) * 2000-05-25 2003-09-02 Research In Motion Limited Phase locked-loop using sub-sampling
JP2005536095A (ja) * 2002-08-12 2005-11-24 イーエヌキュー セミコンダクター インコーポレイティド 直接ディジタルチューニングを使用する電圧制御発振器の注入ロックのための方法と装置
US7279988B1 (en) * 2005-03-17 2007-10-09 Rf Micro Devices, Inc. Digital frequency locked loop and phase locked loop frequency synthesizer
US7579919B1 (en) * 2007-10-13 2009-08-25 Weixun Cao Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer
JP2009182898A (ja) * 2008-01-31 2009-08-13 Nippon Telegr & Teleph Corp <Ntt> 周波数制御回路およびcdr回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6014008120; Leendert van den Berg and Duncan G. Elliott: 'An alias-locked loop frequency synthesis architecture' Proceeding of IEEE International Symposium on Circuits and Systems, 2008 , 20080518, pp.1536 - 1539 *

Also Published As

Publication number Publication date
EP2550741B1 (en) 2015-01-14
US9166602B2 (en) 2015-10-20
US20130005276A1 (en) 2013-01-03
WO2011119022A1 (en) 2011-09-29
JP5767692B2 (ja) 2015-08-19
EP2550741A1 (en) 2013-01-30

Similar Documents

Publication Publication Date Title
US7498890B2 (en) Continuous reversible gear shifting mechanism
US7848266B2 (en) Frequency synthesizers for wireless communication systems
Staszewski et al. All-digital PLL with ultra fast settling
US9000815B2 (en) Fractional spur reduction using controlled clock jitter
US9705514B2 (en) Hybrid analog and digital control of oscillator frequency
US9319051B2 (en) Digital PLL with hybrid phase/frequency detector and digital noise cancellation
US20100097150A1 (en) Pll circuit
US20090302951A1 (en) Dithering a digitally-controlled oscillator output in a phase-locked loop
US8154329B2 (en) Device and method for phase compensation
US11418199B1 (en) Phase locked loop with parallel phase detection circuits
JP5767692B2 (ja) サブサンプリングされた周波数ロックループを備える送受信機
US8988122B2 (en) Apparatus and method for performing spread-spectrum clock control
US20140354335A1 (en) Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
US7974333B2 (en) Semiconductor apparatus and radio circuit apparatus using the same
US7642861B2 (en) Locked loop system
US8638141B1 (en) Phase-locked loop
JP2005295536A (ja) 周波数変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置
Zhang et al. Feed-forward compensated high switching speed digital phase-locked loop frequency synthesizer
WO2012091544A1 (en) Transceiver with sub - sampling based frequency synthesizer
Nidhi et al. Open-loop wide-bandwidth phase modulation techniques
van Veldhoven et al. ΣΔ Modulator Flexibility
Aktas et al. Overview of VCO/PLL for Wireless Communication
JP2012178808A (ja) Pll回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140523

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150619

R150 Certificate of patent or registration of utility model

Ref document number: 5767692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees