JP2013523042A - サブサンプリングされた周波数ロックループを備える送受信機 - Google Patents
サブサンプリングされた周波数ロックループを備える送受信機 Download PDFInfo
- Publication number
- JP2013523042A JP2013523042A JP2013501206A JP2013501206A JP2013523042A JP 2013523042 A JP2013523042 A JP 2013523042A JP 2013501206 A JP2013501206 A JP 2013501206A JP 2013501206 A JP2013501206 A JP 2013501206A JP 2013523042 A JP2013523042 A JP 2013523042A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- unit
- transceiver
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 39
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 230000010354 integration Effects 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000003786 synthesis reaction Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 abstract description 25
- 238000013139 quantization Methods 0.000 abstract description 7
- 238000005457 optimization Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 abstract description 2
- 230000001629 suppression Effects 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 101100503047 Arabidopsis thaliana FLXL1 gene Proteins 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 101100503048 Arabidopsis thaliana FLXL2 gene Proteins 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 101000981742 Homo sapiens Protein lifeguard 1 Proteins 0.000 description 2
- 102100024139 Protein lifeguard 1 Human genes 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000021615 conjugation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
−基準周波数信号fref及び可変周波数信号を受信し、周波数の差の出力信号を生成するように構成された周波数検出器ユニットであって、差の出力信号が、基準周波数信号frefに関連する周波数値と、可変周波数信号に関連する周波数値との間の差の関数である、周波数検出器ユニットと、
−周波数の差の出力信号を、周波数の差のアナログ信号(analog frequency difference signal)に変換するように構成されたデジタルアナログ変換器と、
−周波数の差のアナログ出力信号を受信するように構成され、所定の周波数を超えるいかなる信号成分をも減衰させて平滑化された制御信号を提供するように構成されたアナログループフィルタユニットと、
−平滑化された制御信号を受信し、周波数が平滑化された制御信号の関数である出力信号を生成するように構成された電圧制御発振器ユニットと、
−所定のサンプリング周波数fsamplingで出力信号をアンダーサンプリングして、周波数検出器ユニットに入力する可変周波数の信号を得るように構成されたサンプリングユニットであって、可変周波数の信号がPビット(ここで、P<8)のデジタル信号であるサンプリングユニットとを備える。
−可変周波数の信号を、その平均値が可変周波数の信号の周波数を表すデジタル信号に変換するように構成された周波数変換ユニットと、
−基準周波数信号frefとデジタル信号を合成して、周波数の差信号を得るように構成された信号合成ユニットとを備える。
−中間周波数の差信号を受信するための入力と、
−中間周波数の差信号 (intermediate difference signal)に積分器機能を実行し、積分された信号を提供するための積分器ユニットと、
−積分された信号に所定の値を乗算して、乗算された信号を得るように構成された乗算ユニットと、
−中間周波数の差信号と乗算された信号を合成して、周波数の差の出力信号を得るように構成された信号合成ユニットとを備える。
Claims (12)
- 送信するための搬送波信号及び/又は受信するためのチャネル周波数を有する信号として使用するための出力信号(3)を生成するように構成された周波数シンセサイザ(2)を備える送受信機(1)であって、前記周波数シンセサイザが、サブサンプリングベースの周波数ロックループの周波数シンセサイザであることを特徴とする、送受信機。
- 周波数ロックループの周波数シンセサイザ(2)が、
基準周波数信号fref及び可変周波数信号を受信し、周波数の差の出力信号を生成するように構成された周波数検出器ユニット(4)であって、前記差の出力信号が、前記基準周波数信号frefに関連する周波数値と、前記可変周波数信号に関連する周波数値との間の差の関数である、周波数検出器ユニットと、
前記周波数の差の出力信号を、周波数の差のアナログ信号に変換するように構成されたデジタルアナログ変換器(5)と、
前記周波数の差のアナログ出力信号を受信するように構成され、所定の周波数を超えるいかなる信号成分をも減衰させて平滑化された制御信号を提供するように構成されたループフィルタユニット(6)と、
前記平滑化された制御信号を受信し、周波数が前記平滑化された制御信号の関数である出力信号を生成するように構成された電圧制御発振器ユニット(7)と、
所定のサンプリング周波数fsamplingで前記出力信号をアンダーサンプリングして、前記周波数検出器ユニット(4)に入力する前記可変周波数の信号を得るように構成されるサンプリングユニット(8)であって、前記可変周波数の信号がPビットのデジタル信号であり、Pが8よりも小さい正の整数であるサンプリングユニットと
を備えることを特徴とする、請求項1に記載の送受信機。 - P=1である、請求項2に記載の送受信機。
- 基準周波数信号frefが調整可能な一定のMビット値であり、前記一定のMビット値が周波数シンセサイザの出力信号の平均周波数を決定し、周波数検出器ユニット(4)が、
可変周波数の信号を、その値が前記可変周波数の信号の周波数を表すデジタル信号に変換するように構成された周波数変換ユニット(10)と、
前記基準周波数信号frefと前記デジタル信号を合成して、周波数の差信号を得るように構成された信号合成ユニット(11)と
を備える、請求項2に記載の送受信機。 - 基準周波数信号が調整可能な一定のMビット値であり、前記一定のMビット値が周波数シンセサイザの出力信号の平均周波数を決定し、周波数検出器ユニット(4)が、
可変周波数の信号を、前記可変周波数の信号の周波数を示す平均周波数を有するデジタル信号に変換するように構成された周波数変換ユニット(10)と、
前記基準周波数信号frefと前記デジタル信号を合成して、中間周波数の差信号を得るように構成された信号合成ユニット(11)と、
前記中間周波数の差信号を受信し、所定の周波数を下回る信号成分を増幅して、前記周波数の差の出力信号を得るように構成された低周波利得ユニット(12)と
を備える、請求項2に記載の送受信機。 - 低周波利得ユニット(12)が、
中間周波数の差信号を受信するための入力(13)と、
前記中間周波数の差信号に積分器機能を実行し、積分された信号を提供するための積分器ユニット(15)と、
前記積分された信号に所定の値を乗算して、乗算された信号を得るように構成された乗算ユニット(16)と、
中間周波数の差信号と前記乗算された信号を合成して、前記周波数の差の出力信号を得るように構成された信号合成ユニット(17)と
を備えることを特徴とする、請求項5に記載の送受信機。 - 送受信機が、第1のモードと第2のモードの間で切り替わるよう低周波利得ユニットに命令するモード制御信号を生成するように構成された制御ユニット(9)をさらに備え、前記第1のモードでは、前記低周波利得ユニットが中間周波数の差信号に積分機能を実行するように構成され、前記第2のモードでは、前記低周波利得ユニットが積分機能を停止するように構成される、請求項6に記載の送受信機。
- 制御ユニット(9)は、低周波利得ユニット(12)が第2のモードに切り替わった後の所定の時刻において、前記低周波利得ユニットを第1のモードに切り替えるように構成される、請求項7に記載の送受信機。
- 周波数変換ユニット(10)が、可変周波数信号での各ゼロ交差において固定長のパルスを生成するように構成される、請求項4〜8のいずれかに記載の送受信機。
- デジタルアナログ変換器が、デルタシグマ変調器である、請求項2に記載の送受信機。
- 送受信機が、IEEE802.15.4に準拠した送受信機である、請求項2に記載の送受信機。
- 請求項2〜10のいずれかに記載の周波数ロックループシンセサイザの全ての技術的特徴を備える周波数シンセサイザ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/NL2010/050150 WO2011119022A1 (en) | 2010-03-24 | 2010-03-24 | Transceiver comprising sub-sampled frequency-locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013523042A true JP2013523042A (ja) | 2013-06-13 |
JP5767692B2 JP5767692B2 (ja) | 2015-08-19 |
Family
ID=43242336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013501206A Expired - Fee Related JP5767692B2 (ja) | 2010-03-24 | 2010-03-24 | サブサンプリングされた周波数ロックループを備える送受信機 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9166602B2 (ja) |
EP (1) | EP2550741B1 (ja) |
JP (1) | JP5767692B2 (ja) |
WO (1) | WO2011119022A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012091544A1 (en) | 2010-12-31 | 2012-07-05 | Greenpeak Technologies B.V. | Transceiver with sub - sampling based frequency synthesizer |
US9608644B1 (en) * | 2016-06-03 | 2017-03-28 | Xilinx, Inc. | Phase-locked loop having sub-sampling phase detector |
US10411716B2 (en) | 2016-06-06 | 2019-09-10 | Richwave Technology Corp. | Subsampling motion detector for detecting motion of object under measurement |
US10374618B1 (en) | 2018-03-29 | 2019-08-06 | Qorvo Us, Inc. | Frequency locked loop with multi-bit sampler |
US10972109B2 (en) * | 2018-09-10 | 2021-04-06 | Apple Inc. | Sub sampling phase locked loop (SSPLL) with wide frequency acquisition |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614866B2 (en) * | 2000-05-25 | 2003-09-02 | Research In Motion Limited | Phase locked-loop using sub-sampling |
JP2005536095A (ja) * | 2002-08-12 | 2005-11-24 | イーエヌキュー セミコンダクター インコーポレイティド | 直接ディジタルチューニングを使用する電圧制御発振器の注入ロックのための方法と装置 |
US7279988B1 (en) * | 2005-03-17 | 2007-10-09 | Rf Micro Devices, Inc. | Digital frequency locked loop and phase locked loop frequency synthesizer |
JP2009182898A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 周波数制御回路およびcdr回路 |
US7579919B1 (en) * | 2007-10-13 | 2009-08-25 | Weixun Cao | Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3543172A (en) * | 1968-09-19 | 1970-11-24 | Anderson Jacobson Inc | Digital frequency discriminator |
FR2689342A1 (fr) * | 1992-03-31 | 1993-10-01 | Sgs Thomson Microelectronics | Boucle à verrouillage de fréquence. |
US5995539A (en) * | 1993-03-17 | 1999-11-30 | Miller; William J. | Method and apparatus for signal transmission and reception |
US5999561A (en) * | 1997-05-20 | 1999-12-07 | Sanconix, Inc. | Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset |
NZ524369A (en) * | 2003-02-24 | 2005-05-27 | Tait Electronics Ltd | Improvements relating to frequency estimation |
NZ524537A (en) * | 2003-03-04 | 2005-08-26 | Tait Electronics Ltd | Improvements relating to frequency and/or phase lock loops |
US6894627B2 (en) * | 2003-09-17 | 2005-05-17 | Texas Instruments Incorporated | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially |
US7394862B2 (en) * | 2004-12-21 | 2008-07-01 | Broadcom Corporation | Multi-mode wireless polar transmitter architecture |
US7750685B1 (en) * | 2005-03-17 | 2010-07-06 | Rf Micro Devices, Inc. | Frequency measurement based frequency locked loop synthesizer |
US7421251B2 (en) * | 2005-03-31 | 2008-09-02 | Silicon Laboratories Inc. | Precise frequency generation for low duty cycle transceivers using a single crystal oscillator |
US7539476B2 (en) * | 2006-03-13 | 2009-05-26 | Kleer Semiconductor Corporation | RF-to-baseband receiver architecture |
JP2010011449A (ja) * | 2008-05-28 | 2010-01-14 | Panasonic Corp | 電力増幅部のバイアス制御を行う送信回路 |
US8274296B2 (en) * | 2009-11-11 | 2012-09-25 | Advantest Corporation | Test apparatus and electronic device that tests a device under test |
-
2010
- 2010-03-24 EP EP10712587.4A patent/EP2550741B1/en not_active Not-in-force
- 2010-03-24 JP JP2013501206A patent/JP5767692B2/ja not_active Expired - Fee Related
- 2010-03-24 US US13/636,350 patent/US9166602B2/en active Active
- 2010-03-24 WO PCT/NL2010/050150 patent/WO2011119022A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6614866B2 (en) * | 2000-05-25 | 2003-09-02 | Research In Motion Limited | Phase locked-loop using sub-sampling |
JP2005536095A (ja) * | 2002-08-12 | 2005-11-24 | イーエヌキュー セミコンダクター インコーポレイティド | 直接ディジタルチューニングを使用する電圧制御発振器の注入ロックのための方法と装置 |
US7279988B1 (en) * | 2005-03-17 | 2007-10-09 | Rf Micro Devices, Inc. | Digital frequency locked loop and phase locked loop frequency synthesizer |
US7579919B1 (en) * | 2007-10-13 | 2009-08-25 | Weixun Cao | Method and apparatus for compensating temperature changes in an oscillator-based frequency synthesizer |
JP2009182898A (ja) * | 2008-01-31 | 2009-08-13 | Nippon Telegr & Teleph Corp <Ntt> | 周波数制御回路およびcdr回路 |
Non-Patent Citations (1)
Title |
---|
JPN6014008120; Leendert van den Berg and Duncan G. Elliott: 'An alias-locked loop frequency synthesis architecture' Proceeding of IEEE International Symposium on Circuits and Systems, 2008 , 20080518, pp.1536 - 1539 * |
Also Published As
Publication number | Publication date |
---|---|
EP2550741B1 (en) | 2015-01-14 |
US9166602B2 (en) | 2015-10-20 |
US20130005276A1 (en) | 2013-01-03 |
WO2011119022A1 (en) | 2011-09-29 |
JP5767692B2 (ja) | 2015-08-19 |
EP2550741A1 (en) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7498890B2 (en) | Continuous reversible gear shifting mechanism | |
US7848266B2 (en) | Frequency synthesizers for wireless communication systems | |
Staszewski et al. | All-digital PLL with ultra fast settling | |
US9000815B2 (en) | Fractional spur reduction using controlled clock jitter | |
US9705514B2 (en) | Hybrid analog and digital control of oscillator frequency | |
US9319051B2 (en) | Digital PLL with hybrid phase/frequency detector and digital noise cancellation | |
US20100097150A1 (en) | Pll circuit | |
US20090302951A1 (en) | Dithering a digitally-controlled oscillator output in a phase-locked loop | |
US8154329B2 (en) | Device and method for phase compensation | |
US11418199B1 (en) | Phase locked loop with parallel phase detection circuits | |
JP5767692B2 (ja) | サブサンプリングされた周波数ロックループを備える送受信機 | |
US8988122B2 (en) | Apparatus and method for performing spread-spectrum clock control | |
US20140354335A1 (en) | Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector | |
US7974333B2 (en) | Semiconductor apparatus and radio circuit apparatus using the same | |
US7642861B2 (en) | Locked loop system | |
US8638141B1 (en) | Phase-locked loop | |
JP2005295536A (ja) | 周波数変調装置、ポーラ変調送信装置、無線送信装置及び無線通信装置 | |
Zhang et al. | Feed-forward compensated high switching speed digital phase-locked loop frequency synthesizer | |
WO2012091544A1 (en) | Transceiver with sub - sampling based frequency synthesizer | |
Nidhi et al. | Open-loop wide-bandwidth phase modulation techniques | |
van Veldhoven et al. | ΣΔ Modulator Flexibility | |
Aktas et al. | Overview of VCO/PLL for Wireless Communication | |
JP2012178808A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140224 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150414 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |