KR19990042427A - 이중모드 변조기 - Google Patents

이중모드 변조기 Download PDF

Info

Publication number
KR19990042427A
KR19990042427A KR1019970063247A KR19970063247A KR19990042427A KR 19990042427 A KR19990042427 A KR 19990042427A KR 1019970063247 A KR1019970063247 A KR 1019970063247A KR 19970063247 A KR19970063247 A KR 19970063247A KR 19990042427 A KR19990042427 A KR 19990042427A
Authority
KR
South Korea
Prior art keywords
frequency
signal
time delay
phase
modulator
Prior art date
Application number
KR1019970063247A
Other languages
English (en)
Inventor
권종기
오창준
김경수
김욱
이종렬
송원철
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970063247A priority Critical patent/KR19990042427A/ko
Priority to US09/124,142 priority patent/US6069537A/en
Publication of KR19990042427A publication Critical patent/KR19990042427A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • H04B1/406—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency with more than one transmission mode, e.g. analog and digital modes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2053—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases
    • H04L27/206—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers
    • H04L27/2067—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states
    • H04L27/2071—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner using more than one carrier, e.g. carriers with different phases using a pair of orthogonal carriers, e.g. quadrature carriers with more than two phase states in which the data are represented by the carrier phase, e.g. systems with differential coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission

Abstract

본 발명은 이중모드 변조기에 관한 것으로, 특히 디지털 변조와 아날로그 변조를 동시에 구현할 수 있는 휴대전화기용 이중모드 변조기에 관한 것이다. 본 발명의 목적은 아날로그 변조와 디지털 변조를 동시에 구현하고, 집적회로에 집적화하기 쉬운 소자로 구성되며, 시간지연회로를 사용하여 낮은 위상잡음 및 빠른 록킹시간을 얻을 수 있는 휴대전화기용 이중모드 변조기를 제공하는 데에 있다. 본 발명에 따른 이중모드 변조기는 외부의 기준클럭 신호로부터 특정 주파수를 합성하는 주파수 합성기와, 상기 주파수 합성기의 출력 신호를 직교 변조하는 디지털 변조기와, 상기 주파수 합성기의 출력신호를 주파수 변조하는 아날로그 변조기로 구성된다.

Description

이중모드 변조기
본 발명은 이중모드 변조기에 관한 것으로, 특히 디지털 변조와 아날로그 변조를 동시에 구현할 수 있는 휴대전화기용 이중모드 변조기에 관한 것이다.
최근, 휴대전화기가 기존의 주파수변조(Frequency Modulation: FM)방식을 사용하는 아날로그 전화기에서 디지털변조방식을 사용하는 디지털 전화기로 발전하고 있다.
그러나, 현재는 기존의 아날로그 주파수 변조 방식에 의존하는 AMPS(Advanced Mobile Phone Service)방식의 휴대 전화기의 사용자도 많이 존재하고, 지역에 따라서는 아날로그 방식만을 지원하는 곳도 있기 때문에, 기존의 아날로그 방식과 디지털 방식을 모두 지원하는 전화기가 일반적으로 널리 사용된다.
EIA/TIA(Electronic Industry Association/Telecommunications Industry Association) Interlim IS-95에서 규정된 바와 같이, 휴대전화기의 이중모드방식은 협대역 주파수변조방식을 사용하는 아날로그방식과 QPSK(Quadrature Phase Shift Keying)방식을 사용하는 디지털방식을 동시에 지원한다. 여기서, 아날로그 방식은 30 KHz의 대역폭을 갖은 주파수에 주파수변조방식으로 변조된 사용자의 음성 및 데이터 신호를 송신하는 방식이고, 디지털 방식은 아날로그신호를 디지털 정보로 변환한 후 별도의 신호처리과정을 거쳐서 송/수신할 수 있도록 하는 방식이다.
종래의 주파수변조방식으로 널리 사용되는 방식은 전압제어발진기(Voltage Controlled Oscillator: VCO)로 구성된 PLL(Phase Locked Loop)을 사용하는 것으로, 도 1은 종래의 주파수변조방식을 나타내는 도면이다.
도 1에 도시한 바와 같이, 주파수 디바이더(Frequency Divider: FD)(111), 위상 주파수 검출기(Phase Frequency Detector: PFD)(112), 챠지펌프(Charge Pump: CP)(113), 루프필터(Loop Filter: LF)(114) 및 전압제어발진기(115)로 구성된 PLL(100)은 전압제어발진기(115)의 입력단을 별도의 변조입력으로 연결하여 신호 입력전압에 따라 주파수 편이를 발생하는 장치이다.
주파수 디바이더(111)는 주파수를 M(M은 소정의 상수)으로 나눈 주파수 디바이더(111a)와 주파수를 N(N은 소정의 상수)으로 나눈 주파수 디바이더(111b)로 구성된다. 위상 주파수 검출기(112)는 주파수 디바이더(111)로부터 받은 두 개의 입력신호의 위상차를 검출한다. 챠지펌프(113)는 상기 위상 주파수 검출기(112)의 결과인 위상차이만큼의 전하를 루프필터(114)에 전달한다. 루프필터(114)는 위상차이에 해당하는 에러신호를 사용하여 전압제어발진기(115)를 제어하는 신호에 대한 주파수 응답특성을 결정한다. 이 루프필터(114)는 전체 주파수 합성기의 주파수특성을 결정하는 중요한 역할을 수행한다. 전압제어발진기(115)는 인가전압의 변화와 동시에 발진주파수가 변화하는 발진기이다.
이 경우, 전체 전압제어발진기(115)의 특성은 PLL(100)의 폐쇄루프이득(Closed Loop Gain)에 의하여 크게 결정된다. 즉, 폐쇄루프이득이 1보다 큰 경우에는 입력된 변조신호에 대하여 PLL자체의 피드백(feedback)에 의해 이 변화가 다시 상쇄되므로 전체적인 입력 변조신호에 대한 출력 주파수의 변화는 작아지게 된다.
이 경우를 간단하게 도 2 및 도 3에 나타내었다.
도 2은 PLL의 전체 루프이득의 주파수에 따른 응답곡선을 나타낸 것으로서 PLL의 주파수 응답을 결정하는 중요한 역할을 한다.
도 3은 변조시의 입력신호에 대한 출력 주파수 편이의 특성을 나타낸다. 도면에서, ω1은 전체 루프이득이 1이 되는 경우의 주파수로, 루프이득이 1 이상인 주파수는 변조되지 않는다.
상기 도 1과 같은 구조를 주파수변조에 사용할 경우, 출력 변조파의 저주파의 차단 주파수는 전체 PLL의 루프 대역폭에 의해서 결정된다.
한편, PLL의 루프 대역폭은 이 주파수 합성기를 구성하는 전체 회로의 특성 즉, VCO이득, PFD이득, 루프필터의 시정수 등의 여러 가지 요인에 의하여 결정된다. 따라서, 입력신호에 대한 저주파의 차단주파수는 각 소자의 값들에 따라 변화하고, 이를 보상하기 위해서는 별도의 조정과정을 거쳐야 한다는 단점이 있기 때문에 회로의 구현상 어려움이 따르게 된다.
또한, 낮은 위상잡음(phase noise)특성과, 빠른 록킹(locking)시간을 얻기 위해서는 루프 대역폭을 증가시키는 것이 좋으나, 이 경우에는 차단 주파수가 높아지기 때문에 원하는 주파수변조를 제대로 구현하는 것은 어렵다.
또, 상술한 아날로그변조방식과 디지털변조방식을 동시에 갖는 휴대전화기를 구현할 때, 디지털방식과 아날로그방식 각각의 회로를 만들어서 이것을 함께 사용하는 것은 전화기의 가격과 크기를 증가시키는 요인이 된다. 따라서, 최소한의 회로로 이러한 두 가지 방식을 동시에 지원하는 회로를 구현하는 것은 매우 중요하다.
일반적으로, 주파수 변조회로는 PLL과 바랙터(varactor)를 사용하여 구현한다. 이 때의 주파수 변조회로는 AMPS 신호의 주파수 특성을 만족하기 위하여 일반적으로 수백 Hz이하의 신호만을 변조하는 형태로 구성된다. 이 경우, PLL의 루프 대역폭은 수 백 Hz이하의 값을 가져야 하고, 주파수 특성도 AMPS 신호의 주파수 특성을 만족하기 위하여 정밀하게 조정되어야 한다. 이러한 특성은 외부의 부품 시정수에 의하여 결정되며, 소자 간의 시정수의 편차 등에 의하여 별도의 조정을 거쳐야만 한다. 또한, 이러한 주파수변조회로는 집적회로 내부에 집적시키기 어려운 부품들로 이루어지기 때문에, 휴대전화기의 가격, 전력소모, 크기 등을 증가시키는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로, 본 발명의 주된 목적은 아날로그 변조와 디지털 변조를 동시에 구현할 수 있는 이중모드 변조기를 제공하는 데에 있다.
본 발명의 다른 목적은 시간지연회로를 사용하여 낮은 위상잡음 및 빠른 록킹시간을 얻을 수 있는 이중모드 변조기를 제공하는 데에 있다.
본 발명의 또 목적은 집적회로에 집적화하기 쉬운 소자로 구성된 저가격, 저전력, 소형의 휴대전화기용 이중모드 변조기를 제공하는 데에 있다.
상기 목적을 달성하는 본 발명의 이중모드 변조기는 외부의 기준클럭 신호로부터 특정 주파수를 합성하는 주파수 합성기와, 상기 주파수 합성기의 출력신호를 직교 변조하는 디지털 변조기와, 상기 주파수 합성기의 출력신호를 주파수 변조하는 아날로그 변조기로 구성된 것을 특징으로 한다.
이때, 상기 디지털 변조기는 상기 주파수 합성기의 출력신호를 받아 동상/직교위상 신호를 생성하는 동상/직교위상 신호 생성부와, 상기 동상/직교위상 신호 발생기의 출력신호와 외부의 동상 입력신호 및 외부의 직교위상 입력신호를 각각 곱해서 그 결과의 값을 더하는 혼합부로 구성된다.
또, 상기 아날로그 변조기는 상기 주파수 합성기의 출력을 입력신호로 하여 시간을 지연시키는 시간지연회로부와, 상기 시간 지연회로의 시간 지연을 제어하는 신호제어부로 구성된다.
또한, 상기 시간지연회로는 직렬로 접속된 한 개 또는 그 이상의 시간지연회로를 구비한다.
도 1은 종래의 주파수 변조방식을 나타낸 도면,
도 2은 PLL 루프이득의 주파수에 따른 응답곡선을 나타낸 도면,
도 3는 변조시의 입력신호에 대한 출력 주파수 편이의 특성을 나타낸 도면,
도 4는 본 발명의 일 실시예에 따른 이중모드 변조기,
도 5는 간단한 형태의 시간지연회로,
도 6은 여러 개의 시간 지연회로를 직렬 연결한 회로도,
도 7은 주파수변조의 원리를 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : 주파수 합성기11a,11b,111a,111b : 주파수 디바이더
12,112 : 위상 주파수 검출기13,113 : 챠지펌프
14,114 : 루프필터15,115 : 전압제어발진기
20 : 디지털 변조기21 : I/Q 신호 발생기
22 : 혼합기30 : 아날로그 변조기
31 : 시간지연회로32 : 신호제어부
40 : p채널 트랜지스터41a,41b : n채널 트랜지스터
n1 : 시간지연회로의 클럭 입력신호
n2 : 시간지연된 클럭 출력신호
c1 : 시간지연의 제어신호
이하 첨부도면을 참조하면서 본 발명에 따른 바람직한 실시예를 설명한다.
도 4는 본 발명의 이중모드 변조기의 기본 회로도이다.
도 4에 도시한 바와 같이, 이중모드 변조기는 주파수 합성기(10), 디지털 변조기(20) 및 아날로그 변조기(30)로 구성된다.
주파수 합성기(10)는 주파수 디바이더(11), 위상 주파수 검출기(12), 챠지펌프(13), 루프필터(14) 및 전압제어발진기(15)로 구성되고, 외부의 기준클럭신호로부터 특정 주파수를 합성한다. 주파수 합성기(10)에서 생성된 신호는 fSYNTH의 주파수를 갖는다.
주파수 디바이더(11)는 주파수를 M(M은 소정의 상수)으로 나눈 주파수 디바이더(11a)와 주파수를 N(N은 소정의 상수)으로 나눈 주파수 디바이더(11b)로 구성된다. 위상 주파수 검출기(12)는 주파수 디바이더(11)로부터 받은 두 개의 입력신호의 위상차를 검출한다. 챠지펌프(13)는 위상 주파수 검출기(12)의 결과인 위상차이만큼의 전하를 루프필터(14)에 전달한다. 루프필터(14)는 위상차에 해당하는 에러신호를 사용하여 전압제어발진기(15)를 제어하는 신호에 대한 주파수 응답특성을 결정한다. 이 전압제어발진기(15)는 전체 주파수 합성기(10)의 주파수 특성을 결정하는 중요한 역할을 수행한다. 전압제어발진기(15)는 인가전압의 변화와 동시에 발진주파수가 변화하는 발진기이다. CLKREF는 기준클럭 입력회로로서, 이 클럭을 기준으로 최종 주파수가 합성된다.
디지털 변조기(20)는 I/Q(inphase/quadrature phase) 신호 발생기(21)와 혼합기로 구성된다. 여기서, I/Q 신호 발생기(21)는 동상과 직교위상 신호를 발생시키는 회로이고, 혼합기(22)는 I/Q 신호 발생기(21)의 동상신호와 외부의 동상 입력신호를 곱한 값과 I/Q신호 발생기(21)의 직교위상신호와 외부의 직교위상 입력신호를 곱한 값을 더하는 회로이다. 외부의 I/Q 동상 및 직교위상 입력신호는 디지털 변조를 위한 베이스밴드 입력신호로부터 생성된다.
아날로그 변조기(30)는 시간지연회로(31)와 시간지연제어부(32)로 구성된다. 여기서, 시간지연회로(31)는 입력신호에 따른 시간지연특성을 갖기 때문에, 시간지연회로(31)의 지연시간은 시간지연제어부(32)에 입력된 입력신호에 의해서 결정된다. 시간 지연회로(31)는 간단한 회로로 구현할 수 있으며, 저잡음 특성을 위해서는 차동구조의 회로 또는 멀티바이브레이터 등으로 구현할 수 있다. 특히, 집적회로 내부에 쉽게 집적할 수 있는 최적의 소자를 사용한다. 또, 시간지연회로(31)는 입력신호에 따른 시간지연특성을 갖는 소자로 구성하기 때문에 여러 가지 방법으로 구현할 수 있다. VMOD은 입력변조신호로서, 적분기능을 갖는 시간지연제어부(32)에서 적분된다. 입력변조신호에 따른 시간지연제어부(32)는 일반적인 적분회로를 사용할 수 있다. 또, 저항/커패시터와 OP앰프를 사용하여 일반적인 적분회로를 구현할 수 있다. 또한, 시간지연제어부(32)는 IC화에 유리한 스위치 커패시터 필터기법 등을 사용하여 쉽게 구현할 수 있다.
주파수 합성기(10)의 출력신호가 I/Q 신호 발생기(21)에 입력되면, 이중모드 변조기는 디지털 변조를 수행하고, 주파수 합성기(10)의 출력신호가 시간 지연회로(31)로 입력되면, 이중모드 변조기는 아날로그 변조를 수행한다.
도 5는 매우 간단한 형태의 시간지연회로를 나타낸다. 이 시간지연회로는 1개의 p채널 트랜지스터(40)와 2개의 n채널 트랜지스터(41a, 41b)로 이루어져 있다. 이 소자의 시간지연 성분은 n채널 트랜지스터의 게이트의 제어신호 c1에 의해 결정된다. c1은 시간지연회로의 제어신호로서, c1의 전압이 증가할 경우, 지연시간이 줄어들고, 반대로 c1의 전압이 감소하는 경우, 지연시간은 증가한다.
그리고, 한 개의 시간지연소자만으로 원하는 형태의 시간지연값을 얻지 못할 경우에는 도 6에 도시한 바와 같이, 시간지연 소자를 여러개 직렬 연결하여 원하는 형태의 시간지연 성분을 얻을 수 있다.
도 4 및 도 7를 참조하면서, 주파수변조의 원리를 설명한다.
주파수 합성기(10)에서 합성된 신호를 C cos(ωmt)라 하고, 주파수변조의 입력신호를 B cos(ωmt)라 하면, 도 4의 시간지연제어부(32)의 입력신호는 수학식 1과 같이 주어지고, 출력 신호는 수학식 2와 같이 주어진다.
또, 입력신호 C cos(ωmt)를 지연시켜, 수학식 3과 같이 y2(t)를 얻는다.
이 때의 주파수 편이는 수학식 4와 같이 주어진다.
즉, 수학식 4에 나타난 바와 같이, 입력신호에 비례하여 주파수 변조가 발생한다는 것을 알 수 있다.
상술한 바와 같이, 본 발명의 주파수변조회로는 주파수 합성기로부터 합성된 신호에 근거하여 주파수변조를 수행하기 때문에, 주파수 합성기와 주파수변조회로는 서로 독립적으로 동작하게 된다. 이에 따라, 주파수 합성기의 루프 대역폭을 넓힐 수 있다.
상술한 바와 같이, 본 발명에 따르면, 주파수 합성기의 특성과 디지털변조 및 아날로그변조의 특성을 독립적으로 최적화할 수 있어 설계가 간단해짐으로, 전체적으로 최적화된 성능을 얻을 수 있다는 데에 그 효과가 있다.
또, 상기 이중모드 변조기는 집적회로에 집적가능한 소자 및 회로로 구성되어 있어 집적화에 유리하다.
또, 외장의 부품을 집적회로에 집적하게 되면, 사용하는 부품의 개수가 줄어들어 전체 기능회로의 부피가 작아지고, 불필요한 외부 기생성분을 최소화 할 수 있기 때문에 소자의 안정성이 개선된다.
특히, 주파수 합성기의 루프 대역폭을 독립적으로 조절할 수 있게 되어, 최적화된 위상잡음 특성을 갖는 주파수 합성기를 구현할 수 있을 뿐만 아니라, 낮은 시정수를 갖는 소자로도 주파수 합성기를 구현할 수 있기 때문에 대부분의 소자를 집적회로의 내부에 내장할 수 있게 된다.
일반적으로, 주파수 합성기의 루프 대역폭을 넓히면, 공진회로 또는 기타 VCO를 사용하여 저잡음의 신호를 합성할 수 있을 뿐만 아니라, 각 과정에 알맞은 저잡음 주파수 합성기를 사용할 수 있다. 또한, 소자의 시정수가 작은 값을 가질 수 있기 때문에 집적회로에 용이하게 집적할 수 있다.

Claims (5)

  1. 외부의 기준클럭 신호로부터 특정 주파수를 합성하는 주파수 합성기와,
    상기 주파수 합성기의 출력 신호를 직교 변조하는 디지털 변조기와,
    상기 주파수 합성기의 출력신호를 주파수 변조하는 아날로그 변조기로 구성된 것을 특징으로 하는 이중모드 변조기.
  2. 제 1 항에 있어서,
    상기 디지털 변조기는,
    상기 주파수 합성기의 출력신호를 받아 동상/직교위상 신호를 생성하는 동상/직교위상 신호 생성부와,
    상기 동상/직교위상 신호 발생기의 출력신호와 외부의 동상 입력신호 및 외부의 직교위상 입력신호를 각각 곱해서 그 결과의 값을 더하는 혼합부로 구성된 것을 특징으로 하는 이중모드 변조기.
  3. 제 1 항에 있어서,
    상기 아날로그 변조기는,
    상기 주파수 합성기의 출력을 입력신호로 하여 시간을 지연시키는 시간지연회로부와,
    상기 시간지연회로의 시간지연을 제어하는 시간지연제어부로 구성된 것을 특징으로 하는 이중모드 변조기.
  4. 제 3 항에 있어서,
    상기 시간지연회로는 직렬로 접속된 한 개 또는 그 이상의 시간지연회로를 구비한 것을 특징으로 하는 이중모드 변조기.
  5. 제 3 항에 있어서,
    상기 시간지연제어부가 입력변조신호를 적분하여 이 적분값을 시간지연회로의 제어신호로 사용하는 것을 특징으로 하는 이중모드 변조기.
KR1019970063247A 1997-11-26 1997-11-26 이중모드 변조기 KR19990042427A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970063247A KR19990042427A (ko) 1997-11-26 1997-11-26 이중모드 변조기
US09/124,142 US6069537A (en) 1997-11-26 1998-07-29 Double mode modulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063247A KR19990042427A (ko) 1997-11-26 1997-11-26 이중모드 변조기

Publications (1)

Publication Number Publication Date
KR19990042427A true KR19990042427A (ko) 1999-06-15

Family

ID=19525706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063247A KR19990042427A (ko) 1997-11-26 1997-11-26 이중모드 변조기

Country Status (2)

Country Link
US (1) US6069537A (ko)
KR (1) KR19990042427A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377817B1 (en) * 1999-05-03 2002-04-23 Nokia Mobile Phones Ltd. Asymmetric data transmission for use in a multi-modulation environment
JP3851511B2 (ja) * 2001-03-14 2006-11-29 株式会社ルネサステクノロジ Ｆｍ送信機
FR2839235B1 (fr) * 2002-04-26 2004-08-20 Novatec Procede et dispositif de commutation d'un radiotelephone numerique d'un mode de fonctionnement numerique en un mode analogique
US7853212B2 (en) * 2007-06-21 2010-12-14 Infineon Technologies Ag Multi-mode modulator
US7755443B2 (en) * 2008-02-15 2010-07-13 Panasonic Corporation Delay-based modulation of RF communications signals
CN102163977B (zh) * 2011-03-14 2014-04-02 中国电子科技集团公司第二十四研究所 减小输出信号时域不连续的dds调制系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3931588A (en) * 1974-09-10 1976-01-06 Rca Corporation Voltage controlled oscillator utilizing field effect transistors
EP0390226A1 (en) * 1984-07-31 1990-10-03 Yamaha Corporation Jitter absorption circuit
US5228074A (en) * 1991-04-15 1993-07-13 Sony Corporation Dual mode cellular telephone apparatus
US5392460A (en) * 1993-04-23 1995-02-21 Nokia Mobile Phones Ltd. Dual mode radiotelephone terminal selectively operable for frequency modulated or phase modulated operation
CA2154825A1 (en) * 1994-09-09 1996-03-10 Lars H. Mucke Dual mode radiotelephone modulator

Also Published As

Publication number Publication date
US6069537A (en) 2000-05-30

Similar Documents

Publication Publication Date Title
US6091303A (en) Method and apparatus for reducing oscillator noise by noise-feedforward
JP3200184B2 (ja) 無線装置用のシンセサイザ
TW407403B (en) An phase lock loop circuit and the wireless communication apparatus applied with the circuit
US6833769B2 (en) Voltage controlled capacitive elements having a biasing network
US7643572B2 (en) Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth
US7521974B2 (en) Translational phase locked loop using a quantized interpolated edge timed synthesizer
US5757216A (en) Electronic device using phase synchronous circuit
EP1442523A2 (en) A communication semiconductor integrated circuit device and a wireless communication system
US6963620B2 (en) Communication transmitter using offset phase-locked-loop
US5027429A (en) Frequency modulator utilizing frequency synthesizer
KR19990042427A (ko) 이중모드 변조기
US7005929B2 (en) Loop filter with active capacitor and method for generating a reference
JP4045978B2 (ja) デジタル信号送受信機
US7231196B2 (en) Method and apparatus for fractional-N synthesis
US7205849B2 (en) Phase locked loop including an integrator-free loop filter
EP1915817A2 (en) Dual port modulator
US4095190A (en) Tuning system
JP2003500969A (ja) 遠隔通信ｉｃ用の多周波数低電力発振器
KR970002886B1 (ko) Fm 복조 회로
JPH0969729A (ja) Ｐｌｌ回路を付加したｆｍ変調器
JP4618554B2 (ja) Ｆｓｋ変調装置及びそれを備えた無線通信装置
JP2001148721A (ja) Ｆｓｋ変調器
JPH11168405A (ja) 無線回路とそれを用いた移動無線機
JP3801493B2 (ja) 局部発振器を用いた送受信装置
JPS5845860B2 (ja) 変調回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application