JP2006197570A - 波形生成回路及びスペクトル拡散クロック発生装置 - Google Patents

波形生成回路及びスペクトル拡散クロック発生装置 Download PDF

Info

Publication number
JP2006197570A
JP2006197570A JP2005360980A JP2005360980A JP2006197570A JP 2006197570 A JP2006197570 A JP 2006197570A JP 2005360980 A JP2005360980 A JP 2005360980A JP 2005360980 A JP2005360980 A JP 2005360980A JP 2006197570 A JP2006197570 A JP 2006197570A
Authority
JP
Japan
Prior art keywords
generation circuit
waveform generation
waveform
slope
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005360980A
Other languages
English (en)
Other versions
JP4571905B2 (ja
Inventor
Tamotsu Nagashima
保 長嶋
Koji Tomioka
幸治 富岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP2005360980A priority Critical patent/JP4571905B2/ja
Publication of JP2006197570A publication Critical patent/JP2006197570A/ja
Application granted granted Critical
Publication of JP4571905B2 publication Critical patent/JP4571905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】周波数変調に用いる三角波の形状を簡単な方法で変形することにより、回路コストを殆ど上昇させること無く周波数拡散の効果を向上させた、スペクトル拡散クロック発生装置を提供する。
【解決手段】10は変調波形発生回路であり、その出力信号は(a)に実線で示すような変調波形を有している。この変調波形がVCO(電圧制御発振器)11に入力される。変調波形に応じてVCO11の発振周波数は変調を受け、(b)に示すように、周波数が変動する出力クロックが得られる。この出力クロックの周波数遷移は、(c)の実線で示すような時間的変化を伴う。
【選択図】図2

Description

本発明は、三角波信号に所定の修正を加える波形生成回路、及び、この波形生成回路を用いたスペクトル拡散クロック発生装置に関するものである。
ここで、スペクトル拡散クロック発生装置とは、いわゆるスプレッド・スペクトラム・クロック手法に基づいてクロックの周波数を変動させることにより、電磁輻射を低減させるためのクロック発生装置である。
デジタル回路の分野においては、クロックに起因して発生される電磁輻射を低減するために、クロックの周波数を微小に変動させることが知られている。
また、周波数変調されたクロックを得るためには、三角波をVCO(電圧制御発振器)に入力することが一般に行われている。
図1は、従来から知られている三角波発生回路の一例を示す。この回路における入力信号は矩形波であり、インバータ20によって駆動される相補的スイッチ22及びスイッチ23が交互にオン/オフを繰り返すことによって、電流源21と電流源24からの電流がキャパシタ(CAP)25に交互に供給される。かくして、CAP25の充電あるいは放電が繰り返され、その結果として三角波の出力が得られる。
また、特許文献1には、「マイコンやその他のデジタル回路から発生する不要輻射が、TVチューナに与えることに起因して生じる画面上の妨害を視覚上目立たなくすること。」を目的として、「マイクロコンピュータのクロックパルスを作成する回路であって、一定周波数のパルス信号を発生するパルス発生手段と、前記パルス発生手段で発生するパルス信号をランダムに変調するランダム変調手段とを備え、前記ランダム変調手段は、三角波発生器と、この三角波発生器で得られる三角波を周波数変調する周波数変調器と、この周波数変調器の出力とパルス発生器から得られる信号に基づいて周波数変換する周波数変換器とからなり、前記周波数変換手段の出力をクロックパルスとするようにした構成」が記載されている。
特開平06−242851号公報([要約],図1)
しかしながら、上述の如く三角波で周波数変調をかけようとする際に、変調回路あるいは発振器の入力に対する周波数特性が十分でなかった場合には、三角波の頂点が丸くなってしまい、理想的な周波数拡散がかからないという問題がある。
そして、このような形状の三角波で周波数拡散をかけた場合には、拡散した周波数帯域の両端で他の部分よりも高いレベルのスペクトルが観測されるので、周波数拡散の効果を損なってしまうという問題が生じる。
他方、理想的な形状の三角波を用いて周波数変調をかけることができた場合にも、EMI測定は、ある有限の周波数分解能と測定積分時間に基づいて行われるものであることから、三角波の頂点近辺の周波数では測定する周波数レンジ内に他の部分よりも長い時間存在することとなり、その結果として、他の部分よりも高いレベルのスペクトルが観測されてしまうという不都合が生じてくる(図7(a)参照)。
なお、このような不都合を回避する為に、周波数変調するための波形を特殊な形状に変形して変調をかけるという手法も考案されているが、回路面積及びコストの両面で余分な代償を支払わなければならない。(電磁環境工学情報EMC5月号P22〜P28)
よって本発明の第1の目的は、上述の点に鑑み、VCO(電圧制御発振器)などの周波数変調回路へ入力するのに適した、修正された三角波信号を発生する波形生成回路を提供することにある。
本発明の第2の目的は、周波数変調に用いる三角波の形状を簡単な方法で変形することにより、回路コストを殆ど上昇させること無く周波数拡散の効果を向上させた、スペクトル拡散クロック発生装置を提供することにある。
上記の目的を達成するために、請求項1に係る本発明は、第1の傾斜スロープ部及び第2の傾斜スロープ部から成る三角波信号を発生する三角波発生手段と、前記第1の傾斜スロープ部に対応して、第1のオフセット成分信号を発生し、且つ前記第2の傾斜スロープ部に対応して、前記第1のオフセット成分信号とは異なる第2のオフセット成分信号を発生するオフセット発生手段と、前記三角波発生手段から発生された前記三角波信号と、前記オフセット発生手段から発生された前記オフセット成分信号とを加算する結合手段と、前記結合手段により加算された結果の出力信号を送出する出力手段と、を具備した波形生成回路である。
請求項2に係る本発明は、請求項1に記載の波形生成回路において、前記三角波発生手段は、固定キャパシタと、入力クロック信号に応答して相補的に開閉する一対のスイッチを介して、前記固定キャパシタの充電及び放電を行わせる充放電手段とを備え、前記固定キャパシタの端子間から前記第1の傾斜スロープ部及び前記第2の傾斜スロープ部に相当した電圧を得る。
請求項3に係る本発明は、請求項2に記載の波形生成回路において、前記オフセット発生手段は、前記固定キャパシタへの充電電流及び放電電流を通過することにより、前記第1のオフセット成分信号及び前記第2のオフセット成分信号を端子間電圧として発生する固定抵抗であり、前記結合手段は、前記固定キャパシタと前記固定抵抗を直列に接続する結線であり、前記出力手段は、前記固定キャパシタの2端子のうち前記固定抵抗が接続されていないほうの端子である。
請求項4に係る本発明は、請求項2に記載の波形生成回路において、前記オフセット発生手段は補助キャパシタであり、前記結合手段は、前記入力クロック信号の入力端と前記固定キャパシタの一端との間に前記補助キャパシタを接続する結線であり、前記出力手段は、前記補助キャパシタと前記固定キャパシタの共通接続点である。
請求項5に係る本発明は、請求項1に記載の波形生成回路において、第1のオフセット成分信号と第2のオフセット成分信号とは互いに逆極性であることを特徴とする。
請求項6に係る発明は、所定の周期で動作レベルが変化し、その波形の極大点及び極小点の前後において動作レベルが非対称である非対称波を発生することを特徴とする波形生成回路である。
請求項7に係る発明は、請求項6に記載の波形生成回路において、非対称波は、第1の低レベルから第1の高レベルへ所定の時間で遷移する第1の傾斜スロープ部と、第1の高レベルから瞬時に第2の高レベルへ遷移する第1のレベル変移部と、第2の高レベルから第2の低レベルへ所定の時間で遷移する第2の傾斜スロープ部と、第2の低レベルから瞬時に第1の低レベルへ遷移する第2のレベル変移部と、を備えることを特徴とする。
請求項8に係る発明は、請求項7に記載の波形生成回路において、第1の傾斜スロープ部、第1のレベル変移部、第2の傾斜スロープ部、及び第2のレベル変移部をこの順番で所定の周期で繰り返し発生することを特徴とする。
請求項9に係る発明は、所定の周期で動作レベルが変化し、その波形の極大点及び極小点の前後において動作レベルが非対称である非対称波の波形に関するデータを出力する手段と、波形に関するデータをアナログ信号に変換して、出力信号を送出するDACとを具備したことを特徴とする波形生成回路である。
請求項10に係る発明は、請求項9に記載の波形生成回路でおいて、出力する手段は、マイクロプロセッサー、DSP、ROM、プログラマブルメモリのいずれかであることを特徴とする。
請求項11に係る発明は、請求項1ないし10のいずれかに記載の波形生成回路と、波形生成回路から送出された出力信号を入力し、出力信号に対応した周波数のクロック信号を発生する可変周波数クロック発生回路とを具備したことを特徴とするスペクトル拡散クロック発生装置である。
図2は、本発明の一実施形態に係るスペクトル拡散クロック発生装置、及び、各部の信号波形を示す。本図の10は変調波形発生回路であり、その出力信号は(a)に実線で示すような変調波形を有している。この変調波形がVCO(電圧制御発振器)11に入力される。すなわち、その変調波形に応じてVCO11の発振周波数は変調を受け、(b)に示すように、周波数が変動する出力クロックが得られる。この出力クロックの周波数遷移は、(c)の実線で示すような時間的変化を伴う。
図3は、図2の(a)に実線で示した変調波形を生成する方法の一例を示す。本図の(a)は純粋な三角波であり、(b)はこの三角波の頂点と同じタイミングで変化点を持つオフセット用の矩形波である。そして、図3(a)の三角波と図3(b)の矩形波を加算することにより、図3(c)に示すように、三角波の頂点から次の頂点までを上方向あるいは下方向にシフトした波形が得られる。
図11は、図2の(a)に実線で示した変調波形を生成する方法の別の一例を示す。図11(a)は、図3(a)と同様に純粋な三角波である。図11(b)は、この三角波の頂点と同じタイミングで変化点を持つオフセット用の矩形波であるが、図3(b)では信号レベルは一定で、変化点において極性が反転しているのに対し、図11(b)は、変化点では極性反転せずに信号レベルが変化する矩形波である。よってこれら図11(a)の三角波と図11(b)の矩形波とを加算することにより、図11(c)に示すように、三角波の頂点から次の頂点までを各信号レベルに応じて上方向にシフトした波形が得られる。
図12は、図2の(a)に実線で示した変調波形を生成する方法の別の一例を示す。図12(a)は、図3(a)と同様に純粋な三角波である。図11(b)は、この三角波の頂点と同じタイミングで変化点を持つオフセット用の矩形波であるが、図3(b)に対して極性が逆になっている。すなわち、図12(b)は、図3(b)において正極性である領域で負極性であり、図3(b)において負極性である領域で正極性である。よってこれら図12(a)の三角波と図12(b)の矩形波とを加算することにより、右斜めに上がり、上に段差があり、右斜めに下がり、下に段差がある波形が得られる。
図4は、図2に示した変調波形発生回路10の具体的な回路構成の一例を示す。本回路の入力は、図1に示した従来例と同じく矩形波であり、インバータ40によって駆動される相補的スイッチ42及び43が交互にオン/オフを繰り返すことによって、電流源41と電流源44からの電流が交互にキャパシタ(CAP)45に流入する。その結果、CAP45の充電と放電が繰り返される。この充電と放電が繰り返されるとき、CAP45とグランドの間に接続された抵抗46の端子間にはオフセット電圧が発生する。すなわち、スイッチ42がオンでスイッチ43がオフの間には、(抵抗46の抵抗値)×(電流源41の供給電流値)で発生するオフセット電圧が出力に加算される。他方、スイッチ42がオフでスイッチ43がオンの間には、(抵抗46の抵抗値)×(電流源44の供給電流値)で発生するオフセット電圧が出力から減算される。これらの加算及び減算により、出力の波形として、三角波の頂点から次の頂点までを上方向または下方向にシフトした波形が得られる。
図5は、変調波形発生回路10のその他の具体的な回路構成を示す。この回路も入力は矩形波でありインバータ30によって駆動される相補的スイッチ32及び33が交互にオン/オフを繰り返すことによって、電流源31及び電流源34からの電流がキャパシタ(CAP)35に流入する。その結果、CAP35の充電と放電が繰り返される。さらに加えて、本回路では、入力端子と出力端子の間にキャパシタ(CAP)36が接続されている。従って、入力矩形波がハイレベルを呈している間には、CAP36の静電容量値とCAP35の静電容量値によって定まる電荷が、CAP35に余分に蓄積されることになる。その結果として、入力矩形波がハイレベルを呈している間には、CAP35に生じる上昇スロープ電圧は上方向にシフトされることになる。他方、入力矩形波形がローレベル(零ボルト)を呈している間には、CAP35の電荷がCAP36に流出するので、CAP35に生じる下降スロープ電圧は下方向にシフトされることになる。
図8は、変調波形発生回路10のその他の具体的な回路構成を示す。入力端子は、インバータ30に接続され、インバータ30の出力端は、3つに分岐されている。この分岐のうち2つは、スイッチ32、33に接続され、インバータ30から出力される信号のHiとLoとに応じてスイッチが開閉する。また、電流源31、スイッチ32、スイッチ33、電流源34という順で、これら電流源31、34、スイッチ32、33は直列に接続されており、電流源34はスイッチ33と接続されていない他端がグランドされている。また、スイッチ32とスイッチ33との間には出力端子が接続されている。出力端子とスイッチ32、33との間と、電流源34のグランドされている側との間にCAP35が接続されている。さらに、出力端子とスイッチ32、33との間と、インバータ30とスイッチ32及びスイッチ33との間との間にCAP36が接続されている。
図5に示す変調波形発生回路のCAP36は、入力端子とインバータ30との間と、スイッチ32及びスイッチ33と出力端子との間とに接続されているが、図8に示す変調波形発生回路のCAP36は、インバータ30とスイッチ32及びスイッチ33との間と、スイッチ32及びスイッチ33と出力端子との間とに接続されている。このようにCAP36の接続位置を変えることにより、図5に示すCAP36に対して逆の極性の電圧がCAP36に与えられるため、出力波形の段差の向きも逆にすることができる。
この出力波形の段差の向きは、スイッチ32、33の極性を逆にすることによっても変えることができる。すなわち、インバータ30の出力がHiの時にスイッチを閉じるのか、Loのときにスイッチを閉じるのかを変えることによって出力波形の段差の向きを変えることができる。
図9は、変調波形発生回路10のその他の具体的な回路構成を示す。この変調波形発生回路10は、ROM91と、デジタルアナログコンバータ(DAC)92とを備える。ROM91に、スロープにオフセットを持たせた波形に関するデータを予め格納しておく。ROM91から出力されるデータ列をDAC92に供給し、DAC92がアナログ信号に変換して出力信号を送出することにより、上述の実施形態と同様に各スロープにオフセットを持たせた波形を実現することができる。本実施形態では、ROM91に替えて、プログラマブルメモリ、マイクロプロセッサーまたはDSP(不図示)などの演算装置を用いて所与のデータ列を生成させ、ROM91を用いた場合と同様に各スロープにオフセットを持たせた波形を実現することも可能である。
図10(a)は、VCO11の具体的な回路構成を示す。VOC11は、電流によって速度が可変のインバータ104〜106と、インバータ104〜106に電流を供給する電流源101〜103と、電流源101〜103を制御してインバータ104〜106に供給する電流を電圧に応じて決定するV/I(電圧/電流)変換器100とを備える。入力端から与えられた電圧は、V/I変換器100によって電圧に応じた電流に変換され、その電流が各インバータ104〜106に供給される。図10(b)は、VCO11の一般的な入力電圧と出力周波数との関係を示す。一般にインバータ104〜106に供給される電流が多いほど出力信号の周波数は高くなるため、ここでは入力電圧が高くなると、それに応じて出力周波数も高くなる。但し、V/I変換器100の極性を変えることにより、入力電圧に対して出力周波数が低くなるようにすることもできる。
図6は、従来の変調波発生回路(図1参照)におけるスペクトル拡散と、本発明に係る実施形態(図2〜図5参照)におけるスペクトル拡散の効果を比較説明した図である。ここで、(a)は周波数変調波形としてサイン波あるいは角が丸くなった三角波を使用した場合の、スペクトルを示す。サイン波の上または下の頂点部分では周波数変調が緩やかになるので、拡散したスペクトルの両端が盛り上がった形となる。また、(b)は周波数変調波形として三角波を使用した場合の、スペクトルを示す。周波数変調波形として三角波を使用した場合、周波数変調の時間的な変化は常に一定であるが、EMI測定は有限の周波数解像度で行われることから、三角波の頂点部分ではその周波数解像度の中に他の時間よりも長い時間いることになり、やはり拡散したスペクトルの両端は盛り上がった形となる。このような上記2つの例に対して、本発明に係る実施形態では、(c)に示すように、三角波の頂点から次の頂点までを上方向または下方向にシフトした波形を使用しているので、この波形の頂点部分についてみると、一定の周波数帯域に存在する時間が一定となる。その結果、スペクトルの両端の盛り上がりを低減あるいは平坦化とすることができる。
図7は、図6で示したスペクトルの低減効果あるいは平坦化を、更に詳細に説明した図である。(a)は、従来例の如く変調波形が三角波であって、EMI測定の周波数解像度がΔfであるとした場合の説明図である。この図(a)から明らかなように、三角波の頂点以外の部分でそのΔfの周波数領域を通過する時間をΔtとすると、頂点部分でそのΔfの周波数領域を通過する時間は、折り返しの時間も含めて2Δtである。したがって、この周波数領域では、他の部分よりも高いスペクトルが観測されてしまうことになる。他方、(b)は変調波形として、三角波の頂点から次の頂点までを上方向または下方向にシフトした波形を使った場合、すなわち、本発明の実施形態についての説明図である。この(b)から明らかなように、本実施形態に係る波形においては、頂点部分でもそれ以外の部分でも周波数解像度のΔfの周波数領域を通過する時間は同じであるので、拡散されたスペクトルの両端を平坦とすることができる。
本発明を実施することにより、VCOなどの周波数変調回路へ入力するのに適した、修正された三角波信号を発生する波形生成回路を実現することができる。さらに本発明によれば、周波数変調に用いる三角波の形状を簡単な方法で変形することにより、回路コストを殆ど上昇させること無く周波数拡散の効果を向上させた、スペクトル拡散クロック発生装置を実現することができる。
従来から知られている三角波発生回路の一例を示す回路図である。 本発明を適用したスペクトル拡散クロック発生装置、及び、各部の信号波形を示す図である。 図2(a)に実線で示した変調波形を生成する方法の一例を示す図である。 図2に示した変調波形発生回路10の具体的な回路構成図である。 図2に示した変調波形発生回路10のその他の具体的な回路構成図である。 従来の変調波発生回路(図1)におけるスペクトル拡散と、本発明に係る実施形態(図2〜図5)におけるスペクトル拡散の効果を比較説明した図である。 図6で示したスペクトルの低減効果あるいは平坦化を、更に詳細に説明した図である。 図2に示した変調波形発生回路10のその他の具体的な回路構成図である。 図2に示した変調波形発生回路10のその他の具体的な回路構成図である。 (a)は、VCO11の具体的な回路構成図であり、(b)は、VCO11の一般的な入力電圧と出力周波数との関係を示す図である。 図2(a)に実線で示した変調波形を生成する方法の一例を示す図である。 図2(a)に実線で示した変調波形を生成する方法の一例を示す図である。
符号の説明
10 変調波形発生回路
11 VCO
100 V/I変換器
101〜103 電流源
104〜106 インバータ

Claims (11)

  1. 第1の傾斜スロープ部及び第2の傾斜スロープ部から成る三角波信号を発生する三角波発生手段と、
    前記第1の傾斜スロープ部に対応して、第1のオフセット成分信号を発生し、且つ前記第2の傾斜スロープ部に対応して、前記第1のオフセット成分信号とは異なる第2のオフセット成分信号を発生するオフセット発生手段と、
    前記三角波発生手段から発生された前記三角波信号と、前記オフセット発生手段から発生された前記オフセット成分信号とを加算する結合手段と、
    前記結合手段により加算された結果の出力信号を送出する出力手段と、
    を具備したことを特徴とする波形生成回路。
  2. 請求項1に記載の波形生成回路において、
    前記三角波発生手段は、
    固定キャパシタと、
    入力クロック信号に応答して相補的に開閉する一対のスイッチを介して、前記固定キャパシタの充電及び放電を行わせる充放電手段とを備え、
    前記固定キャパシタの端子間から前記第1の傾斜スロープ部及び前記第2の傾斜スロープ部に相当した電圧を得る、ことを特徴とする波形生成回路。
  3. 請求項2に記載の波形生成回路において、
    前記オフセット発生手段は、前記固定キャパシタへの充電電流及び放電電流を通過することにより、前記第1のオフセット成分信号及び前記第2のオフセット成分信号を端子間電圧として発生する固定抵抗であり、
    前記結合手段は、前記固定キャパシタと前記固定抵抗を直列に接続する結線であり、
    前記出力手段は、前記固定キャパシタの2端子のうち前記固定抵抗が接続されていないほうの端子である、
    ことを特徴とする波形生成回路。
  4. 請求項2に記載の波形生成回路において、
    前記オフセット発生手段は補助キャパシタであり、
    前記結合手段は、前記入力クロック信号の入力端と前記固定キャパシタの一端との間に前記補助キャパシタを接続する結線であり、
    前記出力手段は、前記補助キャパシタと前記固定キャパシタの共通接続点である、
    ことを特徴とする波形生成回路。
  5. 請求項1に記載の波形生成回路において、
    前記第1のオフセット成分信号と前記第2のオフセット成分信号とは互いに逆極性であることを特徴とする波形生成回路。
  6. 所定の周期で動作レベルが変化し、その波形の極大点及び極小点の前後において動作レベルが非対称である非対称波を発生することを特徴とする波形生成回路。
  7. 請求項6に記載の波形生成回路において、
    前記非対称波は、第1の低レベルから第1の高レベルへ所定の時間で遷移する第1の傾斜スロープ部と、前記第1の高レベルから瞬時に第2の高レベルへ遷移する第1のレベル変移部と、前記第2の高レベルから第2の低レベルへ所定の時間で遷移する第2の傾斜スロープ部と、前記第2の低レベルから瞬時に前記第1の低レベルへ遷移する第2のレベル変移部と、を備えることを特徴とする波形生成回路。
  8. 請求項7に記載の波形生成回路において、
    前記第1の傾斜スロープ部、前記第1のレベル変移部、前記第2の傾斜スロープ部、及び前記第2のレベル変移部をこの順番で所定の周期で繰り返し発生することを特徴とする波形生成回路。
  9. 所定の周期で動作レベルが変化し、その波形の極大点及び極小点の前後において動作レベルが非対称である非対称波の波形に関するデータを出力する手段と、
    前記波形に関するデータをアナログ信号に変換して、出力信号を送出するDACと
    を具備したことを特徴とする波形生成回路。
  10. 請求項9に記載の波形生成回路であって、前記出力する手段は、マイクロプロセッサー、DSP、ROM、プログラマブルメモリのいずれかであることを特徴とする波形生成回路。
  11. 請求項1ないし10のいずれかに記載の波形生成回路と、
    前記波形生成回路から送出された前記出力信号を入力し、前記出力信号に対応した周波数のクロック信号を発生する可変周波数クロック発生回路と
    を具備したことを特徴とするスペクトル拡散クロック発生装置。
JP2005360980A 2004-12-15 2005-12-14 波形生成回路及びスペクトル拡散クロック発生装置 Active JP4571905B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005360980A JP4571905B2 (ja) 2004-12-15 2005-12-14 波形生成回路及びスペクトル拡散クロック発生装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004363094 2004-12-15
JP2005360980A JP4571905B2 (ja) 2004-12-15 2005-12-14 波形生成回路及びスペクトル拡散クロック発生装置

Publications (2)

Publication Number Publication Date
JP2006197570A true JP2006197570A (ja) 2006-07-27
JP4571905B2 JP4571905B2 (ja) 2010-10-27

Family

ID=36803221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360980A Active JP4571905B2 (ja) 2004-12-15 2005-12-14 波形生成回路及びスペクトル拡散クロック発生装置

Country Status (1)

Country Link
JP (1) JP4571905B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207603A (ja) * 2008-03-03 2009-09-17 Aloka Co Ltd 超音波診断装置
JP2010109728A (ja) * 2008-10-30 2010-05-13 Fujitsu Ltd 位相補間回路
JP2014175816A (ja) * 2013-03-08 2014-09-22 New Japan Radio Co Ltd パルス生成回路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49372B1 (ja) * 1969-11-29 1974-01-07
JPS5222858A (en) * 1975-08-14 1977-02-21 Mitsubishi Electric Corp Waveform generator circuit
JPH10313235A (ja) * 1997-05-09 1998-11-24 Rohm Co Ltd V/f変換回路
JP2002341959A (ja) * 2001-05-15 2002-11-29 Rohm Co Ltd クロック信号発生方法及び装置
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2004266780A (ja) * 2003-03-04 2004-09-24 Fuji Electric Device Technology Co Ltd パルス幅変調回路
JP2005070960A (ja) * 2003-08-21 2005-03-17 Thine Electronics Inc 半導体集積回路
JP2005236536A (ja) * 2004-02-18 2005-09-02 Nippon Precision Circuits Inc 分散変調型クロック発生回路
JP2006041642A (ja) * 2004-07-22 2006-02-09 National Institute Of Information & Communication Technology クロックノイズを低減する最適変調波形生成装置および方法,その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置,スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体
WO2006016414A1 (ja) * 2004-08-13 2006-02-16 Shearwater Kabushiki Kaisha 信号形成回路、信号形成方法及び電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49372B1 (ja) * 1969-11-29 1974-01-07
JPS5222858A (en) * 1975-08-14 1977-02-21 Mitsubishi Electric Corp Waveform generator circuit
JPH10313235A (ja) * 1997-05-09 1998-11-24 Rohm Co Ltd V/f変換回路
JP2002341959A (ja) * 2001-05-15 2002-11-29 Rohm Co Ltd クロック信号発生方法及び装置
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2004266780A (ja) * 2003-03-04 2004-09-24 Fuji Electric Device Technology Co Ltd パルス幅変調回路
JP2005070960A (ja) * 2003-08-21 2005-03-17 Thine Electronics Inc 半導体集積回路
JP2005236536A (ja) * 2004-02-18 2005-09-02 Nippon Precision Circuits Inc 分散変調型クロック発生回路
JP2006041642A (ja) * 2004-07-22 2006-02-09 National Institute Of Information & Communication Technology クロックノイズを低減する最適変調波形生成装置および方法,その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置,スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体
WO2006016414A1 (ja) * 2004-08-13 2006-02-16 Shearwater Kabushiki Kaisha 信号形成回路、信号形成方法及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009207603A (ja) * 2008-03-03 2009-09-17 Aloka Co Ltd 超音波診断装置
JP2010109728A (ja) * 2008-10-30 2010-05-13 Fujitsu Ltd 位相補間回路
JP2014175816A (ja) * 2013-03-08 2014-09-22 New Japan Radio Co Ltd パルス生成回路

Also Published As

Publication number Publication date
JP4571905B2 (ja) 2010-10-27

Similar Documents

Publication Publication Date Title
US7355461B2 (en) Waveform generating circuit and spread spectrum clock generator
CN101562442B (zh) 抖频电路及低频三角波发生器
JP3031265B2 (ja) 圧電トランスの駆動回路および駆動方法
US7579820B2 (en) PWM/PFM control circuit and switching power supply circuit
US8860483B2 (en) Pulse width modulation signal generation circuit and pulse width modulation signal generation method
JP2009047801A (ja) 液体レンズ駆動方法、液体レンズ駆動回路並びに液体レンズを用いる撮像方法及び撮像装置
US20140036552A1 (en) Semiconductor device provided with switching power supply device with intermittent oscillation control
CN101499787A (zh) 一种具有频率抖动特性的振荡器电路
TW201008094A (en) Switching controller having switching frequency hopping for power converter
CN102611298A (zh) 一种功率因数校正电路
TW201040690A (en) Frequency generator for generating signals with variable frequencies
JP6051910B2 (ja) スイッチング電源回路
JP4571905B2 (ja) 波形生成回路及びスペクトル拡散クロック発生装置
JP3870916B2 (ja) 鋸波発生回路
JP2007208705A (ja) スペクトラム拡散クロック発生回路
CN106817102A (zh) 一种音量调节装置、音量调节方法以及一种电子设备
JP2005323491A (ja) Dc−dcコンバータ
TWI473416B (zh) 可調整馬達轉速的馬達驅動裝置及其驅動方法
JP2002134287A (ja) 放電灯点灯方法及び装置
WO2022252403A1 (zh) 近场通信传送电路、相关芯片及电子装置
US20240268006A1 (en) Led dimming circuit
JP2979934B2 (ja) ディジタル温度補償発振器
KR100960799B1 (ko) 지터링 방식의 발진기
CN201479100U (zh) 一种方波频率半周期调制的锯齿波发生电路
TW201041290A (en) PWM controller with frequency jitter functionality and related method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100806

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130820

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4571905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350