JP2005070960A - 半導体集積回路 - Google Patents

Abstract

【課題】 クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路において、クロック信号のスペクトルをさらに効果的に拡散させることによりＥＭＩを低減する。
【解決手段】 この半導体集積回路は、複数の異なる位相をそれぞれ有する複数のクロック信号の内の１つを変調制御信号に従って選択することにより、周波数変化が変調制御信号に従って制御される変調クロック信号を生成するクロック信号変調部３０と、少なくとも変調クロック信号の変調周期が変化するように、複数種類の変調制御信号を順次生成する変調制御部１０及び２０とを具備する。
【選択図】 図１

Description

本発明は、クロック信号を周波数変調することによって電磁障害（Electromagnetic Interference：ＥＭＩ）を低減する機能を有する半導体集積回路に関する。

近年における電子機器の高速化に伴って、電子機器において用いられるクロック信号の周波数が高くなりつつあり、電子機器から放射される電磁ノイズによるＥＭＩの増加が問題となっている。電子機器から放射される電磁ノイズは他の電子機器に影響を与えるので、このようなＥＭＩを規制するために、様々な規格が設けられている。従って、電子機器に内蔵される電子回路においては、これらの規格を満たすために対策が講じられている。

ＥＭＩを低減する手法として、当初は、クロック信号発生回路等において発生した電磁ノイズを、その近くに配置されたデカップリング・コンデンサやフェライト・ビーズによって減衰させるという手法が取られていた。しかしながら、このような部品においては、吸収できるノイズの周波数が特定の周波数に限られており、クロック信号の周波数において大きな減衰特性を有するとは限らない。また、一旦発生したノイズを減衰させるよりも、ノイズの発生量を抑えるほうが、一般的にノイズ低減効果が大きい。一方、電磁ノイズの発生部をシールドすることも行われているが、ディスプレイ装置やコピー機においてはガラス等の透明パネルが用いられるので、電磁遮蔽が不十分になるおそれがある。そこで、最近では、クロック信号を発生する際に、クロック信号のスペクトルを拡散させることによって電磁ノイズの発生量を抑えるという手法がとられるようになってきている。

関連する技術として、下記の特許文献１には、マイクロプロセッサ又は他のディジタル回路を比較的高い周波数でドライブするクロック信号を生成し、かつ比較的広い帯域幅に対して測定されるＥＭＩ成分のスペクトル振幅を減少することができる拡大スペクトル・クロック生成器が開示されている。

この拡大スペクトル・クロック生成器は、一般的に長方形のクロック・パルスのシリーズを生成するためのクロック・パルス生成器と、クロック・パルス生成器によって生成されるインパルス形状のＥＭＩスペクトル成分の振幅を拡大し且つ平らにするために周波数変調を行う拡大スペクトル変調器とを搭載している。特許文献１の図３には、この周波数変調による周波数偏移と時間との関係が示されているが、ここで、変調信号の周波数は、３０ｋＨｚと一定である。このように、クロック信号を変調信号によって周波数変調することにより、クロック信号のスペクトルを拡散させて、スペクトルのピークを低減させることができる。

しかしながら、電子機器に対する高速化の要求は依然として高まっており、クロック信号の周波数を高くしつつＥＭＩを低減するために、クロック信号のスペクトルをさらに効果的に拡散させることが求められている。
特開平７−２３５８６２号公報 （第１、８頁、図１、図３）

そこで、上記の点に鑑み、本発明は、クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路において、クロック信号のスペクトルをさらに効果的に拡散させることにより、ＥＭＩを低減することを目的とする。

以上の課題を解決するため、本発明の第１の観点に係る半導体集積回路は、クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、複数の異なる位相をそれぞれ有する複数のクロック信号の内の１つを変調制御信号に従って選択することにより、周波数変化が変調制御信号に従って制御される変調クロック信号を生成するクロック信号変調部と、少なくとも変調クロック信号の変調周期が変化するように、複数種類の変調制御信号を順次生成する変調制御部とを具備する。

また、本発明の第２の観点に係る半導体集積回路は、クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、クロック信号を変調制御信号に従って周波数変調することにより、周波数変化が変調制御信号に従って制御される変調クロック信号を生成するクロック信号変調部と、少なくとも変調クロック信号の変調幅と周波数変化を表す変調波形との内の１つが変化するように、複数種類の変調制御信号を順次生成する変調制御部とを具備する。

さらに、本発明の第３の観点に係る半導体集積回路は、クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、２つの信号の位相を比較してそれらの位相差に対応する位相差信号を出力する位相比較器と、位相比較器から出力される位相差信号に基づいて制御される周波数を有する変調クロック信号を発生する電圧制御発振器と、分周比が変調制御信号によって制御され、電圧制御発振器によって発生される変調クロック信号を分周して位相比較器にフィードバックする第１の分周回路と、分周比が変調制御信号によって制御され、入力される基準クロック信号を分周して位相比較器に供給する第２の分周回路とを含むクロック信号変調部と、少なくとも変調クロック信号の変調周期と変調幅と周波数変化を表す変調波形との内の１つが変化するように、複数種類の変調制御信号を順次生成する変調制御部とを具備する。

本発明によれば、クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路において、簡単な回路構成を用いて少なくとも変調クロック信号の変調周期と変調幅と周波数変化を表す変調波形との内の１つを変化させることにより、クロック信号のスペクトルをさらに効果的に拡散させてＥＭＩを低減することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。図１に示すように、このスペクトル拡散回路は、変調波形選択信号ＳＥＬを生成する制御部１０と、変調波形選択信号ＳＥＬに基づいて変調制御信号ＦＳを生成する変調制御信号生成部２０と、変調制御信号ＦＳに従って基準（リファレンス）クロック信号ＲＣＫを周波数変調することにより変調クロック信号ＭＣＫを生成するクロック信号変調部３０とを有している。

制御部１０は、変調制御信号生成部２０から供給されるリクエスト信号ＲＱが活性化する度に、次の変調周期において変調波形を選択するために用いられる変調波形選択信号ＳＥＬを出力する。変調制御信号生成部２０は、変調波形選択信号ＳＥＬに従って設定された条件の下で、クロック信号変調部３０から供給される選択クロック信号ＳＣＫの立ち上がりエッジをカウントし、そのカウント数に基づいてリクエスト信号ＲＱを生成すると共に、そのカウント数と変調波形選択信号ＳＥＬとに基づいて変調制御信号ＦＳを生成する。クロック信号変調部３０は、基準クロック信号ＲＣＫを変調制御信号ＦＳに従って周波数変調することにより、周波数変化が変調制御信号ＦＳに従って制御される多相クロック信号を生成し、多相クロック信号の内の所定の１つを変調クロック信号ＭＣＫとして出力すると共に、多相クロック信号の内から１つのクロック信号を選択して、選択クロック信号ＳＣＫとして変調制御信号生成部２０に供給する。

図２は、図１に示す変調制御信号生成部の構成例を示すブロック図である。図２に示す変調制御信号生成部２０は、アップ／ダウンカウンタ２１と、セレクタ制御回路２２と、ラッチ回路２３とを含んでいる。

アップ／ダウンカウンタ２１は、クロック信号変調部３０から供給される選択クロック信号ＳＣＫの立ち上がりエッジに同期して、カウント値ＣＴＶを１ずつインクリメント又はデクリメントする。その結果、カウント値ＣＴＶは、１→２→３→４→５→６→５→４→３→２→１のように変化する。例えば、カウント値ＣＴＶは、所定の初期値から開始して、変調周期の１／４周期までは減少し、１／４周期から３／４周期までは増加し、３／４周期から１周期までは減少するように設定することができる。

ここで、例えば変調波形選択信号ＳＥＬの第２〜第１ビットを表すＳＥＬ＜２：１＞の値が、リクエスト信号ＲＱが活性化する度に変化して、アップ／ダウンカウンタ２１におけるカウント動作の周期を変化させる。なお、本願においては、最下位ビットのビット番号を「０」として、上位ビットに向かってビット番号をカウントする。また、アップ／ダウンカウンタ２１は、カウント動作の１周期毎に、リクエスト信号ＲＱを活性化させる。

セレクタ制御回路２２は、例えば変調波形選択信号ＳＥＬの第５〜第３ビットを表すＳＥＬ＜５：３＞の値に従って選択された変調波形に対応するデコーダを用いて、アップ／ダウンカウンタ２１のカウント値ＣＴＶをデコードする。これにより、変調制御信号ＦＳが生成される。なお、ラッチ回路２３は、選択クロック信号ＳＣＫの立ち上がりエッジに同期して、ＳＥＬ＜５：３＞をセレクタ制御回路２２に出力している。セレクタ制御回路２２は、ＳＥＬ＜５：３＞の値が変化する毎に、変調波形を切り換える。

図３は、図１に示すクロック信号変調部の構成例を示すブロック図である。図３に示すクロック信号変調部３０は、位相比較器３１と、チャージポンプ３２と、ループフィルタ３３と、多相ＶＣＯ（電圧制御発振器）３４と、セレクタ３５と、分周回路３６とを含んでいる。

位相比較器３１は、基準クロック信号ＲＣＫと分周回路３６から出力される帰還クロック信号ＦＣＫとの位相を比較して、それらの位相差に従って、多相ＶＣＯ３４の発振周波数を上昇させるための第１の位相差信号ＵＰと、多相ＶＣＯ３４の発振周波数を下降させるための第２の位相差信号ＤＯＷＮとを出力する。チャージポンプ３２は、これらの位相差信号ＵＰ及びＤＯＷＮに基づいて制御電流を出力する。制御電流は、ローパス特性を有するループフィルタ３３によって積分されて、多相ＶＣＯ３４を制御するための制御電圧が得られる。

多相ＶＣＯ３４は、制御電圧によって制御される周波数で発振し、等位相間隔を有する多相クロック信号ＣＫ１〜ＣＫＮを出力する。ここでは、多相クロック信号ＣＫ１〜ＣＫＮの内から、クロック信号ＣＫ１が変調クロック信号ＭＣＫとして用いられる。

セレクタ３５は、変調制御信号ＦＳに従って、多相ＶＣＯ３４から出力される多相クロック信号ＣＫ１〜ＣＫＮの内の１つを選択し、選択クロック信号ＳＣＫとして出力する。セレクタ３５において選択されたクロック信号は、分周回路３６を介して位相比較器３１にフィードバックされる。従って、変調制御信号ＦＳによってセレクタ３５を制御することにより、多相ＶＣＯ３４が発生する多相クロック信号の位相及び瞬時周波数を変化させることができる。

分周回路３６は、セレクタ３５から出力される選択クロック信号ＳＣＫを分周する。分周回路３６における分周比を１分周、２分周、３分周・・・と変化させることにより、多相ＶＣＯ３４が発生する多相クロック信号の周波数を、基準クロック信号ＲＣＫに対して１逓倍、２逓倍、３逓倍・・・と変化させることができる。

図４に、図３に示すセレクタにおける多相クロック信号の選択の様子を示す。ここでは、例として、６相クロック信号ＣＫ１〜ＣＫ６を用いる場合について説明する。図４の（ａ）においては、セレクタ３５が、等間隔の位相差を有する６相クロック信号ＣＫ１〜ＣＫ６の内から、現在選択されているクロック信号に対して１つの間隔だけ位相が遅れているクロック信号を順次選択している。これにより、選択クロック信号ＳＣＫの位相を遅らせて、選択クロック信号ＳＣＫの周波数を低くすることができる。

一方、図４の（ｂ）においては、セレクタ３５が、等間隔の位相差を有する６相クロック信号ＣＫ１〜ＣＫ６の内から、現在選択されているクロック信号に対して１つの間隔だけ位相が進んでいるクロック信号を順次選択している。これにより、選択クロック信号ＳＣＫの位相を進めて、選択クロック信号ＳＣＫの周波数を高くすることができる。

次に、本発明の第１の実施形態におけるスペクトル拡散回路の動作について説明する。
図５は、本発明の第１の実施形態におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。図２に示すアップ／ダウンカウンタ２１は、１周期のカウント動作を終えて、図５の（ａ）に示すように、時間軸の最初においてリクエスト信号ＲＱを活性化させる。これに応答して、制御部１０は、図５の（ｂ）及び（ｃ）に示すように、ＳＥＬ＜２：１＞の値を「００」とし、ＳＥＬ＜５：３＞の値を「０００」として初期化を行い、その後、これらの値を変化させる。

ＳＥＬ＜２：１＞の値は、図２に示すアップ／ダウンカウンタ２１におけるカウントアップの上限値及びカウントダウンの下限値を規定している。従って、アップ／ダウンカウンタ２１は、図５の（ｄ）に示すように、カウントアップの上限値及びカウントダウンの下限値を変化させて、カウント動作の周期、即ち、変調周期を変更する。

アップ／ダウンカウンタ２１によるカウント値ＣＴＶは、例えば、２５５から開始して、１／４周期までは増加し、１／４周期から３／４周期までは減少し、３／４周期から１周期までは増加するように設定される。カウント動作の周期、即ち、変調周期は、例えば、ＳＥＬ＜２：１＞の値が「００」のときに５１４クロックの期間、ＳＥＬ＜２：１＞の値が「０１」のときに７６８クロックの期間、ＳＥＬ＜２：１＞の値が「１０」のときに１０２４クロックの期間とし、１周期のカウント動作を終えるとリクエスト信号ＲＱが活性化させる。

図２に示すセレクタ制御回路２２においては、ＳＥＬ＜５：３＞の値に従って、何種類かのデコーダの内から１種類のデコーダが選択される。その結果、選択されたデコーダに対応する変調波形が得られるようになっている。セレクタ制御回路２２は、選択されたデコーダを用いて、アップ／ダウンカウンタ２１のカウント値ＣＴＶをデコードすることにより、変調制御信号ＦＳを生成する。

具体的な例として、変調制御信号ＦＳは３値の信号であり、図３に示すセレクタ３５は、変調制御信号ＦＳの値が「１０」（ＵＰ）であるときには、現在選択されているクロック信号ＣＫｍに対して位相が進んでいるクロック信号ＣＫ（ｍ−１）を選択し、変調制御信号ＦＳの値が「００」（ＳＴＡＹ）であるときには、現在選択されているクロック信号ＣＫｍを選択し、変調制御信号ＦＳの値が「０１」（ＤＯＷＮ）であるときには、現在選択されているクロック信号ＣＫｍに対して位相が遅れているクロック信号ＣＫ（ｍ＋１）を選択する。あるいは、変調制御信号ＦＳの値を多相クロック信号の数と同じだけ設定することにより、セレクタ３５が、変調制御信号ＦＳの値に従って多相クロック信号の内のいずれか１つを選択するようにしても良い。

図５の（ｅ）に示すように、変調制御信号ＦＳにおける「１０」（ＵＰ）、「００」（ＳＴＡＹ）、「０１」（ＤＯＷＮ）の頻度を調節することにより、セレクタ３５におけるクロック信号の選択を制御して、クロック信号変調部３０において周波数変調を行わせることができる。

ＳＥＬ＜２：１＞の値及びＳＥＬ＜５：３＞の値に従って選択された変調波形に基づく変調が１周期を終了すると、図２に示すアップ／ダウンカウンタ２１は、図５の（ａ）に示すように、リクエスト信号ＲＱを再び活性化させる。これに応答して、図１に示す制御部１０は、図５の（ｂ）及び（ｃ）に示すように、ＳＥＬ＜２：１＞を「０１」に変化させ、ＳＥＬ＜５：３＞の値を「００１」に変化させることにより、次の周期における変調波形を決定する。

このような動作を繰り返すことにより、図５の（ｆ）に示すように、変調周期をＴ_ＭＯＤ１、Ｔ_ＭＯＤ２、Ｔ_ＭＯＤ３と変化させて周波数変調された変調クロック信号ＭＣＫを得ることができる。この周波数変調が、基準クロック信号ＲＣＫの周波数ｆ_０を中心として変調幅±Δｆ／２だけ変調を行うものであるとすると、変調クロック信号ＭＣＫの瞬時周波数は、０≦ｔ≦Ｔ_ＭＯＤ１の期間において、次のように表される。
ｆ＝ｆ_０＋（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（０≦ｔ≦Ｔ_ＭＯＤ１／４）
ｆ＝ｆ_０＋Δｆ−（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（Ｔ_ＭＯＤ１／４≦ｔ≦３Ｔ_ＭＯＤ１／４）
ｆ＝ｆ_０−２Δｆ＋（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（３Ｔ_ＭＯＤ１／４≦ｔ≦Ｔ_ＭＯＤ１）
ここで、変調周期がＴ_ＭＯＤ３のときと変調周期がＴ_ＭＯＤ２のときの変調幅の差をｄｆ２とし、変調周期がＴ_ＭＯＤ２のときと変調周期がＴ_ＭＯＤ１のときの変調幅の差をｄｆ１とする。

次に、従来のクロック信号変調方式と本実施形態のクロック信号変調方式とにおけるスペクトル分布の違いについて説明する。
図６の（ａ）に、クロック信号を変調するために三角波を用いた場合の従来のクロック信号変調方式における変調クロック信号の周波数変化を示し、図６の（ｂ）に、変調クロック信号のスペクトル分布を示す。ここでは、周波数ｆ_０においてスペクトル強度Ｐを有する基準クロック信号を、変調周期Ｔ_ＭＯＤ１で変調幅±Δｆ／２だけ変調するものとする。

図６の（ａ）に示すような周波数変調を行うことにより、図６の（ｂ）に示すように、変調クロック信号のスペクトルは、ほぼ（ｆ_０−Δｆ／２）から（ｆ_０＋Δｆ／２）までの範囲（幅Δｆ）に分散し、その範囲において、１／Ｔ_ＭＯＤ１の間隔で周波数成分が現れる。その結果、クロック信号のスペクトル強度Ｐは、Δｆ／（１／Ｔ_ＭＯＤ１）個の周波数成分に分散される。従って、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＴＭは、近似的に次のように表される。
Ｐ_ＴＭ≒Ｐ／｛Δｆ／（１／Ｔ_ＭＯＤ１）｝＝Ｐ／（Δｆ・Ｔ_ＭＯＤ１）

図７の（ａ）に、クロック信号を変調するためにハーシーキッス（Hershey Kiss）波形を用いた場合の従来のクロック信号変調方式における変調クロック信号の周波数変化を示し、図７の（ｂ）に、変調クロック信号のスペクトル分布を示す。図７の（ｂ）に示すスペクトル分布は、図６の（ｂ）に示すスペクトル分布とは若干異なるが、変調クロック信号のスペクトル強度Ｐ_ＨＭは、三角波を用いた場合と同様に、複数の周波数成分に分散される。

図８に、本実施形態のクロック信号変調方式における変調クロック信号のスペクトル分布を示す。本実施形態において、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。また、変調周期がＴ_ＭＯＤ３のときに周波数ｆ_０の基準クロック信号を変調幅±Δｆ／２だけ変調するものとすると、変調周期がＴ_ＭＯＤ２のときに変調幅は（±Δｆ／２）×７６８／１０２４となり、変調周期がＴ_ＭＯＤ１のときに変調幅は（±Δｆ／２）×５１４／１０２４となる。

本実施形態においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で変調幅±Δｆ／２だけ変調することになる。このような周波数変調を行うことにより、図８に示すように、変調クロック信号のスペクトルは、ほぼ（ｆ_０−Δｆ／２）から（ｆ_０＋Δｆ／２）までの範囲（幅Δｆ）に分散し、その範囲において、１／（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）の間隔で周波数成分が現れる。その結果、クロック信号のスペクトル強度Ｐは、Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）個の周波数成分に分散される。フーリエ変換の性質により、分散された複数の周波数成分の強度の和は、変調を行わないときのクロック信号の強度に等しい。ここで、分散された複数の周波数成分の強度が互いにほぼ等しいとすると、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＴＭＭ１は、近似的に次のように表される。
Ｐ_ＴＭＭ１≒Ｐ／｛Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、個々の変調波形の集合として変調波形全体を考慮した全体の変調周期を長くすることにより、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を図８に示すように減少させることができる。

また、周波数６５ＭＨｚのクロック信号に対して、従来のクロック信号変調方式において変調周期Ｔ_ＭＯＤ１を１７．７μｓｅｃとして周波数変調を行った場合と、本実施形態のクロック信号変調方式において２種類の変調周期Ｔ_ＭＯＤ１及びＴ_ＭＯＤ２を組み合わせて全体の変調周期（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２）を３５．４μｓｅｃとして変調を行った場合とを比較する実験を行った。その結果、従来のクロック信号変調方式と比較すると、本実施形態のクロック信号変調方式において、変調クロック信号のスペクトル分布におけるピーク強度が２．６ｄＢ低下した。これは、ＥＭＩが、エネルギーとして約４５％低減したことを示している。

ところで、図６の（ａ）に示すように、１次式で表される変調波形を用いてクロック信号を変調する場合には、図６の（ｂ）に示すように、クロック信号のスペクトル分布の両端ｆ_０±Δｆ／２にピークが現れる。このピークは、変調周波数が±Δｆ／２であるときの周波数成分によるものである。一方、図８に示すように、本実施形態によれば、ピークは、ｆ_０±Δｆ／２、ｆ_０±（Δｆ／２−ｄｆ２）、ｆ_０±（Δｆ／２−ｄｆ１−ｄｆ２）の６ヶ所に現れる。

一方、ＦＣＣ（The Federal Communications Commission）やＣＩＳＰＲ（英語では、International Special Committee on Radio Interference）等のＥＭＩ規格においては、スペクトラムアナライザ等の測定器の帯域幅を１２０ｋＨｚとしてＥＭＩを測定するように規定されていることが多い。従って、１２０ｋＨｚの帯域幅に複数のピークが含まれる場合には、それらの強度が加算されて測定器に表示されることになる。

そこで、ピークとピークとの間を１２０ｋＨｚ以上離すようにすれば、１つの帯域幅において複数のピークが検出されなくなるので、その帯域幅における測定値が安定し、ＥＭＩ規格における限度値をクリアし易くなる。そのために、本実施形態においては、ｄｆ１、ｄｆ２＞１２０ｋＨｚとなるように、変調周期又は変調幅を設定している。

次に、図１に示す変調制御信号生成部の他の構成例について説明する。
図９は、図１に示す変調制御信号生成部の他の構成例を示すブロック図である。図９に示す変調制御信号生成部２０は、デコーダ２４と、カウンタ２５と、比較器２６と、セレクタ制御回路２７と、ラッチ回路２８及び２９とを含んでいる。

デコーダ２４は、変調波形選択信号ＳＥＬの第２〜第１ビットを表すＳＥＬ＜２：１＞の値に従って、変調周期設定値を出力する。なお、ラッチ回路２８は、選択クロック信号ＳＣＫの立ち上がりエッジに同期して、ＳＥＬ＜２：１＞をデコーダ２４に出力している。カウンタ２５は、クロック信号変調部３０から供給される選択クロック信号ＳＣＫの立ち上がりエッジに同期して、カウント値ＣＴＶを１ずつインクリメントさせ、また、比較器２６から出力されるリクエスト信号ＲＱが活性化されると、カウント値ＣＴＶをリセットする。比較器２６は、デコーダ２４から出力される変調周期設定値とカウンタ２５から出力されるカウント値ＣＴＶとを比較して、両者が等しくなるとリクエスト信号ＲＱを活性化する。

セレクタ制御回路２７は、変調波形選択信号ＳＥＬの第５〜第３ビットを表すＳＥＬ＜５：３＞の値に従って選択された変調波形に対応するデコーダを用いて、カウンタ２５のカウント値ＣＴＶをデコードする。これにより、変調制御信号ＦＳが生成される。なお、ラッチ回路２９は、選択クロック信号ＳＣＫの立ち上がりエッジに同期して、ＳＥＬ＜５：３＞をセレクタ制御回路２７に出力している。セレクタ制御回路２７は、ＳＥＬ＜５：３＞の値が変化する毎に、変調波形を切り換える。

図１０は、図９に示す変調制御信号生成部の他の構成例を用いた場合のカウント値の変化を示す図である。カウンタ２５は、選択クロック信号ＳＣＫの立ち上がりエッジに同期してカウント値ＣＴＶを１ずつインクリメントさせる。カウント値ＣＴＶが変調周期設定値と等しくなると、比較器２６がリクエスト信号ＲＱを活性化させ、カウント値ＣＴＶがリセットされる。

本実施形態においては、図５の（ｆ）に示すように、クロック信号を変調するために１次式で表される三角波を用いたが、図２に示すセレクタ制御回路２２においてデコーダを変更して変調制御信号ＦＳを生成することにより、ハーシーキッス波形やその他の波形を用いてクロック信号を変調することができる。以下、本実施形態の様々な変形例について説明する。

図１１は、本実施形態の第１変形例におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。図１１の（ａ）に示すようにリクエスト信号ＲＱが活性化されると、制御部１０は、図１１の（ｂ）及び（ｃ）に示すように、ＳＥＬ＜２：１＞の値を「００」、ＳＥＬ＜５：３＞の値を「１００」として初期化を行い、次の変調周期において、ＳＥＬ＜２：１＞の値を「０１」、ＳＥＬ＜５：３＞の値を「１０１」に変化させ、さらに次の変調周期において、ＳＥＬ＜２：１＞の値を「１０」、ＳＥＬ＜５：３＞の値を「１１０」に変化させる。

図２に示すアップ／ダウンカウンタ２１は、図１１の（ｄ）に示すように、カウントアップの上限値及びカウントダウンの下限値を変化させて、カウント動作の周期、即ち、変調周期を変更する。セレクタ制御回路２２においては、ＳＥＬ＜５：３＞の値に従って、複数種類のデコーダの内から１種類のデコーダが選択され、その結果、選択されたデコーダに対応する変調波形が得られるようになっている。

セレクタ制御回路２２は、選択されたデコーダによって、アップ／ダウンカウンタ２１のカウント値ＣＴＶをデコードすることにより、図１１の（ｅ）に示すような変調制御信号ＦＳを出力する。その結果、図１１の（ｆ）に示すように、ハーシーキッス波形を用いて周波数変調された変調クロック信号ＭＣＫを得ることができる。図１２に、クロック信号を変調するためにハーシーキッス波形を用いた本実施形態の第１変形例における変調クロック信号のスペクトル分布を示す。

図１３の（ａ）に、本実施形態の第２変形例における変調波形を示し、図１３の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第２変形例においては、１次式で表される変調波形と３次式で表される変調波形とを組合せ、さらに、変調周期及び変調幅を変化させている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。ここで、変調周期がＴ_ＭＯＤ３のときに周波数ｆ_０の基準クロック信号を変調幅±Δｆ／２だけ変調するものとし、変調周期がＴ_ＭＯＤ３のときと変調周期がＴ_ＭＯＤ２のときの変調幅の差をｄｆ２とし、変調周期がＴ_ＭＯＤ２のときと変調周期がＴ_ＭＯＤ１のときの変調幅の差をｄｆ１とする。

本実施形態の第２変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で変調幅±Δｆ／２だけ変調することになる。このような周波数変調を行うことにより、図１３の（ｂ）に示すように、変調クロック信号のスペクトルは、ほぼ（ｆ_０−Δｆ／２）から（ｆ_０＋Δｆ／２）までの範囲（幅Δｆ）に分散し、その範囲において、１／｛２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝の間隔で周波数成分が現れる。その結果、クロック信号のスペクトル強度Ｐは、Δｆ・２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）個の周波数成分に分散される。フーリエ変換の性質により、分散された周波数成分の強度の和は、変調を行わないときのクロック信号の強度に等しい。ここで、分散された周波数成分の強度が互いにほぼ等しいとすると、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_{ＴＨＭＭ１}は、近似的に次のように表される。
Ｐ_{ＴＨＭＭ１}≒Ｐ／｛Δｆ・２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図１４の（ａ）に、本実施形態の第３変形例における変調波形を示し、図１４の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第３変形例においては、変調波形として三角波を用い、変調幅を一定として変調周期を変化させている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。

本実施形態の第３変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で変調幅±Δｆ／２だけ変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＴＭＭ２は、近似的に次のように表される。
Ｐ_ＴＭＭ２≒Ｐ／｛Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図１５の（ａ）に、本実施形態の第４変形例における変調波形を示し、図１５の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第４変形例においては、変調波形としてハーシーキッス波形を用い、変調幅を一定として変調周期を変化させている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。

本実施形態の第４変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で変調幅±Δｆ／２だけ変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＨＭＭ２は、近似的に次のように表される。
Ｐ_ＨＭＭ２≒Ｐ／｛Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図１６の（ａ）に、本実施形態の第５変形例における変調波形を示し、図１６の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第５変形例においては、１次式で表される変調波形と３次式で表される変調波形とを組合せ、変調幅を一定として変調周期を変化させている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。

本実施形態の第５変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で変調幅±Δｆ／２だけ変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_{ＴＨＭＭ２}は、近似的に次のように表される。
Ｐ_{ＴＨＭＭ２}≒Ｐ／｛Δｆ・２×（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図１７の（ａ）に、本実施形態の第６変形例における変調波形を示し、図１７の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第６変形例においては、変調波形として三角波を用い、変調周期を一定として変調幅を変化させている。ここで、変調幅は、±（Δｆ−２ｄｆ）／２、±（Δｆ−ｄｆ）／２、±Δｆ／２と変化する。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、３×Ｔ_ＭＯＤ１で表される。

本実施形態の第６変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期３×Ｔ_ＭＯＤ１で変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＴＭＭ３は、近似的に次のように表される。
Ｐ_ＴＭＭ３≒Ｐ／｛Δｆ・３×Ｔ_ＭＯＤ１｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

本実施形態の第６変形例においては、１次式で表される変調波形を用いているので、図１７の（ｂ）に示すように、スペクトル分布の端部（ｆ_０±Δｆ／２）においてピークが現れる。また、スペクトル分布の端部から周波数差ｄｆだけ離れた位置にもピークが現れる。ここで、周波数差ｄｆの値は、前に述べたのと同じ理由により、１２０ｋＨｚよりも大きくすることが望ましい。

図１８の（ａ）に、本実施形態の第７変形例における変調波形を示し、図１８の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第７変形例においては、変調波形としてハーシーキッス波形を用い、変調周期を一定として変調幅を変化させている。ここで、変調幅は、±（Δｆ−２ｄｆ）／２、±（Δｆ−ｄｆ）／２、±Δｆ／２と変化する。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、３×Ｔ_ＭＯＤ１で表される。

本実施形態の第６変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期３×Ｔ_ＭＯＤ１で変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＨＭＭ３は、近似的に次のように表される。
Ｐ_ＨＭＭ３≒Ｐ／｛Δｆ・３×Ｔ_ＭＯＤ１｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図１９の（ａ）に、本実施形態の第８変形例における変調波形を示し、図１９の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第８変形例においては、１次式で表される変調波形と３次式で表される変調波形とを選択的に用い、変調周期を一定として変調幅を変化させている。ここで、変調幅は、±（Δｆ−２ｄｆ）／２、±（Δｆ−ｄｆ）／２、±Δｆ／２と変化する。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、３×Ｔ_ＭＯＤ１で表される。

本実施形態の第８変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期３×Ｔ_ＭＯＤ１で変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_{ＴＨＭＭ３}は、近似的に次のように表される。
Ｐ_{ＴＨＭＭ３}≒Ｐ／｛Δｆ・３×Ｔ_ＭＯＤ１｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図２０の（ａ）に、本実施形態の第９変形例における変調波形を示し、図２０の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第９変形例においては、１次式で表される変調波形と３次式で表される変調波形とを選択的に用い、変調周期及び変調幅を一定としている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、３×Ｔ_ＭＯＤ１で表される。

本実施形態の第９変形例においては、変調を行わないときにスペクトル強度Ｐを有するクロック信号を、変調周期３×Ｔ_ＭＯＤ１で変調することになる。その結果、クロック信号のスペクトル強度Ｐが分散され、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_{ＴＨＭＭ４}は、近似的に次のように表される。
Ｐ_{ＴＨＭＭ４}≒Ｐ／｛Δｆ・３×Ｔ_ＭＯＤ１｝
この式からも明らかなように、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を減少させることができる。

図２１の（ａ）に、本実施形態の第１０変形例における変調波形を示し、図２１の（ｂ）に、変調クロック信号のスペクトル分布を示す。本実施形態の第１０変形例においては、１次式で表される変調波形を用いて、変調周期及び変調幅をランダムに変化させている。この場合には、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は非常に長くなり、スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_{ＴＲＡＮＤ}を大幅に減少させることができる。

次に、本発明の第２の実施形態について説明する。
図２２は、本発明の第２の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。図２２に示すように、このスペクトル拡散回路は、変調波形選択信号ＳＥＬを生成する制御部４０と、変調波形選択信号ＳＥＬに基づいて変調制御信号ＦＳを生成する変調制御信号生成部５０と、変調制御信号ＦＳに従って基準クロック信号ＲＣＫを周波数変調することにより変調クロック信号ＭＣＫを生成するクロック信号変調部６０とを有している。

制御部４０は、変調制御信号生成部５０から供給されるリクエスト信号ＲＱが活性化する度に、次の変調周期において変調波形を選択するために用いられる変調波形選択信号ＳＥＬを出力する。変調制御信号生成部５０は、変調波形選択信号ＳＥＬに従って設定された条件の下で、クロック信号変調部６０から供給される変調クロック信号ＭＣＫの立ち上がりエッジをカウントし、そのカウント数に基づいてリクエスト信号ＲＱを生成すると共に、そのカウント数と変調波形選択信号ＳＥＬとに基づいて変調制御信号ＦＳを生成する。クロック信号変調部６０は、基準クロック信号ＲＣＫを変調制御信号ＦＳに従って周波数変調することにより、変調クロック信号ＭＣＫを生成して変調制御信号生成部５０に供給する。

図２３は、図２２に示す変調制御信号生成部の構成例を示すブロック図である。図２３に示す変調制御信号生成部５０は、アップ／ダウンカウンタ５１と、セレクタ制御回路５２と、ラッチ回路５３とを含んでいる。この変調制御信号生成部５０は、選択クロック信号ＳＣＫの替わりに変調クロック信号ＭＣＫを入力する点を除けば、図２に示す変調制御信号生成部２０と同一である。

図２４は、図２２に示す変調制御信号生成部の他の構成例を示すブロック図である。図２４に示す変調制御信号生成部５０は、デコーダ５４と、カウンタ５５と、比較器５６と、セレクタ制御回路５７と、ラッチ回路５８及び５９とを含んでいる。この変調制御信号生成部５０は、選択クロック信号ＳＣＫの替わりに変調クロック信号ＭＣＫを入力する点を除けば、図９に示す変調制御信号生成部２０と同一である。

図２５は、図２２に示すクロック信号変調部の構成例を示すブロック図である。図２５に示すクロック信号変調部６０は、分周回路６１と、位相比較器６２と、チャージポンプ６３と、ループフィルタ６４と、ＶＣＯ（電圧制御発振器）６５と、分周回路６６とを含んでいる。これらの回路６１〜６６は、ＰＬＬ（phase locked loop）回路を構成している。

分周回路６１は、入力される基準クロック信号ＲＣＫを分周して、分周された基準クロック信号を位相比較器６２に供給する。位相比較器６２は、分周された基準クロック信号と分周回路３６から供給される帰還クロック信号ＦＣＫとの位相を比較して、それらの位相差に従って、ＶＣＯ６４の発振周波数を上昇させるための第１の位相差信号ＵＰと、多相ＶＣＯ３４の発振周波数を下降させるための第２の位相差信号ＤＯＷＮとを出力する。

チャージポンプ６３は、これらの位相差信号ＵＰ及びＤＯＷＮに基づいて制御電流を出力する。制御電流は、ローパス特性を有するループフィルタ６４によって積分されて、ＶＣＯ６５を制御するための制御電圧が得られる。ＶＣＯ６５は、制御電圧によって制御される周波数で発振し、変調クロック信号ＭＣＫを出力する。

変調クロック信号ＭＣＫは、分周回路６６において分周され、分周された変調クロック信号が、帰還クロック信号ＦＣＫとして位相比較器６２にフィードバックされる。ここで、分周回路６１及び６６における分周比は、変調制御信号ＦＳによって動的に変化させることができる。例えば、変調制御信号ＦＳは複数のビットで構成されており、一部のビットが分周回路６１に供給され、他の一部のビットが分周回路６６に供給される。

次に、本発明の第２の実施形態におけるスペクトル拡散回路の動作について説明する。
図２６は、本発明の第２の実施形態におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。図２３に示すアップ／ダウンカウンタ５１は、１周期のカウント動作を終えて、図２６の（ａ）に示すように、時間軸の最初においてリクエスト信号ＲＱを活性化させる。これに応答して、制御部４０は、図２６の（ｂ）及び（ｃ）に示すように、ＳＥＬ＜２：１＞の値を「００」とし、ＳＥＬ＜５：３＞の値を「０００」として初期化を行い、その後、これらの値を変化させる。

ＳＥＬ＜２：１＞の値は、図２３に示すアップ／ダウンカウンタ５１におけるカウントアップの上限値及びカウントダウンの下限値を規定している。従って、アップ／ダウンカウンタ５１は、図２６の（ｄ）に示すように、カウントアップの上限値及びカウントダウンの下限値を変化させて、カウント動作の周期、即ち、変調周期を変更する。

図２３に示すセレクタ制御回路５２において、ＳＥＬ＜５：３＞の値に従って、複数種類のデコーダの内から１種類のデコーダが選択され、選択されたデコーダに対応する変調波形が得られるようになっている。セレクタ制御回路５２は、選択されたデコーダによって、アップ／ダウンカウンタ５１のカウント値ＣＴＶをデコードすることにより、変調制御信号ＦＳを出力する。

本実施形態においては、変調制御信号ＦＳが、図２５に示す分周回路６１及び６６における分周比を制御している。分周回路６１が、周波数ｆ_Ｒを有する基準クロック信号ＲＣＫをＱ分周し、分周回路６６が、周波数ｆ_Ｍを有する変調クロック信号ＭＣＫをＰ分周するとすれば、クロック信号変調部６０のＰＬＬ回路は、次の関係が成立するように制御を行う。
ｆ_Ｍ／Ｐ＝ｆ_Ｒ／Ｑ
従って、変調クロック信号ＭＣＫの周波数ｆ_Ｍは、次式で表される。
ｆ_Ｍ＝（Ｐ／Ｑ）ｆ_Ｒ
この式から分るように、Ｐ／Ｑの値を変化させることにより、変調クロック信号ＭＣＫの周波数ｆ_Ｍを変化させることができる。

具体的な例として、変調制御信号ＦＳは３値の信号であり、変調制御信号ＦＳの値が「１０」（ＵＰ）であるときにＰ／Ｑ＝５１／５０とし、変調制御信号ＦＳの値が「００」（ＳＴＡＹ）であるときにＰ／Ｑ＝５０／５０とし、変調制御信号ＦＳの値が「０１」（ＤＯＷＮ）であるときにＰ／Ｑ＝５０／５１とする。

図２６の（ｅ）に示すように、変調制御信号ＦＳにおける「１０」（ＵＰ）、「００」（ＳＴＡＹ）、「０１」（ＤＯＷＮ）の頻度を調節することにより、分周回路６１及び６６における分周比を制御して、クロック信号変調部６０に周波数変調を行わせる。

ＳＥＬ＜２：１＞及びＳＥＬ＜５：３＞の値に従って選択された変調波形に基づく変調が１周期を終了すると、図２３に示すアップ／ダウンカウンタ５１は、図２６の（ａ）に示すように、リクエスト信号ＲＱを活性化させる。これに応答して、図２２に示す制御部４０は、図２６の（ｂ）及び（ｃ）に示すように、ＳＥＬ＜２：１＞を「０１」に変化させ、ＳＥＬ＜５：３＞の値を「００１」に変化させることにより、次の周期における変調波形を決定する。

このような動作を繰り返すことにより、図２６の（ｆ）に示すように、変調周期をＴ_ＭＯＤ１、Ｔ_ＭＯＤ２、Ｔ_ＭＯＤ３と変化させて周波数変調された変調クロック信号ＭＣＫを得ることができる。この周波数変調が、基準クロック信号ＲＣＫの周波数ｆ_０を中心として変調幅±Δｆ／２だけ変調を行うものであるとすると、変調クロック信号ＭＣＫの瞬時周波数は、０≦ｔ≦Ｔ_ＭＯＤ１の期間において、次のように表される。
ｆ＝ｆ_０＋（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（０≦ｔ≦Ｔ_ＭＯＤ１／４）
ｆ＝ｆ_０＋Δｆ−（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（Ｔ_ＭＯＤ１／４≦ｔ≦３Ｔ_ＭＯＤ１／４）
ｆ＝ｆ_０−２Δｆ＋（２Δｆ／Ｔ_ＭＯＤ１）ｔ
（３Ｔ_ＭＯＤ１／４≦ｔ≦Ｔ_ＭＯＤ１）
ここで、変調周期がＴ_ＭＯＤ３のときと変調周期がＴ_ＭＯＤ２のときの変調幅の差をｄｆ２とし、変調周期がＴ_ＭＯＤ２のときと変調周期がＴ_ＭＯＤ１のときの変調幅の差をｄｆ１とする。

図２７に、本実施形態のクロック信号変調方式における変調クロック信号のスペクトル分布を示す。本実施形態においては、個々の変調波形の集合として変調波形全体を考慮すると、全体の変調周期は、（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）で表される。また、変調クロック信号のスペクトルは、ほぼ（ｆ_０−Δｆ／２）から（ｆ_０＋Δｆ／２）までの範囲（幅Δｆ）に分散し、その範囲において、１／（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）の間隔で周波数成分が現れる。その結果、クロック信号のスペクトル強度Ｐは、Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）個の周波数成分に分散される。スペクトル分布のピークにおける変調クロック信号のスペクトル強度Ｐ_ＴＭＭ１は、近似的に次のように表される。
Ｐ_ＴＭＭ１≒Ｐ／｛Δｆ・（Ｔ_ＭＯＤ１＋Ｔ_ＭＯＤ２＋Ｔ_ＭＯＤ３）｝
この式からも明らかなように、個々の変調波形の集合として変調波形全体を考慮した全体の変調周期を長くすることにより、従来のクロック信号変調方式と比べて、クロック信号のスペクトル分布におけるピーク強度を、図２７に示すように減少させることができる。

次に、本発明の第３の実施形態について説明する。
図２８は、本発明の第３の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。図２８に示すように、このスペクトル拡散回路は、変調波形選択信号ＳＥＬを生成する制御部７０と、変調波形選択信号ＳＥＬに基づいて変調制御信号ＦＳを生成する変調制御信号生成部８０と、変調制御信号ＦＳに従って基準クロック信号ＲＣＫを周波数変調することにより変調クロック信号ＭＣＫを生成するクロック信号変調部９０と、変調クロック信号ＭＣＫに基づいて第２の変調クロック信号ＳＭＣＫを生成するＰＬＬ回路１００とを有している。

制御部７０は、変調制御信号生成部８０から供給されるリクエスト信号ＲＱが活性化する度に、次の変調周期において変調波形を選択するために用いられる変調波形選択信号ＳＥＬを出力する。変調制御信号生成部８０は、変調波形選択信号ＳＥＬに従って設定された条件の下で、クロック信号変調部９０から供給される変調クロック信号ＭＣＫの立ち上がりエッジをカウントし、そのカウント数に基づいてリクエスト信号ＲＱを生成すると共に、そのカウント数と変調波形選択信号ＳＥＬとに基づいて変調制御信号ＦＳを生成する。

クロック信号変調部９０は、基準クロック信号ＲＣＫを変調制御信号ＦＳに従って周波数変調することにより、変調クロック信号ＭＣＫを生成して変調制御信号生成部８０に供給する。ＰＬＬ回路１００は、変調クロック信号ＭＣＫに同期して第２の変調クロック信号ＳＭＣＫを生成するが、その際に、ＰＬＬ回路１００のループ特性によって、短周期のジッタを低減させることができる。

図２９は、図２８に示すクロック信号変調部の構成例を示すブロック図である。このクロック信号変調部９０は、位相比較器９１と、チャージポンプ９２と、ループフィルタ９３と、多相ＶＣＯ（電圧制御発振器）９４と、セレクタ９５と、分周回路９６とを含んでいる。

位相比較器９１は、基準クロック信号ＲＣＫと分周回路９６から出力される帰還クロック信号ＦＣＫとの位相を比較して、それらの位相差に従って、多相ＶＣＯ３４の発振周波数を上昇させるための第１の位相差信号ＵＰと、多相ＶＣＯ３４の発振周波数を下降させるための第２の位相差信号ＤＯＷＮとを出力する。チャージポンプ９２は、これらの制御信号ＵＰ及びＤＯＷＮに基づいて制御電流を出力する。制御電流は、ローパス特性を有するループフィルタ９３によって積分されて、多相ＶＣＯ９４を制御するための制御電圧が得られる。多相ＶＣＯ９４は、制御電圧によって制御される周波数で発振し、等位相間隔を有する多相クロック信号ＣＫ１〜ＣＫＮを出力する。

セレクタ９５は、変調制御信号ＦＳに従って、多相ＶＣＯ９４から出力される多相クロック信号ＣＫ１〜ＣＫＮの内の１つを選択し、変調クロック信号ＭＣＫとして出力する。セレクタ９５において選択されるクロック信号を変更することにより、変調クロック信号ＭＣＫの位相及び瞬時周波数を変化させることができる。

具体的な例としては、変調制御信号ＦＳは３値の信号であり、図２９に示すセレクタ９５は、変調制御信号ＦＳの値が「１０」（ＵＰ）であるときには、現在選択されているクロック信号ＣＫｍに対して位相が進んでいるクロック信号ＣＫ（ｍ−１）を選択し、変調制御信号ＦＳの値が「００」（ＳＴＡＹ）であるときには、現在選択されているクロック信号ＣＫｍを選択し、変調制御信号ＦＳの値が「０１」（ＤＯＷＮ）であるときには、現在選択されているクロック信号ＣＫｍに対して位相が遅れているクロック信号ＣＫ（ｍ＋１）を選択する。あるいは、変調制御信号ＦＳの値を多相クロック信号の数と同じだけ設定することにより、セレクタ９５が、変調制御信号ＦＳの値に従って、多相クロック信号の内のいずれか１つを選択するようにしても良い。

セレクタ９５から出力された変調クロック信号ＭＣＫは、分周回路９６において分周され、分周された変調クロック信号が、帰還クロック信号ＦＣＫとして位相比較器９１にフィードバックされる。分周回路９６における分周比を１分周、２分周、３分周・・・と変化させることにより、多相ＶＣＯ９４において発生するクロック信号の周波数を、基準クロック信号ＲＣＫに対して１逓倍、２逓倍、３逓倍・・・と変化させることができる。

このように、セレクタ９５によって選択された信号を変調クロック信号ＭＣＫとして用いる場合には、選択時に変調クロック信号ＭＣＫが不連続となり、ジッタを生じるおそれがある。そこで、本実施形態においては、図３０に示すようなＰＬＬ回路によって、変調クロック信号ＭＣＫに含まれている短周期のジッタを低減させている。

図３０は、図２８に示すＰＬＬ回路の構成例を示すブロック図である。このＰＬＬ回路１００は、分周回路１０１と、位相比較器１０２と、チャージポンプ１０３と、ループフィルタ１０４と、ＶＣＯ（電圧制御発振器）１０５と、分周回路１０６とを含んでおり、図２８に示すクロック信号変調部９０から入力される変調クロック信号ＭＣＫに基づいて、第２の変調クロック信号ＳＭＣＫを生成する。ここで、分周回路１０１及び１０６における分周比を変化させることにより、第２の変調クロック信号ＳＭＣＫの周波数を様々に変化させることができる。このＰＬＬ回路１００は、図２５に示すクロック信号変調部６０と同様の構成を有しており、同様の動作を行う。ＰＬＬ回路１００のループ特性によって、短周期のジッタを低減させた第２の変調クロック信号ＳＭＣＫを生成することができる。

本発明は、クロック信号を周波数変調することによって電磁障害を低減する機能を有するスペクトル拡散回路、及び、そのようなスペクトル拡散回路を含む半導体集積回路において利用することが可能である。

本発明の第１の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。 図１に示す変調制御信号生成部の構成例を示すブロック図である。 図１に示すクロック信号変調部の構成例を示すブロック図である。 図３に示すセレクタにおける多相クロック信号の選択の様子を示す。 本発明の第１の実施形態におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。 （ａ）は、クロック信号を変調するために三角波を用いた場合の従来のクロック信号変調方式における変調クロック信号の周波数変化を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、クロック信号を変調するためにハーシーキッス波形を用いた場合の従来のクロック信号変調方式における変調クロック信号の周波数変化を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 本発明の第１の実施形態における変調クロック信号のスペクトル分布を示す図である。 図１に示す変調制御信号生成部の他の構成例を示すブロック図である。 図９に示す変調制御信号生成部の他の構成例を用いた場合のカウント値の変化を示す図である。 本発明の第１の実施形態の第１変形例におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。 クロック信号を変調するためにハーシーキッス波形を用いた本発明の第１の実施形態の第１変形例における変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第２変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第３変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第４変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第５変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第６変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第７変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第８変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第９変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 （ａ）は、本発明の第１の実施形態の第１０変形例における変調波形を示す図であり、（ｂ）は、変調クロック信号のスペクトル分布を示す図である。 本発明の第２の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。 図２２に示す変調制御信号生成部の構成例を示すブロック図である。 図２２に示す変調制御信号生成部の他の構成例を示すブロック図である。 図２２に示すクロック信号変調部の構成例を示すブロック図である。 本発明の第２の実施形態におけるスペクトル拡散回路の各ブロックの入出力信号の波形及び変調波形を示す図である。 本発明の第２の実施形態における変調クロック信号のスペクトル分布を示す図である。 本発明の第３の実施形態に係る半導体集積回路に含まれているスペクトル拡散回路の構成を示すブロック図である。 図２８に示すクロック信号変調部の構成例を示すブロック図である。 図２８に示すＰＬＬ回路の構成例を示すブロック図である。

符号の説明

１０、４０、７０ 制御部
２０、５０、８０ 変調制御信号生成部
２１、５１ アップ／ダウンカウンタ
２２、５２ セレクタ制御回路
２３、５３ ラッチ回路
２４、５４ デコーダ
２５、５５ カウンタ
２６、５６ 比較器
２７、５７ セレクタ制御回路
２８、２９、５８、５９ ラッチ回路
３０、６０、９０ クロック信号変調部
３１、６２、９１、１０２ 位相比較器
３２、６３、９２、１０３ チャージポンプ
３３、６４、９３、１０４ ループフィルタ
３４、９４ 多相ＶＣＯ
３５、９５ セレクタ
３６、６１、６６、９６、１０１、１０６ 分周回路
６５、１０５ ＶＣＯ
１００ ＰＬＬ回路

Claims (15)

1. クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、
   複数の異なる位相をそれぞれ有する複数のクロック信号の内の１つを変調制御信号に従って選択することにより、周波数変化が変調制御信号に従って制御される変調クロック信号を生成するクロック信号変調部と、
   少なくとも変調クロック信号の変調周期が変化するように、複数種類の変調制御信号を順次生成する変調制御部と、
   を具備する半導体集積回路。
2. クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、
   クロック信号を変調制御信号に従って周波数変調することにより、周波数変化が変調制御信号に従って制御される変調クロック信号を生成するクロック信号変調部と、
   少なくとも変調クロック信号の変調幅と周波数変化を表す変調波形との内の１つが変化するように、複数種類の変調制御信号を順次生成する変調制御部と、
   を具備する半導体集積回路。
3. 前記クロック信号変調部が、複数の異なる位相をそれぞれ有する複数のクロック信号の内の１つを変調制御信号に従って選択することにより、クロック信号を周波数変調する、請求項２記載の半導体集積回路。
4. 前記クロック信号変調部が、クロック信号の立ち上がりエッジ及び立ち下がりエッジの内の少なくとも一方の位相を変調制御信号に従って経時的に変化させることにより、クロック信号を周波数変調する、請求項１〜３のいずれか１項記載の半導体集積回路。
5. 前記クロック信号変調部が、複数の異なる位相をそれぞれ有する複数のクロック信号を発生する電圧制御発振器と、前記電圧制御発振器によって発生された複数のクロック信号の内の１つを変調制御信号に従って選択する選択回路とを含む、請求項４記載の半導体集積回路。
6. 前記クロック信号変調部が、前記電圧制御発振器によって発生された複数のクロック信号の内の所定の１つを変調クロック信号として出力する、請求項５記載の半導体集積回路。
7. 前記クロック信号変調部が、前記選択回路によって選択されたクロック信号を変調クロック信号として出力する、請求項５記載の半導体集積回路。
8. クロック信号を周波数変調することによって電磁障害を低減する機能を有する半導体集積回路であって、
   ２つの信号の位相を比較してそれらの位相差に対応する位相差信号を出力する位相比較器と、前記位相比較器から出力される位相差信号に基づいて制御される周波数を有する変調クロック信号を発生する電圧制御発振器と、分周比が変調制御信号によって制御され、前記電圧制御発振器によって発生される変調クロック信号を分周して前記位相比較器にフィードバックする第１の分周回路と、分周比が変調制御信号によって制御され、入力される基準クロック信号を分周して前記位相比較器に供給する第２の分周回路とを含むクロック信号変調部と、
   少なくとも変調クロック信号の変調周期と変調幅と周波数変化を表す変調波形との内の１つが変化するように、複数種類の変調制御信号を順次生成する変調制御部と、
   を具備する半導体集積回路。
9. 前記変調制御部が、前記クロック信号変調部に供給される変調制御信号を生成する変調制御信号生成部と、複数種類の変調制御信号を順次生成するように前記変調制御信号生成部を制御する制御部とを含む、請求項１〜８のいずれか１項記載の半導体集積回路。
10. 前記変調制御信号生成部が、前記クロック信号変調部によって変調されたクロック信号をカウントしてカウント値を出力するカウンタと、前記カウンタから出力されるカウント値に対応する変調制御信号を生成する信号生成回路とを含む、請求項９記載の半導体集積回路。
11. 前記カウンタが、前記制御部によって設定された範囲においてカウント値を増減させるアップダウンカウンタである、請求項１０記載の半導体集積回路。
12. 前記アップダウンカウンタが、前記制御部の制御に従ってカウント周期を変更する、請求項１１記載の半導体集積回路。
13. 前記変調制御信号生成部が、前記クロック信号変調部によって変調されたクロック信号をカウントしてカウント値を出力するカウンタと、前記制御部から供給された信号をデコードして設定値を出力するデコーダと、前記カウンタから出力されるカウント値を前記デコーダから出力される設定値と比較することによりカウント周期を決定する比較器と、前記カウンタから出力されるカウント値に対応する変調制御信号を生成する信号生成回路とを含む、請求項９記載の半導体集積回路。
14. 前記信号生成回路が、前記制御部によって設定された対応関係に従って、前記カウンタから出力されるカウント値に対応する変調制御信号を生成する、請求項９〜１３のいずれか１項記載の半導体集積回路。
15. 前記変調制御信号生成部が、前記カウンタから出力されるカウント値が設定値と等しくなったときにリクエスト信号を活性化し、前記制御部が、前記変調制御信号生成部によって活性化されたリクエスト信号に応答して、次の変調周期において用いられる変調制御信号を出力するように前記変調制御信号生成部を制御する、請求項１０〜１４のいずれか１項記載の半導体集積回路。

Images