JP2006333174A - クロック発生装置及び半導体集積回路装置 - Google Patents

Abstract

【課題】 高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供する。
【解決手段】 拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備える。
【選択図】 図２

Description

本発明は、クロック発生装置及び半導体集積回路装置に関し、特に電磁波障害を効果的に防止し得る拡散スペクトル・クロック発生器の改良に関する。

近年、拡散スペクトル・クロック発生器（ＳＳＣＧ：spread spectrum clock generator）を用いて、高調波スペクトルのエネルギーを分散することにより、回路装置における電磁波障害（ＥＭＩ：electromagnetic interference、以下、「ＥＭＩ」という）を低減する技術が報告されている。

ＥＭＩは、システムを駆動しているメインクロックに同期して電源電流が流れ、これの高調波が輻射・拡散することが発生原因となっている。メインクロックに同期してＥＭＩが発生する理由として、通常はクロックに同期して信号の流れが制限されているため、回路装置中の多くのゲートがメインクロックに同期して動作し、この結果として電源電流がメインクロックで変調されることになる。

特に、マイクロプロセッサ等の半導体集積回路装置では、ＥＭＩの生成及び放射の影響を受けやすい。ＥＭＩ放出のスペクトル成分は通常、クロック回路の基本周波数の調波でのピーク振幅を有する。したがって、米国のＦＣＣなど多数の規制機関は、そのような製品に関する試験手順及び最大許容放出量を規定している。例えば、Commission Electrotechnique International (Comite International Special Des Perturbations Radioelectriques （C.I.S.P.R.）は、規制を遵守しているかどうかを判定する測定装置及び技法を確立する指針を有する。例えば、クロック回路に関連する周波数帯域では、測定される６ｄＢ帯域幅は比較的広い１２０ＫＨｚである。

拡散スペクトル・クロック発生器については、例えば、特許文献１に記載された技術は、本来、一定とすべきクロック周期を微妙に変化させることによって、高調波スペクトルを分散させて、ＥＭＩを低減しようというものである。すなわち、システム上では、高速動作をさせるため、例えばメモリとの間のバスタイミングは、高速限界ぎりぎりに設計する。また、限られた周波数変化で最大のＥＭＩ低減効果を求める必要があり、これを実現するためにＰＬＬ（phase locked loop）の周波数変化パターンを求める。

上記特許文献１には、例えば、テーブル、第１のカウンタ、第２のカウンタ、位相検出器、及び電圧制御発振器（ＶＣＯ：voltage controlled oscillator）を有してフェーズロックループを形成し、そのフェーズロックループの出力が、クロック制御式電子装置に供給すべき拡散スペクトルクロック信号となる拡散スペクトル・クロック発生器が開示されている。ディジタル値が記憶されるテーブルのそれぞれ異なる部分を第１のカウンタのそれぞれ異なるカウントによってアドレスする。第２のカウンタは、第１のカウンタのカウントの変化毎にアドレスされるディジタル値を受信する。基準周波数クロック信号に応答して、第２のカウンタが各ディジタル値を受信した後に第２のカウンタをステップさせる。第２のカウンタが所定値に達したことに応答して、第１のカウンタをステップさせ、位相検出器に一つの入力を供給する。電圧制御発振器は、位相検出器の出力が入力され、その位相検出器に他の入力を供給してＰＬＬを形成する。

また、特許文献２には、周波数調整回路を設け、この周波数調整回路により立ち上り／立ち下りエッジをランダム又は周期的に遅延させ、クロック周波数を変化させるクロック生成方式が開示されている。特許文献３には、ジッタ成分及びランダム性を有する参照データメモリ部からの分周数値を基に分周させることでスペクトルの拡散を行うスペクトル拡散方式が開示されている。さらに、特許文献４には、クロック周波数を変動させたクロックに従って画素データをシステムに入力することで表面積が大きく、高周波のクロック及びデータレートに使用できるＬＥＤバーシステムが開示されている。

図４は、ＣＰＵ、メモリ及び周辺回路部を有する半導体集積回路装置の構成を示す図である。

図４において、半導体集積回路装置１００は、拡散スペクトル・クロック発生器１１０、ＣＰＵ１１１、メモリ１１２、汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ１１３、割り込みコントローラ１１４、バスインターフェース１１５を備え、内部バス１１６により接続される。拡散スペクトル・クロック発生器１１０は、クロックを周波数変調した拡散クロック信号を発生し、ＣＰＵ１１１、メモリ１１２、汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ１１３、割り込みコントローラ１１４及びバスインターフェース１１５に供給して、これらを同期的に駆動する。このようにして、半導体集積回路装置１００の全ての構成部分が拡散スペクトル・クロック発生器１１０により駆動される。拡散スペクトル・クロック発生器１１０では、意図的にジッタ成分を発生させる周波数変調によるクロック信号を供給するため、この周波数変調によるスペクトル拡散によって電磁放射エネルギーが拡散し、ＥＭＩ放出が抑制される。ＥＭＩ放出が抑制されることで、ノイズキャンセラ信号を生成重畳する抑制装置などが不要になる、シールディングを不要又は簡略化できる。

図５は、上記拡散スペクトル・クロック発生器１１０の具体的構成を示す図である。
図５において、拡散スペクトル・クロック発生器１１０は、原発振器１２１、位相検出器１２２、ループ・フィルタ１２３、電圧制御発振器（ＶＣＯ）１２４及びプログラマブル分周器１２５からなるＰＬＬに、周波数変調のための関数を発生する関数発生器１２６及びミキサ１２７を備えて構成される。

関数発生器１２６は、ＰＬＬに周波数変調を行うもので、正弦波のほか、三角波，矩形波，その他の任意の形状であってもよい。このような制御のため、内蔵あるいは外付けのＲＯＭやテーブルといった記憶部あるいは演算回路等を参照して、以上の正弦波や三角波、あるいは、矩形波やその他の任意の波形を生成するためのシフト情報（出力クロック情報）を生成する。正弦波や三角波の場合は、０からｎ（ｎは任意の自然数）までのアップカウントと、ｎから０までのダウンカウントとを交互にかつ周期的に繰り返すアップ／ダウンカウンタにより簡単に構成することができ、この場合のミキサ１２７はアップ／ダウンカウンタからのカウント値を符号付きとして加算する加算器である。

以上の構成において、原発振器１２１の出力は、位相検出器１２２に入力される。位相検出器１２２の出力はループ・フィルタ１２３を介して制御電圧として電圧制御発振器１２４に供給される。電圧制御発振器１２４の発振出力はプログラマブル分周器１２５において、分周比として与えられる定数Ｃに基づく分周比で分周され、位相検出器１２２に供給されて、原発振器１２１の出力と比較される。このようにしてＰＬＬが構成され、電圧制御発振器１２４の発振出力が、例えばクロック信号として外部に出力される。プログラマブル分周器１２５における分周比を決定する定数Ｃを適宜設定することにより、種々のクロック周期に設定することができる。

拡散スペクトル・クロック発生器１１０によれば、クロックに周波数変調による周波数偏差が生じているため、出力クロックの周波数帯域が広がることになる。この結果、クロックもしくはその高調波によって生じる電磁放射のスペクトルが広がると共に、ピークの電界強度が低下することになる。

図６は、拡散スペクトル・クロック発生器１１０が発生する拡散スペクトル・クロックの周波数帯域を示す特性図である。図６に示すように、標準クロック信号の同じ調波での拡散前のスペクトルは、インパルス関数（破線）として与えられる。同じ調波での拡散スペクトル・クロック信号のスペクトルは実線で示され、理想的には台形となる。

図７は、基準クロックと拡散スペクトル・クロックの周波数偏差を示す波形図であり、立下りエッジを例に説明したものである。例えば、クロック周期は７．５ｎｓである。図７は、出力クロックの周波数を正弦波の形に変化させた場合の例であり、このような拡散スペクトル・クロックは、アップカウントとダウンカウントとを交互にかつ周期的に繰り返すアップ／ダウンカウンタにより簡単に構成することができる。図７に示すように、基準クロックとの周波数偏差Δａ，Δｂ，Δｃ，…は段階的に増大し、ある規定の範囲に達すると減少方向に転ずる。このように規定した範囲内でクロックの周波数が変化する。

図８は、上述した拡散スペクトル・クロック発生器１１０の動作を説明するタイミングチャートである。なお、クロック回路に関連するＥＭＩ放出規制では、１２０ＫＨｚとその６ｄＢ帯域幅が測定帯域とされる。この場合には、図８の周波数偏差Δｆ＝０が１２０ＫＨｚとなる。
特開平９−９８１５２号公報 特開平１１−１４３５７２号公報 特開２０００−２２８６５８号公報 特開２００３−２９１４１４号公報

上述したような拡散スペクトル・クロック発生器を用いればＥＭＩは低減する。しかしながら、周波数変調したクロックをシステムに供給するため、バスタイミングのマージンは非常に厳しくなる。例えば、図４に示すＣＰＵ１１１とメモリ１１２との間のバスタイミングは、遅延時間を精密に調整したとしても高速限界ぎりぎりとなっている。特に、メモリ１２に外部のシステムクロックに同期して動作するＳＤＲＡＭ（synchronous DRAM）、とりわけクロックの立ち上がりと立ち下がりの両方に同期してデータ転送を行うＤＤＲ（double data rate）ＳＤＲＡＭ（のバースト転送モード）ではマージンが足りず、クロックのさらなる高速化に伴ってＤＤＲ ＳＤＲＡＭが動作しない場合が発生している。この場合には、拡散スペクトル・クロックを用いたＥＭＩ低減は諦めてコストのかかる抑制装置又は広範囲のシールディングが必要となる。

上述したように、システムを構成するメモリに、高速動作を行うＤＤＲ ＳＤＲＡＭ等を用いる場合には、拡散スペクトル・クロック信号供給によるＥＭＩ低減は非常に困難になっているのが現状である。

本発明は、このような課題に鑑みてなされたものであって、高速動作メモリを用いる場合であっても拡散スペクトル・クロック信号を用いて、ＥＭＩを効果的に低減することができるクロック発生装置及び半導体集積回路装置を提供することを目的としている。

本発明のクロック発生装置は、クロック信号を発生するクロック発生手段と、発生した前記クロック信号に対して周期的に周波数を変調する周波数変調手段とを備え、前記クロック信号を周波数変調して拡散スペクトル・クロック信号を発生するクロック発生装置であって、前記拡散スペクトル・クロック信号を使用する回路部の動作状態を判定する判定手段と、前記判定手段の判定結果に従って、前記周波数変調手段による周波数変調を停止する制御を行う制御手段と備えることを特徴としている。

具体的な態様として、前記判定手段は、外部のシステムクロックに同期して動作するメモリの動作状態を判定する。

具体的な態様として、前記判定手段は、ＤＤＲ ＳＤＲＡＭの連続アクセスを判定する。

より好ましい具体的な態様として、前記判定手段は、ＤＤＲ ＳＤＲＡＭの読み出し動作時の連続アクセスを判定する。

具体的な態様として、前記制御手段は、前記回路部の動作マージンが所定以下となる場合、前記周波数変調手段による周波数変調を停止して前記クロック信号を出力する制御を行う。

より好ましい具体的な態様として、前記制御手段は、外部のシステムクロックに同期して動作するメモリの連続アクセス時、前記周波数変調手段による周波数変調を停止して前記クロック信号を出力する制御を行う。

本発明の半導体集積回路装置は、ＣＰＵ、メモリ及び周辺回路部を有する半導体集積回路装置において、前記ＣＰＵ及びメモリにシステムクロックを供給する上記各クロック発生装置を備えることを特徴としている。

以上、詳述したように、本発明によれば、高速動作メモリを用いる場合であってもクロックのずれを防いで動作を安定させ、できるだけＥＭＩ低減効果は得つつ、データ確定の余裕を確保してデータの信頼性を高めることができる。また、簡単な構成によりスペクトル拡散クロック信号を適正に用いて、ＥＭＩを効果的に低減することができる。

以下、添付図面を参照しながら本発明の好適なクロック発生装置及び半導体集積回路装置の実施の形態について詳細に説明する。

図１は、本発明の実施の形態による拡散スペクトル・クロック発生器を用いる半導体集積回路装置の構成を示すブロック図である。本実施の形態に係る半導体集積回路装置は、メモリにＤＤＲ ＳＤＲＡＭを使用した例である。図４と同一構成部分には同一符号を付している。

図１において、半導体集積回路装置２００は、拡散スペクトル・クロック信号を発生する拡散スペクトル・クロック発生器２１０（クロック発生装置）、拡散スペクトル・クロック信号を使用する回路部の動作状態を判定するとともに、判定結果に従って周波数変調を停止する状態判定器２２０（判定手段，制御手段）、ＣＰＵ１１１、ＤＤＲ ＳＤＲＡＭ１１２Ａを含むメモリ１１２（回路部）、汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ１１３（回路部）、割り込みコントローラ１１４、バスインターフェース１１５を備え、内部バス１１６により接続される。

拡散スペクトル・クロック発生器２１０は、クロックを周波数変調した拡散クロック信号を発生し、ＣＰＵ１１１、ＤＤＲ ＳＤＲＡＭ１１２Ａを含むメモリ１１２、汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ１１３、割り込みコントローラ１１４及びバスインターフェース１１５に供給して、これらを同期的に駆動する。また、拡散スペクトル・クロック発生器２１０は、状態判定器２２０から拡散停止信号を受けた場合、拡散を停止し、クロック信号（拡散しない通常のクロック信号）を発生する。

状態判定器２２０は、拡散スペクトル・クロック発生器２１０からの拡散クロック信号を使用する回路の動作状態を判定し、前記回路が正常動作しないかその虞があるとき、拡散スペクトル・クロック発生器２１０に拡散クロック発生の停止を指示する拡散停止信号を出力する。状態判定器２２０の動作状態判定対象となる前記回路には種々のものがある。例えば、外部のシステムクロックに同期して動作するＳＤＲＡＭ、ＤＤＲ ＳＤＲＡＭ、Ａ／Ｄ，Ｄ／Ａコントローラ等である。しかしながら、拡散スペクトル・クロック信号の高速化に伴って、最も深刻な問題となっているのはＤＤＲ ＳＤＲＡＭ等のメモリ部であり、本実施の形態でもこのメモリ部について好ましい具体例として説明する。また、メモリ部においても連続アクセスを行うＳＤＲＡＭ，ＤＤＲ ＳＤＲＡＭ、特にＤＤＲ ＳＤＲＡＭ１１２Ａのように連続アクセス期間（バースト転送期間）が長い場合にはクロックのずれが累積して大きくなり、データ確定の余裕が少なくなって動作しない場合が発生している。状態判定器２２０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを検出し、ＤＤＲ ＳＤＲＡＭ１１２Ａが連続アクセスを開始するときは、拡散スペクトル・クロック発生器２１０に拡散停止信号を出力する。

図２は、本発明の実施の形態による拡散スペクトル・クロック発生器２１０の具体的構成を示す図である。図５と同一構成部分には同一符号を付している。

図２において、拡散スペクトル・クロック発生器２１０は、原発振器１２１、位相検出器１２２、ループ・フィルタ１２３、電圧制御発振器（ＶＣＯ）１２４及びプログラマブル分周器１２５からなるＰＬＬに、周波数変調のための関数を発生する関数発生器２２６及びミキサ１２７を備えて構成される。

関数発生器２２６は、ＰＬＬに周波数変調を行うとともに、状態判定器２２０から拡散停止信号を受けると拡散のための信号出力を停止する機能を有する。上記周波数変調は、正弦波のほか、三角波，矩形波，その他の任意の形状の波形を用いて変調するものであってもよい。このような制御のため、内蔵あるいは外付けのＲＯＭやテーブルといった記憶部あるいは演算回路等を参照して、以上の正弦波や三角波、あるいは、矩形波やその他の任意の波形を生成するためのシフト情報（出力クロック情報）を生成する。正弦波や三角波の場合は、０からｎまでのアップカウントと、ｎから０までのダウンカウントとを交互にかつ周期的に繰り返すアップ／ダウンカウンタにより簡単に構成することができ、この場合のミキサ１２７はアップ／ダウンカウンタからのカウント値を符号付きとして加算する加算器である。

関数発生器２２６は、状態判定器２２０から拡散停止信号を受けた場合、拡散のための信号出力を停止する機能を有する。この信号出力停止機能は、具体的には、拡散ＯＦＦの直前の周波数偏差値をそのまま保持するものである。これについては図３により後述する。

以下、上述のように構成された拡散スペクトル・クロック発生器２１０の動作を説明する。

図２に示すように、原発振器１２１の出力は、位相検出器１２２に入力される。位相検出器１２２の出力はループ・フィルタ１２３を介して制御電圧として電圧制御発振器１２４に供給される。電圧制御発振器１２４の発振出力はプログラマブル分周器１２５において、分周比として与えられる定数Ｃに基づく分周比で分周され、位相検出器１２２に供給されて、原発振器１２１の出力と比較される。この際、このＰＬＬにミキサ１２７を介して関数発生器２２６から周波数変調のための波形が加えられる。このようにして、電圧制御発振器１２４の発振出力は、拡散クロック信号として外部に出力される。なお、プログラマブル分周器１２５における分周比を決定する定数Ｃを適宜設定することにより、種々のクロック周期に設定することができる。

本例では、図１に示すように、拡散スペクトル・クロック発生器２１０は、半導体集積回路装置２００に組み込まれており、拡散スペクトル・クロック発生器２１０により発生した拡散クロック信号は、半導体集積回路装置２００のＣＰＵ１１１、ＤＤＲ ＳＤＲＡＭ１１２Ａを含むメモリ１１２、汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ１１３、割り込みコントローラ１１４及びバスインターフェース１１５に供給されて、これらを同期的に駆動する。しかも、供給されるクロック信号は、周波数変調による拡散クロック信号であるため、半導体集積回路装置２００全体の電磁放射のスペクトルが広がり、ピークの電界強度が低下することになる。これにより、ＥＭＩ低減効果を得ることができる。

一方、状態判定器２２０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセス（バースト転送）状態を監視しており、ＤＤＲ ＳＤＲＡＭ１１２Ａが連続アクセスモードに入るときをそのトリガーとして検出する。具体的には、ＤＤＲ ＳＤＲＡＭ１１２Ａ内部からＤＤＲモード信号を検出する。また、上記ＤＤＲモード信号に加えリードコマンド及びライトコマンドも検出し、読み出しデータの出力動作時における連続アクセス（バースト転送）かデータ書込み時における連続アクセスかも合わせて判定する。前述したように、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセス（バースト転送）が長い場合にはクロックのずれが累積して大きくなり、データ確定の余裕が少なくなる。このため、状態判定器２２０によって、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを検出し、ＤＤＲ ＳＤＲＡＭ１１２Ａが連続アクセスを開始するときは、拡散スペクトル・クロック発生器２１０に拡散停止信号を出力することを基本動作とするものである。ところが、ＤＤＲ ＳＤＲＡＭ１１２Ａが連続アクセスモードに入った場合、常に拡散停止信号を出力してクロック拡散をＯＦＦにする態様を採ると、かなりの時間（ＤＤＲ ＳＤＲＡＭ１１２Ａを表示装置の映像処理に用いる場合などには殆どの時間）が連続アクセスモードとなり、従ってクロック拡散はＯＦＦしたままとなって十分なＥＭＩ低減効果を得ることができない場合があることが判明した。そこで、本実施の形態では、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスのうち、データの読み出し動作時における連続アクセスのみをクロック拡散ＯＦＦとすることで、ＤＤＲ ＳＤＲＡＭ１１２Ａ動作確保とＥＭＩ低減効果の両立を図ることができる。この他の態様として、(1) データ書き込み時における連続アクセスのみをクロック拡散ＯＦＦとする、(2) 連続アクセス期間開始でクロック拡散ＯＦＦし、適当な期間経過後には連続アクセス期間中であってもクロック拡散ＯＮに戻す、(3) ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスでクロック拡散ＯＦＦするタイミングを間欠動作とする、(4)これらの組み合わせなどが考えられる。

このように、状態判定器２２０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを検出し、ＤＤＲ ＳＤＲＡＭ１１２Ａがデータの出力動作時における連続アクセスを開始するときは、拡散スペクトル・クロック発生器２１０に拡散停止信号を出力する。

拡散スペクトル・クロック発生器２１０の関数発生器２２６では、状態判定器２２０から拡散停止信号を受けて、拡散のための信号出力を、拡散ＯＦＦの直前の周波数偏差値をそのまま保持することによって停止する。

図３は、拡散スペクトル・クロック発生器２１０の動作を説明するタイミングチャートであり、図３（ａ）は周波数偏差の全体全体波形を、図３（ｂ）はその要部の拡大波形を示す。なお、クロック回路に関連するＥＭＩ放出規制では、１２０ＫＨｚとその６ｄＢ帯域幅が測定帯域とされ、図３（ａ）の周波数偏差Δｆ＝０が１２０ＫＨｚとなる。

図３（ｂ）の実線に示すように、拡散ＯＦＦでは周波数偏差Δｆはそこで保持され、拡散ＯＮでは増加する。したがって、状態判定器２２０から拡散停止信号を受けて、拡散ＯＦＦの直前の周波数偏差値をそのまま保持された場合には、図３（ｂ）の破線に示すように周波数変調がそこでとまったまま時間ｔが経過することになる。波形全体でみると、図３（ａ）に示す波形が時間軸上で引き伸ばされた状態となる。この拡散ＯＦＦではＥＭＩ低減効果は低下するものの、拡散クロック信号ではなくクロック信号に同期してＤＤＲ ＳＤＲＡＭ１１２Ａが動作するため、連続アクセス（バースト転送）におけるクロックのずれはなくなりＤＤＲ ＳＤＲＡＭ１１２Ａ動作は安定する。すなわち、ＤＤＲ ＳＤＲＡＭ１１２Ａにおけるデータ確定の余裕を確保できることで、ＥＭＩ低減効果は得つつ、データの信頼性を高めることができる。

以上のように、本実施の形態の拡散スペクトル・クロック発生器２１０は、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセスを判定し、ＤＤＲ ＳＤＲＡＭ１１２Ａのデータ読み出し時の連続アクセスでは拡散ＯＦＦにする状態判定器２２０を備えているので、ＤＤＲ ＳＤＲＡＭ１１２Ａの連続アクセス（バースト転送）におけるクロックのずれを未然に防いでＤＤＲ ＳＤＲＡＭ１１２Ａ動作を安定させ、できるだけＥＭＩ低減効果は得つつ、データ確定の余裕を確保してデータの信頼性を高めることができる。

なお、拡散スペクトル・クロック発生器の関数発生器２２６として、正弦波や三角波を用いる構成について説明したが、特別なものを用意しなくとも、例えば通常のＰＬＬの出力を正弦波でＦＭ変調するようにしてもよい。

本発明の実施の形態による拡散スペクトル・クロック発生器を用いる半導体集積回路装置の構成を示すブロック図である。 本実施の形態による拡散スペクトル・クロック発生器の具体的構成を示す図である。 本実施の形態による拡散スペクトル・クロック発生器の動作を説明するタイミングチャートである。 ＣＰＵ、メモリ及び周辺回路部を有する半導体集積回路装置の構成を示す図である。 従来の拡散スペクトル・クロック発生器の具体的構成を示す図である。 従来の拡散スペクトル・クロック発生器が発生する拡散スペクトル・クロックの周波数帯域を示す特性図である。 基準クロックと拡散スペクトル・クロックの周波数偏差を示す波形図である。 従来の拡散スペクトル・クロック発生器の動作を説明するタイミングチャートである。

符号の説明

１１１ ＣＰＵ
１１２ メモリ（回路部）
１１２Ａ ＤＤＲ ＳＤＲＡＭ（回路部）
１１３ 汎用ポート，Ａ／Ｄ，Ｄ／Ａコントローラ（回路部）
１１４ 割り込みコントローラ
１１５ バスインターフェース
１１６ 内部バス
１２１ 原発振器
１２２ 位相検出器
１２３ ループ・フィルタ
１２４ 電圧制御発振器（ＶＣＯ）
１２５ プログラマブル分周器
１２７ ミキサ
２００ 半導体集積回路装置
２１０ 拡散スペクトル・クロック発生器（クロック発生装置）
２２０ 状態判定器（判定手段，制御手段）
２２６ 関数発生器

Claims (7)

1. クロック信号を発生するクロック発生手段と、
   発生した前記クロック信号に対して周期的に周波数を変調する周波数変調手段とを備え、前記クロック信号を周波数変調して拡散スペクトル・クロック信号を発生するクロック発生装置であって、
   前記拡散スペクトル・クロック信号を使用する回路部の動作状態を判定する判定手段と、
   前記判定手段の判定結果に従って、前記周波数変調手段による周波数変調を停止する制御を行う制御手段と
   備えることを特徴とするクロック発生装置。
2. 前記判定手段は、外部のシステムクロックに同期して動作するメモリの動作状態を判定することを特徴とする請求項１記載のクロック発生装置。
3. 前記判定手段は、ＤＤＲ ＳＤＲＡＭの連続アクセスを判定することを特徴とする請求項１又は２に記載のクロック発生装置。
4. 前記判定手段は、ＤＤＲ ＳＤＲＡＭの読み出し動作時の連続アクセスを判定することを特徴とする請求項１乃至３のいずれか一項に記載のクロック発生装置。
5. 前記制御手段は、前記回路部の動作マージンが所定以下となる場合、前記周波数変調手段による周波数変調を停止して前記クロック信号を出力する制御を行うことを特徴とする請求項１記載のクロック発生装置。
6. 前記制御手段は、外部のシステムクロックに同期して動作するメモリの連続アクセス時、前記周波数変調手段による周波数変調を停止して前記クロック信号を出力する制御を行うことを特徴とする請求項１又は５に記載のクロック発生装置。
7. ＣＰＵ、メモリ及び周辺回路部を有する半導体集積回路装置において、
   前記ＣＰＵ及びメモリにシステムクロックを供給する請求項１乃至６のいずれか一項に記載のクロック発生装置を備えることを特徴とする半導体集積回路装置。

Images