JP5610947B2 - 電源回路およびそれを備えた画像形成装置 - Google Patents

Description

本発明は、画像形成装置等の電子機器に電力を供給する電源回路に関する。

電子写真方式や静電記録方式の画像形成装置が具備する現像装置では、現像スリーブに対して直流電圧と交流電圧とが重畳された電圧を印加することで、トナーによる静電潜像の現像が効率よく実行される。とりわけ、交流電圧の波形を矩形波とすると、潜像に対するトナーの充電効率（潜像電荷のうちどれだけトナー電荷が結合したかの割合）が向上する。

ところで、現像スリーブに印加される電圧は目標どおりの電圧であることが要求される。これは、印加電圧が目標電圧を大きく上回るオーバーシュートが発生すると、様々な問題が発生するからである。例えば、絶縁物の表面や空気層を介して意図しない導電体に電流が流れてしまう問題がある。また、現像剤に混入してしまう導体不純物に気中放電して潜像を壊してしまう問題もある。この問題を緩和するための１つの解決策としては、十分に大きな抵抗値のダンピング抵抗を採用することである。

しかし、ダンピング抵抗を採用すると、デメリットも発生する。例えば、理想の矩形波に比較して立ち上がりと立ち下りの応答が遅くなって鈍った矩形波になってしまう。鈍った矩形波は、理想の矩形波に比較して充電効率が劣る。さらに、ダンピング抵抗での電力損失は交流電圧発生回路への入力電力の半分にも及ぶため、そのエネルギー損失を許容するためのスペースの拡大や部品コストの増加が課題となる。

特許文献１によれば、４つのスイッチ素子によるフルブリッジ回路により交流電圧発生回路を構成し、各スイッチ素子をオンにする期間の一部に所定のオフ期間を設けることで、ダンピング抵抗に頼ることなく、オーバーシュートを緩和している。

特開２００２−３５４８３１号公報

特許文献１に記載の発明では、ある特定の条件の現像器、感光体、現像高圧電源および現像剤に対して良好にＬＣ共振による出力波形の歪みを補正することができる。しかし、交流電圧発生回路に接続されるトランスには、個体差に起因した漏れインダクタンスのばらつきがある。また、現像スリーブと感光体の間隙で構成される静電容量の大きさにも、現像スリーブと感光体との組み付け（間隙の公差）に起因してばらつきが発生する。すなわち、共振波形は、漏れインダクタンスと負荷容量によって変化するため、上記の発明では、画像形成装置の個体ごとにスイッチ素子の第１のオン期間、オフ期間および第２のオン期間を設定する必要がある。また、近年さらなる充電効率の向上を狙って、現像スリーブと感光体との間隙はさらに狭くなる傾向にある。ちなみに、この間隙による容量Ｃ１は次式で示される。

Ｃ１＝εＳ／ｄ
ε：誘電率
Ｓ：現像に寄与する部分の現像スリーブと感光体の対向面積
ｄ：現像スリーブと感光体の対向距離
よって、間隙の距離ｄが狭くなってもばらつき公差Δｄが変化しない場合、Δｄはｄに対して相対的に大きくなる。また、容量Ｃ１は距離ｄに反比例するため、Δｄに対する容量Ｃ１のばらつき感度が大きくなる。画像形成装置の個体差だけでなく、出荷後においても、新たなばらつきが発生する可能性が高い。例えば、感光体や現像器は消耗品であるため交換されることがある。また、現像スリーブと感光体の間隙の距離ｄを規定する突き当て部材が磨耗する。さらに、温度および湿度による部材が変形することもある。現像高圧電源回路から現像スリーブおよび感光体と至る経路のインピーダンスが変化することもある。このような事情から、出荷時点で歪みがでないようにスイッチ素子のオン期間およびオフ期間を調整したとしても、経時とともに共振波形が変化してしまう。特に、ダンピング抵抗を省略またはその数を削減した画像形成装置における波形は、ダンピング抵抗で十分に鈍らした波形に比較し、容量Ｃ１の変化に対する変化の感度が高い。よって、波形が理想的な矩形波から変化してしまい、安定的な現像性のさまたげになる。そこで、本発明では、インダクタンスや容量の大きさが動的に変化しても矩形波の形状を維持することで、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することを目的とする。

本は明の電源回路は、
矩形波の形状をした交流電圧を発生する交流電圧発生手段と、
前記交流電圧発生手段から発生される前記交流電圧を所定の出力電圧に変圧する変圧手段と、
前記出力電圧を監視し、該出力電圧の矩形波に生じる波形歪みに応じて前記交流電圧発生手段を駆動する駆動パターンを調整する調整手段と
を備え、
前記駆動パターンは、前記交流電圧の前記矩形波の正の半周期と負の半周期のそれぞれにおいて、前記交流電圧を前記変圧手段に印加する第１のオン期間、前記交流電圧を前記変圧手段に印加しないオフ期間、および、前記交流電圧を前記変圧手段に印加する第２のオン期間とを有したパターンであり、
前記調整手段は、前記オフ期間における前記出力電圧のピーク値が第１閾値未満である場合、前記第１のオン期間を増加させ、前記ピーク値が前記第１閾値よりも大きな第２閾値より大きい場合、前記第１のオン期間を減少させ、前記第２のオン期間における前記出力電圧が前記第１閾値よりも小さい場合、前記オフ期間を減少させ、その後に前記第１のオン期間と前記オフ期間と前記第２のオン期間との和が前記半周期に維持されるように前記第２のオン期間を調整することを特徴とする。

本発明によれば、調整手段は、波形歪みが小さくなるように、第１のオン期間、オフ期間および第２のオン期間の割合を調整する。よって、インダクタンスや容量の大きさが動的に変化しても矩形波の形状を維持することが可能となり、その結果、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することができる。

画像形成装置の概略断面図。 電源装置を示す回路図。 基本動作を示すフローチャート。 駆動パターンおよびトランスの出力電圧の波形を示す図。 駆動パターンの調整を必要とする出力電圧の波形の一例を示す図。 調整モードを示すフローチャート。 調整過程における各波形の一例を示す図。 調整過程における各波形の一例を示す図。 電源装置を示す回路図。 調整モードをトリガーすべきかどうかを決定する処理を示すフローチャート。

＜実施例１＞
図１に示した画像形成装置１００は、本発明に係る電源回路を備えた電子写真方式の多色画像形成装置である。なお、本発明は、単色の画像形成装置にも適用できる。画像形成装置１００は、イエロー、マゼンタ、シアン、ブラックといったそれぞれ色の異なる現像剤（トナー）による像形成を行う４つの像形成ステーションＹ、Ｍ、Ｃ、Ｋを備えている。各画像形成ステーションの構成は基本的に同一であるため、ここではイエローの画像形成ステーションを代表として説明する。

画像形成装置１００を統括的に制御する上位のコントローラ２１０（図２）が記録材Ｐへの作像命令を受信すると、感光体１、中間転写ベルト５１、帯電ローラ２、現像スリーブ４１、１次転写ローラ５３、２次転写ローラ対５６、定着器７の回転を開始する。帯電ローラ２には、不図示の高圧電源から直流電圧又は直流電圧に正弦波電圧を重畳した高電圧が印加される。これにより、接触している感光体１の表面は一様に高圧電源から与えられる直流電圧と同電位に帯電する。次に、感光体１の表面は、露光装置３からのレーザー照射位置へ回転移動し、画像信号に応じた光Ｌが露光装置３から照射されて静電潜像が形成される。その後、現像器４の現像スリーブ４１には、図２に示した電源装置２００によって、直流電圧に交流電圧（矩形波の電圧）を重畳した高電圧（現像バイアス）が印加される。現像バイアスによって負電荷がトナーに生じる。トナーは現像スリーブ４１から正電位の潜像を現像する。これによりトナー像が形成される。現像スリーブ４１は、電源装置から供給された電圧を印加される現像部材の一例である。また、感光体１は、現像部材によって供給された現像剤によって、担持している静電潜像を現像される像担持体の一例である。トナー像は感光体１の表面に担持されながら回転移動して１次転写ローラ５３に到達する。そこで、トナー像は中間転写ベルト５１に転写される。なお、ＹＭＣＫの各トナー像は位置合わせされて中間転写ベルト５１に転写され、最終的に、中間転写ベルト５１には多色のトナー像が重なって形成される。中間転写ベルト５１も像担持体の一例である。多色のトナー像は、中間転写ベルト５１の表面に担持された状態で回転移動し、２次転写ローラ対５６に到達する。多色のトナー像は、２次転写ローラ対５６によって記録材Ｐに転写される。２次転写ローラ対５６は、像担持体から現像剤像を記録媒体に転写する転写部材の一例である。記録材Ｐに転写されたトナー像は定着器７によって圧力と温度により転写材Ｐに定着する。

図２によれば、現像バイアスを生成する電源装置２００、現像器４および感光体１が示されている。電源装置２００は、交流電圧生成回路２０１、トランスＴ１、直流電圧を生成する直流電圧源２１１、電圧検知回路２０９および制御回路２２０を備えている。

交流電圧生成回路２０１は、矩形波の形状をした交流電圧を発生する交流電圧発生手段として機能し、４つの半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４と、駆動信号発生回路２０２を備えている。４つの半導体スイッチング素子Ｑ１、Ｑ２、Ｑ３、Ｑ４は、トランスＴ１に対してフルブリッジ回路を構成している。トランスＴ１は、交流電圧発生手段から発生される交流電圧を所定の出力電圧に変圧する変圧手段として機能する。交流電圧生成回路２０１とトランスＴ１は、直流電圧に重畳する交流電圧（矩形波）を生成して出力する。駆動信号発生回路２０２は、ＣＰＵ２０３からの出力命令にしたがって、Ｑ１オン、Ｑ２オフ、Ｑ３オフ、Ｑ４オンとなるようなゲート信号を出力する。これにより、トランス巻線端Ｔａの電位がＴｂの電位よりも高くなるように電圧が印加され、２次巻線には正の振幅の電圧が発生する。同様に出力命令にしたがって、Ｑ１オフ、Ｑ２オン、Ｑ３オン、Ｑ４オフとなるようにゲート信号を駆動信号発生回路２０２が出力すると、トランス巻線端Ｔｂの電位がＴａの電位よりも高くなるように電圧が印加され、２次巻線側には負の振幅の電圧が発生する。

電圧検知回路２０９は、抵抗Ｒ２と抵抗Ｒ３とにより構成された分圧回路と、分圧回路に接続された容量Ｃ３とを備え、トランスＴ１が出力する交流電圧（出力電圧）を検知する回路である。検知された出力電圧は制御回路２２０へ出力される。

制御回路２２０において、比較器２０５は目標振幅値に対して許容誤差を考慮して決定された上限出力値Ｖｏ１を閾値とするコンパレータである。比較器２０６は目標振幅値に対して許容誤差を考慮して決定された下限出力値Ｖｕ１を閾値とするコンパレータである。ピーク検知回路２０８は、検知された出力電圧Ｖｓｎｓのピーク電圧Ｖｐを導出する回路である。比較器２０７はピーク電圧Ｖｐを閾値Ｖｏ２およびＶｕ２と比較するコンパレータである。ＣＰＵ２０３は、比較器２０５、２０６、２０７が出力する比較結果に基づき駆動パターンを決定する演算器である。つまり、ＣＰＵ２０３は、出力電圧を監視し、出力電圧の矩形波に生じる波形歪みに応じて交流電圧発生手段を駆動する駆動パターンを調整する調整手段として機能する。とりわけ、ＣＰＵ２０３は、波形歪みが小さくなるように、第１のオン期間、オフ期間および第２のオン期間の割合を調整する。なお、駆動パターンは、交流電圧の矩形波の半周期において、交流電圧を変圧手段に印加する第１のオン期間、交流電圧を変圧手段に印加しないオフ期間、および、交流電圧を変圧手段に印加する第２のオン期間とを有したパターンである（図４など）。メモリ１０４は、ＣＰＵ２０３が決定した駆動パターンを記憶するメモリである。

［基本動作］
図３を参照しながら、電源装置２００の基本的な動作について説明する。ユーザーから作像の命令を受けつけると、コントローラ２１０は、ＣＰＵ２０３に矩形波の形状をした交流電圧を出力するよう命令を送出する。Ｓ１で、ＣＰＵ２０３は、上位のコントローラ２１０からの出力命令を受信したことに応じて、メモリ１０４に格納されている駆動パターンを読み出して、駆動信号発生回路２０２へ出力する。駆動信号発生回路２０２は、駆動パターンに対応したゲート信号を各半導体スイッチング素子へ出力する。これにより、トランスＴ１が交流電圧を２次側に出力する。この交流電圧は、直流電圧源２１１から出力された直流電圧に重畳されて矩形波状の高圧となり現像スリーブ４１に印加される。駆動パターンは過去にＣＰＵ２０３によって調整されてメモリ１０４に格納されている。

図４によれば、駆動パターンの一例が示されている。図４においては、上から順番に、半導体スイッチング素子Ｑ１、Ｑ４の駆動パターン、半導体スイッチング素子Ｑ２、Ｑ３の駆動パターン、出力電圧Ｖｓｎｓ、調整モードへ移行するか否かを示すフラグの値が示されている。

半導体スイッチング素子Ｑ１、Ｑ４の駆動パターン、半導体スイッチング素子Ｑ２、Ｑ３の駆動パターンに着目すると、矩形波の半周期Ｔｈａｌｆごとに、駆動パターンはオンとなる期間とオフとなる期間が繰り返されることがわかる。とりわけ、本実施例ではオンとなる期間が、第１のオン期間Ｔｏｎ１、オフ期間Ｔｏｆｆおよび第２のオン期間Ｔｏｎ２から構成されており、これらの割合が波形に生じた歪みに応じて調整される。

Ｓ２で、ＣＰＵ２０３は、半導体スイッチング素子Ｑ１、Ｑ４についてのオフ期間Ｔｏｆｆにおいて比較器２０５から出力され比較結果に基づいて出力電圧Ｖｓｎｓが第１閾値Ｖｏ１を超えているかどうかを判定する。つまり、ＣＰＵ２０３は、オフ期間において変圧手段から出力される出力電圧Ｖｓｎｓが第１閾値Ｖｏ１を超えているかどうかを判定する第２判定手段として機能する。比較器２０５は、出力電圧Ｖｓｎｓと第１閾値Ｖｏ１の比較結果を出力する。出力電圧Ｖｓｎｓが第１閾値Ｖｏ１を超えていれば波形の歪みが許容できない大きさになっている。そこで、この場合は、Ｓ３に進む。Ｓ３で、ＣＰＵ２０３は、調整モードへ移行すべきかどうかを示すフラグを１に設定する。なお、１は、調整モードへ移行すべきことを意味し、０は調整モードへ移行する必要がないことを意味している。一方、出力電圧Ｖｓｎｓが第１閾値Ｖｏ１を超えていなければ、調整モードへ移行する必要がないため、Ｓ４に進む。

Ｓ４で、ＣＰＵ２０３は、半導体スイッチング素子Ｑ１、Ｑ４についての第２のオン期間における比較器２０６から出力され比較結果に基づいて出力電圧Ｖｓｎｓが第２閾値Ｖｕ１をよりも小さいかどうかを判定する。ＣＰＵ２０３は、第２のオン期間において変圧手段から出力される出力電圧が第１閾値よりも小さい第２閾値（Ｖｕ１）よりも小さいかどうかを判定する第３判定手段として機能する。比較器２０６は、出力電圧Ｖｓｎｓと第２閾値Ｖｕ１の比較結果を出力する。出力電圧Ｖｓｎｓが閾値Ｖｕ１より小さいときは、歪みが許容できない大きさになっている。よって、駆動パターンの修正が必要であるため、Ｓ５に進む。

Ｓ５で、ＣＰＵ２０３は、調整モードへ移行すべきかどうかを示すフラグを１に設定する。一方、出力電圧Ｖｓｎｓが第２閾値Ｖｕ１よりも小さくなければ、調整モードへ移行する必要がないため、Ｓ６に進む。

なお、フラグは、Ｓ３のケースでもＳ５のケースでも一度「１」に設定されると、リセットの指示があるまでラッチされる。また、ＣＰＵ２０３は、フラグの値を上位のコントローラ２１０にも通知する。

Ｓ６で、ＣＰＵ２０３は、上位のコントローラ２１０から矩形波の出力停止命令を受信したかどうかを判定する。出力停止命令を受信していなければ、矩形波の出力を継続するために、Ｓ１に戻る。一方、出力停止命令を受信したのであれば、Ｓ７に進む。Ｓ７で、ＣＰＵ２０３は、矩形波の出力を停止する。

Ｓ８で、ＣＰＵ２０３は、調整モードへの移行命令を上位のコントローラ２１０から受信したか否かを判定する。事前に、上位のコントローラ２１０は、ＣＰＵ２０３から通知されたフラグが１か否か（調整モードへ移行すべきか否か）を判定する。フラグが１であれば、上位のコントローラ２１０は、調整モードへの移行命令をＣＰＵ２０３に送信する。ＣＰＵ２０３は、調整モードへの移行命令を受信すると、Ｓ９へ進む。

Ｓ９で、ＣＰＵ２０３は、駆動パターンを調整するための調整モードへ移行する。このように、ＣＰＵ２０３は、オフ期間において変圧手段から出力される出力電圧が第１閾値を超えているか、または、第２のオン期間においてトランスＴ１から出力される出力電圧が第２閾値よりも小さいときに、駆動パターンの調整を実行する。

一方、フラグが０であれば、Ｓ１０に進み、上位のコントローラ２１０は、スタンバイモードへの移行命令をＣＰＵ２０３に送信する。ＣＰＵ２０３は、スタンバイモードへの移行命令を受信すると、Ｓ１０に進む。Ｓ１０で、ＣＰＵ２０３は、上位のコントローラ２１０から出力命令を待ち受けるためのスタンバイモードへ移行する。

図５（Ａ）、図５（Ｂ）を用いて駆動パターンの調整が必要なケースについて示されている。図５（Ａ）、図５（Ｂ）においても、上から順番に、半導体スイッチング素子Ｑ１、Ｑ４の駆動パターン、半導体スイッチング素子Ｑ２、Ｑ３の駆動パターン、出力電圧Ｖｓｎｓ、調整モードへ移行するか否かを示すフラグの値が示されている。

図５（Ａ）の矢印は、オフ期間Ｔｏｆｆにおいて、出力電圧Ｖｓｎｓが第１閾値Ｖｏ１を超えてしまっているケースを示している。このような上方向のオーバーシュートが発生するほど矩形波の波形が歪んでしまうと、駆動パターンの調整が必要となる。

図５（Ｂ）の矢印は、第２のオン期間において、出力電圧Ｖｓｎｓが第２閾値Ｖｕ１よりも小さくなっているケースが示されている。このような下方向のオーバーシュートが発生するほど矩形波の波形が歪んでしまうと、駆動パターンの調整が必要となる。

［調整モード］
図６を用いて調整モードについて説明する。Ｓ１１で、ＣＰＵ２０３は、オフ期間Ｔｏｆｆの値を初期値にリセットする。オフ期間Ｔｏｆｆの初期値は、トランスＴ１の２次側におけるＬＣ共振のばらつき範囲を考慮して決定される値であり、例えば、ＣＰＵ２０３によって設定可能なオフ期間の最大値である。なお、本実施例では、まず、オフ期間Ｔｏｆｆの変更と第１のオン期間Ｔｏｎ１の変更とを実行するが、矩形波の半波周期Ｔｈａｌｆは一定に維持される。つまり、第１のオン期間および半波オフ期間Ｔｏｆｆを増減調整した後で、第１のオン期間Ｔｏｎ１、オフ期間Ｔｏｆｆおよび第２のオン期間の和が半周期Ｔｈａｌｆに維持されるように、第２のオン期間Ｔｏｎ２が調整される。

Ｓ１２で、ＣＰＵ２０３は、第１のオン期間Ｔｏｎ１、オフ期間Ｔｏｆｆおよび第２のオン期間Ｔｏｎ２を調整することで生成された新しい駆動パターンを駆動信号発生回路２０２に出力する。

Ｓ１３で、ＣＰＵ２０３は、出力電圧に波形歪みが生じているかどうかを判定する。例えば、ＣＰＵ２０３は、オフ期間Ｔｏｆｆに取得した出力電圧Ｖｓｎｓが第３の閾値Ｖｏ２以下であり、かつ、第４の閾値Ｖｕ２以上であるかどうかを判定する。この際に、ピーク検知回路２０８は、毎周期、オフ期間Ｔｏｆｆにおける出力電圧Ｖｓｎｓを取得し、そのうちで最大値となるピーク電圧Ｖｐを保持する。オフ期間が終了し、第２のオン期間に移行すると、比較器２０７が出力電圧Ｖｐと第３の閾値Ｖｏ２とを比較するとともに、出力電圧Ｖｐと第４の閾値Ｖｕ２とを比較する。ＣＰＵ２０３は、比較器２０７から比較結果を受け取り、出力電圧Ｖｓｎｓが第３の閾値Ｖｏ２以下でないか、または、第４の閾値Ｖｕ２以上でなければ、Ｓ１４に進む。このように、ＣＰＵ２０３は、変圧手段が出力する出力電圧に生じた波形歪みを検知する歪み検知手段として機能する。また、電圧検知回路２０９やピーク検知回路２０８は、オフ期間において変圧手段から出力される出力電圧のうちピーク電圧Ｖｐを検知する第１電圧検知手段として機能する。比較器２０７やＣＰＵ２０３は、ピーク電圧が第３閾値Ｖｏ２を超えているかどうかを判定する第４判定手段として機能する。

なお、Ｓ１３における判断処理は、第１のオン期間に入力された電力に対する応答であるピーク電圧Ｖｐの大きさが目標電圧範囲かどうかを判断する処理である。つまり、ＣＰＵ２０３は、変圧手段の出力電圧が、第３閾値Ｖｏ２を上限とし第４閾値Ｖｕ２を下限とした範囲内に収まるかどうかを判定する第６判定手段として機能する。また、ＣＰＵ２０３は、変圧手段の出力電圧が範囲内であれば歪みがないと判定し、変圧手段の出力電圧が範囲内でなければ歪みがあると判定する歪み検知手段として機能する。なお、第３の閾値Ｖｏ２は、Ｖｔａｒ＜Ｖｏ２＜Ｖｏ１の条件を満たす閾値であり、第４の閾値Ｖｕ２は、Ｖｔａｒ＞Ｖｕ２＞Ｖｕ１の条件を満たす閾値である。

Ｓ１４で、ＣＰＵ２０３は、出力電圧Ｖｐが第３の閾値Ｖｏ２を超えているかどうかを判定する。出力電圧Ｖｐが第３の閾値Ｖｏ２を超えてしまう理由は、第１のオン期間Ｔｏｎ１が長すぎることである。よって、この場合、Ｓ１５に進み、ＣＰＵ２０３は、現在の駆動パターンに設定されている第１のオン期間Ｔｏｎ１から所定の調整時間Δｔだけを減算し、第１のオン期間Ｔｏｎ１を調整する。一方、出力電圧Ｖｐが第４の閾値Ｖｕ２より小さくなる理由は、第１のオン期間Ｔｏｎ１が短すぎることである。よって、この場合、Ｓ１６に進み、ＣＰＵ２０３は、現在の駆動パターンに設定されている第１のオン期間Ｔｏｎ１に所定の調整時間Δｔを加算し、第１のオン期間Ｔｏｎ１を調整する。このように、ＣＰＵ２０３は、ピーク電圧が第３閾値を超えていれば第１のオン期間を減少させ、ピーク電圧が第３閾値を超えていなければ第１のオン期間を増加させる調整手段として機能する。その後、Ｓ１２に戻る。

一方、Ｓ１３で、オフ期間Ｔｏｆｆに取得した出力電圧Ｖｓｎｓが第３の閾値Ｖｏ２から第４の閾値Ｖｕ２までの範囲内に収まっていれば、駆動パターンを調整する必要はない。つまり、駆動パターンは、Ｓ１５やＳ１６の調整ステップにおいて十分に調整されたことになる。よって、この場合は、Ｓ１７に移行する。Ｓ１７で、ＣＰＵ２０３は、調整後の駆動パターンを駆動信号発生回路２０２に出力する。

ある周期におけるピーク電圧Ｖｐが所定範囲内に収まるようになると、次の周期からは、ＣＰＵ２０３は、電圧検知回路２０９を用いて、第２のオン期間における出力電圧Ｖｓｎｓを監視して検知する。電圧検知回路２０９は、第２のオン期間において変圧手段から出力される出力電圧Ｖｓｎｓを検知する第２電圧検知手段として機能する。

Ｓ１８で、ＣＰＵ２０３は、比較器２０６を用いて、第２のオン期間における出力電圧Ｖｓｎｓが第４の閾値Ｖｕ２より小さいかどうかを判定する。つまり、ＣＰＵ２０３は、第２電圧検知手段により検知された出力電圧Ｖｓｎｓが第４閾値Ｖｕ２よりも小さいかどうかを判定する第５判定手段として機能する。ＣＰＵ２０３は、事前に、比較器２０６に対して閾値を第２の閾値Ｖｕ１から第４の閾値Ｖｕ２に変更するものとする。上述したように、オフ期間Ｔｏｆｆは、調整モードの始めに最大値（初期値）に設定されている。よって、オフ期間が不足することはなく、過剰であることだけを考慮すればよい。そのため、下限側の閾値である第４の閾値Ｖｕ２と出力電圧Ｖｓｎｓを比較するだけでよい。もし、比較器２０６の比較結果が、第４の閾値Ｖｕ２よりも低い出力電圧Ｖｓｎｓを検知したことを示していれば、Ｓ１９に進む。

Ｓ１９で、ＣＰＵ２０３は、オフ期間Ｔｏｆｆから所定の調整時間Δｔを減算し、オフ期間Ｔｏｆｆを調整する。つまり、ＣＰＵ２０３は、第２電圧検知手段により検知された出力電圧Ｖｓｎｓが第４閾値よりも小さければオフ期間を減少させる調整手段として機能する。その後、Ｓ１７に戻る。調整結果は、次の周期の駆動パターンから反映される。

一方、比較器２０６の比較結果が、第４の閾値Ｖｕ２よりも低い出力電圧Ｖｓｎｓを検知しなかったことを示していれば、波形歪みが十分に小さくなったことを意味する。よって、この場合は、Ｓ２０に進み、Ｓ２０で、ＣＰＵ２０３は、駆動パターンの出力を停止する。ＣＰＵ２０３は、第２電圧検知手段により検知された出力電圧Ｖｓｎｓが第４閾値よりも小さくなければオフ期間を調整しない調整手段として機能する。

Ｓ２１で、ＣＰＵ２０３は、調整された駆動パターン、すなわち、第１のオン期間Ｔｏｎ１、オフ期間Ｔｏｆｆ、第２のオン期間Ｔｏｎ２の各パラメータをメモリ２０４に記憶する。最後に、Ｓ２２で、ＣＰＵ２０３は、フラグを０にリセットし、調整モードを終了する。これにより、次回の作像時から、メモリ２０４に記憶された駆動パターンが駆動信号発生回路２０２に出力される。

調整過程における実測波形を図７（Ａ）、図７（Ｂ）、図８（Ａ）、図８（Ｂ）に示す。なお、図７（Ａ）、図７（Ｂ）、図８（Ａ）、図８（Ｂ）において、上から順番に、半導体スイッチング素子Ｑ１、Ｑ４の駆動パターン、半導体スイッチング素子Ｑ２、Ｑ３の駆動パターン、出力電圧Ｖｓｎｓが示されている。

図７（Ａ）は、Ｓ１３において第３の閾値Ｖｏ２よりピーク電圧Ｖｐが大きかったときの各波形を示している。矢印Ａ１はオフ期間におけるピーク電圧Ｖｐ（＞Ｖｏ２）を示している。図７（Ｂ）は、Ｓ１３において第４の閾値Ｖｕ２よりもピーク電圧Ｖｐが小さかったときの波形を示している。矢印Ａ２は、オフ期間におけるピーク電圧Ｖｐ（＜Ｖｕ２）を示している。

図８（Ａ）は、Ｓ１５またはＳ１６で第１のオン期間Ｔｏｎ１を調整したときの各波形を示している。矢印Ａ３はオフ期間においてＶｕ２以上Ｖｏ２以下を満たしたＶｐを示している。矢印Ａ４は第２のオン期間においてＶｓｎｓ＜Ｖｕ２となっている状態を示している。図８（Ｂ）は、オフ期間の調整も終了した時点の各波形を示している。図７（Ａ）→図８（Ａ）→図８（Ｂ）または、図７（Ｂ）→図８（Ａ）→図８（Ｂ）といった過程を経て、整形された矩形波が得られることがわかる。

なお、説明の便宜上、視認性を優先して、共振振幅が大きい波形例を示したが、現実には、第１の閾値Ｖｏ１および第２の閾値Ｖｕ１は、誤差が現像性に影響を与えない範囲に設定される。また、第３の閾値Ｖｏ２、第４の閾値Ｖｕ２、および所定の調整時間Δｔは制御可能な分解能に設定される。

上述した比較器２０５、２０６、２０７やピーク検知回路２０８は、アナログ回路で実現してもよいし、Ａ／Ｄ変換器を介して取得したデータをＣＰＵ２０３が演算することで実現してもよい。

閾値Ｖｏ１、Ｖｕ１、Ｖｏ２、Ｖｕ２、オフ期間Ｔｏｆｆ、第２のオン期間Ｔｏｎ２、ピーク電圧Ｖｐは、説明の便宜上、正の振幅に設定した。しかし、これらを負の振幅に設定してもよい。またこれらの正負はそれぞれ独立に設定されてもよい。

第２のオン期間Ｔｏｎ２の終了タイミングは、半波の切換えタイミングまでと仮定した。しかし、想定される共振周波数のばらつきから導出される共振の１周期よりも長い時間であれば、第２のオン期間Ｔｏｎ２の終了タイミングが切換えタイミングより前であってもよい。

また、本実施例に係る基本動作のステップＳ２では、オフ期間Ｔｏｆｆにおける出力電圧Ｖｓｎｓと第１の閾値Ｖｏ１との比較を比較器２０５により実行した。これに代えて、ピーク検知回路２０８によりピーク電圧Ｖｐと第１の閾値Ｖｏ１を比較し、その比較結果に基づいて、ＣＰＵ２０３がフラグを１にするか否かを決定してもよい。

調整モードへの移行すべきか否かを示すフラグは一度でも閾値による条件が満たされれば１に設定されるものとして説明した。しかし、誤動作を避けるために、上位のコントローラ２１０にカウンタを備え、閾値による条件がＮ回（Ｎは１以上の自然数）満たされたときに、フラグが１に設定されてもよい。あるいは、上位のコントローラ２１０にタイマーを設け、所定時間にわたって連続して閾値による条件が満たされたときに、フラグが１に設定されてもよい。

本実施例によれば、ＣＰＵ２０３は、波形歪みが小さくなるように、第１のオン期間、オフ期間および第２のオン期間の割合を調整する。よって、インダクタンスや容量の大きさが動的に変化しても矩形波の形状を維持することが可能となり、その結果、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することができる。

また、本実施例では、画像形成装置の設計時に決定された目標電圧範囲に出力電圧が収まっているかどうかに基づいて、調整モードを実行すべきかどうかを判定している。例えば、オフ期間に測定した出力電圧が第１閾値Ｖｏ１を超えていれば、調整モードを実行する。また、第２のオン期間に測定した出力電圧が第２閾値Ｖｕ１よりも小さいときにも調整モードを実行する。これにより、画像形成装置へ供給される電圧を設計時に想定した範囲内に制御できるようになる。

また、本実施例では、オフ期間に測定されたピーク電圧が第３閾値Ｖｏ２を超えていれば第１のオン期間を減少させ、ピーク電圧が第３閾値を超えていなければ第１のオン期間を増加させる。つまり、第１のオン期間を増減することで、オフ期間のピーク電圧が設計時の想定範囲内に納められる。さらに、出力電圧が第４閾値Ｖｕ２よりも小さければ、オフ期間を減少させることで、出力電圧が設計時の想定範囲内に納められる。

［実施例２］
実施例１では、トランスＴ１からの出力電圧Ｖｓｎｓの値に応じて調整を実行すべきかどうかを決定していた。実施例２では、画像の形成枚数に応じて上位のコントローラ２１０が調整を実行すべきかどうかを決定する。なお、実施例１と実施例２とを組み合わせ、どちらかによってフラグが１に設定されたときに調整が実行されるようにしてもよい。以下では、実施例１と共通する事項については説明を省略する。

図９に示した実施例２の電源装置２００では、図２に示した電源装置２００と概ね同じであるが、比較器２０５が省略され、感光体１を収容したプロセスカートリッジにメモリタグ９０１が追加されていることが異なっている。メモリタグ９０１は、画像の形成枚数を格納する不揮発性の記憶装置である。

一般に、感光体１は、作像過程を多くこなすことで表面の感光層が削られ、像担持体としての機能が低下する。また、画像形成装置１００の製品寿命に比較し、感光体１の寿命の方が短い。つまり、感光体１は、定期的または必要に応じて交換がされる消耗部品である。感光体１を交換することで、感光体１と現像スリーブ４１との間の距離ｄが変化しうる。なぜなら、感光体１のばらつきや取り付けの公差などが存在するからである。間隙の距離ｄが変化すれば、間隙で形成される容量Ｃ１の値も変化する。ゆえに、上位のコントローラ２１０は、感光体１の交換を検知すると、駆動パターンを調整する必要がある。感光体１の交換は、メモリタグ９０１に記憶される画像の形成枚数により検知できる。つまり、画像の形成枚数が所定枚数より少なければ、感光体１は交換されてから間もないといえる。

図１０に示したフローチャートを用いて、調整モードへ移行すべきか否かの決定処理について説明する。一般に感光体１の交換は、画像形成装置１００の電源装置２００をオフに切換えた状態で行われる。よって、Ｓ３１で、画像形成装置１００への電源投入時に、上位のコントローラ２１０は、各色の感光体１の状態を確認する。感光体１のプロセスカートリッジには、作像回数を記録するメモリタグ９０１が備えられている。作像動作ごとに上位のコントローラ２１０が積算した作像回数をメモリタグ９０１に書き込む。これにより、上位のコントローラ２１０は、各色の感光体１について作像回数を管理している。上位のコントローラ２１０は、画像の形成枚数をカウントするカウント手段として機能する。上位のコントローラ２１０は、メモリタグ９０１から作像回数を示す情報を呼び出す。

Ｓ３２で、上位のコントローラ２１０は、各色の感光体１が駆動パターンの調整が必要な状態かどうかを判定する。例えば、上位のコントローラ２１０は、呼び出した作像回数が所定枚数以下かどうかを判定する。このように、上位のコントローラ２１０は、カウント手段によりカウントされた画像の形成枚数が所定枚数以下かどうかを判定する第１判定手段として機能する。作像回数が所定枚数枚以下の感光体１が存在しなければ、Ｓ３４に進み、上位のコントローラ２１０は、作像を待機するためのスタンバイモードへ移行する。つまり、調整手段として機能するＣＰＵ２０３は、画像の形成枚数が所定枚数以下でなければ駆動パターンの調整を実行しない。

一方、作像回数が所定枚数（例：１００枚）以下の感光体１が存在すれば、Ｓ３３に進み、上位のコントローラ２１０は、その色のフラグを１にセットする。Ｓ３５で、上位のコントローラ２１０は、ＣＰＵ２０３に対して調整モードへの移行を指示する。調整モードについては実施例１で説明したとおりである。このように、ＣＰＵ２０３は、画像の形成枚数が所定枚数以下であれば駆動パターンの調整を実行する。

本実施例では、複数色のうち１つの色でも感光体１が交換されると、駆動パターンの調整を行うものとして説明した。しかし、調整モードの実行に要する時間は１色でも複数色でもほとんど変わらない。よって、１つの色でも感光体１が交換されたときは、全ての色の画像形成ステーションについて調整モードを実行してもよい。

所定枚数は、１００枚であってもよいし、極端な例としては０枚であってもよい。感光体１を取り付けてから動作が安定するまでは、電源投入ごとに調整を行うために、所定枚数を１００枚としているにすぎない。

実施例２では、間隙に生じる容量Ｃ１の大きさを左右する感光体１の交換時に着目し。しかし、トナーの補給が行われたときや、現像器４が交換されたとき、予め指定された回数の作像が行われたとき、電源投入時など、予め設定された種々のタイミングで調整モードへ移行してもよい。これらの条件が満たされたかどうかは、上位のコントローラ２１０が判定してもよいし、ＣＰＵ２０３などの他の制御回路が判定してもよい。

実施例２によれば、波形歪みが小さくなるように、第１のオン期間、オフ期間および第２のオン期間の割合を調整するため、変圧回路の２次側におけるインダクタンスや容量の大きさが動的に変化しても矩形波の形状を維持することが可能となる。その結果、ダンピング抵抗に対する依存性を低下させつつ、安定な現像性を達成することができる。

なお、実施例１、２は、画像形成装置における電源回路から矩形波を現像スリーブに印加する実施例であったが、他の電子機器に本発明の技術思想を適用してもよい。トランスなどの変圧器を用いてインパルスまたはステップ状の波形を出力する回路において、漏れインダクタンスと負荷容量もしくは浮遊容量との共振波形を低減したいケースで本発明は有効であろう。

Claims (6)

1. 電源回路であって、
   矩形波の形状をした交流電圧を発生する交流電圧発生手段と、
   前記交流電圧発生手段から発生される前記交流電圧を所定の出力電圧に変圧する変圧手段と、
   前記出力電圧を監視し、該出力電圧の矩形波に生じる波形歪みに応じて前記交流電圧発生手段を駆動する駆動パターンを調整する調整手段と
   を備え、
   前記駆動パターンは、前記交流電圧の前記矩形波の正の半周期と負の半周期のそれぞれにおいて、前記交流電圧を前記変圧手段に印加する第１のオン期間、前記交流電圧を前記変圧手段に印加しないオフ期間、および、前記交流電圧を前記変圧手段に印加する第２のオン期間とを有したパターンであり、
   前記調整手段は、前記オフ期間における前記出力電圧のピーク値が第１閾値未満である場合、前記第１のオン期間を増加させ、前記ピーク値が前記第１閾値よりも大きな第２閾値より大きい場合、前記第１のオン期間を減少させ、前記第２のオン期間における前記出力電圧が前記第１閾値よりも小さい場合、前記オフ期間を減少させ、その後に前記第１のオン期間と前記オフ期間と前記第２のオン期間との和が前記半周期に維持されるように前記第２のオン期間を調整することを特徴とする電源回路。
2. 画像の形成枚数をカウントするカウント手段と、
   前記カウント手段によりカウントされた画像の形成枚数が所定枚数以下かどうかを判定する第１判定手段と
   を備え、
   前記調整手段は、前記画像の形成枚数が前記所定枚数以下であれば前記駆動パターンの調整を実行し、前記画像の形成枚数が前記所定枚数以下でなければ前記駆動パターンの調整を実行しないことを特徴とする請求項１に記載の電源回路。
3. 前記オフ期間において前記変圧手段から出力される出力電圧が第３閾値を超えているかどうかを判定する第２判定手段と、
   前記第２のオン期間において前記変圧手段から出力される出力電圧が前記第３閾値よりも小さい第４閾値よりも小さいかどうかを判定する第３判定手段と
   を備え、
   前記調整手段は、前記オフ期間において前記変圧手段から出力される出力電圧が前記第３閾値を超えているか、または、前記第２のオン期間において前記変圧手段から出力される出力電圧が前記第４閾値よりも小さいときに、前記駆動パターンの調整を実行することを特徴とする請求項１または２に記載の電源回路。
4. 前記第３閾値は前記第２閾値よりも大きく、前記第４閾値は前記第１閾値よりも小さいことを特徴とする請求項３に記載の電源回路。
5. 前記調整手段は、前記第１のオン期間を調整してから前記オフ期間を調整することを特徴とする請求項１ないし４の何れか１項に記載の電源回路。
6. 画像形成装置であって、
   請求項１ないし５の何れか１項に記載の電源回路と、
   前記電源回路から供給された電圧を印加される現像部材と、
   前記現像部材によって供給された現像剤によって、担持している静電潜像を現像される像担持体と、
   前記像担持体から現像剤像を記録媒体に転写する転写部材と
   を備えることを特徴とする画像形成装置。

Images