JP5335272B2 - 高圧電源装置及びそれを用いた画像形成装置 - Google Patents

Description

本発明は、画像形成装置に関し、特に画像形成装置に用いられる高圧電源装置に関する。

電子写真方式の画像形成装置は、金属の軸にローラ状の導電性ゴムを巻きつけて形成された転写ローラに直流バイアス電圧を印加することで、トナー像の転写を促進している。良好な転写を行うために、通常、高圧（商用電源電圧よりも高い数百Ｖ以上の電圧）で、かつ、１０μＡ程度の電流が転写ローラに通電される。

このような高圧を発生するために、従来、巻線式の電磁トランスが使用されてきた。しかし、電磁トランスは、高圧電源装置の小型化・軽量化の妨げとなっていた。そこで、圧電トランス（圧電セラミックトランス）を用いることが検討されている。圧電トランスは、電磁トランス以上の効率で高電圧を発生でき、しかも、一次側と二次側の電極間を絶縁するためのモールド加工も不要である。そのため、高圧電源装置を小型・軽量にできるという利点がもたらされる。

一般的な圧電トランス式高圧電源装置の回路構成では、周波数によって出力される電圧が制御される（特許文献１）。
特開平１１−２０６１１３号公報

しかし、従来の回路構成では、共振周波数の周囲にスプリアス周波数が発生してしまう。スプリアス周波数が発生すると、負荷変動や圧電トランスの能力の微小な変化に応じて出力電圧が不安定になり、高画質な画像を得にくくなる。よって、スプリアス周波数での出力電圧を下げることが望ましい。

本願の発明者は、圧電トランスの後段に設けられた整流回路から通ずる電流経路に直列抵抗を挿入することを検討してみた。しかし、直列抵抗を挿入すると、スプリアス周波数における電圧だけでなく、共振周波数ｆ０における最大電圧も低下する弊害があることがわかった。さらに、高電圧出力時に直列抵抗をリレーで切り換えることで共振周波数ｆ０における最大電圧の低下を抑制する回路構成も検討してみた。しかし、この構成も高価な回路追加や回路の複雑化が課題となりうる。

そこで、本発明は、このような課題および他の課題のうち、少なくとも１つを解決することを目的とする。例えば、圧電トランスの共振周波数での電圧を極力維持しながらスプリアス周波数の電圧を低下させ、比較的に安価な構成で広い電圧範囲を制御できるようにすることを目的とする。なお、他の課題については明細書の全体を通して理解できよう。

本発明は、周波数信号に対応した電圧を出力する圧電トランスと、
前記周波数信号を発生する発生部と、
前記圧電トランスから出力される電圧を降下させ、降下した電圧を出力する定電圧素子と、を有し、前記定電圧素子は、前記圧電トランスにおいて発生するスプリアス周波数における電圧を低減することを特徴とする高圧電源装置を提供する。

本発明の他の観点によれば、画像を形成する画像形成部を有する画像形成装置において、
前記画像形成部に電圧を供給する高圧電源、を有し
前記高圧電源は、
周波数信号に対応した電圧を出力する圧電トランスと、
前記周波数信号を発生する発生部と、
前記圧電トランスから出力される電圧を降下させ、降下した電圧を出力する定電圧素子と、を有し、
前記定電圧素子は、前記圧電トランスにおいて発生するスプリアス周波数における電圧を低減することを特徴とする画像形成装置が提供される。

本発明のさらに他の観点によれば、
周波数信号に対応した電圧を出力する圧電トランスと、
前記周波数信号を発生する発生部と、
前記圧電トランスから出力される最大出力電圧に対応した共振周波数とは異なるスプリアス周波数に対応した出力電圧を低減するように、前記圧電トランスから出力された電圧を降下させて、降下した電圧を出力する電圧降下部と、
を有することを特徴とする高圧電源装置が提供される。
本発明のさらに他の観点によれば、画像を形成する画像形成部を有する画像形成装置において、
前記画像形成部に電圧を供給する高圧電源、を有し
前記高圧電源は、
周波数信号に対応した電圧を出力する圧電トランスと、
前記周波数信号を発生する発生部と、
前記圧電トランスから出力される最大出力電圧に対応した共振周波数とは異なるスプリアス周波数に対応した出力電圧を低減するように、前記圧電トランスから出力された電圧を降下させて、降下した電圧を出力する電圧降下部と、を有し、
前記電圧降下部から出力された電圧が前記画像形成部に供給されることを特徴とする画像形成装置が提供される。

本発明によれば、圧電トランスの共振周波数での電圧を極力維持しながらスプリアス周波数の電圧を低下させ、比較的に安価な構成で広い電圧範囲を制御できる高圧電源装置が提供される。このような高圧電源装置を画像形成装置に採用すれば、小型化とコストダウンを実現しつつ、画像の品質も維持できる。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

［関連技術］
図１６は、関連技術における圧電トランス式の高圧電源装置の回路図である。圧電トランス１０１は、従来の巻線式の電磁トランスに代えて採用されている。圧電トランス１０１の出力は、整流平滑回路によって正電圧に整流平滑される。整流平滑回路は、高圧ダイオード１０２、１０３及び高圧コンデンサ１０４によって構成されている。圧電トランス１０１の出力電圧は、圧電トランス１０１から延伸した経路に接続された出力端子１１７から出力され、負荷（例：転写ローラ（図１５）など）に供給される。なお、出力電圧は、抵抗１０５、１０６、１０７によって分圧され、コンデンサ１１５及び保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。

他方、オペアンプ１０９の反転入力端子（−端子）には、入力端子１１８から入力されたアナログ信号（高圧電源装置の制御信号（Ｖｃｏｎｔ））が、抵抗１１４を介して入力される。オペアンプ１０９、抵抗１１４及びコンデンサ１１３は、積分回路として機能する。すなわち、抵抗１１４とコンデンサ１１３の部品定数によって決まる積分時定数に応じて平滑化された制御信号Ｖｃｏｎｔが、オペアンプ１０９に入力される。オペアンプ１０９の出力端は、電圧制御発振器（ＶＣＯ）１１０に接続されている。電圧制御発振器１１０は、入力した制御信号に応じて出力信号の周波数を可変設定する発振器の一例である。

また、電圧制御発振器１１０の出力端は、電界効果トランジスタ１１１のゲートに接続される。電界効果トランジスタ１１１は、発振器の出力信号により駆動されるスイッチング素子の一例である。電界効果トランジスタ１１１のドレインは、インダクタ１１２を介して電源（＋２４Ｖ：Ｖｃｃ）に接続されるとともに、コンデンサ１１６を介して接地されている。インダクタ１１２は、スイッチング素子と電源との間に接続された素子であって、スイッチング素子の駆動により断続的に電圧が印加されるインダクタンス成分を有する素子の一例である。さらに、ドレインは、圧電トランス１０１の一次側電極の一方に接続される。圧電トランス１０１の一次側電極の他方は接地される。また、電界効果トランジスタ１１１のソースも接地される。

電圧制御発振器１１０は、オペアンプ１０９の出力電圧に応じた周波数で電界効果トランジスタ１１１をスイッチングする。インダクタ１１２及びコンデンサ１１６は、共振回路を形成している。この共振回路により増幅された電圧が、圧電トランス１０１の一次側に供給される。このように、圧電トランス１０１は、スイッチング素子とインダクタンス成分を有する素子との接続点に接続され、所定の共振周波数で振動する信号が加えられると最大の電圧を出力する。

電圧制御発振器１１０は、入力電圧が上がると出力周波数を上げ、入力電圧が下がると出力周波数は下げるような動作を行う。この条件において、出力電圧Ｅｄｃが上がると、抵抗１０５を介してオペアンプ１０９の非反転入力端子（＋端子）の入力電圧Ｖｓｎｓも上がり、オペアンプ１０９の出力端子の電圧も上がる。つまり、電圧制御発振器１１０の入力電圧が上がるので、圧電トランス１０１の駆動周波数も上がる。共振周波数よりも高い周波数領域において、圧電トランス１０１は、駆動周波数が上がると出力電圧を下げる（図１７、図１８）。すなわち、図１６に示された回路は、負帰還制御回路を構成している。この負帰還制御回路は、圧電トランス１０１から出力される電圧を一定に維持するためのフィードバック制御機構の一例である。

また、出力電圧Ｅｄｃが下がると、オペアンプ１０９の入力電圧Ｖｓｎｓも下がり、オペアンプ１０９の出力端子電圧も下がる。よって、電圧制御発振器１１０の出力周波数も下がり、圧電トランス１０１の出力電圧を上げる方向に負帰還制御が実行される。

このように、オペアンプ１０９の反転入力端子（−端子）に入力されるＤＣコントローラ４６０からの高圧出力制御信号（Ｖｃｏｎｔ）の電圧（以下、出力制御値と記す。）で決定される電圧に等しくなるよう、出力電圧が定電圧制御される。

図１７は、圧電トランスの特性の一例を示す図である。ここでは、圧電トランスの特性を駆動周波数に対する出力電圧として示している。図からわかるように、特性は、裾広がりな形状をしている。特に、共振周波数ｆ０において出力電圧が最大となる。このように、圧電トランス１０１に与える駆動周波数によって、出力電圧を制御できる。

図１７によれば、共振周波数ｆ０よりも高い駆動周波数で出力電圧を制御する場合、圧電トランス１０１の出力電圧を増加させるには、駆動周波数を高い方から低い方へ変化させればよいことがわかる。逆に、共振周波数ｆ０よりも低い駆動周波数で出力電圧を制御する場合、駆動周波数を低い方から高い方へ変化させれば、出力電圧を増加させることができることがわかる。

通常、電圧制御発振器１１０の動作周波数範囲は、共振周波数ｆ０を含む範囲で設定される。ただし、圧電トランス１０１の構造や入力電圧波形によって、不要共振周波数（ｆ０以外の共振周波数。以下スプリアス周波数と記す。）ｆｓｐ１〜ｆｓｐ４などが存在する。

図１８は、圧電トランスに入力される入力電圧波形の一例を示す図である。図１８によれば、入力電圧の波形は、フライバック波形となっている。

図１９は、スプリアス周波数における出力電圧が高い場合における、出力電圧の立ち上り時間と駆動周波数とに対する各出力電圧を示す図である。所望の出力電圧Ｅｄｃを得るために、十分に高い駆動周波数から共振周波数ｆ０付近の駆動周波数ｆｘ（図１７）まで掃引すると仮定する。駆動周波数ｆｘで所望の出力電圧Ｅｄｃが得られるとする。この場合、駆動周波数ｆｘまで掃引する際に、各スプリアス周波数ｆｓｐ１、ｆｓｐ２を順次通過する。図１７や図１９からわかるように、各スプリアス周波数ｆｓｐ１、ｆｓｐ２において、出力電圧に起伏が生じる。このような起伏が存在すると、電圧フィードバックによる周波数の掃引時間が遅くなるため、出力電圧Ｅｄｃまでの立ち上り時間が長くなる。

この欠点を補うには、所望の出力電圧（高圧）が必要とされるタイミングよりも早く、出力電圧をスプリアス周波数における電圧値以上に立ち上げておけばよい。すなわち、スプリアス周波数での電圧よりも高く、かつ、共振周波数ｆ０での最大電圧より低い範囲で電圧を制御することが一般的である。ただし、立ち上り時間を改善するのと引き換えに、出力電圧の範囲が狭くなってしまう。なお、このスプリアス周波数の発生を抑えるためには、圧電トランス１０１に対して、正弦波などの高調波成分を含まない電圧を入力することが有効である。

また、図１７に示すようにスプリアス周波数ｆｓｐ２における電圧と同レベルの電圧Ｅｄｃ’を出力したい場合、負荷変動や圧電トランス能力の微小な変化により出力電圧に起伏が生じる。これは、高画質な画像が得られなくなる原因となりうる。

例えば、常温から高温高湿な環境条件において、抵抗値の低い記録材にトナーを転写する場合、転写電流が多く流れる。転写部で流れ込んでくる電流により、所定電位で帯電した感光ドラム上の電荷が除電されてしまうため、転写後の表面電位が低下する。表面電位が大きく変わっていると、１次帯電器は、表面電位の履歴を十分に消すことができず、ゴーストが生じる。このゴーストは、濃度差を招いてしまうため好ましくない。

このゴースト対策としては、高圧電源装置からの出力電圧を可能な限り低下させる方法がある。しかしながら、上述したようにスプリアス周波数における出力電圧の起伏によって、低い電圧を安定して出力ができない。そのため、スプリアス周波数における出力電圧よりも高い電圧Ｅｄｃ３以上（例えば＋５００Ｖ）に制御範囲を設けなければならず、好適な電圧制御が困難となる。

［実施形態１］
図１は、実施形態１に係る圧電トランス式の高圧電源装置の一例を示す回路図である。なお、すでに説明した個所には、同一の参照符号を付すことで、説明を簡潔にする。また、本発明は、正電圧又は負電圧どちら出力する高圧電源装置に対しても有効である。ここでは一例として、正電圧を出力する高圧電源装置について説明する。

圧電トランス１０１は、所定の共振周波数で最大の電圧を出力する。電圧制御発振器１１０、電界効果トランジスタ１１１、インダクタ１１２及びコンデンサ１１６は、共振周波数を含む所定の周波数範囲にわたり、圧電トランス１０１を駆動するための駆動周波数（駆動周波数で振動する信号）を発生する発生ユニットの一例である。なお、周波数は、一般に、信号が１秒間に振動する回数を言うが、この信号自体を意味することもある。

とりわけ、圧電トランス１０１と出力端子１１７とを結ぶ経路には、定電圧素子（バリスタ１２０）が挿入されている。定電圧素子は、圧電トランス１０１において発生するスプリアス周波数における電圧（例：Ｅｄｃ２，３）を、共振周波数ｆ０における電圧（Ｅｄｃ４）よりも抑圧する素子である。図１からわかるように、高圧ダイオード１０３のカソードと出力端子１１７との間に、バリスタ１２０が挿入されている。また、フィードバック制御機構によって、バリスタ１２０から出力される電圧がフィードバックされる。

より具体的に説明すると、圧電トランス１０１から出力端子１１７までの電流経路上であって、整流回路（高圧ダイオード１０３及び平滑用の高圧コンデンサ１０４）と出力端子１１７との間に、直列に定電圧素子としてバリスタ１２０が挿入される。出力電圧を検出するための抵抗１０５は、バリスタ１２０と出力端子１１７との間に接続される。

図２は、一般的なバリスタ１２０の電流−電圧特性を示す図である。横軸は、電流Ｉ（対数）を示している。縦軸は、両端電圧ΔＥを示している。図２によれば、バリスタ１２０に流れる電流によって、バリスタ１２０の両端電圧ΔＥが変動することがわかる。

図３は、圧電トランスや整流回路を含めた高圧発生源から負荷側を見た場合の等価回路を示す図である。ここでは、高圧発生源（圧電トランス１０１、高圧ダイオード１０３を含む回路）の電圧をＶｈｖ、負荷抵抗に印加される電圧をＶｏｕｔ、バリスタ１２０の両端電圧（電位差）をΔＥとする。

図４は、図３の等価回路において、各部分の電流変動による電圧変化の一例を示す図である。横軸は、電流Ｉ（実数）を示す。縦軸は、電圧を示す。ここで、出力端子１１７における出力電圧Ｖｏｕｔは、
Ｖｏｕｔ ＝ Ｉ × Ｒ
で表され、負荷抵抗に比例した値となる。

また、高圧発生源の電圧Ｖｈｖは、
Ｖｈｖ ＝ Ｉ × Ｒ ＋ ΔＥ
で表され、出力電圧Ｖｏｕｔに、電流により変動するバリスタ１２０の両端電圧ΔＥが加わった値となる。

図５Ａは、外部負荷１０ＭΩとしたきの、バリスタを挿入したケース（バリスタ挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。図５Ｂは、外部負荷１００ＭΩとしたきの、バリスタを挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。なお、図５Ａと図５Ｂにおいて、縦軸と横軸の各スケールは一致しているものとする。

ここでは、負荷条件を以下のように考えるものとする。高温高湿環境では部材の抵抗値が下がる。そのため、外部負荷は１０ＭΩとなり、供給電流を維持するために負荷への印加電圧は低く抑える制御などが行われる。従って、出力電圧の制御範囲は絶対値として低い電圧（例えば、２００Ｖ〜１０００Ｖなど）に設定されるものとする。

一方、低温低湿環境では部材の抵抗値が上がる。そのため、外部負荷は１００ＭΩとなり、供給電流を維持する為に負荷への印加電圧は高く制御される。従って、出力電圧の制御範囲は絶対値として高い電圧（例えば、６００Ｖ〜２０００Ｖなど）に設定されるものとする。

外部負荷が１０ＭΩと１００ＭΩでは、従来回路の特性自体に差が表れる。図５Ａ、図５Ｂによれば、外部負荷１０ＭΩの特性の方が外部負荷１００ＭΩの特性よりも低い電圧レベルになっていることがわかる。従って、共振周波数ｆ０における最大電圧と、スプリアス周波数ｆｓｐ１におけるスプリアス電圧の双方とも、負荷抵抗が小さいほど低下することになる。これは、負荷抵抗が小さいほど、圧電トランス１０１の消費電力が上昇することが原因である。

また、外部負荷１０ＭΩの周波数特性から次のことが言える。従来回路の特性とバリスタ挿入回路の特性の差分に関して、共振周波数ｆ０での電圧差分をΔＥｆ０、スプリアス周波数ｆｓｐ１での電圧差分をΔＥｆｓｐとする。この場合、図から
ΔＥｆ０ ＞ ΔＥｆｓｐ
であることがわかる。同様の関係は、外部負荷１００ＭΩ時の特性でも言える。

本実施形態のように、駆動周波数範囲の全域で外部負荷を固定とした場合、スプリアス周波数ｆｓｐ１での低電圧出力よりも共振周波数ｆ０での高電圧出力の方が電流Ｉは大きくなる。そのため、バリスタの電位差ΔＥも大きくなる。このような特性から、
ΔＥｆ０ ＞ ΔＥｆｓｐ
が成立する。

ただし、外部負荷の抵抗値が小さくなるほど電流は多く流れるので、ΔＥｆ０及びΔＥｆｓｐの絶対値はそれぞれ大きくなる。この関係から、画像形成時における転写電圧の出力制御においては、次のようなことが言える。

高温高湿環境（ここでは外部負荷が１０ＭΩの場合）においては、画質を保証するための出力電圧は低い電圧範囲に設定される。従って、本実施形態の効果により、スプリアス周波数ｆｓｐ１での電圧が低下することによって、電圧範囲を低い電圧側に広げることができる。この際、共振周波数ｆ０における最大電圧も同様に低下するものの、電圧範囲の上限値についてはマージンが確保された設定になっている。

一方で、低温低湿環境（ここでは外部負荷が１００ＭΩの場合とする。）においては、画質を保証するために出力電圧が高い電圧範囲に設定される。従って、本実施形態の効果により共振周波数ｆ０での電圧低下が極力抑えられ、電圧範囲の上限値についてはマージンを確保しやすくなる。また、スプリアス周波数ｆｓｐ１での電圧が十分に低下しない状態でも、電圧範囲の下限値についてはマージンが確保された設定になっている。このように、出力電圧設定に関しては好都合な設定が可能な構成である。

図２０は、外部負荷に応じた定電圧素子の両端における周波数特性を示す図である。横軸は、駆動周波数を示している。縦軸は、定電圧素子からの出力電圧を示している。実線２００１は、定電圧素子の特性のうち、整流回路側の特性を示している。実線２００２は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１００ＭΩ）。破線２００３は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１０ＭΩ）。

図２１は、定電圧素子の整流回路側の電圧をフィードバックしたときの各種の特性を示した図である。実線２１０１は、定電圧素子の特性のうち、整流回路側の特性を示している。実線２１０２は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１００ＭΩ）。破線２１０３は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１０ＭΩ）。

一般に、高圧の出力電圧を定電圧制御する際には、電圧がフィードバックされる。とりわけ、定電圧素子の整流回路側の電圧をフィードバックすると、目標電圧Ｅｄｃ７に対する出力端子の電圧は、定電圧素子の電流や外部負荷の影響を受け、降下する。なお、駆動周波数はｆ１に固定される。そのため、例えば外部負荷が１００ＭΩのときには、出力端子の電圧がＥｄｃ８に降下する。同様に、外部負荷が１０ＭΩのときには、出力端子の電圧がＥｄｃ７に降下する。このように、外部負荷及び電流に応じて、出力電圧は異なる。これは、安定した定電圧制御を実現できないことを意味する。

図２２は、定電圧素子の負荷（出力端子）側の電圧をフィードバックしたときの各種の特性を示した図である。実線２２０１は、定電圧素子の特性のうち、整流回路側の特性を示している。実線２２０２は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１００ＭΩ）。破線２２０３は、定電圧素子の特性のうち、負荷（出力端子）側の特性を示している（ただし、外部負荷は１０ＭΩ）。

図２２が示すように、定電圧素子の負荷側の電圧をフィードバックすれば、目標電圧Ｅｄｃ１０に対する出力端子の電圧が、定電圧素子、電流及び外部負荷に依存しにくくなる。よって、安定した定電圧制御が実現されることになる。ただし、駆動周波数は、負荷条件に応じてｆ３、ｆ４のように変化する。

図２３は、出力電圧、電圧フィードバックの方法及び定電圧素子のばらつきとの関係を示す図である。ここでは、定電圧素子としてバリスタを用いたときの駆動電流に対する出力電圧の特性（いわゆるＩ−Ｖ特性）について説明する。

実線２３０１は、バリスタのＩ−Ｖ特性のうち、ばらつきが上限となるＩ−Ｖ特性を示している。実線２３０２は、バリスタのＩ−Ｖ特性のうち、ばらつきが平均的なＩ−Ｖ特性を示している。実線２３０３は、バリスタのＩ−Ｖ特性のうち、ばらつきが下限となるＩ−Ｖ特性を示している。

破線２３１１は、Ｉ−Ｖ特性のばらつきが上限で、かつ、定電圧素子の整流回路側からフィードバックが適用されたときの特性を示している。破線２３１２は、Ｉ−Ｖ特性のばらつきが平均的で、かつ、定電圧素子の負荷側の電圧をフィードバックしたときの特性を示している。なお、Ｉ−Ｖ特性のばらつきが平均的で、かつ、定電圧素子の整流回路側の電圧をフィードバックしたときの特性は、破線２３１２と重なっている。破線２３１３は、Ｉ−Ｖ特性のばらつきが下限で、かつ、定電圧素子の整流回路側の電圧をフィードバックしたときの特性を示している。

図２３からわかるように、バリスタのＩ−Ｖ特性のばらつきは、電流が増加するに伴い大きくなる。バリスタ電圧は温度に依存して変化する。ここでは、出力電圧Ｅｄｃ１１を目標電圧に設定して定電圧制御を行うことを想定する。この場合、バリスタのＩ−Ｖ特性のばらつき中心（実線２３０２）を考慮した制御テーブルを用いて、定電圧素子の整流回路側の電圧をフィードバックしても、出力電圧はバリスタの特性ばらつきの影響を大きく受ける。特に、電流が増大するに従って、出力電圧のばらつきは増大する。

これに対して、定電圧素子の負荷側の電圧をフィードバックすると、バリスタの特性ばらつきに影響を受けにくくなり、出力電圧Ｅｄｃ１１を安定して制御することができる（破線２３１２）。なお、定電圧素子としてツェナーダイオードを用いる場合、バリスタに比べると電圧は安定するであろう。しかし、ツェナーダイオードでも、負荷電流や温度に依存し、ツェナー電圧は変動しうる。

このように、定電圧素子の整流回路側の電圧をフィードバックするよりも、負荷側の電圧をフィードバックした方が、定電圧素子のばらつきや外部負荷の変動の影響を受けにくくなる。よって、安定した定電圧制御を行える。特に、帯電ローラを含む接触帯電系に電圧を供給する高圧電源では、帯電ローラに印加される電圧の変動が画像濃度に影響する。例えば、印刷されたページごとに画像濃度が変動するといった問題も生じる。それゆえ、高圧電源装置が供給する電圧を安定させることは重要である。

以上説明したように、スプリアス特性をもった高圧電源装置において、圧電トランスと出力端子とを結ぶ経路に定電圧素子（例：バリスタ１２０）を挿入する。これにより、圧電トランスの共振周波数での電圧を極力維持しながらスプリアス周波数の電圧を低下させ、比較的に安価な構成で広い電圧範囲を制御できる高圧電源装置が提供される。

例えば、バリスタやツェナーダイオードのような非直線的なＩ−Ｖ特性を持つ定電圧素子を採用すれば、比較的に安価で簡単な構成によって圧電トランスのスプリアスを抑圧することが可能となる。スプリアスを抑圧できれば、比較的に広い範囲にわたって電圧を出力することが可能となる。とちわけ、低電圧出力時において、スプリアス周波数の影響をあまり受けることなく、電圧を制御できるようになる。そのため、低電圧領域における安定した電圧制御が可能となる。

例えば、外部負荷の抵抗値が小さいために低電圧出力制御が必要となる場合には、スプリアス周波数の影響をあまり受けずに、低電圧を安定して出力できるようになる。一方で、本実施形態の高圧電源装置を画像形成装置に適用すれば、上述したゴーストに対する改善効果を向上させることができる。また同時に、高圧立ち上げ時にスプリアス周波数を越えるのに要する時間を短縮することができる。よって、高圧立ち上げに要する時間が短くなる。

ここで、高圧立ち上げに要する時間を短縮できる理由を、所望の出力電圧Ｅｄｃへの立ち上がりの動作に基づいて説明する。ここでは、出力電圧の極性は正極性であり、かつ、共振周波数ｆ０よりも高周波領域で周波数制御が行われるものとする。また、ここでの回路構成は負帰還のフィードバック制御による定電圧制御回路（図１）とする。さらに、電圧制御発振器１１０は入力電圧が上がると出力周波数を上げ、入力電圧が下がると出力周波数を下げるように動作する。

オペアンプ１０９の反転入力端子（−端子）には、所望の出力電圧Ｅｄｃに対応した電圧Ｖｃｏｎｔが入力される。これに対して、オペアンプ１０９の非反転入力端子（＋端子）には、出力端子１１７の電圧Ｖｏｕｔを抵抗１０５、１０６、１０７などにより分圧することで生成された電圧Ｖｓｎｓが入力される。

出力端子電圧Ｖｏｕｔが所望の出力電圧Ｅｄｃよりも低い場合、Ｖｓｎｓ＜Ｖｃｏｎｔとなるため、オペアンプ１０９の出力電圧は下がる。電圧制御発振器１１０の入力電圧が下がることになるので、出力周波数を下げる制御が行われる。すなわち、圧電トランス１０１の駆動周波数が下がるので、より共振周波数ｆ０に近づく方向に駆動周波数が掃引され、出力端子電圧Ｖｏｕｔも所望の出力電圧Ｅｄｃに近づく。

また、周波数の掃引時間は、オペアンプ１０９、抵抗１１４及びコンデンサ１１３で構成された積分回路の時定数と、オペアンプ１０９の入力差分電圧とによって決定される。ただし、抵抗１１４とコンデンサ１１３は、回路構成上、定数固定となるため、オペアンプ１０９の入力差分電圧が支配的となる。掃引時間ｔは、
ｔ＝（ＣＸＲ）÷（Ｖｃｏｎｔ−Ｖｓｎｓ）
で定義できる。すなわち、非反転入力端子Ｖｓｎｓと反転入力端子Ｖｃｏｎｔとの差分電圧が大きいほど、掃引時間ｔは小さくなる。オペアンプ１０９の出力電圧の変化時間が短くなることにより、電圧制御発振器１１０からの出力周波数の変化時間も短くなる。ただし、周波数を掃引する過程で周波数と電圧との関係を示す周波数−電圧特性において出力電圧に大きな歪みや起伏がないことが条件となる。

周波数を掃引する過程においてスプリアス周波数が存在すると、ＶｓｎｓとＶｃｏｎｔの差分電圧が一時的に小さくなり、周波数の掃引時間が長くなる。この掃引時間は、スプリアス周波数の数が多いほど、またスプリアス周波数における出力電圧の歪みが大きいほど、長くなってしまう。掃引時間が長くなれば、所望の出力電圧までにかかる時間が長くなってしまう。
このことからも、スプリアス周波数における出力電圧の歪みを低減することによって、時間短縮が可能になることがわかる。

つまり、本実施例のように、バリスタなどの定電圧素子を用いてスプリアス周波数における出力電圧の歪みを低減できれば、短時間で周波数を掃引することが可能となる。すなわち、電圧立ち上げ時間を短縮できる。

外部負荷抵抗値が大きいために高電圧出力制御が必要となる場合、本実施形態に係る高圧電源装置における共振周波数ｆ０での出力電圧が、バリスタ１２０を有しない従来回路の出力電圧よりも低下する。そのため、電圧マージンを考慮して制御する必要がある。ただし、本実施形態に係る高圧電源装置は、バリスタ１２０に代えて電流経路に抵抗を挿入した高圧電源装置よりも、従来回路との電圧差分は十分小さくなる。よって、この最大電圧以下で制御を行えば、上記問題も顕在しにくくなる。

なお、本実施形態では外部負荷の抵抗値については理解しやすいように、１０ＭΩと１００ＭΩの２つの代表的な値を用いた。しかし、これらの値は単なる例示に過ぎない。すなわち、外部負荷の抵抗値が他の値であっても、概ね本実施形態に係る高圧電源装置は有効な特性を示す。このことは後述する実施形態についても同様である。

さらに、本実施形態では、圧電トランスの駆動周波数を高域側から低域側に変化させることで出力電圧を増加させる構成について説明した。しかしながら、低域側から高域側に駆動周波数を変化させることにより出力電圧を増加させても構わない。この場合にも本実施形態に係る構成は、有効だからである。このことは後述する実施形態についても同様である。

さらに、本実施形態によれば、共振周波数での最大電圧の低下を極力抑えることができる。また、定電圧素子を介した後の負荷側の電圧をフィードバックすることにより、スプリアス抑圧効果を相対的に高めることが可能となる。また、定電圧素子の外部負荷や温度などの変動の影響を受けにくくなり、安定した出力電圧制御が実現される。これは、画像形成装置の画像濃度を安定化させることにも大きく寄与する。

［実施形態２］
以下、本発明の実施形態２を図６、図７及び図８に基づいて説明する。ただし、実施形態１と重複する内容の説明は省略する。

図６は、実施形態２に係る圧電トランス式の高圧電源装置の回路図である。実施形態１との主たる相違点は、定電圧素子として、ツェナーダイオード１２１が採用されていることである。

図７は、一般的なツェナーダイオード１２１の電流−電圧特性を示す図である。横軸は、電流Ｉ（対数）示す。縦軸は、ツェナーダイオード１２１の両端電圧を示す。図７と図２とを比較してみるとわかるように、ツェナーダイオード１２１の電圧特性は、バリスタほど流れる電流に依存しない。このため、ツェナーダイオード１２１の両端電圧ΔＥは、広い電流範囲でツェナー電圧が維持されることになる。

図８Ａは、外部負荷１０ＭΩとしたきの、ツェナーダイオードを挿入したケース（ツェナーダイオード挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。図８Ｂは、外部負荷１００ＭΩとしたきの、ツェナーダイオードを挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。なお、図８Ａと図８Ｂにおいて、縦軸と横軸の各スケールは一致しているものとする。従来回路の特性が外部負荷の抵抗値によって変化することは、実施形態１で説明したとおりである。

本実施形態の特徴として、外部負荷１０ＭΩ時のグラフ（図８Ａ）から次のことが言える。従来回路の特性とツェナーダイオード挿入回路の特性の差分に関して、共振周波数ｆ０での電圧差分をΔＥｆ０、スプリアス周波数ｆｓｐ１での電圧差分をΔＥｆｓｐとする。この場合、
ΔＥｆ０ ≒ ΔＥｆｓｐ
となり、両者は、ほぼ等しい値となる。

駆動周波数範囲の全域において外部負荷を固定した場合、スプリアス周波数ｆｓｐ１での低電圧出力よりも共振周波数ｆ０での高電圧出力の方が電流Ｉは大きくなる。しかし、図７に示したツェナーダイオード１２１の特性によって、電位差ΔＥは、電流Ｉの影響をほとんど受けない。同様のことは外部負荷１００ＭΩ時のグラフ（図８Ｂ）でも言える。よって、負荷抵抗の大小に、電位差ΔＥは依存しない。

実施形態２の回路構成により、実施形態１と同様の効果が得られる。さらに、外部負荷の抵抗値や、出力電圧に依存する電流値に関係なく、実施形態２の高圧電源装置は、一定の電圧差分を発生することができる。よって、設計精度の向上も効果として得られる。

［実施形態３］
以下、本発明の実施形態３を、図９、図１０及び図１１に基づいて説明する。ただし、これまでの実施形態と重複する内容の説明は省略する。図９は、実施形態３に係る圧電トランス式の高圧電源装置の回路図である。これまでの実施形態との主たる相違点は、定電圧素子としてバリスタ１２０が挿入され、さらにバリスタ１２０に対して並列に抵抗１２２を接続したことである。

図１０は、バリスタ１２０と抵抗１２２を並列接続した際の電流−電圧特性を示す図である。横軸は、電流Ｉ（対数）を示す。縦軸は、バリスタの両端電圧を示す。特徴的なのは、電流の小さい領域で抵抗のＩ−Ｖ特性が支配的となり、電流の大きい領域ではバリスタのＩ−Ｖ特性が支配的となることである。すなわち、電流の小さい領域では抵抗値と外部負荷によって分圧された電圧が出力端子１１７に表れるが、電流の大きい領域では実施形態１で示したバリスタの定電圧特性に従った電圧が出力端子１１７に表れる。

図１１Ａは、外部負荷１０ＭΩとしたきの、バリスタ及び並列抵抗を挿入したケース（バリスタ・並列抵抗挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。図１１Ｂは、外部負荷１００ＭΩとしたきの、バリスタ及び並列抵抗を挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。なお、図１１Ａと図１１Ｂにおいて、縦軸と横軸の各スケールは一致しているものとする。従来回路の特性が外部負荷の抵抗値によって変化することは実施形態１で説明した通りである。

本実施形態の特徴として次のことが言える。従来回路の特性とバリスタ・並列抵抗挿入回路の特性との差分に関しては、共振周波数ｆ０での電圧差分をΔＥｆ０、スプリアス周波数ｆｓｐ１での電圧差分をΔＥｆｓｐとする。この場合、
ΔＥｆ０ ＞ ΔＥｆｓｐ
かつ、
ΔＥｆ０（外部負荷１０ＭΩ時） ＞ ΔＥｆ０（外部負荷１００ＭΩ時）
ΔＥｆｓｐ（外部負荷１０ＭΩ時） ＞ ΔＥｆｓｐ（外部負荷１００ＭΩ時）
となる。

駆動周波数範囲の全域で外部負荷を固定した場合、スプリアス周波数ｆｓｐ１での低電圧出力時は、電流Ｉが小さいので、抵抗のＩ−Ｖ特性が支配的となる。また、共振周波数ｆ０での高電圧出力時は、電流Ｉが大きくなるので、バリスタのＩ−Ｖ特性が支配的となる。そのため、ΔＥｆ０はΔＥｆｓｐよりも大きい値になる。さらに、外部負荷の抵抗値が小さい方が電流は流れるので、１００ＭΩ時のΔＥｆ０よりも１０ＭΩ時のΔＥｆ０の方が大きくなる。

本実施形態の高圧電源装置も、実施形態１及び２と同様の効果を奏する。さらに、高い電圧設定を必要とする際には電圧差分を極力小さくし、低い電圧設定を必要とする際には十分な電圧差分を発生させることで、スプリアス周波数ｆｓｐ１の出力電圧を低下させることが可能となる。また、これにより、出力電圧範囲を広げることができるため、汎用性の高い高圧電源装置を提供することが可能となる。

［実施形態４］
以下、本発明の実施形態４を、図１２、図１３及び図１４に基づいて説明する。ただし、これまでの実施形態と重複する内容の説明は省略する。

図１２は、実施形態４に係る圧電トランス式の高圧電源装置の回路図である。これまでの実施形態との主たる相違点は、定電圧素子としてツェナーダイオード１２１を挿入し、さらにツェナーダイオード１２１に対して並列に抵抗１２２を接続したことである。

図１３は、ツェナーダイオード１２１と抵抗１２２を並列接続した際の電流−電圧特性を示す図である。横軸は、電流Ｉ（対数）を示す。縦軸は、ツェナーダイオード１２１の両端電圧を示す。特徴的なのは、電流の小さい領域では、抵抗のＩ−Ｖ特性が支配的となり、電流の大きい領域ではツェナーダイオードのＩ−Ｖ特性が支配的となることである。

すなわち、電流の小さい領域では、抵抗値と外部負荷によって分圧された電圧が出力端子１１７に表れ、電流の大きい領域では、実施形態２で示したツェナーダイオードの定電圧特性（図７）に従った電圧が出力端子１１７に表れる。

図１４Ａは、外部負荷１０ＭΩとしたきの、ツェナーダイオード及び並列抵抗を挿入したケース（ツェナーダイオード・並列抵抗挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。図１４Ｂは、外部負荷１００ＭΩとしたきの、ツェナーダイオード及び並列抵抗を挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。なお、図１４Ａと図１４Ｂにおいて、縦軸と横軸の各スケールは一致しているものとする。従来回路の特性が外部負荷の抵抗値によって変化することは実施形態１で説明したとおりである。

本実施形態の特徴として次のことが言える。従来回路の特性とツェナーダイオード・抵抗並列挿入回路の特性の差分に関しては、共振周波数ｆ０での電圧差分をΔＥｆ０、スプリアス周波数ｆｓｐ１での電圧差分をΔＥｆｓｐとする。

外部負荷１０ＭΩの場合、
ΔＥｆ０ ＞ ΔＥｆｓｐ
となる。一方、外部負荷１００ＭΩの場合、
ΔＥｆ０ ≒ ΔＥｆｓｐ
となる。さらに、
ΔＥｆ０（外部負荷１０ＭΩ時） ＞ ΔＥｆ０（外部負荷１００ＭΩ時）
ΔＥｆｓｐ（外部負荷１０ＭΩ時） ＞ ΔＥｆｓｐ（外部負荷１００ＭΩ時）
となる。

よって、駆動周波数範囲の全域で、外部負荷を１００ＭΩ固定とした場合、ツェナーダイオードのＩ−Ｖ特性が大きく影響する。そのため、スプリアス周波数ｆｓｐ１での低電圧出力よりも共振周波数ｆ０での高電圧出力の方が、電流Ｉは大きくなる。しかし、前述のツェナーダイオード１２１の特性（図７）によって、電位差ΔＥｆ０及びΔＥｆｓｐには、ほとんど差が現れない。

一方、外部負荷を１０ＭΩ固定とした場合、抵抗のＩ−Ｖ特性が大きく影響する。そのため、スプリアス周波数ｆｓｐ１での低電圧出力よりも共振周波数ｆ０での高電圧出力において、電流Ｉが大きくなる。また、ΔＥｆ０は、ΔＥｆｓｐよりも大きい値になる。さらに、外部負荷の抵抗値が小さい方が電流は流れるので、１００ＭΩ時のΔＥｆ０よりも１０ＭΩ時のΔＥｆ０の方が大きくなる。

本実施形態の高圧電源装置は、これまでの実施形態と同様の効果を奏する。さらに、電流依存性の低いツェナーダイオードを用いたことにより、高い電圧設定を必要とする際には電圧差分を極力小さくできる。また、抵抗を並列接続したことにより、低い電圧設定を必要とする際には十分な電圧差分を発生させてスプリアス周波数ｆｓｐ１の出力電圧を低下させることが可能となる。本実施形態によって、出力電圧範囲を広げることができ、汎用性の高い回路を提供することが可能となる。

［実施形態５］
以下では、上述した高圧電源装置を採用可能な画像形成装置の一例について説明する。画像形成装置は、例えば、印刷装置、プリンタ、複写機、複合機、ファクシミリとして実現可能である。

図１５は、実施形態５に係るカラーレーザプリンタの構成図である。カラーレーザプリンタ４０１は、画像形成装置の一例であり、電子写真プロセスを用いて画像を形成する。デッキ４０２は、記録材３２を収納する収納部である。ピックアップローラ４０４は、デッキ４０２から記録材３２を繰り出す給紙部である。記録材は、例えば、記録媒体、用紙、シート、転写材、転写紙、記録紙と呼ばれることもある。デッキ給紙ローラ４０５は、ピックアップローラ４０４によって繰り出された記録材３２をさらに下流へと搬送する。リタードローラ４０６は、デッキ給紙ローラ４０５と対をなし、記録材３２の重送を防止する。デッキ給紙ローラ４０５の下流には、記録材３２を同期搬送するレジストローラ対４０７が設けられている。

またレジストローラ対４０７の下流にはＥＴＢ（静電吸着搬送転写ベルト）４０９が配設されている。ＥＴＢ４０９に沿って、４つの画像形成部が設けられている。これらは、それぞれ４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢｋ）に対応している。

各画像形成部は、プロセスカートリッジ４１０と、スキャナユニット４２０とを備えている。スキャナユニット４２０は、後述するビデオコントローラ４４０から送出される各画像信号に基づいて変調されたレーザ光を出力し、一様に帯電した像担持体上に静電潜像を形成する。スキャナユニット４２０は、潜像形成ユニットの一例でもある。

プロセスカートリッジ４１０は、像担持体の一例である感光ドラム３０５、帯電ローラ３０３、現像ローラ３０２、トナー格納容器４１１を備えており、カラーレーザプリンタ４０１本体に対して着脱可能に構成されている。感光ドラム３０５は、帯電ローラ３０３により一様に帯電され、スキャナユニット４２０からの走査光により静電潜像が形成される。静電潜像は、トナー格納容器４１１に格納されたトナーを用いて現像ローラ３０２が現像し、トナー像を形成する。現像ローラ３０２は、現像ユニットの一例である。その後、トナー像は、高圧の転写バイアス電圧が印加された転写ローラ４３０によって、記録材に転写される。転写ローラ４３０は、トナー像を記録材に転写する転写ユニットの一例である。

各画像形成部でそれぞれ異なる色のトナー像が記録材に多重転写される。その後、定着ユニットの一例である定着装置４５０が、トナー像を転写された記録材にトナー像を定着させる。

ビデオコントローラ４４０は、パーソナルコンピュータ等の外部装置４４１から送出される画像データを受信し、この画像データをビットマップデータに展開し、画像形成用の画像信号を生成する。

ＤＣコントローラ４６０は、カラーレーザプリンタ４０１の制御ユニットである。ＤＣコントローラ４６０は、ＭＰＵ（マイクロコンピュータ）４７０、不揮発記憶装置（ＥＥＰＲＯＭ）及び各種入出力制御回路（不図示）等で構成されている。また、高圧電源装置４８０は、上述した圧電トランス式の高圧電源装置である。高圧電源装置４８０は、ＤＣコントローラ４６０からの制御信号に応じて、高圧の帯電バイアス電圧、高圧の現像バイアス電圧及び高圧の転写バイアス電圧を供給する。すなわち、高圧電源装置４８０は、トナー像を記録材に転写することを促進するための転写電圧を転写ローラ４３０に印加するユニットとして機能する。

本実施形態のカラーレーザプリンタ４０１は、上述した高圧電源装置を採用しているため、小型化とコストダウンを実現しつつ、画像の品質も維持できる。すなわち、電磁トランスを採用する高圧電源装置と比較し、圧電トランスを採用した高圧電源装置は、そのサイズを相対的に小さくできる。よって、それを搭載する画像形成装置自体も小型化を図れる。また、直列抵抗を挿入しかつそれをリレーで切り換える関連技術と比較し、本実施形態では、定電圧素子を採用しているため、画像形成装置自体のコストダウンも実現できる。さらに、定電圧素子によって、圧電トランスの共振周波数での電圧を極力維持しながらスプリアス周波数の電圧を低下させることができるため、画質の低下も抑制できる。

本実施形態では、画像形成装置の一例としてカラーレーザプリンタ４０１について説明した。しかしながら、本発明の画像形成装置は、カラーレーザプリンタに限定されるものではなく、モノクロの画像形成装置であってもよい。

上述した実施形態では、主に、画像形成装置に用いられる転写バイアス電圧を供給する装置として高圧電源装置を説明した。しかし、これは一例に過ぎない。例えば、帯電バイアス電圧、現像バイアス電圧を供給する高圧電源装置としても、本発明に係る高圧電源装置を採用できる。

実施形態１に係る圧電トランス式の高圧電源装置の一例を示す回路図である。 一般的なバリスタ１２０の電流−電圧特性を示す図である。 圧電トランスや整流回路を含めた高圧発生源から負荷側を見た場合の等価回路を示す図である。 図３の等価回路において、各部分の電流変動による電圧変化の一例を示す図である。 外部負荷１０ＭΩとしたきの、バリスタを挿入したケース（バリスタ挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。 外部負荷１００ＭΩとしたきの、バリスタを挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。 実施形態２に係る圧電トランス式の高圧電源装置の回路図である。 一般的なツェナーダイオード１２１の電流−電圧特性を示す図である。 外部負荷１０ＭΩとしたきの、ツェナーダイオードを挿入したケース（ツェナーダイオード挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。 外部負荷１００ＭΩとしたきの、ツェナーダイオードを挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。 実施形態３に係る圧電トランス式の高圧電源装置の回路図である。 バリスタ１２０と抵抗１２２を並列接続した際の電流−電圧特性を示す図である。 外部負荷１０ＭΩとしたきの、バリスタ及び並列抵抗を挿入したケース（バリスタ・並列抵抗挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。 外部負荷１００ＭΩとしたきの、バリスタ及び並列抵抗を挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。 実施形態４に係る圧電トランス式の高圧電源装置の回路図である。 ツェナーダイオード１２１と抵抗１２２を並列接続した際の電流−電圧特性を示す図である。 外部負荷１０ＭΩとしたきの、ツェナーダイオード及び並列抵抗を挿入したケース（ツェナーダイオード・並列抵抗挿入回路）と挿入しないケース（従来回路）とにおける各周波数特性を表す図である。 外部負荷１００ＭΩとしたきの、ツェナーダイオード及び並列抵抗を挿入したケースと挿入しないケースとにおける各周波数特性を表す図である。 実施形態５に係るカラーレーザプリンタの構成図である。 関連技術における圧電トランス式の高圧電源装置の回路図である。 圧電トランスの特性を示す図である。 圧電トランスに入力される入力電圧波形の一例を示す図である。 スプリアス周波数における出力電圧が高い場合における、出力電圧の立ち上り時間と駆動周波数とに対する各出力電圧を示す図である。 外部負荷に応じた定電圧素子の両端における周波数特性を示す図である。 定電圧素子の整流回路側の電圧をフィードバックしたときの各種の特性を示した図である。 定電圧素子の負荷（出力端子）側の電圧をフィードバックしたときの各種の特性を示した図である。 出力電圧、電圧フィードバックの方法及び定電圧素子のばらつきとの関係を示す図である

符号の説明

１０１：圧電トランス（圧電セラミックトランス）
１１０：電圧制御発振器（ＶＣＯ）
１２０：バリスタ
１２１：ツェナーダイオード
１２２：抵抗
４０１…カラーレーザプリンタ（画像形成装置）

Claims (18)

1. 周波数信号に対応した電圧を出力する圧電トランスと、
   前記周波数信号を発生する発生部と、
   前記圧電トランスから出力される電圧を降下させ、降下した電圧を出力する定電圧素子と、を有し、前記定電圧素子は、前記圧電トランスにおいて発生するスプリアス周波数における電圧を低減することを特徴とする高圧電源装置。
2. 前記定電圧素子がバリスタであることを特徴とする請求項１に記載の高圧電源装置。
3. 前記定電圧素子がツェナーダイオードであることを特徴とする請求項１に記載の高圧電源装置。
4. 前記定電圧素子がバリスタであり、さらに前記バリスタに対して抵抗を並列に接続することを特徴とする請求項１に記載の高圧電源装置。
5. 前記定電圧素子がツェナーダイオードであり、さらに前記ツェナーダイオードに対して抵抗を並列に接続することを特徴とする請求項１に記載の高圧電源装置。
6. 前記定電圧素子から出力される電圧を検知する電圧検知部をさらに備え、前記電圧検知部の検知結果をフィードバックして、前記発生部からの前記周波数信号の周波数を制御することを特徴とする請求項１ないし５のいずれか１項に記載の高圧電源装置。
7. 画像を形成する画像形成部を有する画像形成装置において、
   前記画像形成部に電圧を供給する高圧電源、を有し
   前記高圧電源は、
   周波数信号に対応した電圧を出力する圧電トランスと、
   前記周波数信号を発生する発生部と、
   前記圧電トランスから出力される電圧を降下させ、降下した電圧を出力する定電圧素子と、を有し、
   前記定電圧素子は、前記圧電トランスにおいて発生するスプリアス周波数における電圧を低減することを特徴とする画像形成装置。
8. 前記定電圧素子がバリスタであることを特徴とする請求項７に記載の画像形成装置。
9. 前記定電圧素子がツェナーダイオードであることを特徴とする請求項７に記載の画像形成装置。
10. 前記定電圧素子がバリスタであり、さらに前記バリスタに対して抵抗を並列に接続することを特徴とする請求項７に記載の画像形成装置。
11. 前記定電圧素子がツェナーダイオードであり、さらに前記ツェナーダイオードに対して抵抗を並列に接続することを特徴とする請求項７に記載の画像形成装置。
12. 前記定電圧素子から出力される電圧を検知する電圧検知部をさらに備え、前記電圧検知部の検知結果をフィードバックして、前記発生部からの前記周波数信号の周波数を制御することを特徴とする請求項７ないし１１のいずれか１項に記載の画像形成装置。
13. 前記画像形成部は、
    像坦持体と、
    前記像坦持体に形成された静電潜像を現像してトナー像を形成する現像ユニットと、
    前記トナー像を記録材に転写する転写ユニットと、を有し、
    前記高圧電源は、前記転写ユニットに高電圧を印加することを特徴とする請求項７ないし１２のいずれか１項に記載の画像形成装置。
14. 周波数信号に対応した電圧を出力する圧電トランスと、
    前記周波数信号を発生する発生部と、
    前記圧電トランスから出力される最大出力電圧に対応した共振周波数とは異なるスプリアス周波数に対応した出力電圧を低減するように、前記圧電トランスから出力された電圧を降下させて、降下した電圧を出力する電圧降下部と、
    を有することを特徴とする高圧電源装置。
15. 前記電圧降下部から出力された電圧を検知する電圧検知部を有し、
    前記電圧検知部の検知結果をフィードバックして、前記発生部からの周波数信号の周波数を制御することを特徴とする請求項１４に記載の高圧電源装置。
16. 画像を形成する画像形成部を有する画像形成装置において、
    前記画像形成部に電圧を供給する高圧電源、を有し
    前記高圧電源は、
    周波数信号に対応した電圧を出力する圧電トランスと、
    前記周波数信号を発生する発生部と、
    前記圧電トランスから出力される最大出力電圧に対応した共振周波数とは異なるスプリアス周波数に対応した出力電圧を低減するように、前記圧電トランスから出力された電圧を降下させて、降下した電圧を出力する電圧降下部と、を有し、
    前記電圧降下部から出力された電圧が前記画像形成部に供給されることを特徴とする画像形成装置。
17. 前記電圧降下部から出力された電圧を検知する電圧検知部を有し、
    前記電圧検知部の検知結果をフィードバックして、前記発生部からの周波数信号の周波数を制御することを特徴とする請求項１６に記載の画像形成装置。
18. 前記画像形成部は、像坦持体に形成されたトナー像を記録材に転写する転写ユニットと、を有し、
    前記高圧電源は、前記転写ユニットに電圧を供給することを特徴とする請求項１６または１７に記載の画像形成装置。

Images