JP4763990B2 - 画像形成装置及び画像形成装置に用いられる高圧電源装置 - Google Patents

画像形成装置及び画像形成装置に用いられる高圧電源装置 Download PDF

Info

Publication number
JP4763990B2
JP4763990B2 JP2004280299A JP2004280299A JP4763990B2 JP 4763990 B2 JP4763990 B2 JP 4763990B2 JP 2004280299 A JP2004280299 A JP 2004280299A JP 2004280299 A JP2004280299 A JP 2004280299A JP 4763990 B2 JP4763990 B2 JP 4763990B2
Authority
JP
Japan
Prior art keywords
resistor
voltage
control signal
control
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004280299A
Other languages
English (en)
Other versions
JP2006091757A5 (ja
JP2006091757A (ja
Inventor
修 長崎
宏 真野
敦彦 山口
航司 安川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004280299A priority Critical patent/JP4763990B2/ja
Publication of JP2006091757A publication Critical patent/JP2006091757A/ja
Publication of JP2006091757A5 publication Critical patent/JP2006091757A5/ja
Application granted granted Critical
Publication of JP4763990B2 publication Critical patent/JP4763990B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Or Security For Electrophotography (AREA)
  • Dc-Dc Converters (AREA)

Description

本発明は、電子写真プロセスを用いた画像形成装置に関し、特には画像形成装置に用いる圧電トランス式高圧電源装置に関するものである。
従来から知られている電子写真方式の画像形成装置において、感光体に転写部材を当接させて転写を行う直接転写方式を採る場合、転写部材には導電体の軸を持つローラ状の導電性ゴムを用い、感光体のプロセススピードに合わせ回転駆動させている。そして、転写部材に印加する電圧として、直流バイアス電圧を用いている。この時、直流バイアス電圧の極性は、通常のコロナ放電式の転写電圧と同じ極性である。
しかし、こうした転写ローラを用いて良好な転写を行うためには、通常3kV以上の電圧(所要電流は数μA)を転写ローラに印加する必要があった。上述したような画像形成処理に必要とされる高電圧を生成するために、従来は巻線式の電磁トランスを使用していた。しかし、電磁トランスは、銅線,ボビン,磁芯で構成されており、上記のような仕様の画像形成装置に用いる場合は、出力電流値が数μAという微小な電流のために、各部に於いて漏れ電流を最大限少なくしなければならなかった。そのため、トランスの巻線を絶縁物によりモールドする必要が有り、しかも供給電力に比較して大きなトランスを必要としたため、高圧電源装置の小型化・軽量化の妨げとなっていた。
そこで、これらの欠点を補うために、薄型で軽量の高出力の圧電トランスを用いて高電圧を発生させることが検討されている。すなわち、セラミックを素材とした圧電トランスを用いることにより、電磁トランス以上の効率で高電圧を生成する事が可能となり、しかも、一次側および二次側間の結合に関係なく一次側と二次側の電極間の距離を離す事が可能となるので特別に絶縁の為にモールド加工する必要がないため、高圧発生装置を小型・軽量にできるという優れた特性が得られている。
ここで、圧電トランス式高圧電源の従来例を、図13を用いて説明する。
ここに示す回路は高圧電源であり、101は高圧電源の圧電トランス(圧電セラミックトランス)である。圧電トランス101の出力はダイオード102、103及び高圧コンデンサ104によって正電圧に整流平滑され負荷である転写ローラ(不図示)に供給される。出力電圧は抵抗105、106、107によって分圧され、保護用抵抗108を介してオペアンプ109の非反転入力端子(+端子)に入力される。他方オペアンプ109の反転入力端子(−端子)には抵抗114を介してDCコントローラ201からアナログ信号である高圧電源の制御信号(Vcont)が入力される。
オペアンプ109と抵抗114とコンデンサ113を図13のように構成することにより、積分回路として機能しており、抵抗114とコンデンサ113の部品定数によって決まる積分時定数で鈍った制御信号Vcontがオペアンプ109に入力される。オペアンプ109の出力端子は電圧制御発振器(VCO)110に接続され、その出力端子がインダクタ112に接続されたトランジスタ111を駆動することで、圧電トランス101の一次側に電源を供給する。
また、一般に圧電トランスの特性は、図3に示すような共振周波数f0において出力電圧が最大となるような裾広がりな形状をしており、周波数による出力電圧の制御が可能である。圧電トランスの出力電圧を増加させる場合は、この圧電トランスの駆動周波数を高い方から低い方へ変化させることで可能となる。
特開平11−206113号公報
上記従来例では、制御信号(Vcont)に直列に接続し、オペアンプ109とコンデンサ113とで積分回路を形成する直列抵抗(114)を1つしか用いていないため、オペアンプ109の反転入力端子(−端子)の信号波形は、制御量ΔVcontが等しい場合は立ち上り、立ち下りともに同じ時定数をもつことになる。また、一般に圧電トランスの特性が図3に示すような共振周波数f0を中心とした裾広がりな形状をしているので、出力電圧の立ち上り、立ち下り時間は電圧制御発振器(VCO)110の周波数変化量Δfで制御することが可能である。
ここで、最小電圧を0V、最大電圧を3kVとしたときに、高圧出力制御において0Vから3kVまで立ち上げる場合は珍しく、例えば0Vから300Vまで立ち上げる場合、1kVから2kVまで立ち上げる場合など、様々な電圧領域での制御が行われる。従って、様々な制御領域で常に速い立上げ、立下げを行えることが理想的な高圧電源に求められている。しかし、上記従来の高圧電源の構成を用いた場合は、下記に示すような問題が残る。
例えば、周波数変化量Δfを大きくして出力電圧の立ち上りを速くする為に直列抵抗定数(抵抗値)を小さくすると、積分時定数が小さくなり電圧制御発振器(VCO)110の動作も速くなる。このとき、制御領域が共振周波数f0よりも十分高い周波数領域内であれば、十分速い制御が可能となる。しかし、制御領域が共振周波数f0の近傍である場合は、圧電トランス101の駆動周波数が共振周波数f0を越えてf0以下になってしまい、出力電圧が制御できなくなる可能性がある。
また逆に、共振周波数f0を越えてf0以下にならないように、周波数変化量Δfを小さくして出力電圧の立ち上りを遅くする為に直列抵抗定数を大きくすると、積分時定数が大きくなり電圧制御発振器(VCO)110の動作も遅くなる。このとき、制御領域が共振周波数f0の近傍であれば、f0を越える心配のない制御が可能となる。しかし、制御領域が共振周波数f0よりも十分高い周波数領域内の場合は、制御時間が長くなり、出力電圧の立ち上りが鈍るために、制御を開始するタイミングを早くする必要があるので、画像形成装置では、プリントプロセスからの変更となり、結果としてスループットが長くなる。従って、直列抵抗の定数の選定が出力電圧の立ち上り、立ち下り動作に大きく影響してしまうので、制御の難しい自由度の低い回路になっていた。
本発明は上記課題を解決するものであり、その目的は、制御周波数領域によらずに出力電圧の立ち上り、立ち下りの速い制御が可能となり、それに加えて共振周波数f0を越えないようにすることのできる設計が可能な、画像形成装置に用いる圧電トランス式高圧電源装置を提供することにある。
上記目的を達成するため、本発明の画像形成装置は、像担持体に静電潜像を形成する潜像形成手段前記静電潜像にトナーを供給してトナー像を形成する現像手段前記トナー像を転写材に転写する転写手段、転写材に転写されたトナー像を前記転写材に定着させる定着手段を備える画像形成装置において、圧電トランスと、前記圧電トランスを駆動する駆動手段と、前記圧電トランスから出力される出力電圧を設定する制御信号を出力する電圧設定手段と、前記圧電トランスからの出力電圧を検出する検出手段と、前記検出手段で検出された電圧が記電圧設定手段からの前記制御信号に応じて、前記駆動手段に出力する周波数信号の周波数を制御する出力制御手段とを有する高圧電源を備え前記電圧設定手段からの前記出力制御手段への前記制御信号の入力、第1抵抗と、前記第1抵抗と直列に接続され、前記第1抵抗の抵抗値よりも抵抗値が小さい第2抵抗と、前記第1抵抗と並列に接続した整流素子とを備え、前記電圧設定手段からの前記制御信号による制御電圧値が所定値以上の場合は、前記第1抵抗を介して前記制御信号が前記出力制御手段に入力され、前記制御信号による前記制御電圧値が前記所定値未満の場合は、前記第1抵抗及び前記第2抵抗を介して前記制御信号が前記出力制御手段に入力されることを特徴とする。
記高圧電源は、前記潜像形成手段、現像手段、転写手段に対し高圧電圧を印加することができる。
前記整流素子は、ダイオードであって、前記ダイオードのアノードを前記制御信号の入力側に接続することが好ましい。更に前記第1抵抗に並列に第2のダイオードを接続し、前記第2のダイオードのカソードを前記制御信号の入力側に接続することが好ましい。
または、前記第1抵抗に対して、前記第1抵抗の抵抗値より抵抗値の大きい第3抵抗を直列に接続し、前記第3抵抗に並列に整流素子を接続することが好ましい。
また、前記整流素子として、定電圧ダイオードを用いることが好ましい。
また、本発明の、画像形成装置に用いられ、前記画像形成装置に電圧を供給する高圧電源装置は、圧電トランスと、前記圧電トランスを駆動する駆動手段と、前記圧電トランスの出力電圧を設定するための制御信号を出力する電圧設定手段と、前記圧電トランスからの出力電圧を検出する検出手段と、前記検出手段で検出された電圧が前記電圧設定手段からの前記制御信号に応じて、前記駆動手段に出力する周波数信号の周波数を制御する出力制御手段と、備え、前記電圧設定手段からの前記出力制御手段への前記制御信号の入力部に、第1抵抗と、前記第1抵抗と直列に接続され、前記第1抵抗の抵抗値よりも抵抗値が小さい第2抵抗と、前記第1抵抗と並列に接続した整流素子とを備え、前記電圧設定手段からの前記制御信号による制御電圧値が所定値以上の場合は、前記第1抵抗を介して前記制御信号が前記出力制御手段に入力され、前記制御信号による前記制御電圧値が前記所定値未満の場合は、前記第1抵抗及び前記第2抵抗を介して前記制御信号が前記出力制御手段に入力されることを特徴とする。
前記整流素子は、ダイオードであって、前記ダイオードのアノードを前記制御信号の入力側に接続することが好ましい。更に前記第1抵抗に並列に第2のダイオードを接続し、前記第2のダイオードのカソードを前記制御信号の入力側に接続することが好ましい。
または、前記第1抵抗に対して、前記第1抵抗の抵抗値より抵抗値の大きい第3抵抗を直列に接続し、前記第3抵抗に並列に整流素子を接続することが好ましい。
また、前記整流素子として、定電圧ダイオードを用いることが好ましい。
本発明によれば、安価で簡単な回路構成により、画像形成装置に用いる圧電トランス式高圧電源装置の高圧出力の立ち上り、立ち下り特性を飛躍的に向上させることが可能となる。
[実施例1]
以下、本発明の一実施例を図面に基づいて説明する。
図2は本実施例のカラーレーザプリンタの構成図である。
カラーレーザプリンタ401は記録紙32を収納するデッキ402を有し、デッキ402内の記録紙32の有無を検知するデッキ紙有無センサ403、デッキ401から記録紙32を繰り出すピックアップローラ404、前記ピックアップローラ404によって繰り出された記録紙32を搬送するデッキ給紙ローラ405、前記デッキ給紙ローラ405と対をなし、記録紙32の重送を防止するためのリタードローラ406が設けられている。そして、デッキ給紙ローラ405の下流には記録紙32を同期搬送するレジストローラ対407、前記レジストローラ対への記録紙32の搬送状態を検知するレジ前センサ408が配設されている。
またレジストローラ対407の下流には静電吸着搬送転写ベルト(以下ETBと記す)409が配設されており、前記ETB上には後述する4色(イエローY、マゼンタM、シアンC、ブラックB)分のプロセスカートリッジ410Y、410M、410C、410Bとスキャナユニット420Y、420M、420C、420Bからなる画像形成部によって形成された画像が、転写ローラ430Y、430M、430C、430Bによって順次重ね合わされてゆくことによりカラー画像が形成される。形成されたカラー画像は、記録紙32上に転写され記録紙32は下流に搬送される。下流には記録紙32上に転写されたトナー像を熱定着するために内部に加熱用のヒータ432を備えた定着ローラ433と加圧ローラ434対、定着ローラからの記録紙32を搬送するための、定着排紙ローラ対435、定着部からの搬送状態を検知する定着排紙センサ436が配設されている。
また、前記各スキャナユニット420には、後述するビデオコントローラ440から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニット421、各レーザユニット421からのレーザ光を各感光ドラム305上に走査するためのポリゴンミラー422とスキャナモータ423、結像レンズ群424より構成されている。そして、前記各プロセスカートリッジ410には公知の電子写真プロセスに必要な感光ドラム305、帯電ローラ303と現像ローラ302、トナー格納容器411を備えており、レーザプリンタ401本体に対して着脱可能に構成されている。さらに、上記ビデオコントローラ440は、パーソナルコンピュータ等の外部装置441から送出される画像データを受け取るとこの画像データをビットマップデータに展開し、画像形成用の画像信号を生成する。
また、201はレーザプリンタ401の制御手段であるDCコントローラであり、RAM207a、ROM207b、タイマ207c、デジタル入出力ポート207d、D/Aポート207eを備えたMPU(マイクロコンピュータ)207、及び各種入出力制御回路(不図示)等で構成されている。また、202は高圧電源(圧電トランス式高圧電源装置)であり、各プロセスカートリッジ410に対応した帯電高圧電源(不図示)、現像高圧電源(不図示)と、各転写ローラ430に対応した高圧を出力可能な圧電トランスを使用した転写高圧電源とで構成されている。
次に本実施例の圧電トランス式高圧電源の構成を図1に基づいて説明する。
なお、本発明に係わる高圧電源構成は、正電圧、負電圧どちらの出力回路に対しても有効であるため、ここでは代表的に正電圧を必要とする転写高圧電源について説明を行う。 また、転写高圧電源は各転写ローラ430Y、430M、430C、430Bに対応し、4回路設けられているが、回路構成は各回路とも同じであるため、図1では1回路のみ示しその説明を行う。
図1の回路は高圧電源であり、101はこの高圧電源の圧電トランス(圧電セラミックトランス)である。圧電トランス101の出力はダイオード102、103及び高圧コンデンサ104によって正電圧に整流平滑され、負荷である転写ローラ(不図示)に供給される。出力電圧は抵抗105、106、107によって分圧され、保護用抵抗108を介してオペアンプ109の非反転入力端子(+端子)に入力される(出力検出手段)。他方オペアンプ109の反転入力端子(−端子)には直列抵抗114及び後述する抵抗115、ダイオード(整流ダイオード)116を介してDCコントローラ201(出力電圧設定手段)からアナログ信号である高圧電源の制御信号(Vcont)が入力される。
オペアンプ109の出力端子は電圧制御発振器(VCO)110(圧電トランス駆動周波数の発生手段)に接続され、この電圧制御発振器(VCO)110の出力端子はトランジスタ111のベースに接続される。トランジスタ111のコレクタはインダクタ112を介して電源(+24V)に接続されていると同時に、圧電トランス101の一次側の電極の一方に接続される。この一次側の電極の他方は接地される。また、トランジスタ111のエミッタも接地される。
ここで、圧電トランス101の駆動周波数に対する出力電圧の特性を図3に示す。
同図に示すように、共振周波数f0において出力電圧が最大となり、周波数による出力電圧の制御が可能であることが判る。なお、規定出力電圧Edc出力時の駆動周波数をfxとする。また、電圧制御発振器(VCO)110は入力電圧が上がると出力周波数は上がり、入力電圧が下がると出力周波数は下がるような動作を行うものとする。
この条件において、圧電トランス101の出力電圧Edcが上がると、抵抗105を介してオペアンプ109の非反転入力端子(+端子)の入力電圧Vsnsも上がり、オペアンプ109の出力端子の電圧は上がる。つまり、電圧制御発振器(VCO)110の入力電圧が上がるので、圧電トランス101の駆動周波数も上がる。従って、圧電トランス101は駆動周波数fxより少し高い周波数で駆動され、この駆動周波数が上がることにより圧電トランス101の出力電圧が下がるため、その結果、出力電圧を下げる方向に制御が行われることとなる。すなわち、この回路は、負帰還制御回路を構成している。
一方、出力電圧Edcが下がると、オペアンプ109の入力電圧Vsnsも下がり、オペアンプ109の出力端子の電圧は下がる。つまり、電圧制御発振器(VCO)110の入力電圧が下がるので、圧電トランス101の駆動周波数も下がり、その結果、圧電トランス101は出力電圧を上げる方向に制御が行われることとなる。このように、オペアンプ109の反転入力端子(−端子)に入力されるDCコントローラ201からの制御信号(Vcont)の電圧(制御電圧:以下、この制御電圧もVcontで表す)で決定される電圧に等しくなるよう、出力電圧が定電圧制御される。
ここで、本実施例の特徴である、DCコントローラ201から高圧電源の制御信号(Vcont)が入力されるオペアンプ109の反転入力端子(−端子)側の回路構成(オペアンプ109を含むこの回路は、出力制御手段をなす)について詳細に説明する。
オペアンプ109と抵抗114、115とコンデンサ113を図1のように構成することにより、積分回路として機能しており、抵抗114、115とコンデンサ113の部品定数によって決まる時定数で鈍った制御信号Vcontがオペアンプ109に入力される。抵抗114は例えば10kΩとし、また抵抗115は例えば100kΩとして、ダイオード116のアノード端子を制御信号入力側として、抵抗114に対して抵抗値のより高い抵抗115に対して並列に接続する構成とする。
次に、図4および図5を参照し、従来の回路と本実施例の回路の回路動作及び周波数特性を比較しながら説明する。
図4に示す特性は、抵抗114を小さい定数(例えば10kΩ)として、抵抗115及びダイオード116がない図13に示す従来の回路における特性である。図4(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図4(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと、電圧制御発振器(VCO)110の出力の周波数変化量Δfの関係を表したグラフである。
図4(a)のように、抵抗114の定数が小さい場合は、制御信号Vcontの立ち上り(4−1)に対して、反転入力端子電圧は急峻に立ち上がる(4−3)。また、制御信号Vcontの立ち下り(4−2)に対しても、反転入力端子電圧は急峻に立ち下がる(4−4)。周波数変化量Δfは、オペアンプ109における制御信号に応じた反転入力端子電圧の変化分と、圧電トランス出力電圧のフィードバックに応じた非反転入力端子の変化分(ここでは説明しないこととする)とによって決定するオペアンプ109の出力端子電圧、つまり電圧制御発振器(VCO)110の入力電圧の変化により決まる。
したがって、急峻な立ち上り、立ち下りに対しては、図4(b)に示すように、制御量ΔVcontに対して周波数変化量Δfが急峻な傾きを持った特性を描く(4−5)。同図にて各軸の交差する部分が目標とする制御電圧或いは駆動周波数である。この場合は、共振周波数f0(図3参照)付近においても周波数変化量Δfが大きい為に、目標とする駆動周波数を通り越しさらに共振周波数f0を越えてしまう可能性がある。
一方、図5に示す特性は、抵抗114を大きい定数(例えば100kΩ)として、抵抗115及びダイオード116がない図13に示す従来の回路における特性である。図5(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図5(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと周波数変化量Δfの関係を表したグラフである。
図5(a)のように、抵抗114の定数が大きい場合は、制御信号Vcontの立ち上り(5−1)に対して、反転入力端子電圧は緩やかに立ち上がる(5−3)。また、制御信号Vcontの立ち下り(5−2)に対しても、反転入力端子電圧は緩やかに立ち下がる(5−4)。これにより、図5(b)に示すように、制御量ΔVcontに対して周波数変化量Δfが緩やかな傾きを持った特性を描く(5−5)。このため、特に制御量ΔVcontが大きい場合は、目標とする周波数への制御時間が長くなる。
他方、図6に示す特性は、抵抗114を小さい定数(例えば10kΩ)として、抵抗115を大きい定数(例えば100kΩ)として、ダイオード116を抵抗値のより高い抵抗115に対して並列に接続した、図1に示す本実施例の回路における特性である。図6(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図6(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと、周波数変化量Δfの関係を表したグラフである。
図6(a)のように、制御信号Vcontの立ち上り(6−1)に対して、反転入力端子電圧は急峻に立ち上がるものの、目標電圧付近では緩やかな特性を描く(6−3)。また、制御信号Vcontの立ち下り(6−2)に対しては、反転入力端子電圧は緩やかに立ち下がる(6−4)。これにより、立ち上りについては図6(b)に実線で示すように、制御量ΔVcontが制御量v6以上の場合は急峻な特性を描き、v6以下は緩やかな特性を描く(6−5)。
この制御量v6について説明すると、抵抗115にアノードを制御信号入力側として並列に接続されたダイオード116の順方向特性を利用し、抵抗115の両端の電圧つまりダイオード116の両端の電圧が約0.5V以上の場合はダイオード116に電流が流れるので、積分回路としては抵抗115がバイパスされ、抵抗114の定数のみが積分回路動作に寄与するようになる。また、周波数制御が行われる過程でオペアンプ109の非反転入力端子(+端子)の電圧が上がるにつれて反転入力端子電圧も上がり、結果としてダイオード116の両端の電圧が約0.5V以下になると、ダイオード116に電流が流れなくなる為、積分回路として抵抗115が加わり、抵抗114と115を足したもので積分回路動作するようになる。
また、立ち下りについては破線で示すように、制御量ΔVcontに対して周波数変化量Δfが概ね緩やかな傾きを持った特性を描く(6−6)。すなわち、立ち上り動作については、目標とする制御電圧との差が大きい領域では周波数変化量Δfは大きく、目標とする制御電圧との差が小さい領域では周波数変化量Δfが小さくなり、図3に示すような圧電トランスの周波数特性に応じた理想的な制御が可能となる。
本実施例では、積分回路に定数の異なる抵抗を2つ備え、ダイオードの順方向特性を用いることにより、立ち上り動作に対して簡単かつ安価な構成で制御量ΔVcontに応じた周波数変化量Δfの理想的な制御を可能とした。
なお、画像形成装置の説明を、タンデム方式のカラー画像形成装置を例に説明したが、高圧バイアスを用いた画像形成装置であれば本発明の適用範囲とする。
[実施例2]
実施例1では圧電トランス式高圧電源における制御の立ち上り特性を向上することのできる実施例を説明した。しかし、高圧出力制御においては、立ち上り特性と共に立ち下り特性も向上させる必要がある場合もある。このことを鑑みて、本実施例2では、上述の実施例1の構成にさらに部品を1つ追加することで立ち上り特性と立ち下り特性の両方を向上させることのできる圧電トランス式高圧電源について図7および図8を参照し説明する。なお、実施例1と同様の構成に関してはその説明を省略する。
図7は本実施例の圧電トランス式高圧電源の構成を示す図である。
本実施例と実施例1との主たる相違点は、抵抗114よりも抵抗値の高い抵抗115にアノード端子を制御信号入力側として並列に接続したダイオード116に加え、さらにカソード端子を制御信号入力側としてダイオード117を並列に接続したことである。
図8に示す特性は、抵抗114を小さい定数(例えば10kΩ)とし、抵抗115を大きい定数(例えば100kΩ)として、ダイオード116とダイオード117をそれぞれ逆方向にして抵抗値のより高い抵抗115に対して並列に接続した、図7に示す本実施例の回路における特性である。図8(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図8(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと、周波数変化量Δfの関係を表したグラフである。
図8(a)のように、制御信号Vcontの立ち上り(8−1)に対して、反転入力端子電圧は急峻に立ち上がるものの、目標電圧付近では緩やかな特性を描く(8−3)。また、制御信号Vcontの立ち下り(8−2)に対しても、反転入力端子電圧は急峻に立ち下がるものの、目標電圧(グラフでは0V)付近では緩やかな特性を描く(8−4)。これにより、立ち上り、立ち下りの両方について図8(b)に示すように、制御量ΔVcontが制御量v8以上の場合は急峻な特性を描き、v8以下は緩やかな特性を描く(8−5)。この制御量v8について、立ち上り時の回路動作については実施例1で説明したので、ここでは省略する。
立ち下り時においては、抵抗115にカソードを制御信号入力側として並列に接続されたダイオード117の順方向特性を利用し、抵抗115の両端の電圧つまりダイオード117の両端の電圧が約0.5V以上の場合はダイオード117に電流が流れるので、積分回路としては抵抗115が見えなくなり、抵抗114の定数のみが積分回路動作に影響するようになる。また、周波数制御が行われる過程でオペアンプ109の非反転入力端子(+端子)の電圧が下がるにつれて反転入力端子電圧も下がり、ダイオード117の両端の電圧が約0.5V以下になると、ダイオード117に電流が流れなくなる為、積分回路として抵抗115が加わり、抵抗114と115を足したものが積分回路動作に影響するようになる。なお、立ち下がり動作においては、ダイオード116は逆方向特性となるために、回路上は動作していないことになる。
以上のように、立ち上り及び立ち下りの両方の動作において、目標とする制御電圧との差が大きい領域では周波数変化量Δfは大きく、目標とする制御電圧との差が小さい領域では周波数変化量Δfは小さくすることができる。
本実施例では、実施例1に加え、さらに逆方向に並列接続したダイオードを備え、2つのダイオードの順方向特性を用いることにより、立ち上り動作と立ち下り動作の両方に対して簡単かつ安価な構成で制御量ΔVcontに応じた周波数変化量Δfの理想的な制御を可能とした。
[実施例3]
以下、本発明の第3実施例を図面に基づいて説明する。
図9は、実施例1或いは実施例2で示した圧電トランス式高圧電源を別の回路構成により実現したものである。なお、実施例1及び実施例2と同様の構成に関してはその説明を省略する。
本実施例と実施例1或いは実施例2との主たる相違点は、抵抗114よりも抵抗値の高い抵抗115にカソード端子を制御信号入力側としてツェナーダイオード118を並列に接続したことである。
図10に示す特性は、抵抗114を小さい定数(例えば10kΩ)として、抵抗115を大きい定数(例えば100kΩ)として、ツェナーダイオード118を抵抗値のより高い抵抗115に対して並列に接続した、図9に示す本実施例の回路における特性である。図10(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図10(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと、周波数変化量Δfの関係を表したグラフである。
図10(a)のように、制御信号Vcontの立ち上り(10−1)に対して、反転入力端子電圧は急峻に立ち上がるものの、目標電圧付近では緩やかな特性を描く(10−3)。また、制御信号Vcontの立ち下り(10−2)に対しても、反転入力端子電圧は急峻に立ち下がるものの、目標電圧(グラフでは0V)付近では緩やかな特性を描く(10−4)。このとき、立ち上りと立ち下りとでは緩やかな特性になるタイミングが若干異なる。
立ち上りについては、図10(b)に実線で示すように、制御量ΔVcontが制御量v10a以上の場合は急峻な特性を描き、v10a以下は緩やかな特性を描く(10−5)。また、立ち下りについては、破線で示すように、制御量ΔVcontが制御量v10b以上の場合は急峻な特性を描き、v10b以下は緩やかな特性を描く(10−6)。
上述した制御量v10aについては、抵抗115にカソードを制御信号入力側として並列に接続されたツェナーダイオード118のツェナー電圧を利用し、抵抗115の両端の電圧つまりツェナーダイオード118の両端の電圧がツェナー電圧以上の場合は逆方向に電流が流れるので、積分回路としては抵抗115が見えなくなり、抵抗114の定数のみが積分回路動作に影響するようになる。
また、上述した制御量v10bについては、抵抗115に並列に接続されたツェナーダイオード118の順方向特性を利用し、ツェナーダイオード118の両端の電圧が約0.5V以上の場合は順方向の電流が流れるので、積分回路としては抵抗115が見えなくなり、抵抗114の定数のみが積分回路動作に影響するようになる。また、周波数制御が行われる過程でオペアンプ109の非反転入力端子(+端子)の電圧が下がるにつれて反転入力端子電圧も下がり、ツェナーダイオード118の両端の電圧が約0.5V以下になると、ツェナーダイオード118に電流が流れなくなる為、積分回路として抵抗115が加わり、抵抗114と115を足したものが積分回路動作に影響するようになる。
以上のように、ツェナーダイオードを1つ用いることにより、立ち上りと立ち下りの両方の動作において、目標とする制御電圧との差が大きい領域では周波数変化量Δfを大きく、目標とする制御電圧との差が小さい領域では周波数変化量Δfを小さくすることができる。したがって、目的とする立ち上り特性に合うツェナー電圧のツェナーダイオードを用いることにより、自由に設計することができる。
なお、本実施例ではツェナーダイオードのカソードを制御信号入力側として抵抗に並列に接続したが、アノードを制御信号入力側にしても同様に設計可能である。
以上からわかるように、本実施例では、前述の実施例2よりも簡単な構成により、動作と立ち下り動作の両方に対して簡単かつ安価な構成で制御量ΔVcontに応じた周波数変化量Δfの理想的な制御を可能とした。
[実施例4]
以下、本発明の第4実施例を図面に基づいて説明する。
図11は、実施例1で示した圧電トランス式高圧電源をさらに発展させたものである。なお、これまで説明してきた実施例と同様の構成に関してはその説明を省略する。
本実施例と実施例1との主たる相違点は、抵抗119を抵抗114、115対して直列に接続し、さらに抵抗119に対してアノード端子を制御信号入力側としてダイオード117を並列に接続したことである。また、抵抗114、115、119の各抵抗値R114、R115、R119の関係は、R119>R115>R114としたことである。
図12に示す特性は、抵抗114を小さい定数(例えば10kΩ)として、抵抗115を次に大きい定数(例えば100kΩ)として、抵抗119を最も大きい定数(例えば200kΩ)とした図11の回路における特性である。図12(a)は制御信号Vcontとオペアンプ109の反転入力端子(−端子)の入力電圧について、それぞれ時間軸で表したグラフである。また図12(b)は、そのときの制御電圧Vcontの変化量、つまり制御量ΔVcontと、周波数変化量Δfの関係を表したグラフである。
図12(a)のように、制御信号Vcontの立ち上り(12−1)に対して、反転入力端子電圧は急峻に立ち上がるものの、目標電圧付近では緩やかな特性を描く(12−3)。このとき、(12−3)で表される特性曲線は、3段階の傾き変化をもつ。また、制御信号Vcontの立ち下り(12−2)に対しては、反転入力端子電圧は緩やかに立ち下がる(12−4)。これにより、立ち上りについては図6(b)に実線で示すように、制御量ΔVcontが制御量v12a以上の場合、制御量v12b以上v12a以下の場合、制御量v12b以下の場合で異なる特性を描く(12−5)。
この制御量v12a及びv12bについて説明すると、抵抗115と抵抗119にそれぞれアノードを制御信号入力側として並列に接続されたダイオード116とダイオード117の順方向特性を利用し、抵抗115、119の両端の電圧つまりダイオード116、117の両端の電圧が約0.5V以上の場合はダイオードに電流が流れるので、積分回路としては抵抗115、119がバイパスされ、抵抗114の定数のみが積分回路動作に寄与するようになる。
制御信号Vcontの電圧が上昇して周波数制御が行われる過程において、オペアンプ109の非反転入力端子(+端子)の電圧が上がるにつれて反転入力端子電圧も上がり、抵抗115に並列に接続されたダイオード116の両端の電圧が約0.5V以下になると、ダイオード116に電流が流れなくなる為、積分回路として抵抗115が加わり、抵抗114と抵抗115を足したもので積分回路動作するようになる。これが制御量v12aにおける回路動作である。続いて、抵抗115より抵抗値の大きい抵抗119に並列に接続されたダイオード117の両端の電圧が約0.5V以下になると、ダイオード117に電流が流れなくなる為、積分回路として抵抗119も加わり、抵抗114と抵抗115、さらに抵抗119を足したもので積分回路動作するようになる。これが制御量v12bにおける回路動作である。
以上のように、制御信号の立ち上り動作において目標とする制御電圧との差が小さくなるにつれて周波数変化量Δfの変化量を段階的に変化させることが可能となるので、実施例1で示した回路構成よりもさらに精度の高い周波数制御を実現できる。ここでは3段階の制御が可能な回路構成を示した。抵抗及びそれに並列に接続したダイオードを制御信号に対して直列に組み合わせることによって、簡単に段数を増やしてより精度の高い制御を実現できる。
本発明の実施例1に係る、圧電トランス式高圧電源の回路図である。 同実施例に係る、カラーレーザプリンタの構成図である。 圧電トランスの駆動周波数に対する出力電圧の特性を表す図である。 従来の圧電トランス式高圧電源の回路特性を表す図である。 従来の圧電トランス式高圧電源の回路特性を表す図である。 本発明の実施例1に係る、圧電トランス式高圧電源の回路特性を表す図である。 本発明の実施例2に係る、圧電トランス式高圧電源の回路図である。 同実施例に係る、圧電トランス式高圧電源の回路特性を表す図である。 本発明の実施例3に係る、圧電トランス式高圧電源の回路図である。 同実施例に係る、圧電トランス式高圧電源の回路特性を表す図である。 本発明の実施例4に係る、圧電トランス式高圧電源の回路図である。 同実施例に係る、圧電トランス式高圧電源の回路特性を表す図である。 従来の圧電トランス高圧電源の圧電トランス式高圧電源の回路図である。
符号の説明
101…圧電トランス
102,103,116…ダイオード
104…高圧コンデンサ
105,106,107,114,115…抵抗
108…保護用抵抗
109…オペアンプ
110…電圧制御発振器(VCO)
111…トランジスタ
112…インダクタ
113…コンデンサ
201…DCコントローラ
202…高圧電源(圧電トランス式高圧電源装置)
401…カラーレーザプリンタ(画像形成装置)

Claims (11)

  1. 像担持体に静電潜像を形成する潜像形成手段と、前記静電潜像にトナーを供給してトナー像を形成する現像手段と、前記トナー像を転写材に転写する転写手段と、転写材に転写されたトナー像を前記転写材に定着させる定着手段とを備える画像形成装置において、
    圧電トランスと、前記圧電トランスを駆動する駆動手段と、前記圧電トランスから出力される出力電圧を設定する制御信号を出力する電圧設定手段と、前記圧電トランスからの出力電圧を検出する検出手段と、前記検出手段で検出された電圧が前記電圧設定手段からの前記制御信号に応じて、前記駆動手段に出力する周波数信号の周波数を制御する出力制御手段と、を有する高圧電源を備え、
    前記電圧設定手段からの前記出力制御手段への前記制御信号の入力部に、第1抵抗と、前記第1抵抗と直列に接続され、前記第1抵抗の抵抗値よりも抵抗値が小さい第2抵抗と、前記第1抵抗と並列に接続した整流素子とを備え、
    前記電圧設定手段からの前記制御信号による制御電圧値が所定値以上の場合は、前記第1抵抗を介して前記制御信号が前記出力制御手段に入力され、前記制御信号による前記制御電圧値が前記所定値未満の場合は、前記第1抵抗及び前記第2抵抗を介して前記制御信号が前記出力制御手段に入力される
    ことを特徴とする画像形成装置。
  2. 前記高圧電源は、前記潜像形成手段、現像手段、転写手段に対し高圧電圧を印加することを特徴とする請求項1に記載の画像形成装置。
  3. 前記整流素子は、ダイオードであって、
    前記ダイオードのアノードを前記制御信号の入力側に接続したことを特徴とする請求項1または請求項2に記載の画像形成装置。
  4. 更に前記第1抵抗に並列に第2のダイオードを接続し、前記第2のダイオードのカソードを前記制御信号の入力側に接続したことを特徴とする請求項3に記載の画像形成装置。
  5. 更に、前記第1抵抗に対して、前記第1抵抗の抵抗値より抵抗値の大きい第3抵抗を直列に接続し、前記第3抵抗に並列に整流素子を接続したことを特徴とする請求項1または2に記載の画像形成装置。
  6. 前記整流素子として、定電圧ダイオードを用いたことを特徴とする請求項1または請求項2に記載の画像形成装置。
  7. 画像形成装置に用いられ、前記画像形成装置に電圧を供給する高圧電源装置において、
    圧電トランスと、
    前記圧電トランスを駆動する駆動手段と、
    前記圧電トランスの出力電圧を設定するための制御信号を出力する電圧設定手段と、
    前記圧電トランスからの出力電圧を検出する検出手段と、
    前記検出手段で検出された電圧が前記電圧設定手段からの前記制御信号に応じて、前記駆動手段に出力する周波数信号の周波数を制御する出力制御手段と、備え、
    前記電圧設定手段からの前記出力制御手段への前記制御信号の入力部に、第1抵抗と、前記第1抵抗と直列に接続され、前記第1抵抗の抵抗値よりも抵抗値が小さい第2抵抗と、前記第1抵抗と並列に接続した整流素子とを備え、
    前記電圧設定手段からの前記制御信号による制御電圧値が所定値以上の場合は、前記第1抵抗を介して前記制御信号が前記出力制御手段に入力され、前記制御信号による前記制御電圧値が前記所定値未満の場合は、前記第1抵抗及び前記第2抵抗を介して前記制御信号が前記出力制御手段に入力される
    ことを特徴とする高圧電源装置。
  8. 前記整流素子は、ダイオードであって、
    前記ダイオードのアノードを前記制御信号の入力側に接続したことを特徴とする請求項7に記載の高圧電源装置。
  9. 更に前記第1抵抗に並列に第2のダイオードを接続し、前記第2のダイオードのカソードを前記制御信号の入力側に接続したことを特徴とする請求項8に記載の高圧電源装置。
  10. 更に、前記第1抵抗に対して、前記第1抵抗の抵抗値より抵抗値の大きい第3抵抗を直列に接続し、前記第3抵抗に並列に整流素子を接続したことを特徴とする請求項7に記載の高圧電源装置。
  11. 前記整流素子として、定電圧ダイオードを用いたことを特徴とする請求項8に記載の高圧電源装置。
JP2004280299A 2004-09-27 2004-09-27 画像形成装置及び画像形成装置に用いられる高圧電源装置 Expired - Fee Related JP4763990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004280299A JP4763990B2 (ja) 2004-09-27 2004-09-27 画像形成装置及び画像形成装置に用いられる高圧電源装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004280299A JP4763990B2 (ja) 2004-09-27 2004-09-27 画像形成装置及び画像形成装置に用いられる高圧電源装置

Publications (3)

Publication Number Publication Date
JP2006091757A JP2006091757A (ja) 2006-04-06
JP2006091757A5 JP2006091757A5 (ja) 2009-12-03
JP4763990B2 true JP4763990B2 (ja) 2011-08-31

Family

ID=36232777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004280299A Expired - Fee Related JP4763990B2 (ja) 2004-09-27 2004-09-27 画像形成装置及び画像形成装置に用いられる高圧電源装置

Country Status (1)

Country Link
JP (1) JP4763990B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5241207B2 (ja) * 2006-12-13 2013-07-17 キヤノン株式会社 電源装置及び画像形成装置
JP5121538B2 (ja) * 2008-04-02 2013-01-16 キヤノン株式会社 画像形成装置
US8265511B2 (en) 2008-10-29 2012-09-11 Oki Data Corporation Power source device and image forming apparatus
JP5394041B2 (ja) * 2008-10-29 2014-01-22 株式会社沖データ 電源装置及び画像形成装置
JP5198239B2 (ja) * 2008-12-22 2013-05-15 株式会社沖データ 電源装置及び画像形成装置
JP5380085B2 (ja) * 2009-01-28 2014-01-08 株式会社沖データ 圧電トランス駆動装置、冷陰極管インバータ、冷陰極管駆動装置及び画像形成装置
JP5247513B2 (ja) 2009-02-12 2013-07-24 株式会社沖データ 電源装置及び画像形成装置
JP5394164B2 (ja) * 2009-08-18 2014-01-22 株式会社沖データ 電源装置及び画像形成装置
JP4902708B2 (ja) 2009-08-27 2012-03-21 株式会社沖データ 電源装置及び画像形成装置
JP5394195B2 (ja) * 2009-10-28 2014-01-22 株式会社沖データ 電源装置及び画像形成装置
JP5882574B2 (ja) 2009-12-10 2016-03-09 キヤノン株式会社 高圧電源装置およびそれを備えた画像形成装置
JP5303633B2 (ja) * 2011-12-27 2013-10-02 株式会社沖データ 電源制御装置及び電源制御方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0957618A (ja) * 1995-08-18 1997-03-04 Tokyo Seimitsu Co Ltd 定寸加工装置
JPH11206113A (ja) * 1997-12-29 1999-07-30 Canon Inc 高圧電源装置

Also Published As

Publication number Publication date
JP2006091757A (ja) 2006-04-06

Similar Documents

Publication Publication Date Title
JP5247908B2 (ja) 電源、制御回路、画像形成装置の電源
EP1750179B1 (en) Image forming apparatus and power supply
JP4332528B2 (ja) 電源装置、電源装置を有する画像形成装置
JP4420458B2 (ja) 高圧電源装置、画像形成装置
JP4763990B2 (ja) 画像形成装置及び画像形成装置に用いられる高圧電源装置
US7196475B2 (en) Image forming apparatus utilizing a piezoelectric-transformer high-voltage power supply and method for controlling the same
US7579749B2 (en) Power supply device and image forming apparatus using the power supply device
JP2007043891A (ja) 電源装置と前記電源装置を用いる画像形成装置
JP2008224861A (ja) 画像形成装置及び圧電トランス式高圧電源装置
JP6448305B2 (ja) 電源装置および画像形成装置
JP2006204016A (ja) 高圧電源装置および画像形成装置
JP4838581B2 (ja) 画像形成装置
JP2009128416A (ja) 画像形成装置及びその制御方法
JP5188022B2 (ja) 画像形成装置
JP2007011087A (ja) 電源装置、画像形成装置
JP4944632B2 (ja) 回路基板、高圧電源装置および画像形成装置
JP4981323B2 (ja) 画像形成装置の電源
JP2008099372A (ja) 画像形成装置及び圧電トランス式高圧電源装置
JP2006201351A (ja) 画像形成装置
JP2007101948A (ja) 画像形成装置
JP2004077692A (ja) 画像形成装置
JP2009153293A (ja) 圧電トランス高圧電源回路
US11835910B2 (en) Power source apparatus and image forming apparatus having a control unit configured to switch a target voltage of an output voltage output from a secondary side of a transformer
KR100790677B1 (ko) 화상 형성 장치 및 전원 장치
JP5335272B2 (ja) 高圧電源装置及びそれを用いた画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100921

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees