本発明は、圧電トランスを用いた電源装置と、この電源装置を用いた電子写真等の画像形成装置に関するものである。
従来,電子写真式の画像処理装置に用いられる電源装置として、例えば、下記の特許文献1に記載されているように、圧電トランスを用いて昇圧するものがあった。
この種の電源装置は、圧電振動子の共振現象を利用して低電圧入力で高電圧を発生させることができる圧電トランスを有し、この圧電トランスの入力電流が電流検出抵抗で検出される。電流検出抵抗の端子電圧と制御信号をオペアンプに入力し、オペアンプの出力をVCOに入力し駆動パルスが生成される。生成された駆動パルスにより圧電トランスが駆動されると、この圧電トランスから交流の高電圧が出力され、整流回路で直流電圧に整流されて出力される。出力された直流の高電圧は、電子写真式の画像処理装置内の転写ローラへ印加される。
しかしながら、圧電トランスを用いた従来の電源装置を、例えば、電子写真等の画像形成装置における転写バイアスとして適用した場合、印刷スピードが速くなると、印刷に伴い電源装置における電圧の調整を行う時に、用紙の搬送スピードが速くて印刷が間に合わなくなってしまうという課題があった。
本発明の電源装置は、駆動パルスに共振して交流の高電圧を発生する圧電トランスを有し、前記駆動パルスの周波数を制御して高電圧の目標電圧に対応する出力電圧を出力する電源装置であって、前記目標電圧よりも高い前記出力電圧を出力するための第1の前記周波数を記憶する記憶手段と、前記第1の周波数よりも高い第2の周波数であって、前記目標電圧に対応する前記出力電圧を出力するための前記第2の周波数を出力する周波数出力手段と、前記目標電圧に対応する前記出力電圧の出力前に、前記第1の周波数で前記圧電トランスを制御し、前記第1の周波数で制御した後に、前記第2の周波数で前記圧電トランスを制御する制御手段と、を有することを特徴とする。
本発明の画像形成装置は、前記発明の電源装置を用いた転写部を有する画像形成装置であって、前記転写部における転写ニップに転写媒体が到達する前に、前記目標電圧より低い電圧を得る第3の前記周波数で前記圧電トランスを制御することを特徴とする。
本発明の他の電源装置は、駆動パルスに共振して交流の高電圧を発生する圧電トランスを有し、前記駆動パルスの周波数を制御して高電圧の目標電圧に対応する出力電圧を出力する電源装置であって、前記出力電圧の時定数を記憶する記憶手段と、前記出力電圧の立ち上げ時に前記駆動パルスの周波数と前記時定数との関係より、前記目標電圧に対応する前記出力電圧を求め、この求めた結果に応じて前記駆動パルスの周波数を、前記目標電圧より高い前記出力電圧を出力するための第1の前記周波数と、前記目標電圧より低い前記出力電圧を出力するための第2の前記周波数と、に変更して、前記出力電圧を前記目標電圧に対応するように制御する制御手段と、を有することを特徴とする。
本発明の他の画像形成装置は、前記他の発明の電源装置を用いた転写部を有することを特徴とする。
本発明及び他の発明の電源装置及び画像形成装置によれば、電源装置における短時間での立ち上げが可能となる。従って、印刷速度の高速化に対応できる。
本発明を実施するための最良の形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。
(実施例1の画像形成装置)
図13は、本発明の実施例1における電源装置を用いた画像形成装置を示す構成図である。
この画像形成装置1は、例えば,電子写真式のカラー画像形成装置であり、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、シアン現像器2Cが着脱可能に挿着されている。各現像器2K,2Y,2M,2Cは、各色の感光体ドラム32K,32Y,32M,32Cにそれぞれ接した各色の帯電ローラ36K,36Y,36M,36Cによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム32K,32Y,32M,32Cは、ブラックLEDヘッド3K、イエローLEDヘッド3Y、マゼンタLEDヘッド3M、シアンLEDヘッド3Cの発光によってそれぞれ潜像を形成される。
各現像器2K,2Y,2M,2C内の各色の供給ローラ33K,33Y,33M,33Cが、各現像ローラ34K,34Y,34M,34Cにトナーを供給し、各色の現像ブレード35K,35Y,35M,35Cにより、各現像ローラ34K,34Y,34M,34C表面に一様にトナー層が形成され、各感光体ドラム32K,32Y,32M,32C上にトナー像が現像される。各色の現像器2k,2Y,2M,2C内の各クリーニングブレード37K,37Y,37M,37Cは、転写後の残トナーをクリーニングする。
ブラックトナーカートリッジ4K、イエロートナーカートリッジ4Y、マゼンタトナーカートリッジ4M、及びシアントナーカートリッジ4Cは、各現像器2K,2Y,2M,2Cに着脱可能に取り付けられ、内部のトナーを各現像器2K,2Y,2M,2Cに供給可能な構造になっている。ブラック転写ローラ5K、イエロー転写ローラ5Y、マゼンタ転写ローラ5M、及びシアン転写ローラ5Cは、転写ベルト8の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ6、及び転写ベルト従動ローラ7は、転写ベルト8を張架しローラの駆動によって用紙15を搬送可能な構造になっている。
転写ベルトクリーニングブレード11は、転写ベルト8上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器12に収容される。用紙カセット13は、画像形成装置1に着脱可能に取り付けられ、転写媒体である用紙15が積載される。ホッピングローラ14は、用紙15を用紙カセット13から搬送する。レジシトローラ16及び17は、用紙15を転写ベルト8に所定のタイミングで搬送する。定着器18は、用紙15のトナー像を熱と加圧によって定着する。用紙ガイド19は、用紙15を排紙トレー20にフェースダウンで排出する。
レジストローラ16,17の近傍には、用紙検出センサ40が設けられている。この用紙検出センサ40は、接触又は非接触で用紙15の通過を検出するものであり、このセンサ位置から転写ニップまでの距離と用紙搬送スピードの関係から求まる時間より、転写ローラ5K,5Y,5M,5Cが転写を行う時の電源装置による転写バイアス印加タイミングを決定する。
図14は、図13の画像形成装置1における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部50を有し、このホストインタフェース部50がコマンド/画像処理部51に対してデータを送受信する。コマンド画像処理部51は、LEDヘッドインタフェース部52に対して画像データを出力する。LEDへツドインタフエース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K,3Y,3M,3Cを発光させる。
プリンタエンジン制御部53は、用紙検出センサ40からの検出信号等を受信し、高圧制御部60に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部53は、帯電バイアス発生部61と、現像バイアス発生部62と、圧電トランスを用いた電源装置により構成された転写バイアス発生部63とに信号を送る。帯電バイアス発生部61、及び現像バイアス発生部62は、ブラック現像器2K、イエロー現像器2Y、マゼンタ現像器2M、及びシアン現像器2Cの各帯電ローラ36K,36Y,36M,36C及び各現像ローラ34K,34Y,34M,34Cに対してバイアスを印加する。
プリンタエンジン制御部53は、ホッピングモータ54、レジストモータ55、ベルトモータ56、定着器ヒータモータ57、及び各色のドラムモータ58K,58Y,58M,58を所定のタイミングで駆動する。定着器ヒータ59は、サーミスタ65の検出値に応じてプリンタエンジン制御部53によって温度制御される。
(実施例1の電源装置)
図1は、本発明の実施例1における電源装置の概略の構成を示すブロック図である。
図1の電源装置70は、図14中の転写バイアス発生部63を構成する装置であり、各色の転写ローラ5(=5K,5Y,5M,5C)毎に設けられる。各色の電源装置70は、同一の回路構成であるので、以下、1回路のみ説明する。
電源装置70は、水晶発振器等の発振回路71から供給される一定周波数(例えば、25MHz)の基準クロックCLKに基づき動作する制御部(例えば、マイクロプロセッサ(以下「MPU」という。))72を有している。MPU72は、プログラミングされた制御コードに従って動作する制御回路であり、例えば、圧電トランス制御用の周波数等のデータを記憶する記憶手段72aと、アナログ信号をデジタル信号に変換するアナログ・デジタルコンバータ(以下「ADC」という。)からなる出力電圧検知手段72bと、出力設定手段72cと、制御パルス(例えば、パルス幅変調(Pulse Width Modulation、PWM)された信号(以下「PWM信号」という。))等のパルスを発生する周波数出力手段(例えば、分周回路制御用の分周回路制御手段)72d等とを有している。出力設定手段72cには、シリアル通信ライン等を介して、高圧出力値指示手段である外部機器80が接続されている。外部機器80は、MPU72に対して高圧出力値を指示する機器であり、タイマ等を有し、これには用紙検出センサ40が接続されている。
MPU72内の分周回路制御手段72d2dには、分周回路73が接続されている。分周回路73は、分周回路制御手段72d2dにより制御され、発振回路71から供給された基準クロックCLKを分周して任意の周波数の分周パルスを発生する回路である。この分周回路73と直流(以下「DC」という。)電源(例えば、DC24V)74との出力側には、圧電トランス駆動手段(例えば、圧電トランス駆動回路)75が接続されている。圧電トランス駆動回路75は、スイッチング素子を用いて駆動パルスを発生して圧電トランス76を駆動する回路である。これらのMPU72、分周回路73及び圧電トランス駆動回路75により、圧電トランス76を制御するための制御手段が構成されている。
圧電トランス76は、セラミック等の圧電振動子の共振現象を利用して昇圧を行い高圧の交流(以下「AC」という。)電圧を出力するトランスであり、この出力側に整流手段(例えば、整流回路)77が接続されている。整流回路77は、圧電トランス76から出力された高圧のAC電圧をDC電圧に変換して出力負荷である転写ローラ5へ供給する回路であり、ダイオード及びコンデンサ等により構成されている。整流回路77の出力側には、出力電圧変換手段(例えば、出力電圧変換回路)78が接続されている。出力電圧変換回路78は、高圧のDC電圧をMPU72等が検知可能な値に変換する回路であり、分圧回路等で構成されている。この出力電圧変換回路78とMPU72内の出力電圧検知手段72bとにより、電圧検出手段が構成されている。
図2は、図1の電源装置70における詳細な構成例を示す回路図である。図3は、図2中の圧電トランス76における出力電圧/周波数の特性図である。
発振回路71は、例えば、帰還抵抗71a、信号反転用のCMOSインバータ71b,71f、水晶振動子71c、帰還コンデンサ71d,71e、及び出力用のCMOSインバータ71fからなる水晶発振器により構成され、図示いない電源電圧5Vが供給されると発振を開始し、一定周波数(例えば、25MHz)の基準クロックCLKを出力する回路である。なお、この発振回路71は、他の回路で構成しても良い。
MPU72は、基準クロックCLKを入力するクロック入力端子OSC、PWM出力端子、出力ポートPort1,Port2,Port3、5V/10ビットの分解能を有するADC入力端子、シリアル出力端子TXDl、及びシリアル入力端子RXDl等を備えている。PWM出力端子には、プルアップ抵抗81を介してDC電源(例えば、DC5V)82が接続されている。シリアル出力端子TXDl、及びシリアル入力端子RXDlには、シリアル通信ライン等を介して、高圧出力値指示手段である外部機器80のシリアル入力端子RXD2及びシリアル出力端子TXD2が接続されている。外部機器80は、高圧出力値指示機能の他に、用紙検出センサ40からの検出信号を受信すると、転写バイアス印加タイミング時間を計時するタイマ81も有している。
分周回路73は、例えば、発振回路71から供給された基準クロックCLK(25MHz)をカウントする第1のカウント手段(例えば、7ビットのカウンタ)73aと、MPU72からのPWM信号に基づき、そのカウンタ73aのカウント数を変更するカウント数変更手段と、第2のカウント手段(例えば、1ビットのカウンタ)73mとを有している。7ビットのカウンタ73aは、基準クロックCLKを入力するクロック入力端子CLK_A、カウント結果を出力する7ビットの出力端子Q0〜Q6、及びクリア(リセット)端子CLR_Aを有している。
カウント数変更手段は、インバータ73b,73c、2入力の論理和ゲート(以下「ORゲート」という。)73d,73f,73g,73l、2入力の論理積ゲート(以下「ANDゲート」という。)73e,73j、及び2入力の排他的論理和ゲート(以下「EORゲート」という。)73h,73iにより構成され、この出力側に1ビットカウンタ73mが接続されている。カウンタ73mは、ANDゲート73kの出力信号を入力するクロック入力端子CLK_B、PWM出力端子に接続されたクリア端子CLR_B、及びカウント結果を出力する出力端子Q_Bを有している。
この分周回路73において、カウンタ73aは25MHzの基準クロックCLKをカウント、分周し、出力端子QO〜Q6に出力する。カウント数変更手段は、出力ポートPortl〜Port3の出力値に応じて、カウンタ73aの出力が4BH(1001011B)、4CH(1001100B)、4DH(1001101B)になった時に、6入力ANDゲート73kの出力が“H”レベルとなるように構成されている。カウンタ73aのカウンタ値が4B,4C,4DHのいずれかで“H”となるかは出力ポートPortl〜Port3の出力の“H”/“L”の組み合わせにより設定可能となっている。
1ビットカウンタ73mは、6入力ANDゲート73kの出力が出る毎に出力端子Q_Bをトグルで“H”/“L”に切り替える。ANDゲート73kはこの出力が“H”になると、ORゲート73lを通してカウンタ73aのクリア端子CLRAに“H”を入力するので、クロック入力端子CLK_Aに次の基準クロックCLKが入力されると、“L”になる。出力端子Q_Bは、ORゲート73gを介してXORゲート73iに入力されることと、ANDゲート73eを介してORゲート73f,73dに入力されることにより、前記カウント値が4BHの場合にカウント値を4BH→4CH→4BHとトグルで切り替えたり、4CH→4DH→4CHと切り替えられるようになっている。MPU72のPWM出力端子から出力されるPWM信号は、第1、第2のカウンタ73a,73mを所定周期に所定時間リセットすることにより、1ビットカウンタ73mにおける出力端子Q_Bの出力を遅延させることが可能となっている。
圧電トランス駆動回路75は、スイッチング素子であるパワートランジスタ(例えば、NチャンネルパワーMOSFET(以下「NMOS」という。))75aを有し、このNMOS75aのゲート・ソース間に、短絡防止用の抵抗75bが接続されている。NMOS75aのドレインは、インダクタ(コイル)75cを介してDC電源(DC24V)74に接続されている。DC電源74は、例えば、図示しない低圧電源装置から商用電源であるAC100Vを変圧整流することにより供給される電源である。NMOS75aのドレイン・ソースには、コンデンサ75dが並列に接続され、このコンデンサ75d及びインダクタ75cにより共振回路が構成されている。NMOS75aのゲートに分周回路73の出力パルスが印加されると、このNMOS75aによりDC24Vがスイッチングされ、これが共振回路により共振されてピークがAC200V程度の正弦波が出力される。
共振回路の出力側には、圧電トランス76の1次側76aが接続され、この2次側76bから、入力電圧AC200V程度の数十倍の高電圧が出力される構成になっている。2次側76bの出力電圧特性は、図3に示されるように、周波数によって異なり、NMOS75aのスイッチング周波数により昇圧比が決定される。この2次側76bに、AC/DC変換用の整流回路(例えば、コッククロフト・ウォルトンの倍電圧整流回路)77が接続されている。
整流回路77であるコッククロフト・ウォルトンの倍電圧整流回路は、圧電トランス76のAC出力電圧を整流して2倍のDC電圧に昇圧する回路であり、コンデンサ77a,77c,77f,77h及びダイオード77b,77d,77gにより構成されている。整流回路77の出力側には、抵抗83を介して出力負荷である転写ローラ5が接続されると共に、出力電圧変換回路78が接続されている。出力電圧変換回路78は、整流回路77のDC出力電圧を分圧して低電圧(例えば、5V以下)に変換する分圧抵抗78a,78bと、その低電圧をMPU72のADC入力端子に与える演算増幅器(以下「オペアンプ」という。)78cとにより構成されている。
(実施例1の画像形成装置の動作)
図13及び図14において、画像形成装置1は、図示しない外部機器からホストインタフェース部50を介してPDL(Page Description Language、ページ記述言語)等で記述された印刷データを入力する。入力された印刷データは、コマンド/画像処理部51によってビットマップデータ(画像データ)に変換される。画像形成装置1は、定着器18の熱定着ローラをサーミスタ65の検知値に応じて定着器ヒータ59を制御することにより、所定の温度にした後、印字動作を開始する。印字動作が開始されると、用紙カセット13にセットされた用紙15が、ホッピングローラ14で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ16,17によって用紙15が転写ベルト8上へ搬送される。用紙15がレジストローラ16,17に送られてきた時、これが用紙検出センサ40により検出されて検出信号が出力され、前記のタイミング設定等が行われる。
各色の現像器2K,2Y,2M,2Cは、電子写真プロセスにより、この現像器内の各色の感光体ドラム32K,32Y,32M,32Cにトナー像を形成する。この時、ビットマップデータに応じてLEDヘッド3K,3M,3Y,3Cが点灯される。各現像器2K,2Y,2M,2Cによって現像されたトナー像は、転写ベルト8上を搬送される用紙15に対し、前記のタイミング設定に基づき各転写ローラ5K,5Y,5M,5Cに印加されたバイアスにより、その用紙15に転写される。用紙15は、4色のトナー像が転写された後,定着器18により定着されて排紙される。
(実施例1の電源装置の動作)
先ず、図1及び図2の電源装置70における概略の動作を説明する。
カラー画像形成装置において転写は4出力となるが、4回路とも同じ構成となるので、本実施例1では、1出力の電源装置70について動作を説明する。
高圧出力値指示手段である外部機器80は、MPU72のプログラムコードによりなる出力設定手段72cに対し、RS232C規格等に基づいたデータ通信により、電源装置70のDC出力電圧を所定のフォーマットで送信する。所定のフォーマットとは、例えば、5KVなら5000、16進数に変換して1388H等の値を所定のヘッダ等と共に送信する。
MPU72おいて、出力設定手段72cは、図示しない電源装置からDC5Vの電源電圧が投入されると、MPU72内のブートプログラムにより、イニシャル動作が開始される。イニシャル動作により、分周回路制御手段72d2dに対しての設定、出力電圧検知手段72bの設定等が行われる。MPU72は、発振回路71から供給される25MHzの基準クロックCLKに従って動作する。
分周回路73は、分周回路制御手段72dからのPWM信号に従って、発振回路71から出力される基準クロックCLKを分周した分周パルスを、圧電トランス制御回路75へ出力する。圧電トランス駆動回路75は、分周回路73の出力パルスによって、DC電源74から供給されるDC24Vをスイッチングして駆動パルスを出力し、圧電トランス76の1次側76aを駆動してこの圧電トランス76の2次側76bから高圧のAC電圧を出力させる。この高圧のAC電圧は、整流回路77によって約2倍のDC電圧に変換され、前記のタイミング設定に基づき、出力負荷である転写ローラ5へ供給される。出力電圧変換回路78は、出力された高圧のDC電圧をMPU72の電源電圧5V以下に変換し、このMPU72の出力電圧検知手段72bに入力する。この時、出力電圧変換回路78内の分圧抵抗78a,78bを流れる電流を、出力負荷である転写電流より十分大きくすることにより、負荷変動による出力変動を抑える。
高圧出力値指示手段である外部機器80が、例えば、5KVの高圧出力指示データをMPU72へ送信する。MPU72は、分周回路73に対して8.02KVの出力を得るための初期値である第1の周波数を設定し、分周を開始させて圧電トランス駆動回路75により圧電トランス76を駆動する。整流回路77を通って出力電圧変換回路78により変換された電圧は、出力電圧検知手段72bにより、1.04msec毎に検知され、MPU72により、5KVとなるまで分周回路73に対するPWM信号を可変して圧電トランス76の2次側76bの出力電圧を上昇させる。MPU72は、出力電圧が目標電圧に到達したら、5KVの出力電圧を得るための第2の周波数及びこの第2の周波数のパルスの30サイクル毎の遅延時間を設定し、圧電トランス76を制御する。以降、MPU72は、1.04msec毎に出力電圧を検知して、出力電圧が目標電圧より大きいか小さいかによって前記遅延時間を調整して出力電圧を制御する。
次に、図2及び図4〜図7を参照して電源装置70の動作を詳細に説明する。
図4の(1)、(2)は、図2中の7ビットカウンタ73aと1ビットカウンタ73mの動作を示すタイミングチャート、図5の(1)〜(4)は、図2中のMPU72における各出力ポートPort1〜Port3の設定と1ビットカウンタ73mの出力端子Q_Bから出力される分周パルスとの関係を示すタイミングチャートである。
図2の電源装置70において、外部機器80のシリアル出力端子TXD2及びシリアル入力端子RXD2は、MPU72のシリアル出力端子TXD1及びシリアル入力端子RXD1と接続され、データ通信を行う。MPU72のADC入力端子は、図示しない電源電圧5Vが供給されているこのMPU72において、電圧0V〜5Vを10ビットの分解能でデジタルデータに変換するための入力端子である。MPU72において、出力ポートPortl〜Port3は、TTLレベルの“H”/“L”をこのMPU72内のプログラムによって出力するようになっている。クロック入力端子OSCは、ここに入力される基準クロックCLKにより、MPU72が所定のタイミングにて処理を行う。
MPU72のPWM出力端子は、電源投入時には入力端子の設定であるが、このMPU72内のプログラムコードにより初期化処理後に出力端子の設定とされ、“H” レベルを出力する。初期化以前の電源投入直後は、プルアップ抵抗81とDC電源(DC5V)82により、“H”レベルに維持される。
分周回路73内の7ビットカウンタ73aは、図4(1)に示されるように、クロック入力端子CLK_Aに入力される基準クロックCLKの立ち下がりエッジをカウントしてこの基準クロックCLKの立ち上がりエッジで出力を切り替え、出力端子Q0〜Q6から、カウント値を7ビットの2進数として出力する。出力端子Q0からは基準クロックCLKの2分周のパルス、出力端子Q1からは出力端子QOの2分周(CLKの4分周に相当)のパルス、出力端子Q2からは出力端子Q1の2分周(CLKの8分周に相当)のパルス、出力端子Q3からは出力端子Q2の2分周(CLKの16分周に相当)のパルス、出力端子Q4からは出力端子Q3の2分周(CLKの32分周に相当)のパルス、出力端子Q5からは出力端子Q4の2分周(CLKの64分周に相当)のパルス、及び、出力端子Q6からは出力端子Q5の2分周(CLKの128分周に相当)のパルスがそれぞれ出力される。クリア端子CLR_Aに“H”レベルが入力されると、出力端子QO〜Q6の出力が全て0である“L”レベルになり、このカウンタ73aがリセットされる。
これに対し、1ビットカウンタ73mは、図4(2)に示されるように、クロック入力端子CLK_BにANDゲート73Kの出力パルスが入力される毎に、出力端子Q_Bの出力パルスが反転する。
分周回路73の6入力ANDゲート73kは、インバータ73b,73cとORゲート73d,73l,73f,73gとXORゲート73h,73iと1ビットカウンタ73mと出力ポートPort1〜Port3の出力信号とに応じて、発振回路71から出力される基準クロックCLKを分周する。図5(1)〜(4)に、各出力ポートPort1〜Port3の出力設定と1ビットカウンタ73mの分周パルスとの関係が示されている。
出力ポートPortl=“L”、Port2=“L”、Port3=“H”では、発振回路71の25MHzの基準クロックCLKが77+77=154分周されて1ビットカウンタ73mの出力端子Q_Bから162.3377kHzの矩形波が出力される。出力ポートPortl=“L”、Port2=“H”、Port3=“H”では、発振回路71の25MHzの基準クロックCLKが77+76=153分周されて出力端子Q_Bから163.3987kHzの矩形波が出力される。出力ポートPortl=“H”、Port2=“L”、Port3=“H”では、発振回路71の25MHzの基準クロックCLKが76+76=152分周されて出力端子Q_Bから164.4737kHzの矩形波が出力される。出力ポートPortl=“L”、Port2=“H”、Port3=“L”では、発振回路71の25MHzの基準クロックCLKが75+76=151分周されて出力端子Q_Bから165.5629kHzの矩形波が出力される。これらの出力端子Q_Bから出力される分周パルスは、圧電トランス駆動回路75へ送られる。
圧電トランス駆動回路76は、分周回路73における1ビットカウンタ73mの出力端子Q_Bから出力された分周パルスにより、NMOS75aがDC24Vをスイッチングして圧電トランス76の1次側に駆動パルスを印加する。圧電トランス76は、この1次側76に入力される駆動パルスによって周波数特性に応じた2次側76bの出力電圧を生成する。分周回路73における出力端子Q_Bの出力が“L”の状態を維持された場合、又は出力端子Q_Bの出力が不定の場合には、出力端子Q_Bが抵抗75bによってグランドGND電位にプルダウンされているので、圧電トランス76の1次側76aに駆動パルスが印加されず、高圧出力電圧が発生しない。
整流回路77は、圧電トランス76の2次側76bの出力電圧を2倍のDC電圧に変換し、抵抗83を介して負荷である転写ローラ5に印加する。出力電圧変換回路78は、分圧抵抗77a,77bによって高圧のDC電圧を1/2048に分圧し、オペアンプ78cを介してMPU72のADC入力端子に入力する。これにより、高圧のDC出力電圧10.23KVを5Vに変換し、10ビットの分解能より10Vの分解能を得る。10ビットの最大値(MAX値)は3FFH=1023である。
図6(1)〜(3)は、図2中のMPU72におけるPWM出力端子から出力されるPWM信号と1ビットカウンタ73mの出力端子Q_Bから出力される分周パルスとの関係を示すタイミングチャートである。
図6(1)は、PWM信号の“H”期間を基準パルス1サイクル分設けた場合のタイミングである。この場合の出力ポートPort1,Port2の出力信号は“L”、Port3が“H”の場合であるが、出力ポートPort1〜Port3の出力信号によって7ビットカウンタ73aにおける出力端子Q6の分周比が異なっても、1ビットカウンタ73mにおける出力端子Q_Bの立ち下りを基準とするのは同様である。PWM信号が“H”である期間、ORゲート73lを介して7ビットカウンタ73aのクリア端子CLR_A及び1ビットカウンタ73mのクリア端子CLR_Bに“H”が入力され、この期間、7ビットカウンタ73a及び1ビットカウンタ73mのカウントアップが停止し、分周回路73の出力端子Q_Bにおける分周パルスの“L”期間が保持され、遅延される。
同様に、図6(2)はPWM信号の“H”である期間が基準パルス2サイクルの場合、図6(3)は10サイクルの場合を示している。MPU72のプログラムにより、この期間は1,2,3,・・・,50(任意の整数)基準サイクル(25MHzの1パルスであり、周期40nsec)の設定が可能になっている。
図7(1)、(2)は、図6における出力端子Q_Bから出力される分周パルスとPWM周期との関係を示すタイミングチャートである。
本実施例1では、出力端子Q_Bから出力される分周パルスの30パルス毎にPWM信号を“H”としてパルス間に遅延が生じるように制御している。
図7(1)では、パルス遅延時間はnlで示される基準パルス25MHz(40nsec)の整数倍の時間であり、そのデューティを図7(2)に示すように、n2で示される時間に変更するように可変としている。遅延時間n1,n2を可変として、この遅延時間n1,n2を設ける間の出力端子Q_Bから出力される分周パルスのパルス幅を固定として制御している。本実施例1では、30パルス、分周比が151〜154で181.2〜184.8μsecの期間に遅延時間n1,n2を0〜2μsec設けている。但し、この周期は30パルスに限らない。
図8は、図2において分周比151(75+76)、152(76+76)、153(77+76)及び154(77+77)の場合において30パルス毎の遅延サイクル(パルス)数0〜50の場合の高圧出力電圧を示す図である。図9は、図8のデータを高圧出力電圧/遅延サイクルでグラフ化した図である。
図8及び図9から分かるように、分周比によって高圧出力電圧が変化し、遅延サイクルの増加に伴い高圧出力電圧が上昇する。
図10は、図2において分周比154、遅延サイクル0で圧電トランス76を駆動した場合の経過時間と出力値を示す図である。
時定数20.8msecは回路の時定数であり、分周比154の162.3377kHzで圧電トランス76を駆動した場合の定常状態の電圧8020Vの63.2%の値、5070Vとなるまでの時間を実測により得て、予めMPU72内の記憶手段72aに記録してある。時定数は、電源装置1をテスト冶具等を用いて動作させ、不揮発性メモリ等の記憶手段72aに記録する。本実施例1における圧電トランス76の立ち上がり特性は、同一周波数の駆動パルスを印加し続けた場合に、次式(1)のような1次遅れの特性を持つ。
Vout={1−e(-t)}×MAXout (1)
但し、MAXout;定常状態の出力電圧
t;(経過時間)/T
T;20.8msec(時定数)
(実施例1の電源装置のフローチャート)
図11−1及び図11−2は、図1、図2の電源装置70における動作を示すフローチャートである。
本実施例1の電源装置70では、以下のステップS1〜S32に従って高圧出力の動作が行われる。
動作が開始されると(ステップS1)、MPU72は、シリアル通信により外部機器80から高圧設定電圧を受信する(ステップS2)。MPU72は、ステップS2で受信した設定電圧が3.5KV以上か否かを判定し(ステップS3)、3.5KV以上の場合はステップS5へ進み、3.5KV以下の場合はステップS4へ進む。MPU72は、ステップS4において、第2の周波数の分周比を151(75+76)に設定し、予め記憶手段72aに記憶されている図8のデータのテーブルを参照して遅延サイクルを決定する。例えば、2.8KVが設定電圧であった場合は、遅延サイクルを計算すると19.5となり、整数値しか設定できないので、この場合は四捨五入して20が設定される。19.5の計算は、2800を超えない最も大きい値をテーブルから参照し、19を得る。19+1の値のテーブル値2820Vと19のテーブル値2780Vの差分を計算すると40V、19のテーブルの値を目標電圧2800Vから差し引くと20V、20/40=0.5で19.5を得る。設定電圧が遅延時間0の場合の値より小さな場合は、0を遅延時間として設定する。
MPU72は、ステップS5において、ステップS2で受信した設定電圧が5KV以上か否かを判定し、5KV以上の場合はステップS7へ進み、5KV以下ならステップS6へ進む。MPU72は、ステップS6において、第2の周波数の分周比を152(76+76)に設定し、記憶手段72aに記憶された図8のテーブルを参照して、ステップS4と同様に、遅延時間を設定する。MPU72は、ステップS7において、第2の周波数の分周比を153(77+76)に設定し、記憶手段72aに記憶された図8のテーブルを参照して、ステップS4と同様に、遅延時間を設定する。設定電圧が遅延時間50の7200Vより大きな場合は50を遅延時間として設定する。MPU72は、ステップS8において、第1の周波数の分周比を154(77+77)に設定し、設定電圧に対応した印加時間を決定する。例えば、目標電圧2800Vの場合には、図10の出力期待値から2800を越えない最も大きな値を選択する。この場合は、2640Vで印加時間は8.32msecとなる。第1の目標電圧として2640Vを記憶手段72aに記憶する。
MPU72は、ステップS9において、外部機器80からの高圧オン(ON)信号が入るまで待機する。図13中のレジシトローラ16,17へ用紙15が送られてくると、これが用紙検出センサ40で検出されてこの検出信号が外部機器80へ送られ、この外部機器80内のタイマ81にて、用紙15の転写ニップまでの搬送時間(即ち、用紙15が転写ニップ位置に到達する時間)が計時され、その搬送時間が経過すると、図14中のプリンタエンジン制御部53及び高圧制御部60を介して転写バイアス発生部62である図1の電源装置70へ、高圧ON信号が送られてくる。
MPU72は、ステップS9で、高圧ON信号を受信した場合はステップS10へ進み、そうでない場合はこのステップS9を繰り返す。MPU72は、ステップS10において、第1の周波数で圧電トランス駆動回路75を駆動するように、分周回路73に対する出力ポートPortl〜Port3等の設定を行い、圧電トランス76の駆動を開始する。MPU72は、ステップS11において、1.04msec(0.05)周期で、ADC入力端子にて出力電圧を検出する。MPU72は、ステップS12において、検出電圧が第1の目標電圧(ステップS4で遅延サイクル19と設定した場合の2780V)を超えているか否かを判定し、越えていればステップS14へ進み、そうでなければステップS13へ進む。第1の目標電圧は、ステップS8で図10のテーブル値から選択した値である。
MPU72は、ステップS13において、圧電トランス76の駆動を開始してから当初設定した第1の周波数での設定時間(例えば、ステップS8で例とした8.32msec)となったか否かを判定し、設定時間となった場合にはステップS14へ進み、そうでない場合はステップS11へ戻る。MPU72は、ステップS14において、圧電トランス76の駆動周波数を第2の周波数に切り替え、ステップS4,S7,S8にて設定された値になるようにPWM出力端子及び出力ポートPortl〜Port3の信号を設定し、ステップS15へ進む。MPU72は、ステップS15において、1.04msec周期(ステップS11の検出から1.04msec後)にて、ADC入力端子によって出力電圧を検出する。検出した値は、記憶手段72aに保持する。ステップS15で検出した後、更に、ステップS16において、14.56msec後にADC入力端子によって出力電圧を検出する。以降、ステップS30からのループ毎に、14.56msec周期にてADC入力端子を検出する。ステップS16の後、結合子(1)を介してステップS17へ進む。
MPU72は、ステップS17において、目標電圧と検出電圧の差分の絶対値(ABS)が150Vより大きいか否かを判定し、大きければステップS18へ進み、そうでなければステップS26へ進む。MPU72は、ステップS18において、(目標電圧−検出電圧)の差分を2回のADC検出値の差分ΔADCで除算した値が0.75以下か否かを判定し、
(目標電圧−検出電圧)/ΔADC≦0.75
0.75以下ならステップS19へ進み、そうでなければステップS22へ進む。2回のADC検出値の差分とは、初回はステップS16の検出値からステップS15の検出値を差し引いた値であり、以降、14.56msec周期でステップS16が繰り返されることにより、前回の値との差分を取ることにより得ることができる。例えば、目標電圧が3000Vで検出電圧が2800V(目標電圧より検出電圧が低い場合)、ΔADC=300Vの場合、
(3000−2800)/300=0.67
となり、この条件を満たす。ADC入力端子のサンプリング周期は0.7T(T;時定数)なので、
1−e(-0.7)=0.5
となり、1次遅れのこの系の場合には目標電圧3000Vに対して定常出力値が3100Vとなることになる。又、目標電圧が3000Vで、検出電圧が3200V(目標電圧より検出電圧が高い場合)、ΔADC=−300Vの場合、
(3000−3200)/(−300)=0.67
となり、この場合もこの条件を満たす。この場合は定常出力値が2900Vとなることになる。
MPU72は、ステップS19において、目標電圧が検出電圧より高い場合はステップS20へ進み、そうでない場合はステップS21へ進む。MPU72は、ステップS20において、遅延サイクルを1減算し、PWM出力端子から出力されるPWM信号をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。MPU72は、ステップS21において、遅延サイクルを1加算し、PWM信号をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。
MPU72は、ステップS22において、(目標電圧−検出電圧)の差分を2回のADC検出値の差分ΔADCで除算した値が1.5以上か否かを判定し、
(目標電圧−検出電圧)/ΔADC≧1.5
1.5以上ならステップS23へ進み、そうでなければステップS30へ進む。2回のADC検出値の差分とは、初回はステップS16の検出値からステップS115の検出値を差し引いた値であり、以降、14.56msec周期でステップS16が繰り返されることにより、前回の値との差分を取ることにより得ることができる。例えば、目標電圧が3000Vで、検出電圧が2800V(目標電圧より検出電圧が低い場合)、ΔADC=50Vの場合、
(3000−2800)/50=4
となり、この条件を満たす。ADC入力端子のサンプリング周期は0.7T(T;時定数)なので、
1−e(-0.7)=0.5
となり、1次遅れのこの系の場合には、目標電圧3000Vに対して定常出力値が2850Vとなることになる。又、目標電圧が3000Vで検出電圧が3200V(目標電圧より検出電圧が高い場合)、ΔADC=50Vの場合、
(3000−3200)/(−50)=4
となり、この場合もこの条件を満たす。この場合は、定常出力値が3150Vとなることになる。
MPU72は、ステップS23において、目標電圧が検出電圧より高いか否かを判定し、高い場合はステップS24へ進み、そうでない場合はステップS125へ進む。ステップS24において、遅延サイクルを1加算し、PWM信号をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。ステップS25において、遅延サイクルを1減算し、PWM信号をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。
MPU72は、ステップS26において、検出電圧平均、初回はステップS15とステップS16にて検出されたADC検出電圧の平均、初回以降はステップS16が繰り返されることにより得られた検出電圧の直近2回の平均値が(目標電圧−50V)より低いか否かを比較し、低い場合にはステップS27へ進み、そうでない場合はステップS28へ進む。ステップS27において、遅延サイクルを1加算し、PWM信号をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。ステップS28において、検出電圧平均、初回はステップS15とステップS16にて検出されたADC検出電圧の平均、初回以降はステップS16が繰り返されることにより得られた検出電圧の直近2回の平均値が(目標電圧+50V)より高いか否かを比較し、高い場合にはステップS29へ進み、そうでない場合はステップS30へ進む。ステップS29において、遅延サイクルを1減算し、PWM信号をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。
MPU72は、ステップS30において、外部機器80から高圧電源オフ(OFF)命令を受信したかを判定し、受信した場合にはステップS31へ進み、そうでない場合は結合子(2)を介してステップS16へ戻る。ステップS31において、1ビットカウンタ73mの出力端子Q_Bのパルス出力を停止する。PWM端子を“H”に維持することにより、圧電トランス駆動回路75に入力されるパルスが停止し、電源装置70の動作が終了する(ステップS32)。
図12は、図1、図2の電源装置70による転写バイアス印加タイミングを示す波形図である。
用紙検出センサ40で用紙先端を検出した後、外部機器80内のタイマ81により、用紙先端が転写ニップに到達するまでの時間tlを計時してこの時間t1が経過した後、転写バイアスを印加するための圧電トランス76の駆動を開始する。用紙先端から例えば5mm進んだタイミングt2が用紙先端から経過した時点で、転写出力は目標出力に到達している。用紙後端を用紙検出センサ40が検出したら、用紙後端から例えば5mm手前、(tl−t2)時間のタイミングで、圧電トランス76の駆動パルスをオフする。用紙後端が転写ニップに到達するまでの時間tl以内に、高圧出力は減衰して0となる。
このように、圧電トランス76の2次側76bにコッククロフト・ウォルトンの倍電圧整流回路77を設けたことにより、高出力の額域においても単位周波数変化(遅延時間変化)に対しての出力電圧変化量を小さくすることが可能となり、正確な出力電圧制御が可能となる。更に、圧電トランス駆動パルスをデジタル回路である分周回路73で分周して生成し、一定周期毎に遅延時間設けることにより、圧電トランス駆動パルスの平均周波数を細かく制御することが可能となる。この結果、単位ステップ当たりの出力圧変化量を数十Vとすることが可能となり、従来、デジタル回路においては計算上数100MHz〜GHzオーダの回路が必要とされ、実現困難であった圧電トランス76のデジタル制御回路を25MHzという低い周波数で実現している。
(実施例1の変形例)
本実施例1では、次の(a)〜(e)のような変形例を採用することも可能である。
(a) 本実施例1においては、第1の周波数に遅延時間を設けていないが、遅延時間を設けない設定と出力電圧が高くなる条件が重なったからであって、圧電トランス76の特性によっては遅延時間を設けても良い。
(b) 圧電トランス76は製造上のばらつき等により、印加周波数と出力電圧の関係が個体間で等しくならない場合があるが、本実施例1中で説明した記憶手段72aに記憶するパラメータを各々異なるものとして対応しても良い。
(c) 本実施例1では発振回路71の周波数を25MHzとしたが、この周波数を可変する手段を用いて圧電トランス76の素子ばらつきを吸収する方法を採用しても良い。
(d) 圧電トランス76は負荷変動により出力電圧が変動する特性を持つので、本実施例1では、出力電圧変換回路78に流す電流を転写電流より相対的に大きな値として対応したが、負荷の違いによるテーブル値を各々記憶手段72aに保持し、紙の種類、温度、湿度等の条件によってテーブル値を選択する構成としても良い。又、前記テーブル値を計算式として保持して良い。
(e) 実施例1において第1の出力を得る周波数の出力部と第2の周波数の出力を得る出力部は同じ回路を用いているが、別々の回路にて実現しても良い。
(実施例1の効果)
本実施例1によれば、次の(i)、(ii)のような効果がある。
(i) 圧電トランス76の駆動パルスを高圧出力立ち上げ時に高出力に対応した第1の周波数で駆動し、目標電圧到達直前に目標電圧に対応した第2の周波数に切り替えることにより、短時間での立ち上げが可能となる。例えば、出力電圧6KV以下であれば、30msec以内に立ち上げが可能となる。出力電圧3.5KVまでであれば、15msec以内となる。
(ii) 前記(i)の効果を有する電源装置70から出力される高圧のDC電圧を転写ローラ5に印加して転写を行わせるようにしたので、印刷速度の高速化に対応できる。
(比較例)
本発明者が先に提案した電源装置(以下「比較例の電源装置」という。)を挙げ、この比較例に対して本発明の実施例1が優れている点について以下説明する。
図15は、比較例の電源装置における概略の構成を示すブロック図であり、実施例1を示す図1中の要素と共通の要素には共通の符号が付されている。
この電源装置70Aでは、実施例1の発振回路71及びMPU72に代えて積分回路からなる比較回路72A、実施例1の分周回路73に代えて電圧制御発振器(以下「VCO」という。)73A、更に、実施例1の出力電圧変換回路78に代えて検出回路78Aがそれぞれ設けられている。
比較例の電源装置70Aでは、外部機器80により指示された高圧出力値と、整流回路77の出力電圧を検出する検出回路78Aからの帰還信号とを、比較回路72Aで比較してVCO73Aを発振させる。圧電トランス駆動回路75は、VCO73Aの出力パルスに基づき、DC電源74のDC電圧をスイッチングして圧電トランス76の1次側を駆動し、2次側に昇圧されたAC電圧を得る。2次側のAC電圧は整流回路77により整流され、このDC電圧が、高圧のDCバイアスを必要とする出力負荷である転写ローラ5に印加される。これにより、電源装置70Aは、外部機器80で指示された高圧出力値に応じた高圧のAC電圧を出力して転写ローラ5に供給する。
図16は、比較例における出力電圧の立ち上がり特性を示す波形図である。
比較例の電源装置70Aにおいて、外部機器80で指示された高圧出力値により転写ローラ5に印加されるバイアスが立ち上がるまでの時間は、VCO73Aによる発振周波数を図3に示される周波数fyから開始して周波数fxで最終的に安定してN(V)の出力電圧を得る。この場合の高圧出力立ち上がり時間は、図16に示されるように、3.5KVで60msecである。
このような比較例の電源装置70Aを電子写真等の画像形成装置の転写バイアスとして適用した場合には、次のような問題がある。
電子写真等の画像形成装置にて転写を行う場合には、感光ドラムと転写ローラ(又は転写ベルト)のなす転写ニップに搬送されてきた用紙が到達してから転写バイアスが印加される。紙が転写ニップに到達する以前に転写バイアスを印加すると、体積抵抗値の低い転写ローラや転写ベルトに直に感光ドラムが接した状態で数KVの転写バイアスを印加することとなり、感光ドラムにダメージを与えてしまう。そのため、用紙先端が転写ニップに到達すると同時に転写バイアスを印加するのであるが、例えば、用紙の余白部分を5mmとした場合、転写バイアスの立ち上がり時間が60msであると、84mm/sec以上の用紙搬送速度には対応できなくなってしまう。年々印刷速度の高速化が市場要求としてある画像形成装置においては、低速の装置にしか適用できないという問題がある。
図17は、本発明の実施例1を示す図1の電源装置70における出力電圧の立ち上がり特性を示す波形図である。
本実施例1の電源装置70では、図17に示すように、出力電圧3.5KVまでであれば、出力電圧の立ち上がり時間が15msec以内となって印刷速度の高速化に対応でき、比較例の問題を解決できる。
(実施例2の電源装置)
図18は、本発明の実施例2における電源装置の詳細な構成例を示す回路図であり、実施例1を示す図2中の要素と共通の要素には共通の符号が付されている。
本実施例2の電源装置70Bは、実施例1の電源装置70におけるMPU72、分周回路73、整流回路77、及び出力電圧変換回路78に代えて、これらとは構成の異なるMPU72B、分周回路73B、整流回路77B、及び出力電圧変換回路78Bが設けられている。
MPU72Bは、実施例1のMPU72と同様のクロック入力端子OSC、PWM出力端子に相当するPWM1出力端子、出力ポートPort1〜Port3、ADC入力端子、シリアル出力端子TXD1、及びシリアル入力端子RXD1と、新たに追加されたPWM2出力端子とを有している。PWM2出力端子は、抵抗81を介してDC電源(DC5V)82に接続されており、クロック入力端子OSCに入力される25MHzの基準クロックCLKを分周してこの分周クロックを圧電トランス駆動回路75に供給する機能を有している。
分周回路73Bは、実施例1の分周回路73に対して、PWM2出力端子の出力パルスを反転するインバータ73nと、このインバータ73nの出力パルスと1ビットカウンタ73mにおける出力端子Q_Bの出力パルスとの論理和を求めて圧電トランス駆動回路75に供給する2入力のORゲート73oとが、新たに追加されている。
整流回路77Bは、コンデンサ77a,77f及びダイオード77b,77dにより構成され、実施例1における整流回路77の構成から2倍の電圧昇圧する回路が省かれている。従来のこの種の装置に用いられている整流回路とは、コンデンサ77aの有無で異なる。
出力電圧変換回路78Bは、実施例1における出力電圧変換回路78の抵抗78bに代えて、この抵抗78bに対して2倍の抵抗値を持つ抵抗78dが設けられている。出力負荷である転写ローラ5への印加電圧が5115Vの時に、5Vがオペアンプ78cの(+)入力端子に入力され、このオペアンプ78cの出力5Vが、MPU72BのADC入力端子に入力されるようになっている。MPU72BのADC入力端子は、10ビットの分解能を持ち、MAX値3FFH=1023なので5115/1023=5Vの分解能を有する。
MPU72BにおけるPWM2出力端子の出力パルスが圧電トランス76を駆動する場合には、PWM1出力端子の出力を“H”にして1ビットカウンタ73mにおける出力端子Q_Bの出力を停止する。又、出力端子Q_Bからパルスの出力を行う場合には、PWM2出力端子は出力パルスを“H”にして2入力ORゲート73oの入力が“L”となるようにする。電源装置70Bのオン時のMPU72Bの初期化時は、PWM1出力端子と同様に電圧5Vにプルアップされているので、圧電トランス駆動回路75のNMOS75aはオフされる構成になっている。
その他の構成は、実施例1と同様である。
(実施例2の電源装置の動作)
本実施例2の動作については、実施例1と異なる部分のみ説明する。
図19は、図18中のMPU72BにおけるPWM2出力端子の出力に対する整流回路77Bの出力電圧を示す図である。
PWM2出力端子から出力されるパルスの周波数は、MPU72B中のプログラム等により制御される。デューティが50%で分周比が奇数の場合は、“H”周期を“L”周期より1サイクル短くする。但し、逆の“L”周期を“H”周期より1サイクル短くした場合でも、出力されるパルスは殆ど変化せず、どちらに設定されても良い。圧電トランス76は、図3に示されるように、出力電圧が高い領域においては、周波数変化当たりの出力変化が大きいが、出力電圧が相対的に低い領域においては、25MHzの基準クロックCLKの分周のみで転写ローラ5の初期バイアス印加に必要な分解能が得られる。
本実施例2が実施例1と異なる点は、転写ローラ5の初期バイアスを印加することである。これについて説明する。
図12に示すように、転写高圧出力は用紙15が転写ニップに存在する状態で印加を行う。その理由は、前述したように、各転写ローラ5や転写ベル8が各感光体ドラム32K,32Y,32M,32C(又は感光体ベルト)と接した状態にて高いバイアスを印加すると、感光体にダメージを与えてしまう。それが横帯状の画像欠陥として画像形成装置1の出力に現れてしまう場合がある。しかし、1KV程度までの低いバイアスであれば、この感光体に対するダメージが避けられるので、従来の画像形成装置でも初期バイアスを転写前に印加することが行われている。例えば、従来の技術において、この初期バイアスを印加することにより、周波数変化に対する出力電圧変化の少ない領域(即ち、図3のグラフの裾の領域)を避けることにより、立ち上がり特性の改善が行われている。
これに対し、本実施例2は、従来の場合と異なり、初期バイアスを印加して目標出力電圧との電位差を小さくすることにより、第1の周波数の印加時間を短くし、この結果、更なる立ち上がり時間の改善を得るものである。
図20は、図18において出力電圧と分周比、遅延時間を組み合わせた場合の出力電圧テーブルを示す図、図21は、図20の特性をグラフ化した図、更に、図22は、図18において分周比154(77+77)で立ち上げた場合の経過時間と出力の関係を示すテーブルの図である。
本実施例2の電源装置70Bにおいては、実施例1に対して整流回路77Bの構成が異なるために、時定数Tは13.2msecとなる。前記テーブルは、MPU72B内の記憶手段72aに保持される。
図23は、図18における初期バイアス印加タイミングを示す波形図である。
図13の画像形成装置1において、用紙検出センサ40が用紙先端を検出すると、図18の外部機器80を通してMPU72Bにより、転写ローラ5に対する初期バイアスの印加を開始する。MPU72Bは、PWM2出力端子からパルスを出力し、分周回路73B内のORゲート73o及び圧電トランス駆動回路75を通して圧電トランス76を駆動する。初期バイアスは、段階的に目標電圧である1KV前後の値に調整され、その後、転写ニップに用紙15が到達すると同時に、第1の周波数での圧電トランス76の駆動に切り替えられる。
以降は、実施例1と同様にして転写バイアスを調整し、用紙後端に達する印字余白である5mm手前で第2の周波数による駆動を終了する。連続印字中は第2の周波数の駆動を終了すると同時に、初期バイアスとなる駆動周波数を切り替え、以降、2ページ目以降も同様にして制御する。最終ページの印字終了時は、第2の周波数による駆動を終了し、圧電トランス76の1次側76aのパルス入力を止めて、出力を終了する。
(実施例2の電源装置の動作フローチャート)
図24−1及び図24−2は、図18の電源装置70Bにおける動作を示すフローチャートである。
本実施例2の電源装置70Bでは、以下のステップS41〜S80に従って高圧出力の動作が行われる。
動作が開始されると(ステップS41)、MPU72Bは、シリアル通信により外部機器80から高圧出力設定電圧(この場合は第2の周波数で駆動する場合の目標電圧)を受信する(ステップS42)。MPU72は、ステップS42で受信した高圧出力設定電圧が1.75KV以上か否かを判定し(ステップS43)、1.75KV以上の場合はステップS45へ進み、1.75KVよりも低い場合はステップS44へ進む。MPU72Bは、ステップS44において、第2の周波数の分周比を151(76+75)、第2の周波数での遅延時間を図20のテーブルから設定する。又、ステップS45において、高圧出力設定電圧が2.5KV以上か否かを判定し、2.5KV以上の場合はステップS47へ進み、2.5KVよりも低い場合にはステップS46へ進む。
MPU72Bは、ステップS46において、第2の周波数の分周比を152(76+76)、第2の周波数での遅延時間を図20のテーブルから設定する。又、ステップS47において、第2の周波数の分周比を153(77+76)、第2の周波数での遅延時間を図20のテーブルから設定する。例えば、設定電圧が3.5KVであった場合は、遅延サイクルを計算すると35.3となり、整数値しか設定できないので、この場合は四捨五入して35が設定される。計算方法は実施例1のステップS4の説明と同様である。MPU72Bは、ステップS48において、用紙検出センサ40から外部機器80を介して送られてくる初期バイアスオンONの制御信号を待つ。受信した場合はステップS49へ進み、そうでない場合はステップS48を繰り返す。
MPU72Bは、ステップS49において、初期バイアスの分周比を139に設定し、ADC検出周期を33msecに設定する。33msecは33/13.2=2.5で時定数Tの2.5倍の時間であり、出力電圧は定常電圧の91.8%に到達する時間である。MPU72Bは、ステップS50において、ADC検出値が900V以上か否かを判定し、以上ならステップS51へ進み、そうでない場合はステップS52へ進む。ステップS51において、ADC検出値が1100V以下か否かを判定し、以下ならステップステップS54へ進み、そうでない場合はステップS53へ進む。ステップS52において、初期バイアスの分周比を1加算する。例えば、初期値139であれば140にする。ステップS53において、初期バイアスの分周比を1減算する。ステップS50〜S53の動作によって、初期バイアスは900V〜1100Vに調整される。
MPU72Bは、ステップS54において、第1の分周比を154(77+77)に設定し、第1の遅延サイクルを33に設定する。又、第1の周波数印加時間を決定する。印加時間は、図19の値をステップS51で最後に検出したADC検出値で補正して利用する。図19の値は1000Vの場合の値であるから、例えば、ステップS51で最後に検出したADC値が950Vであった場合には50V差し引いた値を用いる。時定数1.00T(13.20msec)の値3530Vから50Vを引いた値3480Vが目標電圧3500V未満で最も大きい値であるので、印加時間を13.20msecと設定する。正確には、初期バイアスが950Vの場合には図19の初期バイアス1KV時出力期待値のテーブル値も計算し直す必要があるが、第1の周波数での定常出力5000Vと初期バイアスとの電圧差が、図22のテーブルは4000Vとして計算しているものが4050Vで計算する必要があるが、1%程度の違いしかないので、本実施例2ではテーブル値との差分を用いる。当然、図22の定常電圧に対する出力比を記憶手段72aに保持して毎回計算させても良い。又、ステップS51からステップS54へ進む時に。初期バイアスの分周比を記憶手段72aに記録しておき、以降の連続印字の用紙間の初期バイアス出力時はその設定を用いる。
MPU72Bは、ステップS55において、外部機器80から転写高圧のON指示を待つ。ON指示を受けたらステップS56へ進み、そうでない場合はステップS55を繰り返す。ステップS56において、遅延サイクル33、分周比154となるようにMPU72Bの出力ポートPortl〜Port3、PWM出力を設定し、圧電トランス駆動回路75にパルスを出力する。パルス出力時は、初期バイアス出力時に出力していたPWM2出力端子の出力パルスを“H”にする。ステップS57において、ADC入力端子の検出を660μsec(0.05T)周期に設定し、高圧出力を検出する。ステップS58において、検出電圧は第1の目標電圧(例えば、ステップS54で決定した3480V)を超えているか否かを判定し、超えていればステップS59へ進み、そでなければステップS60へ進む。
MPU72Bは、ステップS59において、第2の周波数と遅延時間(例えば、ステップS47で設定した分周比153、遅延サイクル35)になるよう出力ポートPort1〜Port3、及びPWM2出力端子の出力を切り替え、結合子(1)を介してステップS61へ進む。ステップS60において、第1の周波数印加時間を経過したか否かを判定し、設定時間に到達した場合はステップS59へ進み、そうでない場合はステップS57へ戻る。
MPU72Bは、ステップS61において、第1の周波数印加状態と同じ周期660μsec(0.05T)で1回、ADCを検出する。ステップS62において、ADC検出周期を9.24msec(0.70T)に変更する。ステップS63において、第2の周波数での(目標電圧−検出電圧)の差分が150Vより大きいか否かを判定し、大きければステップS64へ進み、そうでなければステップS72へ進む。ステップS64において、(目標電圧−検出電圧)の差分を2回のADC検出値の差分ΔADCで除算した値が0.75以下か否かを判定し、
(目標電圧−検出電圧)/ΔADC≦0.75
以下ならステップS65へ進み、そうでなければステップS68へ進む。
MPU72Bは、ステップS65において、日標電圧が検出電圧より高いか否かを判定し、高い場合はステップS66へ進み、そうでない場合はステップS67へ進む。ステップS66において、遅延サイクルを1減算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。ステップS67において、遅延サイクルを1加算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。
MPU72Bは、ステップS68において、(目標電圧−検出電圧)の差分を2回のADC検出値の差分ΔADCで除算した値が1.5以上か否かを判定し、
(目標電圧−検出電圧)/ΔADC≧1.5
1.5以上ならステップS69へ進み、そうでなければステップS76へ進む。
MPU72Bは、ステップS69において、目標電圧が検出電圧より高いか否かを判定し、高い場合はステップS70へ進み、そうでない場合はステップS71へ進む。ステップS70において、遅延サイクルを1加算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。ステップS71において、遅延サイクルを1減算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。
MPU72Bは、ステップS72において、検出電圧平均、初回はステップS61とステップS62にて検出されたADC検出電圧の平均、初回以降はステップS62が繰り返されることにより得られた検出電圧の直近2回の平均値が、(目標電圧−50V)より低いか否かを比較し、低い場合にはステップS73へ進み、そうでない場合はステップS74へ進む。ステップS73において、遅延サイクルを1加算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを加算すると、高圧出力は出力値が高い方へ制御される。ステップS74において、検出電圧平均、初回はステップS61とステップS62にて検出されたADC検出電圧の平均、初回以降はステップS62が繰り返されることにより得られた検出電圧の直近2回の平均値が、(目標電圧+50V)より高いか否かを比較する。高い場合にはステップS75へ進み、そうでない場合はステップS76へ進む。ステップS75において、遅延サイクルを1減算し、PWM1出力端子の出力をそれに応じた値に制御する。遅延サイクルを減算すると、高圧出力は出力値が低い方へ制御される。
MPU72Bは、ステップS76において、外部機器80から高圧OFFの信号を受信したか否かを判定し、受信した場合はステップS77へ進み、そうでない場合はステップS78へ進む。ステップS77において、分周回路73Bから圧電トランス駆動回路75へ印加されるパルスを停止し、処理が終了する(ステップS80)。
MPU72Bは、ステップS78において、初期バイアスへの切り替え信号を受信したか否かを判定し、受信した場合はステップS79へ進み、そうでない場合はステップS62へ戻る。外部機器80からのこの通信は、連続印字時の用紙間の高圧を停止する時に送信される。ステップS79において、圧電トランス駆動回路75へ供給されるパルスをPWM2出力端子のパルスに切り替え、電源装置70Bは転写に必要な高圧出力を停止する代わりに、初期バイアスを出力し、結合子(2)を介してステップS55へ戻る。
(実施例2の変形例)
本実施例2では、次のような変形例を採用することも可能である。
本実施例2において、初期バイアス出力を得る周波数の出力部は別の出力を用いているが、第1、第2の周波数の出力部と同一となるように回路を構成しても良い。
(実施例2の効果)
本実施例2によれば、実施例1とほぼ同様の効果が得られる上に、更に、次の(i)、(ii)のような効果がある。
(i) 本実施例2では、用紙検出センサ40と第1の転写ニップ間の距離を例えば70mmとしている。そして、転写に必要な高圧出力を転写ローラ5に印加する前に初期バイアスを印加することにより、目標電圧値との差分を抑えている。初期バイアス立ち上がり時間は200msec以内であり、用紙検出センサ40が用紙先端を検出してから印加され、以降連続印字中は連続送行用紙間で印加される。3.5KV印加時の転写バイアス立ち上がり時間は15msec以内なので、用紙余白を5mmとした場合に333mm/secの用紙搬送速度まで対応可能である。
(ii) 図25は、本発明の実施例2を示す図18の電源装置70Bにおける出力電圧の立ち上がり特性を示す波形図である。
本実施例2によれば、図25に示すように、圧電トランス76の駆動パルスを高圧出力立ち上げ時に高出力に対応した第1の周波数で駆動し、目標電圧到達直前に目標電圧に対応した第2の周波数に切り替えている。そのため、短時間での立ち上げが可能となる。例えば、出力3.5KV以下であれば15msec以内に立ち上げが可能となり、最大出力電圧を実施例1の8KVから5KVと抑えた回路としても短時間での立ち上げを可能にしている。
(実施例3の電源装置)
図26は、本発明の実施例3における電源装置の詳細な構成例を示す回路図であり、実施例1及び実施例2を示す図2及び図18中の要素と共通の要素には共通の符号が付されている。
本実施例3の電源装置70Cは、実施例1の電源装置70における整流回路77を、実施例2の整流回路77Bに置き換えた構成になっている。
整流回路77Bは、コンデンサ77a,77f及びダイオード77b,77dからなるコッククロフト・ウォルトンの倍電圧整流回路により構成されている。この整流回路77Bから出力される高圧のDC電圧は、出力電圧変換回路78により5V以下の低い電圧に変換され、MPU72のADC入力端子に入力される。ADC入力端子は、実施例1とは異なり、5Vのレンジで12ビットの分解能を有し、出力電圧変換回路78内の抵抗78a,78bにより整流回路77Bの出力電圧が5120Vの時に5Vの分圧出力を得る定数となっている。そのため、5120Vを4095で除した1.25Vの分解能を有する。その他の構成は、実施例1とほぼ同様である。
(実施例3の電源装置の動作)
本実施例3の動作については、実施例1と異なる部分のみ説明する。
高圧出力値指示手段である外部機器80は、3KVの高圧出力指示データをMPU72へ送信する。MPU72は、分周回路73に対して3KVの出力を得る初期値である第1の周波数と30サイクル毎の遅延時間を設定し、分周を開始させて圧電トランス駆動回路75により圧電トランス76を駆動する。圧電トランス76の2次側出力電圧は、整流回路77Bにより整流され、抵抗83を介して出力負荷である転写ローラ5に供給される。
出力電圧変換回路78は、分圧抵抗78a,78bによってDC高圧出力を1/1024に分圧し、オペアンプ78cを介してMPU72のADC入力端子に入力される。これにより、高圧出力5120Vが5Vに変換され、12ビットの分解能より1.25Vの分解能を得る。12ビットのMAX値FFFH=4095である。
MPU72は、出力電圧変換回路78により変換された電圧を、ADC入力端子にて9.24msec毎に検知し、検知した値から出力上昇特性をフィードバックして3KVとなる30サイクル毎の遅延時間を再調整するため、分周回路73に対するPWM出力端子から出力されるPWM信号を変更して圧電トランス76の2次側出力を調整する。出力電圧が目標電圧付近に到達したら、以降9.24msec毎に出力電圧を検知して、出力電圧が目標電圧より大きいか小さいかによって前記遅延時間を調整して出力を制御する。
図7(1)、(2)のPWM周期を示すタイミングチャートにおいて、本実施例3では、分周回路73内における1ビットカウンタ73mの出力端子Q_Bから出力される分周パルスの30パルス毎にPWM信号を“H”としてパルス間に遅延が生じるように制御している。実施例1と同様に、図7(1)では、パルス遅延時間はnlで示される基準パルス25MHz(40nsec)の整数倍の時間であり、このデューティを図7(2)に示すようにn2で示される時間に変更するように可変としている。遅延時間を可変として、遅延時間を設ける間の出力端子Q_Bの出力パルス幅を固定として制御している。本実施例3では、実施例1と同様に、30パルス、分周比が151〜154で181.2〜184.8μsecの期間に遅延時間を0〜2μsec設けている。但し、この周期は30パルスに限らない。
各分周比の時の遅延サイクル数による出力の変化は次式(2)〜(5)となる。これらの式(2)〜(5)は、実験により求めた近似式である。
分周比151(75+76) 1100+16×遅延サイクル数(V) (2)
分周比152(76+76) 1600+24×遅延サイクル数(V) (3)
分周比153(77+76) 2400+32×遅延サイクル数(V) (4)
分周比154(77+77) 4000+40×遅延サイクル数(V) (5)
分周比によって出力電圧が変化し、遅延サイクル数の増加に伴い高圧出力電圧が上昇する。遅延サイクル数の増加は、30パルス中1〜29パルスの周期は変化しないが、30パルス目の周期が変化することにより、30パルスの平均周波数が低くなる方向に変化する。これにより、圧電トランス76の駆動周波数が低い方へ変化することとなる。
図27は、図26中の圧電トランス76を駆動した場合の経過時間と出力比を示す図である。
この図27において、時定数13.2msecは回路の時定数であり、圧電トランス76を駆動した場合の定常状態の電圧、即ち、同一周波数で駆動し続けた場合に0Vから出力電圧が立ち上がり、出力電圧が飽和する電圧との比率を示す。時定数13.2msecは実測により得られた値であり、予め記憶手段72aに記録してある。時定数は電源装置70Cをテスト冶具等を用いて動作させ、不揮発性メモリ等の記憶手段72aに記録する。
本実施例3における圧電トランス駆動回路75の立ち上がり特性は、実施例1と同様に、同一周波数の駆動パルスを印加し続けた場合に次式(1)の1次遅れの特性を持つ。
Vout={1−e(−t)}×MAXout (1)
(実施例3の電源装置の動作フローチャート)
図28−1及び図28−2は、図26の電源装置70Cにおける動作を示すフローチャートである。
本実施例3の電源装置70Cでは、以下のステップS81〜S102に従って高圧出力の動作が行われる。
動作が開始されると(ステップS81)、MPU72は、シリアル通信により外部機器80から高圧出力設定電圧を受信する(ステップS82)。ステップS83において、ステップS82で受信した設定電圧が4.0KV未満か否かを判定し、未満の場合はステップS85へ進み、そうでなければステップS84へ進む。ステップS84において、分周比を154(77+77)に設定し、予め記憶手段72aに記憶されている式(5)より、遅延サイクルを決定する。例えば、設定電圧が4.2KVであった場合は、遅延サイクルを計算すると5となる。設定値は0〜50の範囲である。計算値に小数点以下が発生した場合は、四捨五入して整数とする。変数Aに40Vを入力する。この値は、単位遅延サイクル当たりの電圧変化量を示す。
MPU72は、ステップS85において、ステップS82で受信した設定電圧が2.4KV未満か否かを判定し、未満の場合はステップS87へ進み、そうでないならステップS86へ進む。ステップS86において、分周比を153(77+76)に設定し、遅延時間を記憶手段72aに記憶された式(4)を参照してステップS84と同機に設定する。変数Aに32Vを入力する。この値は、単位遅延サイクル当たりの電圧変化量を示す。ステップS87において、ステップS82で受信した設定電圧が1.6KV未満か否かを判定し、未満の場合はステップS89へ進み、そうでないならステップS88へ進む。
MPU72は、ステップS88において、分周比を152(76+76)に設定し、遅延時間を記憶手段72aに記憶された式(3)を参照してステップS84と同様に設定する。変数Aに24Vを入力する。この値は、単位遅延サイクル当たりの電圧変化量を示す。ステップS89において、分周比を151(75+76)に設定し、遅延時間を記憶手段72aに記憶された式(2)を参照してステップS84と同様に設定する。変数Aに16Vを入力する。この値は、単位遅延サイクル当たりの電圧変化量を示す。ステップS90において、外部機器80からの高圧ON信号が入るまで待機する。ON信号を受信した場合は結合子(1)を介してステップS91へ進み、そうでない場合はステップS89を繰り返す。
MPU72は、ステップS91において、ステップS84,S86,S88,S89のいずれかで設定された分周比と遅延時間による周波数で圧電トランス駆動回路75を駆動するように分周回路73に対する出力ポートPort1〜Port3等の設定を行い、圧電トランス76の駆動を開始する。ステップS92において、9.24msec周期にてADC入力端子にて出力電圧を検出する。初回検出はステップS91のカウンタ73mにおける出力端子Q_BNの出力パルスから9.24msec後とする。
MPU72は、ステップS93において、圧電トランス76の駆動を開始してから2.8T=36.96msec以上経過したか否かを判定し、2.8T時間経過していない場合はステップS94へ進み、経過した場合はステップS95へ進む。ステップS94において、変数Bに{(目標電圧− 前回の検出電圧)×0.503−(現在の検出電圧−前回の検出電圧)}を演算し、代入する。(現在の検出電圧−前回の検出電圧)は単位時間0.70T(9.24msec)当たりの電圧変化量の実測値であり、(目標電圧−前回の検出電圧)×0.503は0.70T(9.24msec)当たりの期待される電圧変化量で、現在の駆動周波数で駆動し続けて目標電圧に到達する場合はB=0となる。しかしながら、転写電流の過多により同一駆動周波数による出力電圧に差が生じるため、変数Bの値が目標電圧とのずれを示すこととなる。0.503は1−e-0.7を計算した値である。
MPU72は、ステップS95において、変数Cに経過時間を時定数T(13.2msec)で除した値
C=(経過時間/T)
を代入する。ステップS96において、変数Dに目標電圧に(1−eC)を乗算した値
D={目標電圧×(1−eC)}
を代入する。この値は出力定常状態(出力が飽和する電圧)に駆動経過時間での立ち上がり特性による出力比を掛けたものである。ステップS97において、変数Bに現在の検出電圧から変数Dを引いた値
B=(現在の検出電圧−D)
を代入する。現在の駆動周波数が目標電圧に到達する場合と合致していれば、この値は0となる。ステップS98において、Bの絶対値ABS(B)が変数A以上か否かを判定し、以上の場合はステップS99へ進み、そうでない場合はステップS100へ進む。ステップS99において、変数Bを変数Aで除した値の小数点以下を切り捨てて現在の遅延サイクルの値に加算する。この結果に応じて前述したように分周回路73に対する信号を変更する。
MPU72は、ステップS100において、外部機器80から高圧電源OFF命令を受信したか否かを判定し、受信した場合にはステップS101へ進み、そうでない場合は結合子(2)を介してステップS92へ戻る。ステップS101において、1ビットカウンタ73mの出力端子Q_Bの出力を停止する。PWM出力端子の出力を“H”に維持することにより、圧電トランス駆動回路75に入力されるパルスが停止する。これにより、電源装置70Cの動作が終了する(ステップS102)。
(実施例3の変形例)
本実施例3では、基準クロックCLKを分周回路73で分周して圧電トランス76の駆動パルスを生成しているが、分周回路73に代えてVCO等を使用しても良い。
(実施例3の効果)
本実施例3によれば、実施例1とほぼ同様の効果が得られる上に、更に、次のような効果がある。
図29は、本発明の実施例3を示す図26の電源装置70Cにおける出力電圧の立ち上がり特性を示す波形図である。
本実施例3では、圧電トランス76に駆動パルスを印加した時の出力立ち上がり特性をフィードバックして制御しているので、従来のようなVCOの周波数を高い周波数から開始して徐々に目標電圧を得る低周波数に制御する方式に比べて、短時間で立ち上げることが可能となる。本実施例3の場合は、図29に示すように、5KVの出力電圧でも60msecの立ち上がり時間となり、転写に必要な出力と立ち上がり特性の両方を得ることが可能となる。
(比較例)
図15に示す比較例の電源装置70Aに対して本発明の実施例3が優れている点について以下説明する。
比較例の電源装置70Aにおいて、外部機器80で指示された高圧出力値により転写ローラ5に印加されるバイアスが立ち上がるまでの時間は、図16に示されるように、3.5KVで60msecである。
転写立ち上がり時間60msecは、実用上問題の無い立ち上がり時間ではあるが、転写バイアス3.5KVという値は、各種転写媒体に対応しようとした場合には十分な値であるとは言えない。OHPのように高抵抗の媒体においては、同じ転写電流を与えるにも高いバイアスが必要となる。しかし、比較例で用いているプレバイアスは、感光体へのダメージ等を考慮すると高い電圧にするのは困難であり、出力電圧を3・5KVより高い値とした場合に(出力電圧−プレバイアス)の値は大きくなることになり、転写立ち上がり時間も60msecを超えたものとなってしまう。
これに対し、本実施例3の電源装置70Cでは、図29に示すように、出力電圧3.5KVまでであれば、出力電圧の立ち上がり時間が15msec以内となって印刷速度の高速化に対応でき、比較例の問題を解決できる。
(実施例4の電源装置)
本発明の実施例4における電源装置は、実施例3を示す図26の電源装置70Cと同一の構成であり、以下のように動作が異なる。
(実施例3の電源装置の動作)
本実施例4の動作については、実施例3と異なる部分のみ説明する。
MPU72は、外部機器80からの高圧出力値を受信すると、この目標電圧に従って分周回路73の分周比を設定する。MPU72は、高圧出力のオン指示を外部機器80から受信し、高圧出力を開始する。この時の遅延サイクルは、0サイクルで設定された分周比の周波数にて圧電トランス76を駆動する。4.62msec(0.35T)の時間、前記設定にて駆動した後、遅延サイクルを50サイクルに変更して、更に4.62msec(0.35T)の時間駆動する。
この遅延サイクル0の場合と50の場合の単位時間4.62msec(0.35T)当たりの出力電圧変化量から、遅延サイクル0と遅延サイクル50での出力飽和電圧を計算し、その間を線形補間して目標電圧となる遅延サイクルを計算する。又、1遅延サイクル当たりの出力電圧変化量を計算し、記憶手段72aに双方を記憶する。前記総計9.24msec(0.70T)経過後も遅延サイクル50の設定にて駆動を継続し、目標電圧以上となった時点で、記憶手段72aに記憶された目標電圧となる遅延サイクルでの駆動に切り替える。以降、目標電圧と検出電圧を9.24msec(0.70T)周期にて検出比較し、遅延サイクルを調整して目標電圧出力を維持する。
(実施例4の電源装置の動作フローチャート)
図30−1及び図30−2は、図26の電源装置70Cにおける動作を示すフローチャートである。図31は、図10と同様に、分周比154、遅延サイクル0で圧電トランス76を駆動した場合の経過時間と出力値を示す図である。
本実施例4の電源装置70Cでは、以下のステップS111〜S134に従って高圧出力の動作が行われる。
動作が開始されると(ステップS111)、MPU72は、シリアル通信により外部機器80から高圧出力設定電圧を受信する(ステップS112)。ステップS113において、高圧出力設定値が4.0KV未満か否かを判定し、未満ならステップS115へ進み、そうでないならステップS114へ進む。ステップS114において、分周比を154(77+77)に設定する。ステップS115において、高圧出力設定値は2.4KV未満か否かを判定し、未満ならステップS117へ進み、そうでないならステップS116へ進む。
MPU72は、ステップS116において、分周比を153(77+76)に設定する。ステップS117において、高圧出力設定値が1.6KV未満か否かを判定し、未満ならステップS119へ進み、そうでないならステップS118へ進む。ステップS118において、分周比を152(76+76)に設定し、ステップS119において、分周比を151(75+76)に設定する。ステップS120において、外部機器80から高圧ON信号を受信したか否かを判定し、受信した場合はステップS121へ進み、そうでない場合はステップS120を繰り返す。
MPU72は、ステップS121において、ステップS114,S116,S118,S119のいずれかにて設定された分周比、遅延サイクル0の設定にて、分周回路73内の1ビットカウンタ73mにおける出力端子Q_Bから分周パルスを出力させて圧電トランス駆動回路75により圧電トランス76を駆動する。ステップS122において、ステップS121で圧電トランス76の駆動を開始してから4.62msec(0.35T)後にADC入力端子にて出力電圧を検出する。検出直後に分周比はそのままに、遅延サイクルを50サイクルとなるようPWM出力端子の出力を変更し、結合子(1)を介してステップS123へ進む。
MPU72は、ステップS123において、ステップS122でのADC検出から4.62msec(0.35T)後にADC入力端子にて出力電圧を検出する。ステップS124において、ステップS122,S123で検出した結果から、目標電圧となる遅延サイクルを計算する。例えば、目標電圧設定値が3.5KVの場合は分周比153となり、分周比153且つ遅延サイクル0での駆動が出力電圧0Vから開始される。4.62msec後のADC検出値は図31で示す通り時定数13.2msecでは0.35Tとなり、ステップS122での検出電圧は分周比153且つ遅延サイクル0での最終飽和出力電圧の29.5%となるので、ステップS122で検出した電圧を0.295で除した値、
(遅延サイクル0時出力)=S122検出値/0.295 (6)
となり、同様に、
(遅延サイクル50時出力)=(S123検出値−S122検出値)/0.295 (7)
となる。分周比153時の遅延サイクルによる出力は、
(遅延サイクル0時出力)+(遅延サイクル数)×{(遅延サイクル50時出力)
−(遅延サイクル0時出力)}/50 (8)
となる。遅延サイクル1サイクル当たりの電圧変化量は、
A=((遅延サイクル50時出力)−(遅延サイクル0時出力)}/50 (9)
となる。目標電圧を得る遅延サイクル数は、
{(目標電圧)−(遅延サイクル0時出力))/A (10)
となる。
MPU72は、ステップS125において、ステップS123以降1.04mses(0.05T)周期にてADC検出を行う。ステップS126において、ステップS125で検出された電圧は目標電圧以上か否かを判定し、以上ならステップS127へ進み、そうでなければステップS125へ進む。ステップS127において、ステップS124で式(9)及び式(10)で計算した値より決定される遅延サイクル数にて圧電トランス76を駆動する。ステップS128において、ADC検出周期を9.24msec(0.70T)として出力電圧を検出する。ステップS129において、目標電圧からステップS128で検出された電圧を差し引いて変数Bに代入する。ステップS130において、変数Bの絶対値はステップS124の式(9)にて計算した値A以上か否かを判定し、以上ならステップS131へ進み、そうでないならステップS132へ進む。
MPU72は、ステップS131において、変数Bを変数Aで除した値(B/A)の小数点以下を切り捨てて遅延サイクルに加算する。遅延サイクル設定範囲は0〜50であり、計算結果が0未満の場合は0に、50より大きい場合は50とする。ステップS132において、外部機器80から高圧電源OFF命令を受信したか否かを判定し、受信した場合にはステップS134へ進み、そうでない場合はステップS128へ戻る。ステップS133において、1ビットカウンタ73mにおける出力端子Q_Bの出力を停止する。PWM出力端子の出力を“H”に維持することにより、圧電トランス駆動回路75に入力されるパルスが停止し、電源装置70Cの動作が終了する(ステップS134)。
(実施例4の効果)
本実施例4によれば、実施例1とほぼ同様の効果が得られる上に、更に、次のような効果がある。
図32は、本発明の実施例4を示す図26の電源装置70Cにおける出力電圧の立ち上がり特性を示す波形図である。
本実施例4では、圧電トランス76の駆動パルスを遅延サイクルを変えて所定時間出力するようにしたので、その立ち上がり特性を計測し、目標電圧を得る周波数を負荷によらず正確に検出可能となる。この結果、目標電圧より高い出力を得る周波数での駆動時間が立ち上げ時間の半分以上となることによって、早い立ち上がり特性を得ることが可能となる。図32に示すように、出力電圧3.5KV、5.OKVそれぞれで約40msecの立ち上がり時間となる。
(その他の変形例)
上記実施例1〜4の他の変形例としては、例えば、次の(a)〜(h)のようなものがある。
(a) 実施例では、MPU72,72Bと分周回路73,73Bの構成にてMPU72,72Bのプログラムコードで動作するように説明したが、ASIC(Application Specific Integrated Circuit)等のゲートアレイによって構成しても良い。又、高圧出力指示手段である外部機器80、MPU72,72B、及び分周回路73,73Bを1つの大規模集積回路(LSI)等によって構成しても良い。
(b) 発振回路71の周波数を25MHzとして説明したが、この周波数に限定されるものではない。MPU72,72B内の出力電圧検知手段72bは、ADCによって高圧出力を分圧した値を検出するようにしたが、目標電圧との差分を示すような回路構成でも良い。
(c) 実施例中では、遅延時間を設けるパルスを30パルス毎に設定したが、数十〜数百μsec周期であれば何パルスでも良い。
(d) 実施例においては、立ち上げ時の第1の周波数の印加時間を出力のオーバシュートのない時間に設定したが、オーバシュートの発生する設定でももちろん構わない。又、立ち上げ時間に余裕がある場合に、第1の周波数の印加時間を短めにし、その後の1次遅れの比例制御の精度を上げる方法を取っても良い。
(e) 立ち上がり特性を検出するためのADC検出周期は、実施例の値に限定されるものではない。
(f) 実施例のコッククロフト・ウォルトン回路は2倍、1倍の場合を示したが、3倍等の他の倍率となるように回路を構成しても良い。
(g) 実施例においては印字余白を5mmとしたが、この値に限らない。
(h) 転写ローラ5は、これに印加する高電圧の変動等が転写品質等に大きな影響を及ぼす。そのため、実施例では、転写ローラ5に用いて好適な画像品質等が得られる高圧電源装置70,70B,70Cについて説明している。しかし、実施例の高電圧装置70,70B,70Cは、帯電バイアス発生部61や現像バイアス発生部62等の他の箇所に設けても所望の効果が得られる。
本発明の実施例1における電源装置の概略の構成を示すブロック図である。
図1の電源装置70における詳細な構成例を示す回路図である。
図2中の圧電トランス76における出力電圧/周波数の特性図である。
図2中の7ビットカウンタ73aと1ビットカウンタ73mの動作を示すタイミングチャートである。
図2中の各出力ポートPort1〜Port3の設定と分周パルスとの関係を示すタイミングチャートである。
図2中のPWM信号と分周パルスとの関係を示すタイミングチャートである。
図6における分周パルスとPWM周期との関係を示すタイミングチャートである。
図2において30パルス毎の遅延サイクル(パルス)数0〜50の場合の高圧出力電圧を示す図である。
図8のデータを高圧出力電圧/遅延サイクルでグラフ化した図である。
図2において圧電トランス76を駆動した場合の経過時間と出力値を示す図である。
図1、図2の電源装置70における動作を示すフローチャートである。
図1、図2の電源装置70における動作を示すフローチャートである。
図1、図2の電源装置70による転写バイアス印加タイミングを示す波形図である。
本発明の実施例1における電源装置を用いた画像形成装置を示す構成図である。
図13の画像形成装置1における制御回路の構成を示すブロック図である。
比較例の電源装置における概略の構成を示すブロック図である。
比較例における出力電圧の立ち上がり特性を示す波形図である。
本発明の実施例1を示す図1の電源装置70における出力電圧の立ち上がり特性を示す波形図である。
本発明の実施例2における電源装置の詳細な構成例を示す回路図である。
図18中のMPU72BにおけるPWM2出力端子の出力に対する整流回路77Bの出力電圧を示す図である。
図18において出力電圧と分周比、遅延時間を組み合わせた場合の出力電圧テーブルを示す図である。
図20の特性をグラフ化した図である。
図18において分周比154(77+77)で立ち上げた場合の経過時間と出力の関係を示すテーブルの図である。
図18における初期バイアス印加タイミングを示す波形図である。
図18の電源装置70Bにおける動作を示すフローチャートである。
図18の電源装置70Bにおける動作を示すフローチャートである。
本発明の実施例2を示す図18の電源装置70Bにおける出力電圧の立ち上がり特性を示す波形図である。
本発明の実施例3における電源装置の詳細な構成例を示す回路図である。
図26中の圧電トランス76を駆動した場合の経過時間と出力比を示す図である。
図26の電源装置70Cにおける動作を示すフローチャートである。
図26の電源装置70Cにおける動作を示すフローチャートである。
本発明の実施例3を示す図26の電源装置70Cにおける出力電圧の立ち上がり特性を示す波形図である。
図26の電源装置70Cにおける動作を示すフローチャートである。
図26の電源装置70Cにおける動作を示すフローチャートである。
圧電トランス76を駆動した場合の経過時間と出力値を示す図である。
本発明の実施例4を示す図26の電源装置70Cにおける出力電圧の立ち上がり特性を示す波形図である。
符号の説明
1 画像形成装置
5,5K,5Y,5M,5C 転写ローラ
40 用紙検出センサ
70,70B,70C 電源装置
71 発振回路
72,72B MPU
73,73B 分周回路
74 DC電源
75 圧電トランス駆動回路
76 圧電トランス
77,77B 整流回路
78,78B 出力電圧変換回路
80 外部機器