JP5380085B2 - 圧電トランス駆動装置、冷陰極管インバータ、冷陰極管駆動装置及び画像形成装置 - Google Patents

Description

本発明は、圧電トランスを駆動する圧電トランス駆動装置と、この圧電トランス駆動装置を用いて冷陰極管を駆動する冷陰極管インバータ及び冷陰極管駆動装置と、これらの圧電トランス駆動装置、冷陰極管インバータ及び冷陰極管駆動装置を用いた電子写真等の画像形成装置に関するものである。

従来、電子写真式の画像形成装置に用いられる電源装置としては、例えば、下記の特許文献１に記載されているように、圧電振動子の共振現象を利用して低電圧入力で高電圧を発生させることができる圧電トランスを、電圧制御発振器（以下「ＶＣＯ」という。）により構成される圧電トランス駆動装置の出力信号により制御して高電圧を出力させる装置が知られている。

特開２００６−９１７５７号公報

しかしながら、従来の圧電トランス駆動装置等では、次の（ａ）〜（ｃ）のような課題があった。

（ａ） 従来の圧電トランス駆動装置等では、ＶＣＯ等のアナログ回路により構成されており、部品点数が多くなる。

（ｂ） 圧電トランスのばらつき等による特性のばらつきを抑えるのが困難である。

（ｃ） デジタル回路により構成しようとした場合には、圧電トランスの駆動に必要な周波数分解能を得ようとしたときに、数百ＭＨｚ〜ＧＨｚの発振器が必要となってしまい、圧電トランス駆動装置等を実現することが困難である。

請求項１に係る発明の圧電トランス駆動装置は、クロックを発生する発振器と、前記クロックを分周してパルスを出力する分周手段と、前記パルスにより駆動され、圧電トランスの１次側に断続的に電圧を印加して前記圧電トランスの２次側から交流の高電圧を出力させるスイッチング素子と、前記クロックの分周比を指示する分周比指示値を出力する分周比指示手段と、前記クロックの分周比を２値化する２値化手段と、を備え、前記分周比指示値は、整数部と小数部を持つ実数値をとり、前記２値化手段により、前記実数値をα又はβ（但し、α、βは正数、α＋１＝β）に２値化することにより、α分周とβ分周のパルスを生成し、複数の前記α分周と前記β分周のパルスの組合せにより、平均分周比の単位時間当たりの平均値の前記小数部が前記分周比指示手段の前記実数値の単位時間当たりの平均値の前記小数部と等しくなる圧電トランス駆動装置であって、前記２値化手段は、前記２値化の際に、Ｍ番目（但し、Ｍ；正の整数）のパルス生成時の２値化における誤差値をＭ＋１番目のみに配分することを特徴とする。

請求項２に係る発明の画像形成装置は、請求項１記載の圧電トランス駆動装置を用いて画像形成用の高電圧を発生する画像形成用電源装置を有することを特徴とする。

請求項３に係る発明の冷陰極管インバータは、請求項１記載の圧電トランス駆動装置を用いて冷陰極管を発光させる冷陰極管発光用電源装置を有することを特徴とする。

請求項４に係る発明の画像形成装置は、請求項３記載の冷陰極管インバータを用いて冷陰極管発光用の高電圧を発生する冷陰極管発光用電源装置を有することを特徴とする。

請求項５に係る発明の冷陰極管駆動装置は、請求項３記載の冷陰極管インバータと、前記冷陰極管に流れる管電流を検出して検出電圧を出力する管電流検出手段と、前記検出電圧を整流して直流電圧を出力する整流手段と、目標電圧を指示するために出力する目標電圧指示手段と、前記整流手段の出力電圧と前記目標電圧指示手段の出力電圧とを比較して比較結果を出力する電圧比較手段とを有し、前記比較結果が矩形波となるように前記分周比指示手段の前記分周比を制御することを特徴とする。

請求項６、７に係る発明の画像形成装置は、請求項２記載の画像形成用電源装置と、請求項３記載の冷陰極管発光用電源装置又は請求項５記載の冷陰極管駆動装置を有する画像読取装置と、を備え、前記画像形成用電源装置における前記圧電トランスを駆動するための前記パルスと、前記冷陰極管発光用電源装置又は前記冷陰極管駆動装置における前記圧電トランスを駆動するための前記パルスと、を共用した１つの集積回路から出力する構成にしたことを特徴とする。

請求項１、２に係る発明によれば、クロックを２つの分周比に２値化する２値化手段により、分周比指示値が、パルス生成時（Ｍ，Ｍ＋１，・・・番目）毎に変更可能となるように構成したので、短周期での分散が可能になり、どの時点で分周比指示値を変更しても分周比の移動平均値が維持される。これにより、安定した圧電トランスの駆動が可能となり、デジタル化によりアナログ回路に対してばらつきの影響を軽減し、且つ、低いクロック周波数にて実現可能となる。

請求項３〜７に係る発明によれば、冷陰極管も、従来のアナログ制御でなくデジタル制御が可能となり、画像形成装置（例えば、マルチファンクションプリンタ）における画像形成用電源側と冷陰極管発光用電源側とで、共用した１つのパルス発生用の集積回路を用いることが可能となる。更に、デジタル制御でも安定した点灯が可能となる。

図１は、本発明の実施例１における圧電トランス駆動装置を備えた転写高圧電源の概略を示すブロック図である。 図２は図１の転写高圧電源９０における詳細な構成例を示す回路図である。 図３は本発明の実施例１における電源装置を用いた画像形成装置を示す構成図である。 図４は図３の画像形成装置１における制御回路の構成を示すブロック図である。 図５は図２中の圧電トランス８５における出力電圧／周波数の特性図である。 図６は図２中の高圧制御部６０を示す構成図である。 図７は図２の転写高圧電源９０における動作波形図である。 図８は図６中の誤差保持レジスタ７２の値、１９bitレジスタ６７の下位１０bitの値、及び比較器６３−２の出力信号の関係を示す図である。 図９は本発明の実施例２における圧電トランス駆動装置内の高圧制御部を示す構成図である。 図１０は図９中の演算器７１Ａの動作を説明する表を示す図である。 図１１は本発明の実施例３における圧電トランス駆動装置内の高圧制御部を示す構成図である。 図１２は本発明の実施例４における圧電トランス駆動装置内の高圧制御部を示す構成図である。 図１３は図１２中の６bit疑似乱数発生器７６ａを示す回路図である。 図１４は本発明の実施例５における圧電トランス駆動装置内の高圧制御部を示す構成図である。 図１５は本発明の実施例６における電源装置を用いた画像形成装置を示す構成図である。 図１６は図１５の画像形成装置１１０における制御回路の構成を示すブロック図である。 図１７は本発明の実施例６における圧電トランス駆動装置を備えた冷陰極管駆動部の概略を示すブロック図である。 図１８は図１７の冷陰極管駆動部９０Ｅにおける詳細な構成例を示す回路図である。 図１９は図１８の陰極管駆動部９０Ｅにおける動作波形図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範図を限定するものではない。

（画像形成装置の構成）
図３は、本発明の実施例１における電源装置を用いた画像形成装置を示す構成図である。

この画像形成装置１は、例えば，電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、シアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。

各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ３３Ｋ，３３Ｙ，３３Ｍ，３３Ｃが、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃ表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ上にトナー像が現像される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード３７Ｋ，３７Ｙ，３７Ｍ，３７Ｃは、転写後の残トナーをクリーニングする。

ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって用紙１５を搬送可能な構造になっている。

転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、転写媒体である用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジストローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。

図４は、図３の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤへツドインタフエース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃを発光させる。

プリンタエンジン制御部５３は、用紙検出センサ４０からの検出信号等を受信し、高圧制御部６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部６０は、帯電バイアス発生部９１と、現像バイアス発生部９２と、転写バイアス発生部９３とに信号を送る。帯電バイアス発生部９１、及び現像バイアス発生部９２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。高圧制御部６０及び転写バイアス発生部９３により、本発明の実施例１の転写高圧電源が構成されている。

プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８Ｃを所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。

（転写高圧電源の構成）
図１は、本発明の実施例１における圧電トランス駆動装置を備えた画像形成用電源装置（例えば、転写高圧電源）の概略を示すブロック図である。

この転写高圧電源９０は、図４中の高圧制御部６０及び転写バイアス発生部９３により構成され、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎に設けられている。各色の転写高圧電源９０は、同一の回路構成であるので、以下、１回路のみ説明する。

転写高圧電源９０は、プリンタエンジン制御部５３の出力ポートＯＵＴ２から供給されるオン／オフ（以下「ＯＮ／ＯＦＦ」という。）信号と、出力ポートＯＵＴ３から供給されるリセット信号RESETとを入力すると共に、プリンタエンジン制御部５３内に設けられた目標電圧指示手段である可変電圧出力回路（例えば、１０ビット（bit）の分解能を持つデジタル／アナログ変換器（以下「ＤＡＣ」という。））５３ａから例えば３．３Ｖのレンジで出力される目標電圧Ｖ５３ａを入力し、直流（以下「ＤＣ」という。）の高圧電圧を生成して転写ローラ５である負荷ＺＬへ供給する装置である。

転写高圧電源９０は、本実施例１の圧電トランス駆動装置８０、圧電トランス８５、整流回路８６、出力電圧変換手段８７、及び出力電圧比較手段８８等により構成されている。

圧電トランス駆動装置８０は、圧電トランス８５を駆動する装置であり、発振器８１、高圧制御部６０、ＤＣ電源８３、及び圧電トランス駆動回路８４を有している。発振器８１は、一定周波数（例えば、３３．３３ＭＨｚ）の基準クロック（以下単に「クロック」という。）ＣＬＫを発生する回路であり、この出力側に高圧制御部６０が接続されている。

高圧制御部６０は、例えば、発振器８１から供給されるクロックＣＬＫに同期して動作し、プリンタエンジン制御部５３により制御されて圧電トランス駆動パルス（以下単に「駆動パルス」という。）Ｓ６０を出力する回路であり、クロックＣＬＫを入力するクロック入力ポートＣＬＫ＿ＩＮ、比較結果Ｓ８８を入力する入力ポートＩＮ１、プリンタエンジン制御部５３の出力ポートＯＵＴ２から出力されるＯＮ／ＯＦＦ信号を入力する入力ポートＩＮ２、プリンタエンジン制御部５３の出力ポートＯＵＴ３から出力されるリセット信号RESETを入力するリセット入力ポートＩＮ３、及び駆動パルスＳ６０を出力する出力ポートＯＵＴ１を有している。高圧制御部６０において、入力されるＯＮ／ＯＦＦ信号により、出力ポートＯＵＴ１からの駆動パルスＳ６０における出力のＯＮ／ＯＦＦが制御され、入力されるリセット信号RESETにより、出力ポートＯＵＴ１に対する出力設定が初期化される。

なお、入力ポートＩＮ２において、ＯＮ／ＯＦＦ信号の入力に代えて、オン・リセットという組合せの信号を入力することにより、リセット入力ポートＩＮ３へのリセット信号RESETの入力を省略することも可能である。

高圧制御部６０は、例えば、特定の用途向けに複数機能の回路を１つにまとめた集積回路であるエーシック（Application Specific Integrated Circuit、以下「ＡＳＩＣ」という。）、中央処理装置（以下「ＣＰＵ」という。）を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込みことができるゲートアレイの一種であるフィールド・プログラマブル・ゲート・アレイ（Field Programmable Gate Array、以下「ＦＰＧＡ」という。）等により構成されている。

高圧制御部６０の出力ポートＯＵＴ１と、ＤＣ２４Ｖを出力するＤＣ電源８３とには、圧電トランス駆動回路８４が接続されている。圧電トランス駆動回路８４は、スイッチング素子を用いて駆動電圧を出力する回路であり、この出力側に圧電トランス８５が接続されている。圧電トランス８５は、セラミック等の圧電振動子の共振現象を利用して駆動電圧の昇圧を行い交流（以下「ＡＣ」という。）の高圧電圧を出力するトランスであり、この出力側に整流手段（例えば、整流回路）８６が接続されている。整流回路８６は、圧電トランス８５から出力されたＡＣの高圧電圧をＤＣの高圧電圧に変換して負荷ＺＬへ供給する回路であり、この出力側に出力電圧変換手段８７が接続されている。

出力電圧変換手段８７は、ＤＣの高圧電圧を低電圧に変換する回路であり、この出力側に、電圧比較手段である出力電圧比較手段８８が接続されている。出力電圧比較手段８８は、出力電圧変換手段８７から出力されたＤＣの低電圧と、プリンタエンジン制御部５３内のＤＡＣ５３ａから出力された目標電圧Ｖ５３ａとを比較して、この比較結果Ｓ８８を高圧制御部６０の入力ポートＩＮ１へ入力するものである。

なお、図１の転写高圧電源９０は、各色の転写ローラ５（＝５Ｋ，５Ｙ，５Ｍ，５Ｃ）毎、即ち、チャンネル毎に並置されるが、これらの複数のチャンネルに対して一部を共用する構成にしても良い。例えば、圧電トランス８５及び整流回路８６等は、複数のチャンネル分必要となるが、発振器８１及び高圧制御部６０は、１組で共用できる。この場合、高圧制御部６０はチャンネル数分の入出力ポートを備えることになる。又、高圧制御部６０は、転写高圧電源９０内に設けられているが、プリンタエンジン制御部５３内の大規模集積回路（以下「ＬＳＩ」という。）中に設けても良い。

図２は、図１の転写高圧電源９０における詳細な構成例を示す回路図である。図５は、図２中の圧電トランス８５における出力電圧／周波数の特性図である。

発振器８１は、電源８１ａから供給されるＤＣ３．３Ｖにより動作して発振周波数３３．３３ＭＨｚのクロックＣＬＫを発生する回路であり、ＤＣ３．３Ｖが印加される電源端子ＶＤＤ、ＤＣ３．３Ｖが印加される出力イネーブル端子ＯＥ、クロックＣＬＫを出力するクロック出力端子ＣＬＫ＿ＯＵＴ、及びグランド端子ＧＮＤを有している。クロック出力端子ＣＬＫ＿ＯＵＴは、抵抗８１ｂを介して、高圧制御部６０のクロック入力ポートＣＬＫ＿ＩＮに接続されている。

クロックＣＬＫに同期して動作する高圧制御部６０において、駆動パルスＳ６０を出力する出力ポートＯＵＴ１には、抵抗６０ａを介して、圧電トランス駆動回路８４が接続され、この圧電トランス駆動回路８４にＤＣ電源８３が接続されている。ＤＣ電源８３は、例えば、図示しない低圧電源装置から商用電源であるＡＣ１ＯＯＶを変圧整流することにより供給されるＤＣ２４Ｖの電源である。

圧電トランス駆動回路８４は、抵抗８４ａと、ゲートドライブ回路を構成するＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｃと、入力抵抗８４ｄと、共振回路を構成するインダクタ（コイル）８４ｅ及びコンデンサ８４ｇと、スイッチング素子であるパワートランジスタ（例えば、ＮチャネルパワーＭＯＳＦＥＴ（以下「ＮＭＯＳ」という。））８４ｆとを有している。抵抗８４ａ、ＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｃは、ＤＣ電源８３とグランドＧＮＤとの間に直列に接続され、そのＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｃのベースが、抵抗６０ａに共通に接続されている。インダクタ８４ｅ及びＮＭＯＳ８４ｆは、ＤＣ電源８３とグランドＧＮＤとの間に直列に接続され、そのＮＭＯＳ８４ｆのゲートが、入力抵抗８４ｄを介してＮＰＮトランジスタ８４ｂのコレクタ及びＰＮＰトランジスタ８４ｃのエミッタに接続されている。コンデンサ８４ｇは、ＮＭＯＳ８４ｆに対して並列に、このＮＭＯＳ８４ｆのドレイン及びソース間に接続されている。

この圧電トランス駆動回路８４では、高圧制御部６０から出力される駆動パルスＳ６０が、抵抗６０ａを介して、ゲートドライブ回路のＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｃのベースに入力されると、その駆動パルスＳ６０がＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｄにより駆動されてＮＭＯＳ８４ｆのゲートに入力される。すると、ＮＭＯＳ８４ｆにより、ＤＣ電源８３のＤＣ２４Ｖがスイッチングされ、これが共振回路のインダクタ８４ｅ及びコンデンサ８４ｇにより共振されて、ピークがＡＣ数十Ｖ程度の正弦波（サイン波）の駆動電圧が出力される。

共振回路の出力側には、圧電トランス８５の１次側の入力端子８５ａが接続され、この２次側の出力端子８５ｂから、ＮＭＯＳ８４ｆのスイッチング周波数に応じて０〜数ＫＶのＡＣ高電圧が出力される構成になっている。２次側の出力端子８５ｂの出力電圧特性は、図５に示すように、周波数によって異なり、ＮＭＯＳ８４ｆのスイッチング周波数により昇圧比が決定される。

圧電トランス８５は、図５に示すように、周波数ｆｘで最大昇圧比を得、周波数ｆｙ付近で昇圧比が最小となる。本実施例１では、開始周波数fstartから共振周波数ｆｘより高い周波数fendの範囲にて、周波数を制御する構成になっている。

圧電トランス８５のおける２次側の出力端子８５ｂには、ＡＣ／ＤＣ変換用の整流回路８６が接続されている。整流回路８６は、圧電トランス８５の２次側の出力端子８５ｂから出力されたＡＣ高電圧をＤＣ高電圧に変換して出力する回路であり、ダイオード８６ａ，８６ｂ及びコンデンサ８６ｃにより構成されている。整流回路８６の出力側には、抵抗８６ｄを介して負荷ＺＬである転写ローラ５が接続されると共に、出力電圧変換手段８７が接続されている。

出力電圧変換手段８７は、整流回路８６のＤＣ高電圧を分圧して低電圧（例えば、ＤＣ３．３Ｖ以下の低い電圧）に変換する分圧抵抗８７ａ，８７ｂと、その低電圧を保護抵抗８７ｃを介して入力する演算増幅器（以下「オペアンプ」という。）８７ｄからなるボルテージフォロア回路とにより構成されている。例えば、分圧抵抗８７ａの抵抗値は２００ＭΩ、分圧抵抗８７ｂの抵抗値は１００ＫΩであり、整流回路８６から出力されたＤＣ高電圧を１／２００１に分圧している。オペアンプ８７ｄには、ＤＣ電源８３から２４Ｖが印加され、このオペアンプ８７ｄからなるボルテージフォロア回路の出力側に、出力電圧比較手段８８が接続されている。

出力電圧比較手段８８は、ＤＣ電源８３から２４Ｖが印加される電圧比較器であるコンパレータ８８ａと、このコンパレータ８８ａの出力端子をプルアップするＤＣ３．３Ｖ電源８８ｂ及びプルアップ抵抗８８ｃとにより構成されている。コンパレータ８８ａは、ボルテージフォロア回路の出力電圧を入力する「−」入力端子と、プリンタエンジン制御部５３内のＤＡＣ５３ａから出力された目標電圧Ｖ５３ａを入力する「＋」入力端子とを有し、その「−」入力端子の電圧と「＋」入力端子の電圧とを比較し、比較結果Ｓ８８を出力端子から出力して高圧制御部６０の入力ポートＩＮ１へ与える回路である。コンパレータ８８ａの出力端子は、プルアップ抵抗８８ｃを介してＤＣ３．３Ｖ電源８８ｂに接続されている。

プリンタエンジン制御部５３内に設けられた１０bitの分解能を持つＤＡＣ５３ａから、例えば、３．３Ｖのレンジの目標電圧Ｖ５３ａが出力されて、コンパレータ８８ａの「＋」入力端子に入力されると、このコンパレータ８８ａでは、出力電圧変換手段８７の出力電圧と目標電圧Ｖ５３ａとを比較する。
（目標電圧Ｖ５３ａ）＞（出力電圧変換手段８７の出力電圧）
の間は、コンパレータ８８ａの出力端子が、ＤＣ３．３Ｖ電源８８ｂ及び抵抗８８ｃによりプルアップされてＤＣ３．３Ｖ（＝高レベル、以下「“Ｈ”」という。）となり、この“Ｈ”が高圧制御部６０の入力ポートＩＮ１に入力される。これに対し、
（目標電圧Ｖ５３ａ）＜（出力電圧変換手段８７の出力電圧）
になると、コンパレータ８８ａの出力端子が低レベル（以下「“Ｌ”」という。）となり、この“Ｌ”が高圧制御部６０の入力ポートＩＮ１に入力される。

（転写高圧電源内の高圧制御部の構成）
図６は、図２中の高圧制御部６０を示す構成図である。

高圧制御部６０は、例えば、ＡＳＩＣにより構成されており、ハードウェア記述言語等により記述されてＡＳＩＣ化されている。これに入力されるクロックＣＬＫ及びリセット信号RESETのうち、クロックＣＬＫは同期回路を構成する後述する各回路ブロックに供給され、リセット信号RESETは初期化のために各回路ブロックに供給される。

高圧制御部６０は、入力ポートＩＮ１に接続されたアップカウンタ６１を有している。アップカウンタ６１は、コンパレータ８８ａから出力される比較結果Ｓ８８であるパルス幅変調信号ＰＷＭの“Ｈ”をイネーブル信号として動作を開始し、クロックＣＬＫの立ち上がりパルスによりカウントアップする９bitのカウンタであり、比較結果Ｓ８８が“Ｌ”の間はカウントアップせず、“Ｈ”の時のみカウントアップする。アップカウンタ６１は、出力セレクタ７３から出力される駆動パルスＳ６０の立ち上がりエッジにより０にリセットされ、同様に、プリンタエンジン制御部５３から与えられるリセット信号RESETの“Ｌ”入力によっても０にクリアされ、そのリセット信号RESETの“Ｌ”が保持されている期間はカウントを停止する。このアップカウンタ６１の９bit出力値は、次段のデータラッチ（以下「Ｄラッチ」という。）６２に出力される。

Ｄラッチ６２は、出力セレクタ７３から出力される駆動パルスＳ６０の立ち上がりエッジの入力でアップカウンタ６１の９bit出力値を保持し、この保持した９bit値を第１の比較器６３−１に出力し、入力されるリセット信号RESETの“Ｌ”により９bit値が０にクリアされる。第１の比較器６３−１は、Ｄラッチ６２の９bit値と、１９bitレジスタ６７の上位９bit値の１／２値に相当するbit１８−０のうちbit１８−１１の８bit値とが、
Ｄラッチ６２の９bit値＞
１９bitレジスタ６７のbit１８−０のうちbit１８−１１の８bit値
の時は、分周比指示手段（例えば、分周比指示値である周波数指示値を保持する１９bitレジスタ）６７に“Ｈ”を出力し、そうでない時は“Ｌ”を出力する。即ち、比較器６３−１は、出力コンパレータ７３から出力される駆動パルスＳ６０のパルス期間だけ、比較結果Ｓ８８の“Ｈ”の状態をカウントし、そのパルス期間の５０％より“Ｈ”期間が長ければ、１９bitレジスタ６７に“Ｈ”を出力し、そうでない場合には“Ｌ”を出力するものである。比較の際は、Ｄラッチ９bit出力値と１９bitレジスタ８bitの上位１bitに０を追加した９bit値とで比較を行う。

１９bitレジスタ６７は、分周比を保持するレジスタであり、この入力端子側に、カウンタ上限値レジスタ６４、カウンタ下限値レジスタ６５、及びタイマ（分周器）６６が接続され、出力端子側に、２値化手段（例えば、減算器（−１）６８及び分周セレクタ６９）が接続され、更に、入出力端子側に、第２の比較器６３−２及び演算器７１が接続されている。カウンタ上限値レジスタ６４は、分周比の上限値が設定される９bitのレジスタである。カウンタ下限値レジスタ６５は、分周比の下限値が設定される９bitのレジスタである。又、タイマ（分周器）６６は、クロックＣＬＫをカウントして所定周期でパルスを１９bitレジスタ６７に出力するものである。

１９bitレジスタ６７において、上位９bitが分周比の整数部に相当し、下位１０bitが小数部に相当する。下位１０bit値は、（１０bit値）／１０２４に相当し、実数値として、
（上位９bit値）＋（下位１０bit値）／１０２４
の実数値をとる。１９bitレジスタ６７は、リセット信号RESETの“Ｌ”入力時に下位１０bitが０にクリアされ、上位９bitにカウンタ下限値レジスタ６５の９bit値がセットされ、この上位９bitが演算器（−１）６８及び分周セレクタ６９に出力され、下位１０bitが比較器６３−２及び演算器７１に出力される。１９bitレジスタ６７の値は、タイマ（分周器）６６から入力されるパルスの立ち上がりエッジで更新される。更新は、比較器６３−１の出力信号が“Ｈ”の時にレジスタ値をカウントアップし、“Ｌ”の時にカウントダウンする。カウントダウン時において、上位９bitがカウンタ下限値より小さくなった場合には、上位９bitの値をカウンタ下限値レジスタ６５の出力値にし、カウントアップ時において、上位９bitがカウンタ上限値より大きくなった場合には、上位９bitをカウンタ上限値レジスタ６４の出力値にする。

減算器（−１）６８は、１９bitレジスタ６７から出力される分周比整数部９bit値から１を引いた値を９bitで分周セレクタ６９に出力するものであり、この分周セレクタ６９の出力端子側が、分周手段（例えば、分周器）７０を介して出力セレクタ７３に接続されている。比較器６３−２の入出力端子側には、演算器７１が接続され、更に、比較器６３−２の入力端子側に、誤差保持レジスタ７２及び出力セレクタ７３が接続されている。誤差保持レジスタ７２は、１１bitのレジスタであり、最上位bitが符号を現す符号付き値となる。

比較器６３−２は、出力セレクタ７３から出力されるパルスの立ち上がりエッジで、誤差保持レジスタ７２と１９bitレジスタ６７の下位１０bitとを比較し、
（１９bitレジスタ下位１０bit）＝０
もしくは、
（誤差保持レジスタ１１bit）＜０
の時に、分周セレクタ６９に選択信号selectの“Ｌ”を出力し、
（１９bitレジスタ下位１０bit）≠０
で、
（誤差保持レジスタ１１bit）≧０
の時に、分周セレクタ６９に選択信号selectの“Ｈ”を出力するものである。

分周セレクタ６９は、比較器６３−２から出力される選択信号selectが“Ｌ”の時に、減算器（−１）６８の９bit値を分周器７０に出力し、比較器６３−２から出力される選択信号selectが“Ｈ”の時に、１９bitレジスタ６７の上位９bit値を分周器７０に出力する回路である。演算器７１は、１９bitレジスタ６７の下位１０bit、誤差保持レジスタ７２の１１bitと比較器６３−２の出力信号１bitの入力から演算した結果、１０bitで誤差保持レジスタ７２を更新する機能を有している。更新は、出力セレクタ７３から出力される駆動パルスＳ６０の立ち下がりエッジにて行う。演算器７１の演算は、下記のように行われる。

比較器６３−２の出力信号が“Ｈ”の時には、
（１９bitレジスタ下位１０bit値）＋（誤差保持レジスタ１１bit値）−１０２４
比較器６３−２の出力信号が“Ｌ”の時には、
（１９bitレジスタ下位１０bit値）＋（誤差保持レジスタ１１bit値）
の演算結果にて、誤差保持レジスタ７２を更新する。

分周器７０は、分周セレクタ６９から出力される９bit値の分周比で、クロックＣＬＫを分周した周期のパルスをＯＮでデューティ３０％にて出力セレクタ７３に出力する機能を有している。出力セレクタ７３は、ＯＮ／ＯＦＦ信号を選択信号selectとして入力し、そのＯＮ／ＯＦＦ信号が“Ｌ”の時は、常に駆動パルスＳ６９の“Ｌ”を出力し、ＯＮ／ＯＦＦ信号が“Ｈ”の時には、分周器７０から出力されるパルスを駆動パルスＳ６０として圧電トランス駆動回路８４に出力する機能を有している。

なお、図６の高圧制御部６０は、ＡＳＩＣにより構成されているが、ＦＰＧＡやマイクロプロセッサのモジュール等として構成しても良い。

（画像形成装置の全体の動作）
図３及び図４において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page Description Language、ページ記述言語）等で記述された印刷データが入力されると、この印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換され、ＬＥＤヘッドインタフェース部５２及びプリンタエンジン制御部５３へ送られる。プリンタエンジン制御部５３により、サーミスタ６５の検知値に応じて定着器１８内のヒータ５９が制御され、定着器１８内の熱定着ローラが所定の温度になり、印字動作が開始される。

給紙カセット１３にセットされた用紙１５は、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上に搬送される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃにおいて、電子写真プロセスにより、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像が形成される。この時、前記ビットマップデータに応じて各ＬＥＤヘッド３Ｋ，３Ｍ、３Ｙ，３Ｃが点灯される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、転写高圧電源９０から各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加された高電圧のＤＣバイアスにより、転写ベルト８上を搬送される用紙１５に転写される。用紙１５に４色のトナー像が転写された後、定着器１８によって定着されて排紙される。

（転写高圧電源の動作）
先ず、図１の転写高圧電源９０における概略の動作を説明する。

カラー画像装置において転写は４出力となるが、４回路とも同じ構成となるので、本実施例１では、１出力の転写高圧電源９０について動作を説明する。

プリンタエンジン制御部５３内に設けられた１０bitのＤＡＣ５３ａは、目標電圧Ｖ５３ａを転写高圧電源９０内の出力電圧比較手段８８に出力し、転写高圧電源９０から出力されるＤＣ高電圧を設定する。例えば、ＤＣ高電圧が５ＫＶなら目標電圧Ｖ５３ａは２．５Ｖである。即ち、１０bitのＤＡＣ５３ａなので１６進数に変換して３０７Ｈの値を設定して、ＤＡＣ５３ａから２．５Ｖの目標電圧Ｖ５３ａを出力電圧比較手段８８に出力する。この時、プリンタエンジン制御部５３は、出力ポートＯＵＴ２から高圧制御部６０へ出力するＯＮ／ＯＦＦ信号をＯＦＦ（＝“Ｌ”）にすると共に、出力ポートＯＵＴ３から高圧制御部６０へリセット信号RESETを出力して、高圧制御部６０をリセットする。

高圧制御部６０は、プリンタエンジン制御部５３からのＯＮ／ＯＦＦ信号に従って、発振器８１から出力されるクロックＣＬＫを分周した駆動パルスＳ６０を圧電トランス駆動回路８４に出力する。プリンタエンジン制御部５３は、出力電圧比較手段８８から入力される比較結果Ｓ８８の状態によって分周比を変化させる。圧電トランス駆動回路８４は、ＤＣ電源８３から供給されるＤＣ２４Ｖを、駆動パルスＳ６０によりスイッチングして駆動電圧を生成し、圧電トランス８５の１次側に与える。これにより、圧電トランス８５の１次側が駆動されて２次側からＡＣ高電圧が出力され、これが整流回路８６により整流されてＤＣ高電圧が転写ローラ５である負荷ＺＬへ供給される。

出力電圧変換手段８７は、整流回路８６から出力されたＤＣ高電圧を例えば１／２００１の電圧に変換し、出力電圧比較手段８８に与える。出力電圧比較手段８８は、ＤＡＣ５３ａからの目標電圧Ｖ５３ａと、出力電圧変換手段８７の出力電圧とを比較し、この比較結果Ｓ８８を高圧制御部６０に与える。目標電圧Ｖ５３ａより出力電圧変換手段８７の出力電圧が低い場合には、出力電圧比較手段８８からＴＴＬレベルで“Ｈ”の信号が出力され、出力電圧変換手段８７の出力電圧が目標電圧Ｖ５３ａより高くなると、出力電圧比較手段８８から“Ｌ”の信号が出力される。

出力電圧変換手段８７の出力電圧がほぼ目標電圧Ｖ５３ａになった場合、出力電圧変換手段８７の出力電圧は、圧電トランス８５の２次側ＡＣ高電圧を整流回路８６により整流してもＡＣ成分であるリップルが残り、ＤＡＣ５３ａから出力される目標電圧Ｖ５３ａがほぼ安定したＤＣ電圧であるので、圧電トランス駆動回路８４に入力される駆動パルスＳ６０とほぼ同期した矩形波が出力電圧比較手段８８から出力される。

図７は、図２の転写高圧電源９０における動作波形図である。
この図７を参照しつつ、図２の転写高圧電源９０における詳細な動作を説明する。

プリンタエンジン制御部５３は、出力ポートＯＵＴ３から出力するリセット信号RESETを“Ｌ”にして、高圧制御部６０における出力ポートＯＵＴ１の種々の設定をリセットする。このリセット信号は“Ｌ”ｔｒｕｅの信号である。このリセット動作により、出力ポートＯＵＴ１出力の分周比等の値が初期値となる。

プリンタエンジン制御部５３内のＤＡＣ５３ａは、高電圧の出力電圧（以下単に「高圧出力」という。）の目標電圧値に対する指示電圧である目標電圧Ｖ５３ａを出力する。例えば、高圧出力が５ＫＶの場合には２．５Ｖを出力する。この場合、３．３Ｖ、１０bitのＤＡＣ５３ａであるので、内部の所定のレジスタに３０７Ｈを設定する。ＤＡＣ５３ａから目標電圧Ｖ５３ａを出力した後、所定のタイミングでリセット信号RESETを“Ｈ”に切り替える。高圧制御部６０はリセットが解除されると、初期値にてクロック入力ポートＣＬＫ＿ＩＮから入力されるクロックＣＬＫを初期値の分周比、ＯＮデューティ３０％で分周する。但し、プリンタエンジン制御部５３の出力ポートＯＵＴ２から出力されるＯＮ／ＯＦＦ信号が“Ｌ”の間は、出力ポートＯＵＴ１からは分周された駆動パルスＳ６０が出力されず、出力ポートＯＵＴｌの出力は“Ｌ”に保持される。

高圧制御部６０のクロック入力ポートＣＬＫ＿ＩＮには、抵抗８１ｂを介して発振器８１が接続されている。発振器８１は、電源８１ａから電源端子ＶＤＤとアウトプットイネーブル端子ＯＥにＤＣ３．３Ｖが供給され、電源没入直後から発振周波数３３．３３ＭＨｚ、周期３０nsecのクロックＣＬＫをＣＬＫ端子から出力する。

出力ポートＯＵＴ１が“Ｌ”に保持されている間は、圧電トランス駆動回路８４内のＮＰＮトランジスタ８４ｂがＯＦＦしているので、ＮＭＯＳ８４ｆもＯＦＦし、圧電トランス８５の１次側入力端子８５ａには、ＤＣ電源８３から供給されるＤＣ２４Ｖがそのまま印加される。この状態では、ＤＣ２４Ｖの電流値はほぼ０であり、圧電トランス８５も振動していないので、圧電トランス８５の２次側出力端子８５ｂも０Ｖであり、出力電圧変換手段８７内のオペアンプ８７ｄの出力電圧は“Ｌ”である。

出力電圧比較手段８８内のコンパレータ８８ａは、前記状態では「＋」入力端子に２．５Ｖ、「−」入力端子にはオペアンプ８７ｄの“Ｌ”が入力されている。そのため、コンパレータ８８ａの出力端子は、電源８８ｂでプルアップされたＤＣ３．３Ｖとなっており、高圧制御部６０の入力ポートＩＮ１には“Ｈ”が入力される。

次に、プリンタエンジン制御部５３は、所定のタイミングで出力ポートＯＵＴ２から出力するＯＮ／ＯＦＦ信号を“Ｈ”にし、高圧出力をＯＮ状態にする。高圧制御部６０は、ＯＮ／ＯＦＦ信号が入力される入力ポートＩＮ２が“Ｈ”になると、初期値にて分周した駆動パルスＳ６０を出力ポートＯＵＴ１から出力する。出力ポートＯＵＴ１から出力された駆動パルスＳ６０により、圧電トランス駆動回路８４内のＮＰＮトランジスタ８４ｂ及びＰＮＰトランジスタ８４ｄからなるゲートドライブ回路を介してＮＭＯＳ８４ｆがスイッチングされ、インダクタ８４ｃとコンデンサ８４ｇ及び圧電トランス８５により、この圧電トランス８５の１次側入力端子８５ａには、図７に示すような数十Ｖの半波サイン波が印加される。

これにより、圧電トランス８５が振動して、２次側出力端子８５ｂから昇圧されたＡＣ高電圧が発生する。２次側出力端子８５ｂのＡＣ高電圧は、整流回路８６により整流されてＤＣ電圧になり、これが抵抗８６ｄを介して負荷ＺＬへ供給されると共に、出力電圧変換手段８７内の２００ＭΩの抵抗８７ａ及び１００ＫΩの抵抗８７ｂにより分圧される。分圧されたＤＣ電圧は、保護抵抗８７ｃ及びオペアンプ８７ｄを通して出力電圧比較手段８８内におけるコンパレータ８８ａの「−」入力端子に入力される。

コンパレータ８８ａは、ＤＡＣ５３ａから「＋」端子に入力された目標電圧Ｖ５３ａと、出力電圧変換手段８７から「−」端子に入力されたＤＣ電圧とを比較し、
ＤＡＣ５３ａの目標電圧Ｖ５３ａ＞出力電圧変換手段８７のＤＣ電圧
の時には、電源８８ｂによりプルアップされたＤＣ３．３Ｖ（＝“Ｈ”）を出力し、
ＤＡＣ５３ａの目標電圧Ｖ５３ａ＜出力電圧変換手段８７のＤＣ電圧
の時には、“Ｌ”を出力し、高圧制御部６０の入力ポートＩＮ１に入力する。
ＤＡＣ５３ａの目標電圧Ｖ５３ａ＝出力電圧変換手段８７のＤＣ電圧
の時には、整流回路８６のＤＣ出力電圧にＡＣ成分のリップルが残るので、コンパレータ８８ａから、図７に示されるような矩形波の比較結果Ｓ８８が出力される。

高圧制御部６０は、出力ポートＯＵＴ１におけるパルス出力周期にて、入力ポートＩＮ１における入力レベルの“Ｈ”時間をカウントし、“Ｈ”レベルの期間が５０％となるように、出力ポートＯＵＴ１から出力される駆動パルスＳ６０の分周比を制御する。

（転写高圧電源内の高圧制御部の動作）
図８は、図６中の誤差保持レジスタ７２の値、１９bitレジスタ６７の下位１０bitの値、及び比較器６３−２の出力信号の関係を示す図である。

図６の高圧制御部６０において、入力ポートＩＮ３にリセット信号RESETの“Ｌ”が入力されると、内部の各カウンタ値、アップカウンタ６１、Ｄラッチ６２、１９bitレジスタ６７、及び誤差保持レジスタ７２が初期化される。

リセット信号RESETが解除され“Ｈ”となった時点で、入力ポートＩＮ２に入力されるＯＮ／ＯＦＦ信号が“Ｌ”でディセーブル（Disable）状態を保持されている。高圧出力がオフの状態では、ＤＡＣ５３ａが目標電圧Ｖ５３ａの２．５Ｖを出力しているので、コンパレータ８８ａから出力される比較結果Ｓ８８が“Ｈ”となり、アップカウンタ６１がカウントアップされる。Ｄラッチ６２は、出力セレクタ７３からのパルス出力がないので、リセット時の０クリア状態を保持する。比較器６３−１は、１９bitレジスタ６７に設定された初期値の分周比整数部の１／２値である８bit値とＤラッチ６２の出力値とを比較する。Ｄラッチ６２の出力値が０であるので、１９bitレジスタ６７へ“Ｌ”が出力される。

カウンタ上限値レジスタ６４は、９bitのレジスタであり、分周比整数部のリミット値３０２dec（１２Ｅhex）を保持する。本実施例１では固定値９bitであるが、書き換え可能な値であっても構わない。又、外部から設定される値であっても構わない。カウンタ上限値レジスタ６４の保持値は、常に１９bitレジスタ６７へ出力される。

カウンタ下限値レジスタ６５は、９bitのレジスタであり、分周比整数部の初期値、即ち開始分周比である２９０dec（１２２hex）が設定される。本実施例１では固定値９bitであるが、書き換え可能な値であっても構わない。又、外部から設定される値であっても構わない。カウンタ下限値レジスタ６５の保持値は、常に１９bitレジスタ６７へ出力される。

１９bitレジスタ６７は、リセット時に小数部である下位１０bitが０クリアされ、整数部である上位９bitがカウンタ下限値レジスタ６５の値が設定される。１９bitレジスタ６７において、上位９bitの１／２値に相当する上位８bitであるbit１８〜１０は、比較器６３−１に出力され、更に、上位９bitの整数部が、分周セレクタ６９と減算器（−１）６８に出力される。又、１９bitレジスタ６７の小数部である下位１０bitは、比較器６３−２及び演算器７１に出力される。

１９bitレジスタ６７は、タイマ（分周器）６６から入力されるパルスの立ち上がりで比較器６３−１が“Ｌ”を出力しているので、この１９bitレジスタ６７において減算が行われる。１９bitレジスタ６７は、初期状態で４８８００hexに設定されているので、１減算して４８７Ｆfhexとなる。１９bitレジスタ６７において、減算された値は減算時、カウンタ下限値レジスタ６５の９bit値と上位９bitが比較され、上位９bitがカウンタ下限値１２２hexに対して１２１hexとなるので、１９bitレジスタ６７には、上位９bitにカウンタ下限値レジスタ６５の値、下位１０bitが０クリアされ、結果として値は初期値のままとなる。

タイマ（分周器）６６は、所定の周期でパルスを１９bitレジスタ６７に出力する。周期は、予め設定されたカウンタ値にてクロックＣＬＫをカウントすることにより設定され、その周期は、例えば、数十μsec〜数百μsecである。周期は、目標電圧Ｖ５３ａに応じて異なる値を設定しても良いし、あるいは、外部から任意に設定可能な構成にしても良い。

比較器６３−２は、１９bitレジスタ６７の下位１０bit出力が０なので、分周セレクタ６９に“Ｌ”を出力する。演算器７１の１１bit出力及び誤差保持レジスタ７２の１１bit出力は、リセット時の０を維持する。減算器（−１）６８は、１９bitレジスタ６７の上位９bit値である２９０dec（１２２hex）を１減算して、２８９dec（１２１hex）の９bit値を分周セレクタ６９に出力する。

分周セレクタ６９は、比較器６３−２からの選択信号selectの入力が“Ｌ”なので、減算器（−１）６８からの９bit入力である２８９dec（１２１hex）の９bit値を、分周器７０に出力する。分周器７０は、クロックＣＬＫをカウントし、分周セレクタ６９から出力される９bit値である２８９周期、即ち２８９×３０／１０００＝８．６７μsec周期のパルスを、出力セレクタ７３に出力する。前記パルスは、約３０％のＯＮンデューティとなるよう、１／４値、１／３２値、１／６４値の和（１２１hex）を２bit右シフトした０４８hex、５bit右シフトした００８hex、６bit右シフトした００４hexの和０５４hex（８４dec）、即ち８４×３０／１０００＝２．５２μsecのＯＮ時間を取る。

出力セレクタ７３は、ＯＮ／ＯＦＦ信号が“Ｌ”の間は駆動パルスＳ６０の“Ｌ”を出力ポートＵＯＴ１に出力し、この出力ポートＯＵＴ１を“Ｌ”に保持する。

以上述べたように、リセット解除後はＯＮ／ＯＦＦ信号が“Ｌ”の状態では、出力ポートＯＵＴ１が“Ｌ”に保持されるが、内部の分周器７０は初期値の分周比のパルスを生成し続ける。

プリンタエンジン制御部５３からのＯＮ／ＯＦＦ信号が“Ｈ”に切り替えられると、出力セレクタ７３は、分周器７０から出力されるパルスを選択して駆動パルスＳ６０を出力ポートＯＵＴ１に出力する。この結果、図２で示す圧電トランス駆動回路８４により圧電トランス８５が駆動され、この２次側出力端子８５ｂからＡＣ高圧出力を得る。ＡＣ高圧出力は、整流回路８６によりＤＣ高電圧に変換され、出力電圧変換手段８７によりＤＣ低電圧に変換された後、出力電圧比較手段８８内のコンパレータ８８ａに入力される。

初期設定の分周比での駆動では、高圧出力は目標電圧Ｖ５３ａより十分低いので、コンパレータ８８ａから出力される比較結果Ｓ８８は、電源８８ｂによりプルアップされた“Ｈ”のままである。

アップカウンタ６１は、出力セレクタ７３から出力されるパルスの立ち上がりエッジによりリセット（RESET）され、クロックＣＬＫの立ち上がり時に、コンパレータ８８ａから出力される比較結果Ｓ８８が“Ｈ”であった場合に、カウントアップを行う。初期状態では、出力セレクタ７３から出力される２８９分周のパルス周期全て“Ｈ”であるので、０〜２８９dec（１２１hex）まで、カウントアップが行われる毎にリセットされる。リセットと同時にＤラッチ６２にデータがラッチされるので、このＤラッチ６２は１２１hexの９bit値を保持することとなる。比較器６３−１には、Ｄラッチ６２の９bit値と１９bitレジスタ６７の上位８bit値９１hexが入力されて比較される。
Ｄラッチ６２の９bit値（１２１hex）＞
１９bitレジスタ６７の上位８bit値（９１hex）
なので、比較器６３−１は、１９bitレジスタ６７に対して“Ｈ”を出力する。

１９bitレジスタ６７は、比較器６３−１からの入力が“Ｈ”なので、タイマ（分周器）６６から入力される信号の立ち上がり毎にカウントアップを行う。１９bitレジスタ６７のカウントアップ時は、カウントアップした結果の上位９bitをカウンタ上限値レジスタ６４の９bit値と比較し、カウンタ上限値レジスタ６４の９bit値より大きい場合には、上位９bitをカウンタ上限値レジスタ６４の９bit値、下位１０bitを３Ｆfhexに設定する。

以上説明したように、目標電圧Ｖ５３ａより高圧出力が低い条件にて、コンパレータ８８ａから出力される比較結果Ｓ８８が“Ｈ”の状態、もしくは“Ｈ”の状態が出力セレクタ７３のパルス周期の５０％以上の状態で、分周比を設定する１９bitレジスタ６７の値を増加させていく。１９bitレジスタ６７のカウントアップが１０２４回で、分周比は１アップする。

比較器６３−２は、１９bitレジスタ６７の小数部である下位１０bit値と、誤差保持レジスタ７２の符号付き１１bit値とを比較して、分周セレクタ６９にＮ分周もしくは（Ｎ−１）分周を選択する選択信号selectを出力する。１９bitレジスタ６７の下位１０bitが０の場合、比較器６３−２は分周セレクタ６９に“Ｌ”を出力する。例えば、１９bitレジスタ６７の上位９bitが２９５dec（１２７hex）の場合、下位１０bitが０であれば、２９４分周のパルスが比較器６３−２から出力される。演算器７１はこの時、誤差保持レジスタ７２の値が０、１９bitレジスタ６７の下位１０bitが０、比較器６３−２の出力信号が“Ｌ”なので、誤差保持レジスタ７２を０に更新する。

又、例えば、１９bitレジスタ６７の値が４９Ｄ２Ｃhexの場合、上位９bitの整数部は２９５dec（１２７hex）、下位３００dec（１２Ｃhex）であるので、図８に示すように、１９bitレジスタ６７の下位１０bit値が０でない場合には、誤差保持レジスタ７２の出力信号の正負で、比較器６３−２の出力信号が決定される。誤差保持レジスタ７２の値が０である１行目では、比較器６３−２の出力信号が１（“Ｈ”）となり、２９５分周のパルスが出力され、次のパルスは誤差保持レジスタ７２が２行目に示すように比較器６３−２の出力信号が１であったので、−１０２４と１９bitレジスタ６７の値３００を加算した値である−７２４（５２Ｃhex／１１bit）に更新される。次のパルスでは、誤差保持レジスタ７２が負の値であるので、比較器６３−２の出力信号が０（“Ｌ”）となり、２９４分周のパルスが出力される。誤差保持レジスタ７２は、分周比小数部の値に対して、実際の分周比との誤差を常に保持することとなる。よって、所定時間での平均分周比はほぼ下記の値となる。
（１９bitレジスタ上位９bit値）＋（１９bitレジスタ下位１０bit値）／１０２４

１９bitレジスタ６７が更新されても、誤差保持レジスタ７２の値はそれまでの誤差値が保持されるので、新たに更新された１９bitレジスタ下位１０bitと誤差保持レジスタ７２の符号付き１１bit値を比較して、分周セレクタ６９で分周比が選択される。

高圧出力が目標電圧Ｖ５３ａを越えると、比較器６３−１の出力信号が反転し、１９bitレジスタ６７がカウントダウンされる。最終的に目標電圧Ｖ５３ａになると、比較器６３−１の出力信号が“Ｈ”／“Ｌ”反転を繰り返す。１９bitレジスタ値は下位bitがアップダウンを繰り返すが、分解能は平均で３０／１０２４nsecであるので、ほぼ安定した定電圧の高圧出力となる。

なお、本実施例１では、クロックＣＬＫの３３．３３ＭＨｚのＮ分周とＮ−１分周を切り替えて出力する構成としたが、例えば、６６．６６ＭＨｚの２Ｎ分周と２Ｎ−２分周を切り替えて出力する構成にしても、同様の動作となる。又、本実施例１では、クロックＫＣＬＫを３３．３３ＭＨｚとしたが、更に低い周波数（例えば、２０ＭＨｚ）でも、異なる分周比を選択すれば同様に実現可能である。

高圧出力は、プリンタエンジン制御部５３からのＯＮ／ＯＦＦ信号が“Ｌ”になると、出力セレクタ７３から出力される駆動パルスＳ６０の出力が停止して、圧電トランス８５からの出力電圧も直ちに減衰する。

（実施例１の効果）
本実施例１によれば、圧電トランス８５の駆動周波数を２つの分周比に２値化する減算器（−１）６８及び分周セレクタ６９により、分散周期が長く、且つ分周比指示値である周波数指示値を、パルス生成時毎に変更可能にして２値化時の誤差を常に最小となるようにしたので、短周期での分散が可能になり、どの時点で周波数指示値を変更しても分周比の移動平均値が維持される。これにより、安定した圧電トランス８５の駆動が可能となり、デジタル化によりアナログ回路に対してばらつきの影響を軽減し、且つ、低いクロック周波数にて実現可能となる。

（実施例２の構成）
本発明の実施例２では、図３の画像形成装置１、図４の制御回路、図１の転写高圧電源９０、及び図２の圧電トランス駆動装置８０の構成が実施例１と同様であり、圧電トランス駆動装置８０内の高圧制御部の構成が実施例１と異なっている。

図９は、本発明の実施例２における圧電トランス駆動装置内の高圧制御部を示す構成図であり、実施例１を示す図６中の要素と共通の要素には共通の符号が付されている。

本実施例２の圧電制御部６０Ａでは、実施例１の高圧制御部６０内の演算器７１に代えて、これとは構成あるいは機能の異なる演算器７１Ａ及び３bitシフトレジスタ７４が設けられている。

演算器７１Ａは、比較器６３−２、１９bitレジスタ６７、誤差保持レジスタ７２、及び３bitシフトレジスタ７４等に接続され、１９bitレジスタ６７の下位１０bitと誤差保持レジスタ７２の１１bitと３bitシフトレジスタ７４及び比較器６３−２の選択信号selectの値から、出力セレクタ７３から出力される駆動パルスｓ６０の立ち下がりエッジ毎に演算を行い、誤差保持レジスタ７２の値を更新する機能を有している。３bitシフトレジスタ７４は、比較器６３−２から分周セレクタ６９へ出力される選択信号selectを入力し、出力セレクタ７３から出力される駆動パルスＳ６０の立ち下がりエッジ毎に値をシフトして保持するレジスタである。

（実施例２の動作）
本実施例２において、画像形成装置１の全体の動作は実施例１と同様であるので、実施例１とは異なる図９の高圧制御部６０Ａ内の動作を説明する。

高圧制御部６０Ａにおいて、３bitシフトレジスタ７４は、リセット信号RESETの“Ｌ”入力時に内部３bit値を０００ｂに初期化する。以降、３bitシフトレジスタ７４は、出力セレクタ７３から出力される駆動パルスＳ６０の立ち下がりエッジ毎に上位bitから値を更新し、全bitを右シフトする。例えば、駆動パルスＳ６０の出力毎に比較器６３−２の出力信号が“Ｈ”、“Ｌ”、“Ｈ”、“Ｌ”だった場合に、最初の駆動パルス出力時に比較器６３−２の出力信号が“Ｈ”なので、３bitシフトレジスタ７４は、bit２がbitｌに、bitｌがbit０にシフトされ、最上位bit２に１が入れられる。この時bit０に入っていた値は、右シフトにより捨てられ、その結果、１００ｂとなる。次の駆動パルス出力で同様に処理されて０１０ｂとなり、更に、次で１０１ｂ、０１０ｂと値が変化する。この動作により、３周期前までの分周セレクタ選択結果が３bitシフトレジスタ７４に保持されることとなる。

図１０は、図９中の演算器７１Ａの動作を説明する表を示す図である。
誤差保持レジスタ７２は、下記の式に示す値を保持し、誤差保持レジスタ７２の値が０以上か又は負かで、比較器６３−２の出力信号が決定される。比較器６３−２の出力信号に対する他の回路動作については、実施例１と同様である。
誤差保持レジスタ値＝
（１９bitレジスタ下位１０bit値）−（４４８×比較器６３−２出力）−
２０×３bitシフトレジスタbit２）−（１９２×３bitシフトレジスタbitｌ）
−（６４×３bitシフトレジスタbit０）＋（誤差保持レジスタ値）

誤差保持レジスタ７２は、上記式のように値を更新する。各項の値４４８、３２０、１９２、６４は、誤差を４周期に拡散しているための係数であり、総計１０２４、比７：５：３：１となっている。

なお、本実施例２では、４周期に前記値に分散しているが、分散周期数、分散比とも一例であって、この値に限らない。

以上説明したように、本実施例２は、実施例１に対して、２値化時の誤差分の処理アルゴリズムが異なるのみで、他の回路部分の動作については実施例１と同様である。

（実施例２の効果）
本実施例２の高圧制御部６０Ａによれば、２値化時の誤差を複数サイクルに分散することにより誤差が拡散され、周波数指示値の小数部の値の変化による平均周波数収斂までのサイクル数ばらつきが少なくなり、負荷変動等による周波数制御指示値が変化しても、安定した出力を得ることが可能となる。

（実施例３の構成）
本発明の実施例３では、図３の画像形成装置１、図４の制御回路、図１の転写高圧電源９０、及び図２の圧電トランス駆動装置８０の構成が実施例１と同様であり、圧電トランス駆動装置８０内の高圧制御部の構成が実施例１と異なっている。

図１１は、本発明の実施例３における圧電トランス駆動装置内の高圧制御部を示す構成図であり、実施例１を示す図６中の要素と共通の要素には共通の符号が付されている。

本実施例３の圧電制御部６０Ｂでは、実施例１の高圧制御部６０内の比較器６３−２、演算器７１及び誤差保持レジスタ７２に代えて、これらとは構成あるいは機能の異なる比較器６３−２Ｂ及び１０bit数列発生器７５が設けられている。

比較器６３−２Ｂは、１０bitレジスタ６７、分周セレクタ６９、及び１０bit数列発生器７５に接続され、１９bitレジスタ６７から小数部である下位１０bitと、１０bit数列発生器７５から１０bitの値とを入力してこれらを比較し、この比較結果に応じて分周セレクタ６９に１bitの選択信号selectを出力する。この時、それぞれの１０bit値を符号無し整数として扱い、
（１９bitレジスタ下位１０bit値）＞（１０bit数列発生器出力値）
の時に、選択信号selectの“Ｈ”を分周セレクタ６９に出力する。その結果、分周セレクタ６９は、１９bitレジスタ６７の上位９bit値を分周器７０に出力する。又、比較器６３−２Ｂは、
（１９bitレジスタ下位１０bit値）≦（１０bit数列発生器出力値）
の時（即ち、前記条件以外の場合）に、選択信号selectの“Ｌ”を分周セレクタ６９に出力する。その結果、分周セレクタ６９は、減算器（−１）６８の９bit値を分周器７０に出力する構成になっている。

１０bit数列発生器７５は、出力セレクタ７３から出力される駆動パルスＳ６０の立ち上がりエッジをカウントするカウンタを内部に持ち、このカウンタのbit０〜bit９値を上下反転して比較器６３−２Ｂに出力する。即ち、出力上位から下位bit９〜bit０の出力をbit９＿０〜bit０＿０とし、カウンタビットの上位から下位bit９〜bit０をbit９＿Ｃ〜bit０＿Ｃとした場合に下記関係を持つ。
bit９＿０＝bit０＿Ｃ、bit８＿０＝bitｌ＿Ｃ、bit７＿０＝bit２＿Ｃ、
bit６＿０＝bit３＿Ｃ、bit５＿０＝bit４＿Ｃ、bit４＿０＝bit５＿Ｃ、
bit３＿０＝bit６＿Ｃ、bit２＿０＝bit７＿Ｃ、bitｌ＿０＝bit８＿Ｃ、
bit０＿０＝bit９＿Ｃ

その他の構成は、実施例１と同様である。

（実施例３の動作）
本実施例３において、画像形成装置１の全体の動作は実施例１と同様であるので、実施例１とは異なる図１１の高圧制御部６０Ｂ内の動作を説明する。

高圧制御部６０Ａにおいて、１９bitレジスタ６７に設定された値の下位１０bitが比較器６３−２Ｂに出力され、１０bit数列発生器７５から出力される１０bit値と比較器６３−２Ｂにて比較される。比較器６３−２Ｂは、１９bitレジスタ６７の下位１０bit値が１０bit数列発生器７５の出力１０bitより大きい場合に、選択信号selectの“Ｈ”を分周セレクタ６９に出力する。この場合、１０bit値の比較は、符号無し整数として扱われる。

例えば、１９bitレジスタ上位９bitが２９５dec、下位１０bitが５１２dec、１０＿００００＿００００ｂであった場合に、１０bit数列発生器７５の内部カウンタが下記値を取ったとすると、
０、１、２、３、４：
００＿００００＿００００、００＿００００＿０００１、
００＿００００＿００１０、００＿００００＿００１１、
００＿００００＿０１００
前記１０bit値が上位下位ビット反転されるので、１０bit数列発生器７５の出力値は、
０、５１２、２５６、７６８、１２８：
００＿００００＿００００、１０＿００００＿００００、
０１＿００００＿００００、１１＿００００＿００００、
００＿１０００＿００００
となる。前述したように、比較器６３−２Ｂで比較された結果、この比較器６３−２Ｂから出力値１、０、１、０、１が出力される。その結果、分周セレクタ６９から出力値２９５、２９４、２９５、２９４、２９５が出力され、１０bit数列発生器７５の内部カウンタが０〜１０２３となるまでに、２９５分周と２９４分周がそれぞれ５１２回ずつ発生する。その結果、平均分周比は２９４．５分周となり、分周比指示手段である１９bitレジスタ６７の値、整数部２９５、小数部５１２（即ち、５１２／１０２４＝０．５の小数部）は等しくなる。

（実施例３の変形例）
本実施例３は、例えば、次の（ａ）、（ｂ）のように変更しても良い。

（ａ） 本実施例３においては、１０bitで且つカウンタのbit並べ替えで実現しているが、分解能が低い５bit程度であれば、カウンタ値をそのまま用いても良いし、あるいは、カウンタではなくテーブル値を用いても良い。

（ｂ） 目標電圧Ｖ５３ａに対して閾値を用いて周波数を２値化し、２値化された分周比の複数パルスの平均により設定された実数値の分周比となるように制御する。又、実施例３中では、１９bitレジスタ６７の値は変化させない状態で説明しているが、比較器６３−１の出力値に応じて変化しても、単位時間当たりの１９bitレジスタ平均値から１を引いた値と単位時間当たりの平均分周比とが等しくなることは言うまでもない。

（実施例３の効果）
本実施例３によれば、閾値マトリクスを用いて分周比を２値化する構成にしたので、数十ＭＨｚと低いクロック周波数においても、高圧出力電圧分解能が十分に得られるようになり、部品ばらつきに影響されないデジタル回路による制御が容易になる。

（実施例４の構成）
本発明の実施例４では、図３の画像形成装置１、図４の制御回路、図１の転写高圧電源９０、及び図２の圧電トランス駆動装置８０の構成が実施例３と同様であり、圧電トランス駆動装置８０内の高圧制御部の構成が実施例３と異なっている。

図１２は、本発明の実施例４における圧電トランス駆動装置内の高圧制御部を示す構成図であり、実施例３を示す図１１中の要素と共通の要素には共通の符号が付されている。

本実施例４の圧電制御部６０Ｃでは、実施例３の高圧制御部６０Ｂ内の１０bit数列発生器７５に代えて、これとは構成の異なる１０bit疑似乱数発生器７６が設けられている。

１０bit擬似乱数発生器７６は、比較器６３−２Ｂ及び出力セレクタ７３に接続され、６bit疑似乱数発生器７６ａと４bitカウンタ７６ｂとを有し、出力セレクタ７３から出力される駆動パルスＳ６０の立ち上がり信号によってそれぞれシフト又はカウントアップが行われる構成になっている。

６bit疑似乱数発生器７６ａの６bit出力値は、１０bit疑似乱数発生器７６の下位６bitとなり、４bitカウンタ７６ｂの４bitの上位下位bitを反転させた出力値が、１０bit疑似乱数発生器７６の上位４bitとなる。即ち、４bitカウンタ７６ｂのbit３が１０bit疑似乱数発生器７６のbit９、４bitカウンタ７６ｂのbit２が１０bit疑似乱数発生器７６のbit８、４bitカウンタ７６ｂのbitｌが１０bit疑似乱数発生器７６のbit８、４bitカウンタ７６ｂのbit０が１０bit疑似乱数発生器７６のbit７となる。

図１３は、図１２中の６bit疑似乱数発生器７６ａを示す回路図である。
この６bit疑似乱数発生器７６ａは、リセット信号RESETを反転するインバータ１０１と、このインバータ１０１の出力信号とクロックＣＬＫとの論理積（以下「ＡＮＤ」という。）を求める２入力ＡＮＤゲート１０２と、このＡＮＤゲート１０２の出力信号と駆動パルスＳ６０との論理和（以下「ＯＲ」という。）を求めるＯＲゲート１０３と、インバータ１０１の出力側に接続された２入力ＯＲゲート１０４と、このＯＲゲート１０４の入力側に接続された２入力の排他的論理和ゲート（以下「ＸＯＲ」という。）１０５と、ＯＲゲート１０３，１０４の出力側に縦続接続された複数段（例えば、６段）のフリップフロップ回路（以下「ＦＦ」という。）１０６−１〜１０６−６とを用いた線形帰還シフトレジスタ（Linear Feedback Shift Register、以下「ＬＦＳＲ」という。）により構成されている。ＬＦＳＲは、入力ビットが直前の状態の線形写像になっているシフトレジスタである。

（実施例４の動作）
本実施例４において、画像形成装置１の全体の動作は実施例３と同様であるので、実施例３とは異なる図１２の高圧制御部６０Ｃ内の動作を説明する。

高圧制御部６０Ｃにおいて、１０bit擬似乱数発生器７６は、上位４bitがカウンタ７６ｂのbit反転により構成され、下位６bitが疑似乱数発生器７６ａにより構成されている。そのため、比較器６３−２Ｂにより、１０bit疑似乱数発生器７６と１９bitレジスタ６７の下位１０bitとが比較され、この比較器６３−２Ｂから選択信号selectが分周セレクタ６９に出力され、このセレクタ６９により分周比が切り替えられる。比較器６３−２Ｂに入力される値に乱数を用いることを除けば、動作は実施例３と同様である。

（実施例４の変形例）
本実施例４は、例えば、次の（ａ）、（ｂ）のように変更しても良い。

（ａ） 本実施例４では、４bitカウンタ７６ｂとＬＦＳＲからなる６bit疑似乱数発生器７６ａとを組み合わせて、１０bit疑似乱数発生器７６を構成しているが、分周比指示手段である１９bitレジスタ６７の小数部を６bitとして、６bitのＬＦＳＲのみで擬似乱数発生器７６を構成しても良い。

（ｂ） ＬＦＳＲ以外の乱数発生手段や、テーブルによる閾値マトリクスに乱数を利用する等、他の実現方法でも構わない。

（実施例４の効果）
本実施例４によれば、２値化時の閾値マトリクスに乱数を用いたので、１９bitレジスタ６７の分周比指示値の変化による個々の分周比ばらつきの偏りが軽減し、分周比指示値が変化してもリップル変化の少ない高圧出力が得られ、デジタル制御による安定した高圧出力が可能となる。

（実施例５の構成）
本発明の実施例５では、図３の画像形成装置１、図４の制御回路、図１の転写高圧電源９０、及び図２の圧電トランス駆動装置８０の構成が実施例３と同様であり、圧電トランス駆動装置８０内の高圧制御部の構成が実施例３と異なっている。

図１４は、本発明の実施例５における圧電トランス駆動装置内の高圧制御部を示す構成図であり、実施例３を示す図１１中の要素と共通の要素には共通の符号が付されている。

本実施例５の圧電制御部６０Ｄでは、実施例３の高圧制御部６０Ｂ内のアップカウンタ６１、Ｄラッチ６２、比較器６３−１、カウンタ上限値レジスタ６４、カウンタ下限値レジスタ６５、タイマ（分周器）６６、１９bitレジスタ６７、減算器（−１）６８、分周セレクタ６９、及び分周器７０に代えて、これとは機能あるいは構成の異なるアップカウンタ６１Ｄ、Ｄラッチ６２Ｄ、比較器６３−１Ｄ，６３−３，６３−２Ｂ、カウンタ上限値レジスタ６４Ｄ、カウンタ下限値レジスタ６５Ｄ、タイマ（分周器）６６Ｄ、２１bitレジスタ６７Ｄ、減算器（−１）６８−１、減算器（−２）６８−２、分周セレクタ６９−１，６９−２、分周器７０Ｄ及びＡＮＤゲート７７が設けられている。

本実施例５の圧電制御部６０Ｄに供給されるクロックＣＬＫは、実施例３のクロックＣＬＫ（周波数３３．３３ＭＨｚ）とは異なり、周波数が２倍の６６．６６ＭＨｚで、周期は１５nsecである。アップカウンタ６１Ｄは、１０bitのアップカウンタであり、クロックＣＬＫの周波数が２倍になったのに対応し、実施例３に対して２倍の値を保持できるように１bit増設され、それ以外の構成については実施例３と同様である。Ｄラッチ６２Ｄは、１０bitのラッチであり、１０bitであることを除けば実施例３のＤラッチ６２と同様の構成である。

比較器６３−１Ｄは、Ｄラッチ６２Ｄと２１bitレジスタ６７Ｄの上位１０bit値を比較してその２１bitレジスタ６７Ｄに結果を出力するものであり、ビット数が１０bitとなった点を除けば実施例３の比較器６３−１と同様の構成である。カウンタ上限値レジスタ６４Ｄは、１０bitのレジスタであり、実施例３に対して２倍の値である６０４dec（２５Ｃhex）の値を保持する。カウンタ下限値レジスタ６５Ｄは、１０bitのレジスタであり、実施例３に対して２倍の値である５８０dec（２４４hex）の値を保持する。

２１bitレジスタ６７Ｄは、分周比指示値（即ち、周波数指示値）を保持するレジスタであり、上位１０bitが整数部を表し、下位１１bitが小数部を表す。下位１１bitは（１１bit値）／２０４８の値に等しい小数を意味する。２１bitレジスタ６７Ｄは、整数部、小数部のbit数がそれぞれ１bitずつ増えた点を除けば、実施例３の１９bitレジスタ６７と同様であり、比較器６３−１Ｄに対しては上位１０bitを出力し、比較器６３−２Ｂに対しては下位１１bitのうちの１０bit（即ち、下位１１bitのbitｌ０〜bit０のうちbitｌ０〜bitｌの１０bit）を比較器６３−２Ｂに出力する。更に、２１bitレジスタ６７Ｄは、分周セレクタ６９−１、減算器（−１）６８−１及び減算器（−２）６８−２にそれぞれ上位１０bitを出力すると共に、ＡＮＤゲート７７に最下位bit０を出力する。カウンタ上限値レジスタ６４Ｄとカウンタ下限値レジスタ６５Ｄの入力に対しての処理は、bit数が９ビットから１０ビットとなったことを除けば、実施例３と同様の構成である。

減算器（−１）６８−１は、２１bitレジスタ６７Ｄの上位１０bit（bit２０〜１１）を入力し、その値から１減算した値を分周セレクタ６９−２に出力する機能を有している。減算器（−２）６８−２は、２１bitレジスタ６７Ｄの上位１０bit（bit２０〜１１）を入力し、その値から２減算した値を分周セレクタ６９−２に出力する機能を有している。

分周セレクタ６９−１は、２１bitレジスタ６７Ｄの上位１０bitと分周セレクタ６９−２の出力１０bitを、比較器６３−２Ｂから出力される選択信号selectに応じて選択し、分周器７０Ｄに出力する機能を有している。この分周セレクタ６９−１は、例えば、比較器６３−２Ｂから出力される選択信号selectが“Ｌ”の場合に、分周セレクタ６９−２の出力信号を選択し、選択信号selectが“Ｈ”の場合に、２１bitレジスタ６７Ｄのbit２０〜１１の１０bitを選択する。

分周セレクタ６９−２は、ＡＮＤゲート７７から出力される選択信号selectが“Ｈ”の場合に、減算器（−１）６８−１の出力信号を選択して分周セレクタ６９−１に出力し、選択信号selectが“Ｌ”の場合に、減算器（−２）６８−２の出力信号を選択して分周セレクタ６９−１に出力する機能を有している。これらの減算器（−１）６８−１、減算器（−２）６８−２、及び分周セレクタ６９−１，６９−２により、多値化手段が構成されている。

ＡＮＤゲート７７は、２１bitレジスタ６７Ｄの最下位１bitであるbit０と比較器６３−３の比較結果とのＡＮＤを取って、選択信号selectを分周セレクタ６９−２に出力する論理回路である。比較器６３−３は、１０bit数列発生器７５からの１０bit入力値と２１bitレジスタ６７Ｄのbit１０〜bitｌの１０bit入力値とを比較し、両者が等しい場合に１（＝“Ｈ”）をＡＮＤゲート７７に出力し、それ以外の場合に０（＝“Ｌ”）を出力する機能を有している。タイマ（分周器）６６Ｄは、実施例３と同じ周期にて２１bitレジスタ６７Ｄに対してパルスを出力する。周期が等しいので分周比は倍の値が設定される。分周器７０Ｄは、bit数が１０bitとなることを除けば、実施例３の分周器７０と同様の構成である。

（実施例５の動作）
本実施例５において、画像形成装置１の全体の動作は実施例３と同様であるので、実施例３とは異なる図１４の高圧制御部６０Ｄ内の動作を説明する。

高圧制御部６０Ｄにおいて、アップカウンタ６１Ｄ、Ｄラッチ６２Ｄ、比較器６３−１Ｄ、カウンタ上限値レジスタ６４Ｄ、及びカウンタ下限値レジスタ６５Ｄは、bit数が１bit増加し、値が倍となっている点を除けば、実施例３と同様の動作である。

２１bitレジスタ６７Ｄは、上位１０bit値を分周セレクタ６９−１、減算器（−１）６８−１、及び減算器（−２）６８−２にそれぞれ出力し、例えば、上位１０bitに５９０decが設定された場合に、分周セレクタ６９−２に５８９decが入力され、分周セレクタ６９−１に５９０decが入力される。

比較器６３−２Ｂは、実施例３と同様に動作するので、ＡＮＤゲート７７の出力信号が“Ｌ”の場合に、減算器（−２）６８−２の出力５８８decが分周セレクタ６９−２を介して分周セレクタ６９−１に入力される。分周セレクタ６９−１に入力される２１bitレジスタ上位１０bitの５９０decのいずれかが分周器７０Ｄに入力され、この分周器７０Ｄからパルスが出力される。よって、２１bitレジスタ６７Ｄの最下位ビットが０の場合の動作は、クロックＣＬＲの周波数が倍であることを除けば、実施例３と同様となる。

２１bitレジスタ６７Ｄの最下位bitが１の場合に、比較器６３−３の比較結果が、２１bitレジスタ６７Ｄのbit１０〜１と１０bit数列発生器７５の出力値とが等しい場合のみ、ＡＮＤゲート７７の出力信号が“Ｈ”となり、分周セレクタ６９−２が減算器（−１）６８−１の出力側に切り替わる。比較器６３−３の比較結果が“Ｈ”の場合は、実施例３にて説明したように、比較器６３−２Ｂの比較結果が“Ｌ”となるので、分周セレクタ６９−１も減算器（−１）６８−１側に切り替わり、この減算器（−１）６８−１の値が出力される。

例えば、１０bit数列発生器７５の内部カウンタが０、１、２、３、４となった場合に、１０bit数列発生器７５の出力値は０、５１２、２５６、７６８、１２８となる。２１bitレジスタ６７Ｄの上位１０bitが例えば５９０decで、２１bitレジスタ６７Ｄの下位１１bitが０００＿００００＿００００ｂの場合には、分周比は５８８、５８８、５８８、５８８、５８８となり、下位１１bitが０００＿００００＿０００１ｂの場合には、５８９、５８８、５８８、５８８、５８８となり、下位１１bitが０００＿００００＿００１０ｂの場合には、５９０、５８８、５８８、５８８、５８８分周となる。

以上説明したように、本実施例５では、実施例３に対して整数部、小数部共に１bit増加させ、各パルスを３値化することにより周波数分解能を２倍にしている。その他の回路部分の動作は、実施例３と同様である。

なお、本実施例５ではパルスを３値化しているが、これは多値化処理の一例を示しただけであって４値化等、Ｎ値化時のＮは整数であれば値は問わない。

（実施例５の効果）
本実施例５によれば、２１bitレジスタ６７Ｄの周波数指示値を３値化しているので、周波数分解能が高くなり、高圧出力電圧の分解能が向上し、圧電トランス８５の共振周波数付近における低負荷時でも安定した出力電圧が得られるようになり、デジタル回路での制御性が向上する。

（画像形成装置の構成）
図１５は、本発明の実施例６における電源装置を用いた画像形成装置を示す構成図であり、実施例１を示す図３中の要素と共通の要素には共通の符号が付されている。

本実施例６の画像形成装置は、マルチファンクションプリンタであり、実施例１を示す図３の画像形成装置１と同様の画像形成装置本体１２０を備え、この画像形成装置本体１２０上に、画像読取装置（例えば、スキャナユニット）１３０が搭載されている。

スキャナユニット１３０は、原稿を載置するための原稿台１３１を有し、この原稿台１３１が画像形成装置本体１２０上に装着されている。原稿台１３１の下には、冷陰極管支持体１３２が取り付けら、この支持体１３２により、冷陰極管１３３と、この冷陰極管１３３からの光を原稿側に反射させるリフレクタ１３４と、ミラー１３５とが保持されている。原稿台１３１の下には、更に、ミラー支持体１３６と、レンズ１３７と、撮像素子（例えば、電荷結合素子（以下「ＣＣＤ」という。））１３８とが設けられている。ミラー支持体１３６は、２枚のミラーで構成され、リフレクタ１３４からの反射光をレンズ１３７側へ投光する部材である。レンズ１３７は、ミラー支持体１３６からの光をＣＣＤ１３８へ集束するレンズである。ＣＣＤ１３８は、受光した光を電気信号に変換する素子である。

図１６は、図１５の画像形成装置１１０における制御回路の構成を示すブロック図であり、実施例１を示す図４中の要素と共通の要素には共通の符号が付されている。

本実施例６の制御回路では、実施例１の制御回路に対して、冷陰極管駆動部９０Ｅ、冷陰極管１３３、ＣＣＤ１３８、画像読取制御部１４０及びミラー駆動モータ１４１が追加されている。冷陰極管駆動部９０Ｅは、高圧制御部６０に接続され、冷陰極管１３３を駆動するものである。画像読取制御部１４０は、コマンド／画像処理部５１及び高圧制御部６０に接続され、ミラー駆動モータ１４１及びＣＣＤ１３８等を駆動制御するものである。

（冷陰極管駆動部の構成）
図１７は、本発明の実施例６における圧電トランス駆動装置を備えた冷陰極管発光用電源装置である冷陰極管駆動装置（例えば、冷陰極管駆動部）の概略を示すブロック図であり、実施例１を示す図１中の要素と共通の要素には共通の符号が付されている。

この冷陰極管駆動部９０Ｅでは、実施例１を示す図１の転写高圧電源９０中の高圧制御部６０及び発振器８１を共用している。高圧制御部６０は、例えば、実施例１の図６の回路で構成され、この出力側及び入力側には、実施例１と同様のＤＣ電源８３、冷陰極管インバータ（例えば、圧電トランス駆動回路）８４、圧電トランス８５、及び電圧比較手段である出力電圧比較手段８８と、実施例１とは異なる冷陰極管１３３、管電流検出手段（例えば、管電流変換手段）１４１、及び整流手段（例えば、整流回路）１４２とが接続されている。

ＤＣ電源８３、圧電トランス駆動回路８４、圧電トランス８５、及び出力電圧比較手段８８は、実施例１と同様の回路構成であるので、同一の符号を付しているが、これらは実施例１とは別個に冷陰極管駆動部９０Ｅ内に設けられている。高圧制御部６０、発振器８１、ＤＣ電源８３及び圧電トランス駆動回路８４により、本実施例６の圧電トランス駆動装置８０Ｅが構成されている。圧電トランス駆動回路８４の出力側には、圧電トランス８５が接続されている。更に、圧電トランス８５の出力側には、冷陰極管１３３、管電流変換手段１４１、整流回路１４２及び出力電圧比較手段８８が縦続接続され、この出力電圧比較手段８８が、画像読取制御部１４０内のＤＡＣ１４０ａの出力側と高圧制御部６０の入力ポートＩＮ１とに接続されている。

冷陰極管１３３は、圧電トランス８５の高圧出力により発光する装置である。管電流変換手段１４１は、冷陰極管１３３に流れる管電流を検出して検出電圧を出力するものであり、この検出電圧を整流回路１４２によりＤＣ電圧に整流するようになっている。出力電圧比較手段８８は、整流回路１４２から出力されたＤＣ電圧と、画像読取制御部１４０内の目標電圧指示手段（例えば、ＤＡＣ）１４０ａから出力された目標電圧Ｖ１４０ａとを比較して、この比較結果Ｓ８８を高圧制御部６０の入力ポートＩＮ１へ入力するものである。画像読取制御部１４０は、ＯＮ／ＯＦＦ信号を高圧制御部６０の入力ポートＩＮ２へ出力する出力ポートＯＵＴ２と、リセット信号RESETを高圧制御部６０の入力ポートＩＮ３へ出力する出力ポートＯＵＴ３と、所定レンジ（例えば、３．３Ｖ）の目標電圧Ｖ１４０ａを出力電圧比較手段８８へ出力する目標電圧設定手段である可変電圧出力回路（例えば、１０bitの分解能を持つＤＡＣ）１４０ａ等とを有している。

図１８は、図１７の冷陰極管駆動部９０Ｅにおける詳細な構成例を示す回路図であり、実施例１を示す図２中の要素と共通の要素には共通の符号が付されている。

管電流検出手段１４１は、冷陰極管１３３とグランドＧＮＤとの間に接続された抵抗１４１ａにより構成されている。この管電流変換手段１４１の出力側に接続された整流回路１４２は、ダイオード１４２ａ，１４２ｂ、コンデンサ１４２ｃ、及び抵抗１４２ｄにより構成されている。その他の構成は、実施例１を示す図２の転写高圧電源９０とほぼ同様である。

（画像形成装置の全体の動作）
図１５のマルチファンクションプリンタからなる画像形成装置１１０において、画像形成装置本体１２０は、実施例１を示す図３の画像形成装置１と同様の動作を行う。

スキャナユニット１２０において、原稿台１３１内の冷陰極管支持体１３２及びミラー支持体１３６は、初期化処理により、モータで駆動されて初期位置に移動する。ユーザオペレーション等によって原稿台１３１に被スキャン画像等の原稿が載置された後、図示しない操作パネル等によりコピー指示が行われると、冷陰極管１３３が点灯し、所定のタイミングで、冷陰極管支持体１３２及びミラー支持体１３６が駆動され、原稿が照射される。原稿からの反射光は、ミラー１３５及びミラー支持体１３６を介してレンズ１３７を通し、ＣＣＤ１３８にて受光される。

ＣＣＤ１３８の受光結果は、図１６の画像読取制御部１４０により、デジタルデータに変換され、コマンド／画像処理部５１に送信され、このコマンド／画像処理部５１によって画像が形成される。原稿のスキャンが終了すると、冷陰極管駆動部９０Ｅにより冷陰極管１３３が消灯される。

（冷陰極管駆動部の動作）
図１９は、図１８の陰極管駆動部９０Ｅにおける動作波形図である。

実施例１の転写高圧電源９０と同様にして、開始分周比にて圧電トランス８５の駆動が開始される。冷陰極管１３３は点灯前は管電流が殆ど流れないので、管電流変換手段１４１の出力電圧、及び整流回路１４２の出力電圧は０Ｖに近い低い値となる。出力電圧比較手段８８には、点灯時の管電流に相当した目標電圧Ｖ１４０ａがＤＡＣ１４０ａから入力されるので、高圧制御部６０の入力ポートＩＮｌには比較結果Ｓ８８の“Ｈ”が入力される。実施例１と同様に、管電流が所定のレベルに到達するまで、圧電トランス駆動回路８４に入力される駆動パルスＳ６０の周波数が下げられる。冷陰極管１３３が点灯し、管電流が所定のレベルになった時に、図１９に示すように、出力電圧比較手段８８の比較結果Ｓ８８が“Ｈ”、“Ｌ”交互に変化し、駆動周波数及び管電流共に安定する。

次に、図６を参照しつつ、高圧制御部６０における内部回路の動作について説明する。内部回路の全体の動作は、実施例１とほぼ同様であるので、異なる動作のみを説明する。

カウンタ下限値レジスタ６５には３２０decが保持され、カウンタ上限値レジスタ６４には３３０decが保持される。実施例１の転写高圧電源９０の場合の負荷電流と比較して、冷陰極管１３３の負荷電流が大きいことによって、異なる設定値となる。１９bitレジスタ６７は、上位９bitの値がカウントアップ時にカウンタ上限値を越えた場合に、上位９bitにカウンタ下限値レジスタ６５の値を入力し、下位１０bitを０クリアする。実施例１では、上限を超えないように制御されるが、本実施例６では、上限に達したら開始周波数に戻すように制御される。他の回路部分については、実施例１と同様の動作が行われる。そして、画像読取制御部１４０から供給されるＯＮ／ＯＦＦ信号の入力により、冷陰極管１３３の点灯／消灯が制御される。

なお、本実施例６では、ＤＡＣ１４０ａを用いて目標電流に相当した目標電圧Ｖ１４０ａを設定しているが、定電圧源ツェナーダイオード等を用いて設定しても良い。

（実施例６の効果）
本実施例６によれば、冷陰極管１３３も、従来のアナログ制御でなくデジタル制御が可能となり、マルチファンクションプリンタにおける画像形成用電源装置側と冷陰極管発光用電源装置側とで、共用した１つの集積回路からなる高圧制御部６０を用いることが可能となる。

（実施例７の構成）
本発明の実施例７における画像形成装置は、実施例６に示す図１５の画像形成装置１１０に、実施例２に示す図９の高圧制御部６０Ａを組み合わせた構成である。

（実施例７の動作）
本実施例７の画像形成装置において、実施例２と異なる部分の動作を説明する。

図９の高圧制御部６０Ａにおいて、カウンタ下限値レジスタ６５には３２０decが保持され、カウンタ上限値レジスタ６４には３３０decが保持される。実施例２の転写高圧電源９０の場合の負荷電流と比較して、本実施例７における冷陰極管１３３の負荷電流が大きいことによって、異なる設定値となる。

１９bitレジスタ６７は、上位９bitの値がカウントアップ時にカウンタ上限値を越えた場合に、上位９bitにカウンタ下限値レジスタ６５の値が入力され、下位１０bitが０クリアされる。実施例２では、上限を超えないように制御されるが、本実施例７では、上限に達したら開始周波数に戻すように制御される。他の回路部分については、実施例２と同様に動作する。そして、高圧制御部６０ＡへのＯＮ／ＯＦＦ信号の入力により、冷陰極管１３３の点灯／消灯が制御される。

（実施例７の効果）
本実施例７によれば、冷陰極管１３３の駆動時における駆動パルスＳ６０の分周比の誤差分散を複数パルスに拡散するようにしたので、デジタル制御で安定した点灯が可能となる。

（実施例８の構成）
本発明の実施例８における画像形成装置は、実施例６に示す図１５の画像形成装置１１０に、実施例３に示す図１１の高圧制御部６０Ｂを組み合わせた構成である。

（実施例８の動作）
本実施例８の画像形成装置において、実施例３と異なる部分の動作を説明する。

図１１の高圧制御部６０Ｂにおいて、カウンタ下限値レジスタ６５には３２０decが保持され、カウンタ上限値レジスタ６４には３３０decが保持される。実施例３の転写高圧電源９０の場合の負荷電流と比較して、本実施例８の冷陰極管１３３における負荷電流が大きいことによって、異なる設定値となる。１９bitレジスタ６７は、上位９bitの値がカウントアップ時にカウンタ上限値を越えた場合に、上位９bitにカウンタ下限値レジスタ６５の値が入力され、下位１０bitが０クリアされる。実施例３では、上限を超えないように制御されるが、本実施例８では、上限に達したら開始周波数に戻すように制御が行われる。他の回路部分については、実施例３と同様に動作する。そして、高圧制御部６０ＢへのＯＮ／ＯＦＦ信号の入力により、冷陰極管１３３の点灯／消灯が制御される。

（実施例８の効果）
本実施例８によれば、デジタル制御でも安定した点灯が可能となる。

（実施例９の構成）
本発明の実施例９における画像形成装置は、実施例６に示す図１５の画像形成装置１１０に、実施例４に示す図１２の高圧制御部６０Ｃを組み合わせた構成である。

（実施例９の動作）
本実施例９の画像形成装置において、実施例４と異なる部分の動作を説明する。

図１２の高圧制御部６０Ｃにおいて、カウンタ下限値レジスタ６５には３２０decが保持され、カウンタ上限値レジスタ６４には３３０decが保持される。実施例４の転写高圧電源９０の場合の負荷電流と比較して、本実施例９の冷陰極管１３３における負荷電流が大きいことによって、異なる設定値となる。１９bitレジスタ６７は、上位９bitの値がカウントアップ時にカウンタ上限値を越えた場合に、上位９bitにカウンタ下限値レジスタ６５の値が入力され、下位１０bitが０クリアされる。実施例４では、上限を超えないように制御されるが、本実施例９では、上限に達したら開始周波数に戻すように制御が行われる。他の回路部分については、実施例４と同様に動作する。そして、高圧制御部６０ＣへのＯＮ／ＯＦＦ信号の入力により、冷陰極管１３３の点灯／消灯が制御される。

（実施例９の効果）
本実施例９によれば、デジタル制御でも安定した点灯が可能となる。

（実施例１０の構成）
本発明の実施例１０における画像形成装置は、実施例６に示す図１５の画像形成装置１１０に、実施例５に示す図１４の高圧制御部６０Ｄを組み合わせた構成である。

（実施例１０の動作）
本実施例１０の画像形成装置において、実施例５と異なる部分の動作を説明する。

図１４の高圧制御部６０Ｄにおいて、カウンタ下限値レジスタ６５Ｄには６４０decが保持され、カウンタ上限値レジスタ６４Ｄには６６０decが保持される。実施例５の転写高圧電源９０の場合の負荷電流と比較して、本実施例１０の冷陰極管１３３における負荷電流が大きいことによって、異なる設定値となる。２１bitレジスタ６７Ｄは、上位１０bitの値がカウントアップ時にカウンタ上限値を越えた場合に、上位１０bitにカウンタ下限値レジスタ６５Ｄの値が入力され、下位１１bitが０クリアされる。実施例５では、上限を超えないように制御されるが、本実施例１０では、上限に達したら開始周波数に戻すように制御が行われる。他の回路部分については、実施例５と同様である。そして、高圧制御部６０ＤへのＯＮ／ＯＦＦ信号の入力により、冷陰極管１３３の点灯／消灯が制御される。

（実施例の効果）
本実施例１０によれば、デジタル制御でも安定した点灯が可能となる。

（実施例１〜１０の他の変形例）
実施例１〜５では、カラータンデム方式の画像形成装置１における転写高圧電源９０について説明したが、本発明は、帯電等の他の高圧電源にも適用可能である。又、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。同様に、実施例６〜１０では、マルチファンクションプリンタからなる画像形成装置１１０の冷陰極管駆動部９０Ｅにおける画像読取部分について説明したが、本発明は、液晶バックライト等の他の用途にも利用可能である。

１，１１０ 画像形成装置
５３ プリンタエンジン制御部
５３ａ，１４０ａ ＤＡＣ
６０，６０Ａ，６０Ｂ，６０Ｃ，６０Ｄ 高圧制御部
６７ １９bitレジスタ
６７Ｄ ２１bitレジスタ
６８，６８−１ 減算器（−１）
６８−２ 減算器（−２）
６９，６９−１，６９−２ 分周セレクタ
７０，７０Ｄ 分周器
７６ １０bit疑似乱数発生器
８０ 圧電トランス駆動装置
８１ 発振器
６０ 高圧制御部
８４，８４Ｅ 圧電トランス駆動回路
８４ｆ ＮＭＯＳ
８５ 圧電トランス
８６，１４２ 整流回路
８７ 出力電圧変換手段
８８ 出力電圧比較手段
９０ 転写高圧電源
９０Ｅ 冷陰極管駆動部
９３ 転写バイアス発生部
１２０ 画像形成装置本体
１３０ スキャナユニット
１３３ 冷陰極管
１４０ 画像読取制御部
１４１ 管電流変換手段

Claims (7)

1. クロックを発生する発振器と、
   前記クロックを分周してパルスを出力する分周手段と、
   前記パルスにより駆動され、圧電トランスの１次側に断続的に電圧を印加して前記圧電トランスの２次側から交流の高電圧を出力させるスイッチング素子と、
   前記クロックの分周比を指示する分周比指示値を出力する分周比指示手段と、
   前記クロックの分周比を２値化する２値化手段と、を備え、
   前記分周比指示値は、整数部と小数部を持つ実数値をとり、
   前記２値化手段により、前記実数値をα又はβ（但し、α、βは正数、α＋１＝β）に２値化することにより、α分周とβ分周のパルスを生成し、複数の前記α分周と前記β分周のパルスの組合せにより、平均分周比の単位時間当たりの平均値の前記小数部が前記分周比指示手段の前記実数値の単位時間当たりの平均値の前記小数部と等しくなる圧電トランス駆動装置であって、
   前記２値化手段は、前記２値化の際に、Ｍ番目（但し、Ｍ；正の整数）のパルス生成時の２値化における誤差値をＭ＋１番目のみに配分することを特徴とする圧電トランス駆動装置。
2. 請求項１記載の圧電トランス駆動装置を用いて画像形成用の高電圧を発生する画像形成用電源装置を有することを特徴とする画像形成装置。
3. 請求項１記載の圧電トランス駆動装置を用いて冷陰極管を発光させる冷陰極管発光用電源装置を有することを特徴とする冷陰極管インバータ。
4. 請求項３記載の冷陰極管インバータを用いて冷陰極管発光用の高電圧を発生する冷陰極管発光用電源装置を有することを特徴とする画像形成装置。
5. 請求項３記載の冷陰極管インバータと、
   前記冷陰極管に流れる管電流を検出して検出電圧を出力する管電流検出手段と、
   前記検出電圧を整流して直流電圧を出力する整流手段と、
   目標電圧を指示するために出力する目標電圧指示手段と、
   前記整流手段の出力電圧と前記目標電圧指示手段の出力電圧とを比較して比較結果を出力する電圧比較手段と、を有し、
   前記比較結果が矩形波となるように前記分周比指示手段の前記分周比を制御することを特徴とする冷陰極管駆動装置。
6. 請求項２記載の画像形成用電源装置と、
   請求項３記載の冷陰極管発光用電源装置又は請求項５記載の冷陰極管駆動装置を有する画像読取装置と、を備え、
   前記画像形成用電源装置における前記圧電トランスを駆動するための前記パルスと、前記冷陰極管発光用電源装置又は前記冷陰極管駆動装置における前記圧電トランスを駆動するための前記パルスと、を共用した１つの集積回路から出力する構成にしたことを特徴とする画像形成装置。
7. 請求項６記載の画像形成装置は、マルチファンクションプリンタであることを特徴とする画像形成装置。

Images