JP5769542B2 - 高圧電源装置及び画像形成装置 - Google Patents

Description

本発明は、圧電トランスを制御して高圧の出力電圧を出力する高圧電源装置と、この高圧電源装置を用いた電子写真等の画像形成装置に関するものである。

従来、高圧電源装置としては、例えば、下記の特許文献１に記載されているように、圧電振動子の共振現象を利用し、入力される低電圧から高電圧を発生させることができる圧電トランスを、電圧制御発振器（以下「ＶＣＯ」という。）の出力信号により制御して高電圧を出力させる。そして、負荷短絡等の重負荷時には、誤差増幅器（エラーアンプ）の出力信号により、ＶＣＯへの制御極性を反転して強制的に制御周波数を所定範囲内とするようになっている。

特開平１１−２５２９０５号公報

しかしながら、従来の高圧電源装置では、負荷短絡等の重負荷時には、誤差増幅器の出力信号が制御領域か否かでその出力信号を反転させていたが、その出力信号の反転期間において高圧電源装置の出力電圧を制御できないという課題があった。

本発明の高圧電源装置は、目標電圧値を入力し、可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧及び出力電流を出力する圧電トランスと、前記出力電流を検出して電流検出結果を出力する電流検出手段と、前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備えている。そして、前記制御手段は、前記電流検出結果に応じて前記共振周波数以上の範囲で前記駆動周波数の制御範囲をシフトして前記周波数下限値を可変することを特徴とする。

本発明の画像形成装置は、前記高圧電源装置を備え、前記出力電圧により駆動されて記録媒体に画像を形成することを特徴とする。

本発明の高圧電源装置及び画像形成装置によれば、電流検出手段により負荷電流を検出し、この電流検出結果に応じて制御信号の周波数範囲を可変としたので、負荷電流による制御領域が可変となり、Ｑ値が変化してしまう重負荷でも、圧電トランスを有する高圧電源装置を安定して制御できる。更に、負荷が急激に変動しても、制御信号の周波数範囲が直ちに変更されるので、常に圧電トランスの共振周波数以上の領域で目標電圧に制御され、必要な電流が取り出せる範囲では、圧電トランスの周波数特性が変化しても必要な出力電圧が得られる。その上、負荷開放等の異常時にも、高電圧の発生もなく、直ちに目標電圧に制御できる。

図１は本発明の実施例１における高圧電源装置の概略の構成を示すブロック図である。 図２は図１の高圧電源装置７０における詳細な構成例を示す回路図である。 図３は本発明の実施例１における高圧電源装置を用いた画像形成装置を示す構成図である。 図４は図３の画像形成装置１における制御回路の構成を示すブロック図である。 図５は図２中の高圧制御部６０を示す構成図である。 図６は図１中の高圧制御部６０から出力される制御パルスＳ６０と圧電トランス駆動回路７３から出力される駆動パルスＳ７３とを示す波形図である。 図７は図５中のテーブルレジスタ８３−１の入出力値を示す図である。 図８は図５中のテーブルレジスタ８３−２の入出力値を示す図である。 図９−１は図５中のカウンタ上限値テーブル９１の入出力値を示す図である。 図９−２は図５中のカウンタ上限値テーブル９１の入出力値を示す図である。 図１０−１は図５中のカウンタ上限値テーブル９１の電流値とリミット周波数値の関係を示す図である。 図１０−２は図５中のカウンタ上限値テーブル９１の電流値とリミット周波数値の関係を示す図である。 図１１は図２の高圧電源装置７０における無負荷、２０ＭΩ負荷、１０ＭΩ負荷及び５ＭΩ負荷での駆動周波数とＤＣ出力電圧Ｓ７５を示す図である。 図１２は図１１のＤＣ出力電圧Ｓ７５に対応した電流値を示す図である。 図１３は図５中のＤＣ出力電圧Ｓ７５に対する１２ｂｉｔＡＤＣ８０に入力される出力電圧検出信号Ｓ７７、１２ｂｉｔＡＤＣ８０の検出値、演算器８２−２の入力値１０ｂｉｔ、比較器８８の入力値１０ｂｉｔ、データＤＡＴＡにより表される対応目標値８ｂｉｔの関係を示す図である。 図１４は図１１に対応するグラフである。 図１５は図５中の誤差保持レジスタ１０５の動作を示すフローチャートである。 図１６は図５中の演算器８２−２の動作を示すフローチャートである。 図１７は図１及び図２の高圧電源装置７０に負荷７９の５ＭΩを接続した場合のＤＣ出力電圧Ｓ７５の立ち上がり特牲を示す図である。 図１８は図１７のＤＣ出力電圧Ｓ７５の立ち上がり特性を示すグラフである。 図１９は図１８と同条件で対となっているＤＣ出力電流Ｓ７５ａの電流特性を示すグラフである。 図２０は本発明の実施例２における高圧電源装置の概略の構成を示すブロック図である。 図２１は図２０の高圧電源装置７０Ａにおける詳細な構成例を示す回路図である。 図２２は図２１中の負荷２００の構成例を示す回路図である。 図２３は図２１中の高圧制御部６０Ａを示す構成図である。 図２４−１はＰＷＭ設定値とＤＣ出力電圧Ｓ７５との関係を示す図である。 図２４−２はＰＷＭ設定値とＤＣ出力電圧Ｓ７５との関係を示す図である。 図２５−１は図２３中のテーブルレジスタ１１１−１，１１１−２の設定値に対する出力値を示す図である。 図２５−２は図２３中のテーブルレジスタ１１１−１，１１１−２の設定値に対する出力値を示す図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（画像形成装置の構成）
図３は、本発明の実施例１における高圧電源装置を用いた画像形成装置を示す構成図である。

この画像形成装置１は、例えば，電子写真式のカラー画像形成装置であり、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、シアン現像器２Ｃが着脱可能に挿着されている。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにそれぞれ接した各色の帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃによってそれぞれ一様に帯電される。帯電された各色の感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃは、ブラック発光素子（以下「ＬＥＤ」という。）ヘッド３Ｋ、イエローＬＥＤヘッド３Ｙ、マゼンタＬＥＤヘッド３Ｍ、シアンＬＥＤヘッド３Ｃの発光によってそれぞれ潜像を形成される。

各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃ内の各色の供給ローラ３３Ｋ，３３Ｙ，３３Ｍ，３３Ｃが、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃにトナーを供給し、各色の現像ブレード３５Ｋ，３５Ｙ，３５Ｍ，３５Ｃにより、各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃ表面に一様にトナー層が形成され、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃ上にトナー像が現像される。各色の現像器２ｋ，２Ｙ，２Ｍ，２Ｃ内の各クリーニングブレード３７Ｋ，３７Ｙ，３７Ｍ，３７Ｃは、転写後の残トナーをクリーニングする。

ブラックトナーカートリッジ４Ｋ、イエロートナーカートリッジ４Ｙ、マゼンタトナーカートリッジ４Ｍ、及びシアントナーカートリッジ４Ｃは、各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに着脱可能に取り付けられ、内部のトナーを各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに供給可能な構造になっている。ブラック転写ローラ５Ｋ、イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃは、転写ベルト８の裏面から転写ニップにバイアスが印加可能に配置されている。転写ベルト駆動ローラ６、及び転写ベルト従動ローラ７は、転写ベルト８を張架しローラの駆動によって記録媒体（例えば、用紙）１５を搬送可能な構造になっている。

転写ベルトクリーニングブレード１１は、転写ベルト８上のトナーを掻き落とせるようになっていて、掻き落とされたトナーが転写ベルトクリーナ容器１２に収容される。用紙カセット１３は、画像形成装置１に着脱可能に取り付けられ、用紙１５が積載される。ホッピングローラ１４は、用紙１５を用紙カセット１３から搬送する。レジストローラ１６及び１７は、用紙１５を転写ベルト８に所定のタイミングで搬送する。定着器１８は、用紙１５のトナー像を熱と加圧によって定着する。用紙ガイド１９は、用紙１５を排紙トレー２０にフェースダウンで排出する。レジストローラ１６，１７の下流側には、接触又は非接触にて用紙１５の通過を検出する用紙検出センサ４０が設けられている。

図４は、図３の画像形成装置１における制御回路の構成を示すブロック図である。
この制御回路は、ホストインタフェース部５０を有し、このホストインタフェース部５０がコマンド／画像処理部５１に対してデータを送受信する。コマンド画像処理部５１は、ＬＥＤヘッドインタフェース部５２に対して画像データを出力する。ＬＥＤヘッドインタフェース部５２は、プリンタエンジン制御部５３によってヘッド駆動パルス等が制御され、ＬＥＤヘッド３Ｋ，３Ｙ，３Ｍ，３Ｃを発光させる。

プリンタエンジン制御部５３は、コマンド／画像処理部５１、及び用紙検出センサ４０等の出力信号に基づき、制御手段（例えば、高圧制御部）６０に対して帯電バイアス、現像バイアス、転写バイアス等の制御値を送る。高圧制御部６０は、帯電バイアス発生部６１と、現像供給バイアス発生部６２と、転写バイアス発生部６３とに信号を送る。帯電バイアス発生部６１、及び現像供給バイアス発生部６２は、ブラック現像器２Ｋ、イエロー現像器２Ｙ、マゼンタ現像器２Ｍ、及びシアン現像器２Ｃの各帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃ及び各現像ローラ３４Ｋ，３４Ｙ，３４Ｍ，３４Ｃに対してバイアスを印加する。例えば、高圧制御部６０及び帯電バイアス発生部６１により、本発明の実施例１の高圧電源装置が構成されている。転写バイアス発生部６３は、ブラック転写ローラ５Ｋ，イエロー転写ローラ５Ｙ、マゼンタ転写ローラ５Ｍ、及びシアン転写ローラ５Ｃに対してバイアスを印加する。用紙検出センサ４０は、転写バイアス発生部６３からの転写バイアスの発生タイミングを調整するために用いられる。

プリンタエンジン制御部５３は、ホッピングモータ５４、レジストモータ５５、ベルトモータ５６、定着器ヒータモータ５７、及び各色のドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８Ｃを所定のタイミングで駆動する。定着器ヒータ５９は、サーミスタ６５の検出値に応じてプリンタエンジン制御部５３によって温度制御される。

（高圧電源装置の構成）
図１は、本発明の実施例１における高圧電源装置の概略の構成を示すブロック図である。

この高圧電源装置７０は、図４中の高圧制御部６０及び帯電バイアス発生部６１により構成され、プリンタエンジン制御部５３の出力ポートＯＵＴ１から供給されるオン信号ＯＮと、出力ポートＯＵＴ２から供給される帯電バイアスの目標電圧値を表す８ビット（ｂｉｔ）のデータＤＡＴＡと、出力ポートＯＵＴ３から供給されるリセット信号ＲＥＳＥＴとを入力し、高圧の直流（以下「ＤＣ」という。）出力電圧Ｓ７５を生成して、４チャンネル（ｃｈ）分の帯電手段に相当する負荷（ＺＬ）７９へ供給する装置である。

高圧電源装置７０は、一定周波数（例えば、５０ＭＨｚ）の基準のクロック信号（以下単に「クロック」という。）ＣＬＫを発生する発振器７１を有し、この出力側に制御手段としての高圧制御部６０が接続されている。高圧制御部６０は、プリンタエンジン制御部５３から供給される信号（例えば、オン信号ＯＮ、及びリセット信号ＲＥＳＥＴ）に基づき、発振器７１から供給されるクロックＣＬＫを分周してパルスからなる制御信号としての制御パルスＳ６０を出力する回路である。

高圧制御部６０は、クロックＣＬＫを入力する入力ポートＣＬＫ＿ＩＮ、オン信号ＯＮを入力する入力ポートＩＮ１１、８ｂｉｔのデータＤＡＴＡを入力する入力ポートＩＮ１２、リセット信号ＲＥＳＥＴを入力する入力ポートＩＮ１３、出力電流検出結果（例えば、出力電流検出信号）Ｓ７６を入力して内部のアナログ／デジタルコンバータ（以下「ＡＤＣ」という。）に与える入力ポートＩＮ１４、出力電圧検出結果（例えば、出力電圧検出信号）Ｓ７７を入力して内部のＡＤＣに与える入力ポートＩＮ１５、及び制御パルスＳ６０を出力する出力ポートＯＵＴ１１を有している。入力されるオン信号ＯＮにより、出力ポートＯＵＴ１１から出力される制御パルスＳ６０のオン／オフが制御される。入力されるリセット信号ＲＥＳＥＴにより、出力ポートＯＵＴ１１に対する出力設定が初期化される。

この高圧制御部６０は、例えば、特定の用途向けに複数機能の回路を１つにまとめた集積回路であるエーシック（Application Specific Integrated Circuit、以下「ＡＳＩＣ」という。）、中央処理装置（以下「ＣＰＵ」という。）を内蔵したマイクロプロセッサ、あるいは、ユーザが独自の論理回路を書き込むことができるゲートアレイの一種であるフィールド・プログラマブル・ゲート・アレイ（Field Programmable Gate Array、以下「ＦＰＧＡ」という。）等により構成されている。なお、図１では、高圧制御部６０は、高圧電源装置７０内に設けられているが、高圧電源装置７０の外部に設けても良い。

高圧制御部６０の出力ポートＯＵＴ１１と、ＤＣ２４Ｖを出力する各チャンネル（ｃｈ）共通のＤＣ電源７２とには、スイッチング手段（例えば、圧電トランス駆動回路）７３が接続されている。圧電トランス駆動回路７３は、スイッチング素子を用いて駆動信号（例えば、駆動パルス）Ｓ７３を出力する回路であり、この出力側に圧電トランス７４が接続されている。圧電トランス７４は、セラミック等の圧電振動子の共振現象を利用して駆動パルスＳ７３の昇圧を行い、高圧の交流（以下「ＡＣ」という。）出力電圧Ｓ７４を出力するトランスであり、この出力側に整流手段（例えば、整流回路）７５が接続されている。整流回路７５は、圧電トランス７４から出力された高圧のＡＣ出力電圧Ｓ７４を高圧のＤＣ出力電圧Ｓ７５に変換して負荷７９へ供給する回路である。

圧電トランス７４の出力側には、電流検出手段７６が接続されている。電流検出手段７６は、圧電トランス７４の出力電流（Ｉ）を電圧（Ｖ）に変換してその出力電流を検出し、出力電流検出信号Ｓ７６を高圧制御部６０の入力ポートＩＮ１４へ出力する回路である。又、整流回路７５の出力側には、出力電圧検出手段（例えば、出力電圧変換手段）７７が接続されている。出力電圧変換手段７７は、整流回路７５から出力される高圧のＤＣ出力電圧Ｓ７５を低圧の出力電圧検出信号Ｓ７７に変換し、高圧制御部６０の入力ポートＩＮ１５へ出力する回路である。

図２は、図１の高圧電源装置７０における詳細な構成例を示す回路図である。
発振器７１は、３．３ＶのＤＣ電源７１ａから供給されるＤＣ３．３Ｖにより動作して発振周波数５０ＭＨｚのクロックＣＬＫを発生する回路であり、ＤＣ３．３Ｖが印加される電源端子ＶＤＤ、ＤＣ３．３Ｖが印加される出力イネーブル端子ＯＥ、クロックＣＬＫを出力するクロック出力端子ＣＬＫ＿ＯＵＴ、及びグランド端子ＧＮＤを有している。クロック出力端子ＣＬＫ＿ＯＵＴは、抵抗７１ｂを介して、高圧制御部６０の入力ポートＣＬＫ＿ＩＮに接続されている。

クロックＣＬＫに同期して動作する高圧制御部６０において、制御パルスＳ６０を出力する出力ポートＯＵＴ１１には、帯電高圧回路６１ａ内の圧電トランス駆動回路７４が接続され、この圧電トランス駆動回路７４に２４ＶのＤＣ電源７２が接続されている。ＤＣ電源７２は、例えば、図示しない低圧電源装置から商用電源であるＡＣ１００Ｖを変圧整流することにより供給されるＤＣ２４Ｖの電源である。

圧電トランス駆動回路７３は、制御パルスＳ６０が入力される入力抵抗７３ａを有し、この入力抵抗７３ａに、短絡防止用の抵抗７３ｂと、スイッチング素子であるパワートランジスタ（例えば、ＮチャンネルパワーＭＯＳＦＥＴ、以下「ＮＭＯＳ」という。）７３ｃのゲートと、が接続されている。抵抗７３ｂの両端には、ＮＭＯＳ７３ｃのゲート・ソースが接続されている。ＮＭＯＳ７３ｃのドレインは、インダクタ（コイル）７３ｄを介して２４ＶのＤＣ電源７２に接続されている。ＮＭＯＳ７３ｃのドレイン・ソース間には、コンデンサ７３ｅが並列に接続され、このコンデンサ７３ｅ及びインダクタ７３ｄにより共振回路が構成されている。入力抵抗７３ａを介してＮＭＯＳ７３ｃのゲートに、高圧制御部６０からの制御パルスＳ６０が入力されると、ＮＭＯＳ７３ｃによりＤＣ２４Ｖがスイッチングされ、これが共振回路により共振されてピークがＡＣ１００Ｖ程度の正弦半波の駆動パルスＳ７３が出力される。

共振回路の出力側には、圧電トランス７４の１次側の入力端子７４ａが接続され、この２次側の出力端子７４ｂから、ＮＭＯＳ７３ｃのスイッチング周波数に応じて０〜３ＫＶの高圧のＡＣ出力電圧Ｓ７４が出力される構成になっている。２次側の出力端子７４ｂの出力電圧特性は、周波数及び帯電手段の負荷７９（＝シアン用負荷７９Ｃ、マゼンタ用負荷７９Ｍ、イエロー用負荷７９Ｙ、及びブラック用負荷７９Ｋ）によって異なり、ＮＭＯＳ７３ｃのスイッチング周波数と負荷７９の組み合わせにより、昇圧比が決定される。圧電トランス７４から出力されるＡＣ出力電圧Ｓ７４の制御は、高い周波数で圧電トランス７４を駆動し、駆動周波数を下げていくことにより、ＡＣ出力電圧Ｓ７４を上昇させ、目標のＡＣ出力電圧Ｓ７４を得るような制御が行われる。

圧電トランス７４の出力端子７４ｂには、ＡＣ／ＤＣ変換用の整流回路７５が接続されている。整流回路７５は、圧電トランス７４の出力端子７４ｂから出力された高圧のＡＣ出力電圧Ｓ７４を高圧のＤＣ出力電圧Ｓ７５に変換して出力する回路であり、ダイオード７５ａ，７５ｂ及びコンデンサ７５ｃにより構成されている。整流回路７５の出力側には、各抵抗７８−１，７８−２，７８−３，７８−４を介して、各帯電手段の負荷７９（＝シアン用負荷７９Ｃ、マゼンタ用負荷７９Ｍ、イエロー用負荷７９Ｙ、及びブラック用負荷７９Ｋ）側の各色の帯電ローラ軸がそれぞれ接続されている。

圧電トランス７４の出力側には、電流検出手段７６が接続されている。電流検出手段７６は、３．３ＶのＤＣ電源７６ａから供給されるＤＣ３．３Ｖが「＋」入力端子に入力される演算増幅器（以下「オペアンプ」という。）７６ｂを有している。オペアンプ７６ｂの「−」入力端子は、整流回路７５内のダイオード７５ａのカソードに接続されている。オペアンプ７６ｂの「−」入力端子と出力端子との間には、例えば１３ｋΩの抵抗７６ｃが接続され、負荷７９Ｃ，７９Ｍ，７９Ｙ，７９Ｋに流れる電流（Ｉ）が、３．３〜０．０Ｖの電圧（Ｖ）に変換される。オペアンプ７６ｂの出力端子には、この出力電圧を平滑化するための抵抗７６ｄ及びコンデンサ７７ｅからなるフィルタが接続されている。このフィルタから出力電流検出信号Ｓ７６が出力され、高圧制御部６０の入力ポートＩＮ１４に入力される。高圧制御部６０の入力ポートＩＮ１４に接続された内部のＡＤＣにより、出力電流検出信号Ｓ７６がアナログ／デジタル変換（以下「ＡＤ変換」という。）され、負荷７９Ｃ，７９Ｍ，７９Ｙ，７９Ｋに流れる電流値２５５〜０μＡが００〜ＦＦｈｅｘに変換される。

又、整流回路７５の出力側には、出力電圧変換手段７７が接続されている。出力電圧変換手段７７は、整流回路７５の高圧のＤＣ出力電圧Ｓ７５を分圧して低電圧に変換する分圧抵抗７７ａ，７７ｂと、その低電圧を平滑化する抵抗７７ｄ及びコンデンサ７７ｅからなるフィルタと、オペアンプ７７ｆからなるボルテージフォロア回路と、により構成されている。例えば、分圧抵抗７７ａの抵抗値は２００ＭΩ、分圧抵抗７７ｂの抵抗値は２７４ｋΩである。分圧抵抗７７ａ，７７ｂの接続点と、グランドＧＮＤとの間には、逆方向のクランプダイオード７７ｃが接続されている。クランプダイオード７７ｃは、高圧の出力電圧が−２４００Ｖを超えた場合に、オペアンプ７７ｆに負電圧が入力されないようにするために設けられている。オペアンプ７７ｆの出力端子から、出力電圧検出信号Ｓ７７が出力され、高圧制御部６０の入力ポートＩＮ１５に入力される。高圧制御部６０の入力ポートＩＮ１５に接続された内部のＡＤＣにより、出力電圧検出信号Ｓ７７がＡ／Ｄ変換され、出力電圧−２４００Ｖ〜０Ｖが０００〜ＦＦＦｈｅｘに変換される。

なお、分圧抵抗７７ｂの端部は、オペアンプ７６ｂの「−」入力端子に接続され、出力電圧変換手段７７に流れる電流がキャンセルされるようになっている。

（高圧電源装置内の高圧制御部の構成）
図５は、図２中の高圧制御部６０を示す構成図である。

高圧制御部６０は、例えば、ＡＳＩＣにより構成されており、論理記述言語等により記述されてＡＳＩＣ化されている。これに入力されるクロックＣＬＫ及びリセット信号ＲＥＳＥＴのうち、クロックＣＬＫは同期回路を構成する後述する各回路ブロックに供給され、リセット信号ＲＥＳＥＴは初期化のために各回路ブロックに供給される。

高圧制御部６０は、入力ポートＩＮ１５に接続された１２ｂｉｔＡＤＣ８０を有している。１２ｂｉｔＡＤＣ８０は、入力ポートＩＮ１５から入力された出力電圧検出信号Ｓ７７（０〜３．３Ｖ）を１２ｂｉｔのデジタル値に変換し、インバータ８１に与える回路である。インバータ８１は、１２ｂｉｔ入力、１２ｂｉｔ出力の論理反転素子であり、データの１と０を反転させ、演算器８２−２へ与える。演算器８２−２は、入力ポートＩＮ１２から入力されるデータＤＡＴＡで表される目標電圧に相当する目標値８ｂｉｔを、インバータ８１の出力値１２ｂｉｔから除算し、５ｂｉｔの除算結果をテーブルレジスタ８３−１へ与える。テーブルレジスタ８３−１は、入力される５ｂｉｔの除算結果に応じた値を、内部メモリを参照して８ｂｉｔ値として乗算器８４へ出力するものである。乗算器８４の入力側には、他のテーブルレジスタ８３−２が接続されている。

テーブルレジスタ８３−２は、周波数設定値を保持する１９ｂｉｔレジスタ１０１に記憶された１９ｂｉｔ値（＝ｂｉｔｌ８〜ｂｉｔ０）において上位８ｂｉｔのうちの下位６ｂｉｔ（＝ｂｉｔ１６〜ｂｉｔ１１）が入力され、その６ｂｉｔ値に応じた値を内部メモリを参照して８ｂｉｔ値として乗算器８４へ出力するものである。乗算器８４は、テーブルレジスタ８３−１から入力される８ｂｉｔ値とテーブルレジスタ８３−２から入力される８ｂｉｔ値とを乗算し、その乗算結果を１６ｂｉｔ値として分周比値設定手段（例えば、演算器）８２−１へ出力するものである。演算器８２−１には、タイマ８６の入力側が接続されている。タイマ８６は、周期値レジスタ８５に記憶された値７０００（１Ｂ５８ｈｅｘ）を参照し、内部１３ｂｉｔカウント値を１Ｂ５８，１Ｂ５７，１Ｂ５６，・・・，０００３，０００２，０００１，００００と減算し、値が００００となると初期値の１Ｂ５８ｈｅｘをロードする減算カウンタを有し、そのカウント値にてクロックＣＬＫをカウントし、１４０μｓｅｃ周期のパルスを出力するものである。出力されたパルスは、演算器８２−１、１２ｂｉｔＡＤＣ８０、及び８ｂｉｔＡＤＣ８９に入力され、演算、ＡＤ変換開始のトリガ信号となる。

演算器８２−１は、比較器８８からの入力値３ｂｉｔに応じて以下のような演算を行い、分周比値を２値化する２値化パルス出力生成部１００内の１９ｂｉｔレジスタ１０１の値を更新する。
比較器８８の出力値０００ｂ： 乗算器８４の出力値１６ｂｉｔを加算
比較器８８の出力値００１ｂ： １を加算
比較器８８の出力値０１０ｂ： 値を更新しない
比較器８８の出力値０１１ｂ： １を減算
比較器８８の出力値１００ｂ： 乗算器８４の出力値１６ｂｉｔを減算

又、リセット信号ＲＥＳＥＴの入力時は、下限値設定手段（例えば、カウンタ下限値テーブル）８７の値９ｂｉｔを上位９ｂｉｔ、下位１０ｂｉｔを０００ｈｅｘとして１９ｂｉｔレジスタ１０１を初期化する。更に、演算器８２−１は、前記加減算での更新時に、カウンタ下限値テーブル８７の出力値９ｂｉｔ、及び上限値設定手段（例えば、カウンタ上限値テーブル）９１の出力値１９ｂｉｔと以下の比較を行う。
演算結果１９ｂｉｔ＜上位：カウンタ下限値９ｂｉｔ
＋下位１０ｂｉｔ：０００ｈｅｘ
の場合に、１９ｂｉｔレジスタ１０１の更新値を
上位：カウンタ下限値９ｂｉｔ＋下位１０ｂｉｔ：０００ｈｅｘ
とする。
演算結果１９ｂｉｔ＞カウンタ上限値テーブル９１の１９ｂｉｔ
の場合に、１９ｂｉｔレジスタ１０１の更新値を、カウンタ上限値テーブル９１の値１９ｂｉｔとする。

８ｂｉｔＡＤＣ８９は、入力される出力電流検出信号Ｓ７６の電圧値０〜３．３Ｖを、ＦＦ〜００ｈｅｘの値８ｂｉｔに変換し、インバータ９０へ出力する。インバータ９０は、８ｂｉｔＡＤＣ８９の出力値８ｂｉｔを反転し、カウンタ上限値テーブル９１へ出力する。

入力ポートＩＮ１２に接続された比較器８８は、入力されるデータＤＡＴＡで表される目標値８ｂｉｔと、１２ｂｉｔＡＤＣ８０の出力値がインバータ８１で反転された上位１０ｂｉｔの入力値とを比較して、以下の値３ｂｉｔを出力し、演算器８２−１へ送る。
（目標値８ｂｉｔ−１）の下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値≧インバータ８１の出力値上位１０ｂｉｔの場合に０００ｂを、
目標値８ｂｉｔの下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値＞インバータ８１の出力値上位１０ｂｉｔ
＞（目標値８ｂｉｔ−１）の下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値の場合に００１ｂを、
目標値８ｂｉｔの下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値＝インバータ８１の出力値上位１０ｂｉｔの場合に０１０ｂを、
（目標値８ｂｉｔ＋１）の下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値≧インバータ８１の出力値上位
１０ｂｉｔ＞目標値８ｂｉｔの下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値の場合に０１１ｂを、
インバータ８１の出力値上位１０ｂｉｔ≧（目標値８ｂｉｔ＋１）の下位２ｂｉｔ値００ｂを加えたｌ０ｂｉｔ値の場合に１００ｂを、出力する。

又、比較器８８は、入力ポートＩＮ１１から入力されたオン信号ＯＮが論理“Ｌ”の場合に、出力値３ｂｉｔを１００ｂとして出力し、演算器８２−１へ送る。

カウンタ上限値テーブル９１は、８ｂｉｔＡＤＣ８９の出力値８ｂｉｔがインバータ９０で反転された８ｂｉｔ値を入力し、１９ｂｉｔ値の周波数下限値を示す値を演算器８２−１へ出力する。

２値化パルス出力生成部１００内の１９ｂｉｔレジスタ１０１は、演算器８２−１により値を更新され、周波数設定値を保持する１９ｂｉｔのレジスタである。１９ｂｉｔレジスタ１０１において、上位９ｂｉｔが分周比の整数値を示し、下位１０ｂｉｔが（値／１０２４）に相当する小数値を示す。１９ｂｉｔレジスタ１０１の１９ｂｉｔ値は、下位１０ｂｉｔを誤差保持レジスタ１０５へ出力し、上位９ｂｉｔ値を分周セレクタ１０３及び１加算器（＋１）１０２へ出力する。

誤差保持レジスタ１０５は、１９ｂｉｔレジスタ１０１の下位１０ｂｉｔ値を入力し、分周手段（例えば、分周器）１０４から出力されるパルスの立ち上がりエッジ毎に、その下位１０ｂｉｔ値と、誤差保持レジスタ保持値の１０ｂｉｔ値とを加算し、誤差保持レジスタ保持値を更新する。又、誤差保持レジスタ１０５は、前記加算時にオーバフローが発生した場合には、分周セレクタ１０３に論理“Ｈ”を出力し、そうでない場合には、分周セレクタ１０３に“Ｌ”を出力する。

１加算器（＋１）１０２は、１９ｂｉｔレジスタ１０１から入力された９ｂｉｔ値に、１加算した９ｂｉｔ値を分周セレクタ１０３へ出力する。分周セレクタ１０３は、１９ｂｉｔレジスタ１０１の上位９ｂｉｔ値と、１加算器（＋１）１０２の９ｂｉｔ値とを入力し、誤差保持レジスタ１０５から入力される選択信号Ｓｅｌｅｃｔが“Ｈ”の場合には、１加算器（＋１）１０２から入力した９ｂｉｔ値を分周器１０４へ出力し、選択信号Ｓｅｌｅｃｔが“Ｌ”の場合には、１９ｂｉｔレジスタ１０１から入力された９ｂｉｔ値を分周器１０４へ出力する。

分周器１０４は、分周セレクタ１０３から入力された９ｂｉｔ値をカウントし、９ｂｉｔ値×２０ｎｓｅｃ周期（但し、２０ｎｓｅｃはクロックＣＬＫの周期）でオンデューティ３０％の制御パルスＳ６０を出力セレクタ１０６へ出力する。３０％値は、９ｂｉｔ出力値の１／４値、１／３２値、１／６４値の和、即ち、分周セレクタ１０３の出力値９ｂｉｔをそれぞれ右シフト２ｂｉｔ、右シフト５ｂｉｔ、右シフト６ｂｉｔした値による。出力セレクタ１０６は、オン信号ＯＮを選択信号Ｓｅｌｅｃｔとして入力し、選択信号Ｓｅｌｅｃｔが“Ｈ”の場合は、分周器１０４から入力された制御パルスＳ６０をそのまま出力ポートＯＵＴ１１へ出力し、選択信号Ｓｅｌｅｃｔが“Ｌ”の場合は、グランドＧＮＤ電位の０を出力ポートＯＵＴ１１へ出力する構成になっている。

（画像形成装置の全体の動作）
図３及び図４において、画像形成装置１は、図示しない外部機器からホストインタフェース部５０を介してＰＤＬ（Page Description Language、ページ記述言語）等で記述された印刷データが入力されると、この印刷データは、コマンド／画像処理部５１によってビットマップデータ（画像データ）に変換され、ＬＥＤヘッドインタフェース部５２及びプリンタエンジン制御部５３へ送られる。プリンタエンジン制御部５３により、サーミスタ６５の検知値に応じて定着器１８内のヒータ５９が制御され、定着器１８内の熱定着ローラが所定の温度になり、印字動作が開始される。この際、帯電バイアス発生部６１を構成する高圧電源装置７０から出力された高圧のＤＣ帯電バイアスである高圧のＤＣ出力電圧Ｓ７５と、現像供給バイアス発生部６２から出力された高圧のＤＣ現像バイアスとが、各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃに印加される。更に、転写バイアス発生部６３から出力された高圧のＤＣ転写バイアスが、各色の転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加される。

給紙カセット１３にセットされた用紙１５は、ホッピングローラ１４で給紙される。以降説明する画像形成動作に同期したタイミングで、レジストローラ１６，１７によって用紙１５が転写ベルト８上に搬送される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃにおいて、電子写真プロセスにより、各感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃにトナー像が形成される。この時、前記ビットマップデータに応じて各ＬＥＤヘッド３Ｋ，３Ｍ、３Ｙ，３Ｃが点灯される。各色の現像器２Ｋ，２Ｙ，２Ｍ，２Ｃによって現像されたトナー像は、各転写ローラ５Ｋ，５Ｙ，５Ｍ，５Ｃに印加された高電圧のＤＣ転写バイアスにより、転写ベルト８上を搬送される用紙１５に転写される。用紙１５に４色のトナー像が転写された後、定着器１８によって定着されて排紙される。

（高圧電源装置の動作）
図６は、図１中の高圧制御部６０から出力される制御パルスＳ６０と圧電トランス駆動回路７３から出力される駆動パルスＳ７３とを示す波形図、図７は、図５中のテーブルレジスタ８３−１の入出力値を示す図、図８は、図５中のテーブルレジスタ８３−２の入出力値を示す図、図９−１、図９−２は、図５中のカウンタ上限値テーブル９１の入出力値を示す図、図１０−１、図１０−２は、図５中のカウンタ上限値テーブル９１の電流値とリミット周波数値の関係を示す図、図１１は、図２の高圧電源装置７０における無負荷、２０ＭΩ負荷、１０ＭΩ負荷及び５ＭΩ負荷での駆動周波数とＤＣ出力電圧Ｓ７５を示す図、図１２は、図１１のＤＣ出力電圧Ｓ７５に対応した電流値を示す図である。図１３は、図５中のＤＣ出力電圧Ｓ７５に対する１２ｂｉｔＡＤＣ８０に入力される出力電圧検出信号Ｓ７７、１２ｂｉｔＡＤＣ８０の検出値、演算器８２−２の入力値１０ｂｉｔ、比較器８８の入力値１０ｂｉｔ、データＤＡＴＡにより表される対応目標値８ｂｉｔの関係を示す図、更に、図１４は、図１１に対応するグラフである。

これらの図６〜図１４を参照しつつ、本実施例１の高圧電源装置７０における動作を説明する。

先ず、図１の高圧電源装置７０における概略の動作を説明する。
本実施例１においては、帯電バイアス発生部６１に相当する４出力の高圧電源装置７０について説明する。４出力は同一帯電バイアス（即ち、高圧のＤＣ出力電圧Ｓ７５）を４分配するものである。帯電バイアス（即ち、高圧のＤＣ出力電圧Ｓ７５）は、例えば、−８００〜−１２００Ｖの範囲に制御され、その負荷７９である各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは１出力当たり０〜６０μＡである。各現像器２Ｋ，２Ｙ，２Ｍ，２Ｃは、任意に１〜４個装着（セット）可能となっており、黒単色モードでは、カラーの現像器２Ｙ，２Ｍ，２Ｃの装着なしで印字動作が可能である。よって、帯電バイアス負荷７９は、定格負荷でも３０〜１２０μＡの幅を持ち、要求される出力レンジは、０〜２４０μＡとなる。

プリンタエンジン制御部５３は、ドラムモータ５８Ｋ，５８Ｙ，５８Ｍ，５８Ｃにより感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃが回転駆動されると同時に、帯電バイアス印加の制御を開始し、感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃの回転を停止するまで、帯電バイアス印加の制御を維持する。プリンタエンジン制御部５３は、帯電バイアス印加に当たって、高圧制御部６０へ“Ｌ”のリセット信号ＲＥＳＥＴを出力し、高圧制御部６０内の諸々の設定をリセットする。次に、プリンタエンジン制御部５３は、高圧のＤＣ出力電圧Ｓ７５の目標電圧値に相当する８ｂｉｔ値のデータＤＡＴＡを高圧制御部６０へ出力する。ＤＣ出力電圧Ｓ７５とデータＤＡＴＡとの関係は、図１３のＤＣ出力電圧Ｓ７５と対応目標値８ｂｉｔで示される値であり、ＤＣ出力電圧Ｓ７５の−８００〜−１２００Ｖに対してデータＤＡＴＡの８ｂｉｔ値５５〜８０ｈｅｘとなる。

プリンタエンジン制御部５３は、目標電圧値のデータＤＡＴＡを高圧制御部６０へ出力した後、帯電バイアスを印加する所定のタイミングで、高圧制御部６０へ出力するオン信号ＯＮを“Ｌ”から“Ｈ”とする。高圧制御部６０は、入力されたオン信号ＯＮが“Ｈ”になると、直ちに、可変の駆動周波数の制御パルスＳ６０を、出力ポートＯＵＴ１１から圧電トランス駆動回路７３へ出力する。圧電トランス駆動回路７３は、ＤＣ電源７２から供給されるＤＣ２４Ｖをスイッチングして、ピーク値１００Ｖ程度の半波正弦波の駆動パルスＳ７３を、圧電トランス７４の１次側の入力端子に印加する。図６に、可変の駆動周波数の制御パルスＳ６０と、駆動パルスＳ７３の波形図が示されている。

圧電トランス７４は、駆動パルスＳ７３が入力されると、その駆動パルスＳ７３を昇圧して、駆動周波数に応じた高圧のＡＣ出力電圧Ｓ７４を、２次側の出力端子から整流回路７５へ出力する。整流回路７５は、ダイオードとコンデンサにより、入力された高圧のＡＣ出力電圧Ｓ７４を整流して負極性の高圧のＤＣ出力電圧Ｓ７５を、負荷７９へ出力する。

電流検出手段７６は、整流回路７５へ電流を供給し、その電流を電流／電圧変換して出力電流検出信号Ｓ７６を、高圧制御部６０のＡＤＣ用入力ポートＩＮ１４へ出力する。出力電圧変換手段７７は、整流回路７５から出力された負の高圧のＤＣ出力電圧Ｓ７５を、正の０〜３．３Ｖの範囲の低電圧に変換した出力電圧検出信号Ｓ７７を、高圧制御部６０のＡＤＣ用入力ポートＩＮ１５へ出力する。整流回路７５の出力側には、負荷７９が接続されている。即ち、整流回路７５の出力側には、例えば、抵抗を介して４ｃｈの帯電ローラ３６Ｋ，３６Ｙ，３６Ｍ，３６Ｃの芯金が接続され、感光体ドラム３２Ｋ，３２Ｙ，３２Ｍ，３２Ｃを帯電することにより、負荷７９となる。

高圧制御部６０は、ＡＤＣ用入力ポートＩＮ１４から入力された３．３〜０．０Ｖの出力電流検出信号Ｓ７６を８ｂｉｔのデジタル値に変換し、この変換した検出値に応じて、出力ポートＯＵＴ１１から出力する制御パルスＳ６０の駆動周波数範囲を制限する。更に、高圧制御部６０は、ＡＤＣ用入力ポートＩＮ１５から入力された３．３〜０．０Ｖの出力電圧検出信号Ｓ７７を１２ｂｉｔのデジタル値に変換する。この変換された検出値が、図１３に示されている。高圧制御部６０では、その検出値の下位４ｂｉｔを切り捨てた上位８ｂｉｔの反転値と、データＤＡＴＡの８ｂｉｔ値とが、等しくなるように、出力ポートＯＵＴ１１から出力する制御パルスＳ６０の駆動周波数を制御する。このように、高圧制御部６０において、出力電圧変換手段７７の出力電圧検出信号Ｓ７７による駆動周波数のフィードバック制御が行われ、電流検出手段７６の出力電流検出信号Ｓ７６により前記駆動周波数の制御範囲が制御される。

次に、図２の高圧電源装置７０における詳細な動作を説明する。
発振器７１から５０ＭＨｚのクロックＣＬＫが出力され、高圧制御部６０の入力ポートＣＬＫ＿ＩＮに入力される。高圧制御部６０は、プリンタエンジン制御部５３から入力ポートＩＮ１３に入力されるリセット信号ＲＥＳＥＴが“Ｌ”となった時に、内部の諸々の設定をリセットする。高圧制御部６０は、プリンタエンジン制御部５３から入力ポートＩＮ１１に入力されるオン信号ＯＮが“Ｌ”から“Ｈ”になると、初期値の駆動周波数（例えば、１３０ＫＨｚ）のオンデュ−ティ３０％の制御パルスＳ６０を、出力ポートＯＵＴ１１から出力する。出力された制御パルスＳ６０は、抵抗７３ａを介してＮＭＯＳ７３ｃのゲートに入力される。抵抗７３ｂは、高圧制御部６０の初期化前、及びＮＭＯＳ７３ｃのゲート電圧を“Ｌ”とした時に、電荷をグランドＧＮＤに逃がす役割をする。制御パルスＳ６０によりＮＭＯＳ７３ｃがオン／オフ動作すると、ＤＣ電源７２、インダクタ７３ｄ、コンデンサ７３ｅ、及び圧電トランス７４により構成される共振回路が駆動され、圧電トランス７４の１次側の入力端子７４ａに、図６に示されるような正弦半波のピークが１００Ｖ程度の駆動パルスＳ７３が印加される。

これにより、圧電トランス７４が駆動され、この２次側の出力端子７４ｂから、昇圧されたＡＣ出力電圧Ｓ７４が出力される。ＡＣ出力電圧Ｓ７４は、整流回路７５のダイオード７５ａ，７５ｂ及びコンデンサ７５ｃにより、負のＤＣ出力電圧Ｓ７５に整流される。出力されたＤＣ出力電圧Ｓ７５は、抵抗７８−１〜７８−４を介して、シアン帯電ローラ３６Ｃ及びシアン感光体ドラム３２Ｃにより構成される負荷７９Ｃと、マゼンタ帯電ローラ３６Ｍ及びマゼンタ感光体ドラム３２Ｍにより構成される負荷７９Ｍと、イエロー帯電ローラ３６Ｍ及びイエロー感光体ドラム３２Ｙにより構成される負荷７９Ｙと、ブラック帯電ローラ３６Ｋ及びブラック感光体ドラム３２Ｋにより構成される負荷７９Ｋとに、それぞれ印加される。

負荷７９Ｃ〜７９Ｋは、任意の組み合わせでセット可能である。負荷７９Ｃ〜７９Ｋに対しては、金属接点を介して接続され、セットされていない場合には、抵抗７８−１〜７８−４の先で負荷開放状態となる。負荷７９Ｃ〜７９Ｋとなる現像器２Ｃ〜２Ｋが全くセットされていない状態においては、印刷が行えないので、画像形成装置１は、図示しないオベレーションパネルにエラーを表示する。

電流検出手段７６は、図示しないＤＣ２４が供給されるオペアンプ７６ｂ、及び１３ｋΩの抵抗７６ｃにより、整流回路７５に流れる電流を電流／電圧変換する。抵抗７６ｄ及びコンデンサ７６ｅにより構成されるフィルタにより、変換された電圧が平滑化される。オペアンプ７６ｂの「＋」入力端子には、３．３ＶのＤＣ電源７６ａが接続されている。オペアンプ７６ｂの「−」入力端子は、３．３Ｖとなるので、整流回路７５に流れる電流は、オペアンプ７６ｂの出力端子から抵抗７６ｃを介して供給され、供給された電流に応じてオペアンプ７６ｂの出力端子の電圧が低下する。出力電圧変換手段７７を構成する抵抗７７ａ，７７ｂを介して流れる電流は、整流回路７５と逆極性で流れるので、相殺され、抵抗７６ｃに流れる電流と負荷７９Ｃ〜７９Ｋに流れる電流とが等しくなる。電流が０の時は、オペアンプ７６ｂの出力電圧が３．３Ｖとなり、電流が２５５μＡの時に、オペアンプ７６ｂの出力電圧が０Ｖとなる。抵抗７６ｃは、正確には１２．９４ｋΩとなるが、０．５％の差で誤差の範囲であるので、以降、抵抗値１３ｋΩで３．３〜０．００Ｖに対して電流値０〜２５５μＡとして説明する。

出力電圧変換手段７７は、２００ＭΩの抵抗７７ａと２７４ｋΩの抵抗７７ｂとによってオペアンプ７６ｂの「−」入力端子の３．３Ｖと、整流回路７５のＤＣ出力電圧Ｓ７５の負電圧とを分圧し、抵抗７７ｄ及びコンデンサ７７ｅからなるフィルタを介し、更に回路の高インピーダンスをオペアンプ７７ｆのボルテージフォロワを用いて低インピーダンスに変換して出力する。オペアンプ７７ｆは、図示しない電源からＤＣ２４Ｖを供給される。整流回路７５のＤＣ出力電圧Ｓ７５と、オペアンプ７７ｆから出力される出力電圧検出信号Ｓ７７との関係が、図１３に示されている。ＤＣ出力電圧Ｓ７５が−２４００Ｖを超えて高くなった場合には、ダイオード７７ｃによって０Ｖにクランプされる。

高圧制御部６０は、入力ポートＩＮ１２から、データＤＡＴＡの８ｂｉｔによって−８００〜−１２００Ｖに対応する８ｂｉｔ値の５５〜８０ｈｅｘを入力され、入力ポートＩＮ１５から入力された出力電圧検出信号Ｓ７７がＡＤ変換された検出値がＡＡＡ〜７ＦＦｈｅｘで２．２０〜１．６５Ｖとなるように、出力ポートＯＵＴ１１から出力する制御パルスＳ６０の駆動周波数の制御を行う。高圧電源装置７０における無負荷、２０ＭΩ負荷、１０ＭΩ負荷及び５ＭΩ負荷での制御パルスＳ６０の駆動周波数と、ＤＣ出力電圧Ｓ７５との関係のグラフが、図１４に示されている。図１４のグラフの各値が図１１に示され、更に、図１１のＤＣ出力電圧Ｓ７５に対応した電流値が図１２に示されている。図１４のグラフ中、無負荷の最大ＤＣ出力電圧Ｓ７５が−１２ｋＶとなっているが、これは特性を説明するために示したものであって、本実施例１では、後述する制御によってそのような高電圧が出力されないよう制限している。負荷７９Ｃ〜７９Ｋによって最大ＤＣ出力電圧Ｓ７５の発生する圧電トランス７４の共振周波数が異なっているが、前記電流検出手段７６から出力される出力電流検出信号Ｓ７６に応じて制御範囲をシフトすることにより、常に負荷７９Ｃ〜７９Ｋに対応した圧電トランス７４の共振周波数以上の範囲で制御を行う。高圧制御部６０は、出力電圧変換手段７７により検出された出力電圧検出信号Ｓ７７の電圧により、日標電圧の絶対値より出力電圧検出信号Ｓ７７の電圧の絶対値が低い場合には、制御パルスＳ６０の駆動周波数を下げる方向に制御を行い、逆の場合には、制御パルスＳ６０の駆動周波数を上げる方向に制御を行う。

（高圧電源装置内の高圧制御部の動作）
高圧電源装置７０内における図５に示す高圧制御部６０の動作を説明する。

高圧制御部６０は、入力ポートＣＬＫ＿ＩＮから入力される５０ＭＨｚのクロックＣＬＫに同期して動作する。入力ポートＩＮ１１から入力されるオン信号ＯＮが“Ｌ”から“Ｈ”になると、この選択信号Ｓｅｌｅｃｔにより、出力セレクタ１０６から制御パルスＳ６０が出力され、圧電トランス駆動回路７３を介して、圧電トランス７４を初期値の駆動周波数である１３０ｋＨｚで駆動する。そして出力電圧変換手段７７から出力された出力電圧検出信号Ｓ７７を、１２ｂｉｔＡＤＣ８０でＡＤ変換し、このＡＤ変換結果の上位８ｂｉｔをインバータ８１で反転した値が、プリンタエンジン制御部５３から出力される目標値８ｂｉｔのデータＤＡＴＡと等しくなるように、演算器８２−１が１９ｂｉｔレジスタ１０１の値を加算する。２値化パルス出力生成部１００により、１９ｂｉｔレジスタ１０１に保持されている値の｛上位９ｂｉｔ値＋（下位１０ｂｉｔ値／１０２４）｝の平均分周比値となるように、分周器１０４からパルスが出力され、目標電圧に制御される。同時に、出力電流検出手段７６から入力ポートＩＮ１４に入力される出力電流検出信号Ｓ７６を、８ｂｉｔＡＤＣ８９でデジタル値に変換し、このデジタル値がインバータ９０で反転される。この反転値である負荷電流値に応じた駆動周波数下限に相当する値を、カウンタ上限値テーブル９１が演算器８２−１に出力することで、演算器８２−１は、制御分周比範囲を制限する。

以下、図５の高圧制御部６０の動作を詳細に説明する。
プリンタエンジン制御部５３は、“Ｌ”のリセット信号ＲＥＳＥＴを高圧制御部６０に入力する。演算器８２−１は、カウンタ下限値テーブル８７に設定された９０ｂｉｔ値１８０ｈｅｘを上位９ｂｉｔ、下位１０ｂｉｔを０００ｈｅｘとして１９ｂｉｔ値６００００ｈｅｘを１９ｂｉｔレジスタ１０１にセットする。誤差保持レジスタ１０５は、オール０にクリアされる。

高圧出力前においては、オン信号ＯＮが“Ｌ”となっており、出力セレクタ１０６は、“Ｌ”の選択信号Ｓｅｌｅｃｔにより“Ｌ”を出力しているので、圧電トランス７４が駆動されない。比較器８８は、オン信号ＯＮの“Ｌ”の入力によって３ｂｉｔ値１００ｂを演算器８２−１へ出力する。演算器８２−１は、１００ｂが入力されるので、減算を行う。１９ｂｉｔレジスタ１０１の値が６００００ｈｅｘであり、後述する乗算器８４の出力値が正の１６ｂｉｔ値で常に０００１ｈｅｘ以上であるので、演算器８２−１の減算結果は、６００００ｈｅｘ未満となる。減算時、演算器８２−１は、減算結果の上位９ｂｉｔをカウンタ下限値テーブル８７の９ｂｉｔ値１８０ｈｅｘと比較し、前記１８０ｈｅｘ未満であれば、１９ｂｉｔレジスタ１０１の値を６００００ｈｅｘとする。その結果、オン信号ＯＮが“Ｌ”の間は、１９ｂｉｔレジスタ１０１の値が６００００ｈｅｘに保持される。

２値化パルス出力生成部１００において、１９ｂｉｔレジスタ１０１の上位９ｂｉｔ、即ち分周比値整数値、及びそれを１加算器（＋）１０２で１加算した値を分周セレクタ１０３に入力する。分周セレクタ１０３には、１９ｂｉｔレジスタ１０１の上位９ｂｉｔ値、例えば、この上位９ｂｉｔ値をＮとすると、Ｎ値とＮ＋１値とが入力される。分周セレクタ１０３は、誤差保持レジスタ１０５から出力される選択信号Ｓｅｌｅｃｔにより、Ｎ値又はＮ＋１値を選択して分周器１０４に与える。これにより、分周器１０４の出力パルス１０２４のパルス周期でＮ分周がＭ回、Ｎ＋１分周が（１０２４−Ｍ）回行われ、
｛Ｎ×Ｍ＋（Ｎ＋１）×（１０２４−Ｍ）｝／１０２４
＝上位９ｂｉｔ値＋（下位１０ｂｉｔ値／１０２４）・・・（１）
となるように制御される。１９ｂｉｔレジスタ１０１の値が変化しなければ、前述の通りであるが、変化する場合には、それに追随して１０２４パルス周期未満にて値が変化して行く。それでも、単位時間当たりの式（１）の左辺と右辺の平均値は、ほぼ等しくなる。

図１５は、図５中の誤差保持レジスタ１０５の動作を示すフローチャートである。
このフローチャートに従い、１９ｂｉｔレジスタ１０１の下位１０ｂｉｔ値が入力される誤差保持レジスタ１０５の動作を説明する。なお、図１５ではフローチャートで説明しているが、回路ではハードウェアにて実現される。

ステップＳＴ１０において、誤差保持レジスタ１０５の動作が開始される。ステップＳＴ１１において、分周器１０４の立ち上がりエッジを検出したか否かを判定し、検出した場合は（Ｙ）、ステップＳＴ１２へ進み、そうでない場合は（Ｎ）、ステップＳＴ１１へ戻る。

ステップＳＴ１２において、１９ｂｉｔレジスタ１０１の下位１０ｂｉｔ値と誤差保持レジスタ１０ｂｉｔ値を加算した１１ｂｉｔ値は、３ＦＦｈｅｘより大きいか否かを判定する。
（Ａ００−０９）＋（Ｇ００−０９）＞３ＦＦｈｅｘ
但し、（Ａ００−０９）：１９ｂｉｔレジスタ１０１の下位１０ｂｉｔ値
（Ｇ００−０９）：誤差保持レジスタ１０５の１０ｂｉｔ値

その判定結果が大きければ（Ｙ）、ステップＳＴ１３へ進み、そうでなければ（Ｎ）、ステップＳＴ１４へ進む。ステップＳＴ１３において、誤差保持レジスタ１０５は選択信号Ｓｅｌｅｃｔの“Ｈ”を出力し、分周セレクタ１０３が、１加算器（＋１）１０２から入力される９ｂｉｔ値を分周器１０４へ出力し、ステップＳＴ１５へ進む。又は、ステップＳＴ１４において、誤差保持レジスタ１０５は、選択信号Ｓｅｌｅｃｔの“Ｌ”を出力し、分周セレクタ１０３が、１９ｂｉｔレジスタ１０１から入力される９ｂｉｔ値を分周器１０４へ出力し、ステップＳＴ１５へ進む。

ステップＳＴ１５において、誤差保持レジスタ１０５のｌ０ｂｉｔ値を、１９ｂｉｔレジスタ１０１の下位１０ｂｉｔ値と誤差保持レジスタ１０５の１０ｂｉｔ値とを加算した１０ｂｉｔ値にて、更新し、ステップＳＴ１１へ戻る。

このような図１５の動作が行われると、分周器１０４は、初期状態では９ｂｉｔ値１８０ｈｅｘを入力し、３８４分周オンデューティ３０％の制御パルスＳ６０を出力する。オン信号ＯＮが“Ｌ”なので、分周器１０４から出力された制御パルスＳ６０は、誤差保持レジスタ１０５へ出力されるのみである。この場合、誤差保持レジスタ１０５は、０００ｈｅｘを保持する。

出力電流検出手段７６は、高圧出力オフ状態では、３．３Ｖの出力電流検出信号Ｓ７６を高圧制御部６０内の８ｂｉｔＡＤＣ８９へ出力する。８ｂｉｔＡＤＣ８９は、タイマ８６から入力されるパルス周期にて、３．３Ｖの出力電流検出信号Ｓ７６のＡＤ変換を行い、８ｂｉｔ値ＦＦｈｅｘを出力する。タイマ８６は、周期値レジスタ８５に保持されている７０００（１Ｂ５８ｈｅｘ）１３ｂｉｔ値を入力し、１４０μｓｅｃ（７０００×２０ｎｓｅｃ）のパルスを８ｂｉｔＡＤＣ８９へ出力する。よって８ｂｉｔＡＤＣ８９は、１４０μｓｅｃ周期にＡＤ変換を行い、変換結果の出力値ＦＦｈｅｘをインバータ９０へ出力する。インバータ９０は、入力された出力値ＦＦｈｅｘを反転し、８ｂｉｔ値００ｈｅｘをカウンタ上限値テーブル９１へ出力する。

カウンタ上限値テーブル９１は、図９−１、図９−２で示すテーブル値を保持し、入力値００ｈｅｘに対して１９ｂｉｔ値６Ｅ９Ｅ９ｈｅｘを演算器８２−１へ出力する。その１９ｂｉｔ値６Ｅ９Ｅ９ｈｅｘは、上位９ｂｉｔが１ＢＡｈｅｘ（４４２）、下位１０ｂｉｔが１Ｅ９ｈｅｘ（４８９）であり、分周比値４４２＋（４８９／１０２４）＝４４２．４８に相当し、周波数１１３ｋＨｚに相当する。演算器８２−１は、前記下限値、及びその上限値の範囲１３０〜１１３ｋＨｚの範囲に制御周波数範囲を制限する。目標値８ｂｉｔは初期状態で“Ｌ”であり、演算器８２−１は６００００ｈｅｘを出力する。

出力電圧変換手段７７は、高圧出力オフ状態では、３．３Ｖの出力電圧検出信号Ｓ７７を高圧制御部６０内の１２ｂｉｔＡＤＣ８０へ出力する。１２ｂｉｔＡＤＣ８０は、３．３Ｖの出力電圧検出信号Ｓ７７をＡＤ変換し、１２ｂｉｔ値ＦＦＦｈｅｘをインバータ８１へ出力する。インバータ８１は、入力された１２ｂｉｔ値を反転し、０００ｈｅｘを演算器８２−２へ出力する。

演算器８２−２は、入力された１２ｂｉｔ値に対して演算を行い、５ｂｉｔの値をテーブルレジスタ８３−１へ出力する。演算器８２−２は、除算回路を含み、所定サイクル数の演算を行う。演算器８２−２の出力値５ｂｉｔは、タイマ８６の出力周期である１４０μｓｅｃ周期以下の所定サイクルにて演算が行われるが、特に前記１４０μｓｅｃと演算器８２−２の演算サイクルとに同期が取れている必要はない。

図１６は、図５中の演算器８２−２の動作を示すフローチャートである。
ステップＳＴ２０において、演算器８２−２の動作が開始されると、ステップＳＴ２１において、インバータ８１の出力値１２ｂｉｔ≠０００ｈｅｘであるか否かを判定し、出力値１２ｂｉｔ≠０００ｈｅｘであれば（Ｙ）、ステップＳＴ２２へ進み、そうでなければ（Ｙ）、ステップＳＴ２３へ進む。ステップＳＴ２２において、データＤＡＴＡで表される目標値８ｂｉｔ（目標設定値）＝００ｈｅｘかであるか否かを判定し、目標値８ｂｉｔ（目標設定値）＝００ｈｅｘであれば（Ｙ）、ステップＳＴ２４へ進み、そうでなければ（Ｎ）、ステップＳＴ２５へ進む。ステップ２３において、演算器８２−２は、出力値５ｂｉｔを００ｈｅｘとして出力し、ステップＳＴ３０で動作を終了する。

ステップＳＴ２４において、インバータ８１の出力値１２ｂｉｔが０１Ｆｈｅｘより大きいか否かを判定し、大きければ（Ｙ）、ステップＳＴ２６へ進み、そうでなければ（Ｎ）、ステップＳＴ２７へ進む。ステップＳＴ２５において、インバータ８１の出力値１２ｂｉｔを目標値８ｂｉｔ（目標設定値）で除算した値（即ち、整数の除算の値）が、０１Ｆｈｅｘより大きいか否かを判定し、大きければ（Ｙ）、ステップＳＴ２８へ進み、そうでなければ（Ｎ）、ステップＳＴ２９へ進む。

ステップＳＴ２６において、演算器８２−２は、出力値５ｂｉｔを１Ｆｈｅｘとして出力し、動作を終了する。ステップＳＴ２７において、演算器８２−２は、出力値５ｂｉｔとしてインバータ８１の出力値１２ｂｉｔの下位５ｂｉｔを出力し、ステップＳＴ３０で動作を終了する。ステップＳＴ２８において、演算器８２−２は、出力値５ｂｉｔを１Ｆｈｅｘとして出力し、ステップＳＴ３０で動作を終了する。又、ステップＳＴ２９において、演算器８２−２は、インバータ８１の出力値１２ｂｉｔを目標値８ｂｉｔ（目標設置値）で除算した結果の整数値下位５ｂｉｔを出力し、ステップＳＴ３０で動作を終了する。

初期状態では、図１６のステップＳＴ２３が実行され、インバータ８１の出力下位５ｂｉｔ値００ｈｅｘが演算器８２−２から出力される。

図５において、演算器８２−２は、目標値８ｂｉｔとその値の１６倍値とが等しくなった場合に、５ｂｉｔ値１０ｈｅｘをテーブルレジスタ８３−１へ出力する。即ち、演算器８２−２は、目標値８ｂｉｔと、１２ｂｉｔＡＤＣ８０の検出値をインバータ８１で反転した値の上位８ｂｉｔと、が等しい時に、１０ｈｅｘを出力する。演算器８２−２の出力値は、００〜１Ｆｈｅｘの範囲であり、００ｈｅｘの場合は目標電圧より低く、値が０１〜０Ｆｈｅｘと１０ｈｅｘに近づく程、目標電圧未満で目標電圧に近づいて行く。逆に１Ｆｈｅｘで目標電圧より高く、値がｌＥ〜ｌｌｈｅｘと１０ｈｅｘに近づく程、目標電圧より大きい値で目標電圧に近づいて行く。

テーブルレジスタ８３−１は、演算器８２−２の出力値５ｂｉｔを入力し、８ｂｉｔ値を乗算器８４へ出力する。テーブルレジスタ８３−１の入出力値対応が図７に示されている。図７から、５ｂｉｔ値００ｈｅｘに対応する８ｂｉｔ値は８０ｈｅｘとなる。

テーブルレジスタ８３−２は、１９ｂｉｔレジスタ１０１の１９ｂｉｔ値ｂｉｔ１８〜０のうちｂｉｔ１６〜１１の６ｂｉｔを入力し、それに対応した８ｂｉｔ値を乗算器８４へ出力する。その入出力値対応が図８に示されている。図８より、初期状態では６ｂｉｔ値が００ｈｅｘであり、出力値が８０ｈｅｘとなる。

乗算器８４は、テーブルレジスタ８３−の出力値８ｂｉｔと、テーブルレジスタ８３−２の出力値８ｂｉｔとを乗算し、乗算結果の１６ｂｉｔ値を演算器８２−１へ出力する。乗算器８４は、前記値を乗算し、初期状態では４０００ｈｅｘを出力する。

次に、プリンタエンジン制御部５３は、目標電圧に相当する目標値８ｂｉｔを高圧制御部６０へ出力する。例えば、目標電圧−１２００Ｖの場合には、目標値８ｂｉｔが８０ｈｅｘとなる。演算器８２−２は、１２ｂｉｔＡＤＣ８０の検出値がＦＦＦｈｅｘのままであるので、図１６のステップＳＴ２３の実行により、同一出力値を保持する。

続いて、帯電バイアスを印加するタイミングでオン信号ＯＮが“Ｌ”から“Ｈ”となる。出力セレクタ１０６に選択信号Ｓｅｌｅｃｔの“Ｈ”が入力され、出力セレクタ１０６から直ちに１３０ｋＨｚの制御パルスＳ６０が出力される。又、比較器８８は、オン信号ＯＮが“Ｌ”から“Ｈ”となることにより、目標値８ｂｉｔの８０ｈｅｘと、１２ｂｉｔＡＤＣ８０の検出値ＦＦＦｈｅｘがインバータ８１で反転された反転値の上位１０ｂｉｔ値０００ｈｅｘとを入力し、以下の条件
（目標値８ｂｉｔ−１）の下位２ｂｉｔ値００ｂを加えた１０ｂｉｔ値
≧インバータ８１の出力値上位１０ｂｉｔ
１ＦＣｈｅｘ≧０００ｈｅｘ
を満たし、３ｂｉｔ値０００ｂを演算器８２−１へ出力する。演算器８２−１は、１９ｂｉｔレジスタの値６００００ｈｅｘに、乗算器８４の出力値４０００ｈｅｘを加算し、６４０００ｈｅｘへ更新する。結果、出力セレクタ１０６から出力される制御パルスＳ６０は、１２５ｋＨｚとなる。以降、演算器８２−１は、インバータ８１の出力値が１ＦＣｈｅｘと等しくなるまで、１９ｂｉｔレジスタ１０１の値を、乗算器８４の出力値にて加算更新する。更新周期は、タイマ８６の出力パルス周期の１４０μｓｅｃである。インバータ８１の出力値ｌＦＣｈｅｘは１２ｂｉｔ値７Ｆ０ｈｅｘ、１２ｂｉｔＡＤＣ８０の検出値１２ｂｉｔ値８１０ｈｅｘであり、これは図１３を参照すると−１１００〜−１２００Ｖの間である。

演算器８２−１にて１９ｂｉｔレジスタ１０１の値が加算される結果、制御パルスＳ６０の駆動周波数が下がって行く。テーブルレジスタ８３−２へ入力される６ｂｉｔ値は増加し、図８に示すように、テーブルレジスタ８３−２の出力値が減少する。又、制御パルスＳ６０における駆動周波数の低下に伴い、高圧のＤＣ出力電圧Ｓ７５の絶対値が上昇し、その結果、１２ｂｉｔＡＤＣ８０の検出値が減少し、インバータ８１の出力値が増加する。これにより、演算器８２−２の出力値は、初期状態の００ｈｅｘから０１，０２，０３，・・・，０Ｃ，０Ｄ，０Ｅ，０Ｆｈｅｘへと増加し、テーブルレジスタ８３−１の出力値が、図７に示すように減少して行く。

１９ｂｉｔレジスタ１０１の加算更新時、演算器８２−１は、加算結果を、カウンタ上限値テーブル９１の出力値１９ｂｉｔと比較し、その値を超えないように制御する。即ち、演算器８２−１は、比較結果が超えた場合、１９ｂｉｔレジスタ１０１の更新値を、カウンタ上限値テーブル９１の出力値に制限する。

図１７は、図１及び図２の高圧電源装置７０に負荷７９の５ＭΩを接続した場合のＤＣ出力電圧Ｓ７５の立ち上がり特牲を示す図である。負荷７９の５ＭΩとは、４個の負荷７９Ｃ〜７９Ｋにそれぞれ１．２５ＭΩを接続することを指す。

図１８は、図１７のＤＣ出力電圧Ｓ７５の立ち上がり特性を示すグラフである。
ＤＣ出力電圧Ｓ７５の絶対値の増加に伴い、ＤＣ出力電流が増加し、８ｂｉｔＡＤＣ８９の検出値がＦＦｈｅｘから減少することにより、カウンタ上限値テーブル９１の出力値が更新される。

図９−１及び図９−２に、カウンタ上限値テーブル９１における入出力値の関係が示されている。更に、図１０−１及び図１０−２に、電流検出手段７６で検出された出力電流検出信号Ｓ７６と、図９−１及び図９−２の出力値１９ｂｉｔによる圧電トランス駆動周波数（即ち、駆動パルスＳ７３の周波数）との関係が示されている。

初期状態で１１３ｋＨｚの駆動下限周波数に制限されているものが、ＤＣ出力電流の増加に伴い、電流値が増加することにより、駆動下限周波数を低い周波数にずらす制御を行う。前記５ＭΩの負荷７９は、最大負荷を想定しており、目標電圧出力値−１２００Ｖも、帯電に必要な最大出力値である。

図１９は、図１８と同条件で対となっているＤＣ出力電流Ｓ７５ａの電流特性を示すグラフである。

この図１９では、ＤＣ出力電流Ｓ７５ａの増加に伴って、カウンタ上限値テーブル９１の出力値による駆動周波数リミット値がプロットされている。

図１８に示すように、ＤＣ出力電圧Ｓ７５が−１２００Ｖに近づくと、制御パルスＳ６０における駆動周波数リミットと駆動周波数が近づき、目標電圧を超えてオーバシュートする時に、駆動周波数リミットにて制御され、その後、定電圧制御される。図１７に、その値が示されている。

図１７において、１９ｂｉｔレジスタ１０１に対する演算器８２−１の加算処理により、一旦駆動周波数リミット値に達してＤＣ出力電圧Ｓ７５が−１２００Ｖを超えた後、比較器８８の出力値３ｂｉｔが０１１もしくは１００ｂとなって、１９ｂｉｔレジスタ１０１の値を減算し、最後に１２ｂｉｔＡＤＣ８０の検出値が７ＦＤ〜８００ｈｅｘで制御周波数値が固定され、定電圧制御される。又、実際の帯電負荷の場合に常に負荷変動が生じるが、１２ｂｉｔＡＤＣ８０の検出値が７Ｆ０〜８１０ｈｅｘの間では、分周比値が１／１０２４ずつ増減されるので、制御による出力リップル等が生じることなく、安定して定電圧制御される。又、それ以上の負荷変動が生じても、テーブルレジスタ８３−１の出力値が目標電圧に近づくにつれて小さくなるので、安定して定電圧制御が可能である。

異常時、例えば、ユーザの現像器２Ｋ〜２Ｃの誤挿入によって帯電バイアス接点の接触不良が生じた場合、最大負荷−１２００Ｖ出力値で２４０μＡ（６０μＡ×４）を出力している状態から、負荷７９Ｃ〜７９Ｋが半分の１２０μＡとなったとする。

図１１に示される特性から、２４０μＡ負荷状態では、制御パルスＳ６０の駆動周波数が１０９．１ｋＨｚ、図１０より駆動周波数リミット値が１０９．２３ｋＨｚとなる。ここで負荷７９Ｃ〜７９Ｋが瞬時に半分に変化したとする。図１１よりＤＣ出力電圧Ｓ７５は約−１．９３ｋＶに変化し、電流値が１９３μＡとなる。そのため、図１０−１及び図１０−２に示されるように、制御パルスＳ６０の駆動周波数は、電流検出手段７６が１９３μＡの電流値を電圧値に変換し、８ｂｉｔＡＤＣ８９によるＡＤ変換、カウンタ上限値テーブ９１による出力値更新、演算器８２−１の１９ｂｉｔレジスタ１０１値の更新といった僅かな時間で、図１１の１９３μＡに対応した１１０．３８ｋＨｚ以上の駆動周波数に直ちに切り替えられる。結果、制御パルスＳ６０の駆動周波数は、圧電トランス７４の共振周波数以上に切り替わり、ＤＣ出力電圧Ｓ７５が約−ｌ．８ｋＶとなる。これにより、制御目標電圧の１．５倍の電圧を１２ｂｉｔＡＤＣ８０が検出し、テーブルレジスタ８３−１の出力値が大きくなり、駆動周波数が高い方に制御され、再度−１２００Ｖにて定電圧制御される。

次に、負荷７９Ｃ〜７９Ｋが１／４となった場合には、図１１よりＤＣ出力電圧Ｓ７５が約−２．５ｋＶとなり、電流値が１３０μＡとなる。結果、図１０より駆動周波数下限値が１１１．８０ｋＨｚに制限され、ＤＣ出力電圧Ｓ７５は約−２．２ｋＶとなる。ここで、前記と同様に、駆動周波数が高い方へ制御され、ＤＣ出力電圧Ｓ７５が−１２００Ｖへ戻る。

最後に、上記条件にて負荷開放となった場合に、図１１よりＤＣ出力電圧Ｓ７５は−３．０ｋＶ程度となる。負荷電流はほぼ０となり３５μＡ以下であるので、直ちに駆動周波数は１１３．００ｋＨｚとなってＤＣ出力電圧Ｓ７５は−２．０ｋＶとなる。以降同様に、ＤＣ出力電圧Ｓ７５は−１２００Ｖに制御される。

以上説明したように、ＤＣ出力電圧Ｓ７５は、常に圧電トランス７４の共振周波数より高い周波数領域で制御される。例えば、周波数下限を設定しなかった場合、負荷最大でＤＣ出力電圧Ｓ７５が−１２００Ｖ、ＤＣ出力電流Ｓ７５ａが２４０μＡでバイアス印加している状態から負荷開放となると、図１１で示すように、ＤＣ出力電圧Ｓ７５は約−２．５ｋＶとなる。ここで、ＤＣ出力電圧Ｓ７５が目標電圧である−１２００Ｖより絶対値が高いので、制御パルスＳ６０の駆動周波数を上げる制御が行われる。最終的に−１２００Ｖに到達するのは同様であるが、この場合、図１４の無負荷のプロットの周波数１０９ｋＨｚから１１４ｋＨｚへの特性を辿ることとなる。すると、共振周波数通過時に−１２ｋＶものＤＣ出力電圧Ｄ７５が発生し、異常放電の発生、整流ダイオード７５ａ，７５ｂやコンデンサ７５ｃの耐圧オーバによる破壊を招くこととなってしまう。本実施例１では、負荷電流に応じて制御パルスＳ６０の駆動周波数範囲を制限しているので、その危険を回避可能である。

高圧のＤＣ出力電圧Ｓ７５は、印刷もしくは初期（イニシャル）動作等の空回転終了のモータ停止と同時に、オン信号ＯＮを“Ｈ”から“Ｌ”に変化させることにより、圧電トランス７４の駆動パルスＳ７３が停止し、高圧出力もオフする。この時、図５に示される高圧制御部６０内の回路は、比較器８８の出力値がオン信号ＯＮの“Ｌ”入力により１００ｂとなって、演算器８２−１が、カウンタ下限値テーブル８７の値と上位９ｂｉｔが等しくなるまで１９ｂｉｔレジスタ１０１の値を減算することにより、初期値の分周比値である６００００ｈｅｘに戻る。

以降、帯電バイアスを印加する時は、再度オン信号ＯＮを“Ｈ”にする。又、帯電バイアスを変更する場合には、目標値８ｂｉｔのデータＤＡＴＡを変化させる。

（実施例１の変形例）
本実施例１では、次の（ａ）〜（ｃ）のような変形例を採用することも可能である。

（ａ） 本実施例１では、制御パルスＳ６０の駆動周波数リミットをカウンタ上限値テーブル９１によって実現したが、数式を用いて演算回路によって算出しても良い。又、負バイアスの帯電バイアスに適用したが、正バイアスでも同様に適用可能である。

（ｂ） 出力電圧制御範囲を−８００〜−１２００Ｖ、出力電流範囲を０〜２５５μＡとしているが、これは一例であってこの範囲に限らない。圧電トランス駆動回路７３のインダクタ７３ｄの定数を変更したり、インダクタ７３ｄをオートトランスに置き換える等により、容易に出力電流範囲は変更可能であるし、それによって制御パルスＳ６０の駆動周波数範囲も変化するので、それに対応した回路でも実現可能である。又、本実施例１では、説明の簡単化のために、負荷７９が段階的に変化する説明をしたが、感光体ドラム３２Ｋ〜３２Ｃの状態による負荷変動、あるいは、他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。

（ｃ） 負荷開放、現像器２Ｋ〜２Ｃの有無による負荷電流変化を回路による電流検出手段７６で実現したが、現像器２Ｋ〜２Ｃの挿抜をセンサで検出し、それに応じて負荷電流範囲が変化することを検知しても実現可能である。電流検出手段７６は、実際の回路電流検出手段だけでなく、負荷７９となる物の有無等、別の手段でも実現可能である。

（実施例１の効果）
本実施例１によれば、次の（１）〜（３）のような効果がある。

（１） 電流検出手段７６により負荷電流を検出し、この出力電流検出信号Ｓ７６の値に応じて制御パルスＳ６０の周波数範囲を可変としたので、負荷電流による制御領域が可変となり、Ｑ値が変化してしまう重負荷でも、圧電トランス７４を有する高圧電源装置７０を安定して制御可能となる。

（２） 負荷７９が急激に変動しても、制御パルスＳ６０の周波数範囲が直ちに変更されるので、常に圧電トランス７４の共振周波数以上の領域で目標電圧に制御され、必要な電流が取り出せる範囲では、圧電トランス７４の周波数特性が変化しても必要なＤＣ出力電圧Ｓ７５が得られる。

（３） 負荷開放等の異常時にも、数ｋＶの高電圧の発生もなく、直ちに目標電圧に制御できる。

本発明の実施例２では、実施例１における図３の画像形成装置１及び図４の制御回路の構成と同様であり、実施例１における図１及び図２の高圧電源装置７０と構成が異なるので、以下、本実施例２の高圧電源装置について説明する。

（高圧電源装置の構成）
図２０は、本発明の実施例２における高圧電源装置の概略の構成を示すブロック図であり、実施例１の高圧電源装置７０を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２の高圧電源装置７０Ａは、実施例１のプリンタエンジン制御部５３とは異なる構成のプリンタエンジン制御部５３Ａに接続され、実施例１の高圧制御部６０とは異なる構成の高圧制御部６０Ａが設けられ、更に、実施例１の電流検出手段７６が省略されている。高圧電源装置７０Ａには、実施例１の負荷（ＺＬ）とは異なる負荷（ＺＬ）２００が接続されている。その他の構成は、実施例１と同様である。

プリンタエンジン制御部５３Ａは、オン信号ＯＮを出力する出力ポートＯＵＴ１、目標電圧値のデータＤＡＴＡを出力する出力ポートＯＵＴ２、リセット信号ＲＥＳＥＴを出力する出力ポートＯＵＴ３、図３中の現像ローラ３４Ｋ〜３４Ｃに印加するバイアスに対応した８ｂｉｔのデータＤＡＴＡ＿ＤＢを出力する出力ポートＯＵＴ４、及び、図１中の供給ローラ３３Ｋ〜３３Ｃに印加するバイアスに対応した８ｂｉｔのデータＯＵＴ＿ＳＢを出力する出力ポートＯＵＴ５を有している。

高圧制御部６０Ａは、クロックＣＬＫを入力する入力ポートＣＬＫ＿ＩＮ、オン信号ＯＮを入力する入力ポートＩＮ１１、目標電圧値のデータＤＡＴＡを入力する入力ポートＩＮ１２、リセット信号ＲＥＳＥＴを入力する入力ポートＩＮ１３、出力電圧検出信号Ｓ７７を入力する入力ポートＩＮ１５、データＤＡＴＡ＿ＤＢを入力する入力ポートＩＮ１６、データＤＡＴＡ＿ＳＢを入力する入力ポートＩＮ１７、可変の駆動周波数の制御パルスＳ６０Ａを出力する出力ポートＯＵＴ１１、データＤＡＴＡ＿ＤＢに応じたデューティのパルス幅変調パルス（以下「パルスＰＷＭ＿ＤＢ」という。）を出力する出力ポートＯＵＴ１２、及び、データＤＡＴＡ＿ＳＢに応じたデューティのパルス幅変調パルス（以下「パルスＰＷＭ＿ＳＢ」という。）を出力する出力ポートＯＵＴ１３を有している。

高圧電源装置７０Ａに接続された負荷２００は、現像ローラ印加バイアス及び供給ローラ印加バイアスを生成する回路である。負荷２００は、出力バイアス電圧によって変動する。

図２１は、図２０の高圧電源装置７０Ａにおける詳細な構成例を示す回路図であり、実施例１の高圧電源装置７０を示す図２中の要素と共通の要素には共通の符号が付されている。

高圧電源装置７０Ａは、実施例１の高圧制御部６０及び帯電高圧回路６１ａとは異なる構成の高圧制御部６０Ａ及び帯電高圧回路６１ｂを有している。

高圧制御部６０Ａは、入力ポートＣＬＫ＿ＩＮから入力される５０ＭＨｚ、２０ｎｓｅｃ周期のクロックＣＬＫを１０２４分周した４８．８ｋＨｚのパルスＰＷＭ＿ＤＢ，ＰＷＭ＿ＳＢを出力ポートＯＵＴ１２，１３からそれぞれ出力する機能を有している。パルスＰＷＭ＿ＤＢ，ＰＷＭ＿ＳＢのデューティは、入力ポートＩＮ１６，１７からそれぞれ入力された８ｂｉｔのデータＤＡＴＡ＿ＤＢ，ＤＡＴＡ＿ＳＢにより決定され、入力された８ｂｉｔ値における下位２ｂｉｔに００ｂを加えた１０ｂｉｔ値で示される期間“Ｈ”を出力する。例えば、８ｂｉｔ入力値が８０ｈｅｘの場合は２００ｈｅｘの期間、即ち５１２サイクルの“Ｈ”期間となり、１０２４サイクル周期であるので、デューティ５０％となる。

帯電高圧回路６１ｂでは、実施例１の電流検出手段７６が省略され、出力電圧変換手段７７における抵抗７７ｂの端が、実施例１のオペアンプ７６ｂの「−」入力端子に代えて、３．３ＶのＤＣ電源７６ａに接続されている。

負荷２００は、現像ローラ印加バイアス及び供給ローラ印加バイアスを生成する回路であり、１０ＭΩの抵抗２０１と１０ＭΩの抵抗２０２を介して、現像バイアス回路の負荷２１０と供給バイアス回路の負荷２３０とがそれぞれ接続されている。

図２２は、図２１中の負荷２００の構成例を示す回路図である。
この負荷２００では、同一の回路構成の１チャンネル分の現像バイアス回路の負荷２１０と１チャンネル分の供給バイアス回路の負荷２３０との２つが並列に配置されている。

現像バイアス回路の負荷２１０は、パルスＰＷＭ＿ＤＢが入力される抵抗２１１及びコンデンサ２１４と、３．３ＶのＤＣ電源７６ａに接続された７６０ｋΩの抵抗２１５と、１００ＭΩの抵抗２１６と図示しない２４ＶのＤＣ電源に接続されたオペアンプ２２３と、このオペアンプ２２３の入出力端子間に接続された位相調整用のコンデンサ２１２及び抵抗２１３と、オペアンプ２２３の出力端子に接続された抵抗２１７，２１８と、この抵抗２１７，２１８にベースが接続されたＰＮＰトランジスタ２２４と、このＰＮＰトランジスタ２２４のエミッタに抵抗２１９を介して接続された２４ＶのＤＣ電源７２と、ＰＮＰトランジスタ２２４のコレクタにカソードが接続された７５Ｖのツェナーダイオード２２０と、このツェナーダイオード２２０のアノードに抵抗２２１を介して接続された各現像ローラ３４Ｋ〜３４ＣであるＤＢ負荷２２２とにより構成されている。高圧のＤＣ出力電圧Ｓ７５は、１０ＭΩの抵抗２０１を介してツェナーダイオード２２０のアノードに入力されるようになっている。

供給バイアス回路の負荷２３０は、現像バイアス回路の負荷２１０と同一の回路構成であり、パルスＰＷＭ＿ＳＢが入力される抵抗２３１及びコンデンサ２３４と、３．３ＶのＤＣ電源７６ａに接続された７６０ｋΩの抵抗２３５と、１００ＭΩの抵抗２３６と図示しない２４ＶのＤＣ電源に接続されたオペアンプ２４３と、このオペアンプ２４３の入出力端子間に接続された位相調整用のコンデンサ２３２及び抵抗２３３と、オペアンプ２４３の出力端子に接続された抵抗２３７，２３８と、この抵抗２３７，２３８にベースが接続されたＰＮＰトランジスタ２４４と、このＰＮＰトランジスタ２４４のエミッタに抵抗２３９を介して接続された２４ＶのＤＣ電源７２と、ＰＮＰトランジスタ２４４のコレクタにカソードが接続された７５Ｖのツェナーダイオード２４０と、このツェナーダイオード２４０のアノードに抵抗２４１を介して接続された各供給ローラ３３Ｋ〜３３ＣであるＳＢ負荷２４２とにより構成されている。高圧のＤＣ出力電圧Ｓ７５は、１０ＭΩの抵抗２０２を介してツェナーダイオード２４０のアノードに入力されるようになっている。

本実施例２では、１チャンネル分の現像バイアス回路の負荷２１０と、１チャンネル分の供給バイアス回路の負荷２３０とが並列に配置されているが、カラー４色の場合は、それらが４つ並列に配置される。なお、本実施例２では、実施例１と同じ圧電トランス駆動回路構成としたので、図２２のような構成としたが、帯電バイアスよりドライブ能力を上げて現像バイアス、供給バイアス４色分８チャンネルを１つの高圧のＤＣ出力電圧Ｓ７５でまかなうことも可能である。

（高圧電源装置内の高圧制御部の構成）
図２３は、図２１中の高圧制御部６０Ａを示す構成図であり、実施例１の高圧制御部６０を示す図５中の要素と共通の要素には共通の符号が付されている。

本実施例２の高圧制御部６０Ａでは、実施例１の高圧制御部６０中の演算器８２−１に代えて、これとは構成の異なる演算器８２−１Ａと、分周器１０４に入力する分周比値を補正するための補正値を設定する補正手段（補正値レジスタ）１１３とが設けられている。更に、実施例１の高圧制御部６０中の８ｂｉｔＡＤＣ８９及びインバータ９０に代えて、加算器１１０と、負荷動作条件に対応した負荷電流値を電流検出結果として保持する記憶手段（例えば、２つのテーブルレジスタ）１１１−１，１１１−２と、ＤＢ＿ＰＷＭ回路１１２−１と、ＳＢ＿ＰＷＭ回路１１２−２とが設けられている。

入力ポートＩＮ１６，ＩＮ１７、加算器１１０、及びテーブルレジスタ１１１−１，１１１−２により、負荷電流を検出して電流検出結果を出力する電流検出手段が構成されている。

テーブルレジスタ１１１−１は、入力ポートＩＮ１６から入力される８ｂｉｔのデータＤＡＴＡ＿ＤＢに対応した７ｂｉｔの値を加算器１１０へ出力するレジスタである。テーブルレジスタ１１１−２は、入力ポートＩＮ１７から入力される８ｂｉｔのデータＤＡＴＡ＿ＳＢに対応した７ｂｉｔ値を加算器１１０へ出力するレジスタである。加算器１１０は、テーブルレジスタ１１１−１の出力値７ｂｉｔとテーブルレジスタ１１１−２の出力値７ｂｉｔとを加算した加算値８ｂｉｔを、カウンタ上限値テーブル９１へ出力するものである。ＤＢ＿ＰＷＭ回路１１２−１は、入力ポートＩＮ１６から入力される８ｂｉｔのデータＤＡＴＡ＿ＤＢに応じた４８．８ｋＨｚのパルスＰＷＭ＿ＤＢを出力ポートＯＵＴ１２から出力する回路である。８ｂｉｔのデータＤＡＴＡ＿ＤＢが４０ｈｅｘなら２５％、８０ｈｅｘなら５０％、Ｃ０ｈｅｘなら７５％となる。同様に、ＳＢ＿ＰＷＭ回路１１２−２は、入力ポートＩＮ１７から入力される８ｂｉｔのデータＤＡＴＡ＿ＳＢに応じた４８．８ｋＨｚのパルスＰＷＭ＿ＳＢを出力ポートＯＵＴ１３へ出力する回路である。
その他の構成は、実施例１の高圧制御部６０と同様である。

（実施例２の動作）
図２４−１、図２４−２は、図２２の高圧制御部６０Ａに入力されるデータＤＡＴＡ＿ＤＢ，ＤＡＴＡ＿ＳＢの値と図２２中のＤＢ負荷２２２及びＳＢ負荷２４２に印加されるバイアスとの関係（即ち、ＰＷＭ設定値とＤＣ出力電圧Ｓ７５との関係）を示す図である。更に、図２５−１、図２５−２は、図２３中のテーブルレジスタ１１１−１，１１１−２の設定値に対する出力値を示す図である。

本実施例２では、図３の画像形成装置１及び図４の制御回路の動作が実施例１と同様である。以下、図２４−１、図２４−２及び図２５−１、図２５−２を参照しつつ、実施例１と異なる部分の動作を説明する。

図２０のプリンタエンジン制御部５３Ａ及び高圧電源装置７０Ａにおいて、プリンタエンジン制御部５３Ａは、目標電圧値の８ｂｉｔのデータＤＡＴＡをＤＣ出力電圧−１０００Ｖに対応した値（即ち、図１３中の６Ａｈｅｘ）に設定し、続いて、ＤＣ出力電圧−１０００Ｖに対応した８ｂｉｔのデータＤＡＴＡ＿ＤＢ，ＤＡＴＡ＿ＳＢを、出力ポートＯＵＴ４，ＯＵＴ５からそれぞれ高圧制御部６０Ａへ出力する。高圧制御部６０Ａは、プリンタエンジン制御部５３Ａから入力されるオン信号ＯＮが“Ｈ”となった時点で、制御パルスＳ６０Ａを出力ポートＯＵＴ１１から出力し、出力電圧変換手段７７から出力される出力電圧検出信号Ｓ７７をフィードバック入力し、実施例１と同様の制御により、ＤＣ出力電圧Ｓ７５である−１０００Ｖを整流回路７５から出力する。更に、高圧制御部６０Ａは、入力された８ｂｉｔのデータＤＡＴＡ＿ＤＢ，ＤＡＴＡ＿ＳＢにそれぞれ対応したパルスＰＷＭ＿ＤＢ，ＰＷＭ＿ＳＢを、出力ポートＯＵＴ１２，１３からそれぞれ出力して、負荷２００である現像バイアス回路及び供給バイアス回路へ供給する。

図２１において、高圧制御部６０Ａは、供給バイアス出力値を制御するパルスＰＷＭ＿ＳＢを出力ポートＯＵＴ１３から出力して、負荷２３０である供給バイアス回路へ供給すると共に、パルスＰＷＭ＿ＤＢを出力ポートＯＵＴ１２から出力して、負荷２１０である現像バイアス回路へ供給する。

次に、図２２を参照して、負荷２１０である現像バイアス回路と、負荷２３０である供給バイアス回路との動作を説明する。なお、現像バイアス回路の負荷２１０と供給バイアス回路の負荷２３０とは、構成が同一であるので、以下、現像バイアス回路の負荷２１０の動作について説明する。

高圧制御部６０Ａから入力されるパルスＰＷＭ＿ＤＢは、“Ｈ”レベル３．３Ｖ、“Ｌ”レベル０．０Ｖのパルス幅変調信号である。入力されたパルスＰＷＭ＿ＤＢは、抵抗２１１及びコンデンサ２１４により平滑化され、オペアンプ２２３の「−」入力端子に入力される。高圧のＤＣ出力電圧Ｓ７５は、１０ＭΩの抵抗２０１を介して、１００ＭΩの抵抗２１６と７６０ｋΩの抵抗２１５とに分圧され、オペアンプ２２３の「＋」入力端子に入力される。高圧のＤＣ出力電圧Ｓ７５である−１０００Ｖは、ｌ０ＭΩの抵抗２０１に流れる電流値によって電圧降下し、その抵抗２１０に流れる電流が、ツェナーダイオード２２０を介してＰＮＰトランジスタ２２４により制御される。

抵抗２１５と抵抗２１６で分圧された電圧と、パルスＰＷＭ＿ＤＢが抵抗２１１及びコンデンサ２１４で平滑化されたレベルと、が等しくなるように、オペアンプ２２３は、ＰＮＰトランジスタ２２４のベース電流を制御し、入力されたパルスＰＷＭ＿ＤＢに応じたＤＣ出力電圧が、抵抗２２１を介して各現像ローラ３４Ｋ〜３４ＣであるＤＢ負荷２２２へ印加される。ツェナーダイオード２２０は、出力電圧値が−７５Ｖでクランプするよう制限する。結果、この現像バイアス回路は、入力されるパルスＰＷＭ＿ＤＢのパルス幅によって−７５〜−４４０Ｖの出力電圧を得る。

このような現像バイアス回路の負荷２１０の動作と同様の動作が、供給バイアス回路の負荷２３０でも行われる。

図２４−１及び図２４−２には、高圧制御部６０Ａへ入力されるデータＤＡＴＡ＿ＤＢ，ＤＡＴＡ＿ＳＢの値と、ＤＢ負荷２２２及びＳＢ負荷２４２に印加されるバイアスの関係が示されている。現像バイアス及び供給バイアスは、出力画像濃度、環境等の条件に応じて、このバイアスの出力値を可変して画像形成を行う。高圧のＤＣ出力電圧Ｓ７５は、実施例１と同様に、−１０００Ｖに定電圧制御される。

図２３において、例えば、現像バイアスを−２１０Ｖ、供給バイアスを−２７０Ｖとする場合、プリンタエンジン制御部５３Ａから高圧制御部６０Ａへ、データＤＡＴＡ＿ＤＢの８ｂｉｔ値８５ｈｅｘを出力する。高圧制御部６０Ａは、１０２４×２０ｎｓｅｃ、即ち２０．４８μｓｅｃ周期で“Ｈ”時間が１０ｂｉｔに変換して８５×４ｈｅｘ、１０進に変換して１３３×４×２０ｎｓｅｃ、１０．６４μｓｅｃのパルスＰＷＭ＿ＤＢを出力ポートＯＵＴ１２から出力する。同様に、データＤＡＴＡ＿ＳＢの８ｂｉｔ値６２ｈｅｘを出力し、同周期で“Ｈ”期間が７．８４μｓｅｃのパルスＰＷＭ＿ＳＢを出力ポートＯＵＴ１３から出力する。

各設定時に回路の負荷電流に対応したテーブルレジスタ１１１−１，１１１−２の入出力値が図２５−１及び図２５−２に示されている。例えば、ＳＢ負荷２４２への出力電圧が−２７０Ｖの場合は、６２ｈｅｘ設定値に対応した５７ｈｅｘ、即ち１０進に変換した８７μＡ、ＤＢ負荷２２２への出力電圧が−２１０Ｖの場合は、８５ｈｅｘに対応した５Ｄｈｅｘ、即ち１０進に変換した９３μＡの電流が、負荷電流となる。この負荷電流値は、各回路の動作による負荷電流に、ＤＢ負荷２２２及びＳＢ負荷２４２に流れる電流分を１６μＡとして加算した値である。この図２５−１及び図２５−２で示すテーブルレジスタ１１１−１，１１１−２は、同一の構成であり、２つの負荷電流の合計を加算器１１０により加算して、カウンタ上限値テーブル９１へ出力する。

以上の動作により、例えば、図２５−１及び図２５−２で示す最大負荷である８ｂｉｔ設定値ＦＦｈｅｘ、出力電圧−７５ＶにＤＢ，ＳＢ共になった状態の負荷電流２１６μＡでの駆動周波数、図１２から約１１０ｋＨｚで−１０００Ｖ出力値の状態から最低負荷である８ｂｉｔ設定値００ｈｅｘ、出力電圧−４４０ＶにＤＢ，ＳＢ共に変化させた場合に負荷が約半分となって瞬間的に−１９００Ｖへ向かつて上昇しようとする。しかし、電圧上昇より早く負荷電流が減衰するので、約半分となった電流値に対応した１１２ｋＨｚ以上の制限値に切り替わることにより、短時間で−１０００Ｖの定電圧制御に戻る。

（実施例２の変形例）
本実施例２では、現像バイアス回路の負荷２１０、及び供給バイアス回路の負荷２３０の各１チャンネルに対して、圧電トランス７４及びこの圧電トランス駆動回路７３を１個使用し、カラーの画像形成装置１としては４個配置する構成にしたが、これに限定されない。例えば、圧電トランス駆動回路７３の１次側をオートトランス等を用いる等して出力能力を大きくし、１つの圧電トランス７４とこの圧電トランス駆動回路７３によって現像バイアス回路及び供給バイアス回路の４色分、８個の回路へのバイアスを供給する構成に変形することは容易である。

（実施例２効果）
実施例２によれば、高圧制御部６０ＡからパルスＰＷＭ＿ＤＢ，ＰＷＭ＿ＳＢを出力して負荷２００へ供給する構成にしたので、実施例１のような電流検出手段７６を用いることなく、周波数特性が変化する負荷が重い領域で圧電トランス７４を使用しても、常に圧電トランス７４の共振周波数より高い領域で制御パルスＳ６０Ａの駆動周波数を制御できる。

（他の変形例）
本発明は、上記実施例１、２に限定されず、更に、次のような他の変形例も適用可能である。

実施例１、２では、カラータンデム方式の画像形成装置１における高圧電源装置として、帯電、現像用の高圧電源装置７０，７０Ａについて説明したが、本発明は、カラーに限らずモノクロ等の画像形成装置や、複合機等の他の画像形成装置にも適用可能である。又、高圧電源装置７０，７０Ａは、帯電、現像以外のバイアス源にも適用可能である。

１ 画像形成装置
２Ｋ，２Ｙ，２Ｍ，２Ｃ 現像器
５Ｋ，５Ｙ，５Ｍ，５Ｃ 転写ローラ
５３，５３Ａ プリンタエンジン制御部
６０，６０Ａ 高圧制御部
６１ 帯電バイアス発生部
６２ 現像供給バイアス発生部
６３ 転写バイアス発生部
７０，７０Ａ 高圧電源装置
７２，７２Ａ 高圧制御部
７３ 圧電トランス駆動回路
７４ 圧電トランス
７５ 整流回路
７６ 電流検出手段
７７ 出力電圧変換手段

Claims (12)

1. 目標電圧値を入力し、可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、
   前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、
   所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧及び出力電流を出力する圧電トランスと、
   前記出力電流を検出して電流検出結果を出力する電流検出手段と、
   前記出力電圧を低圧の出力電圧値に変換して出力する出力電圧検出手段と、
   前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備え、
   前記制御手段は、前記目標電圧値と前記出力電圧値とを比較し、前記目標電圧値に対して、前記出力電圧値が低い場合には前記駆動周波数を下げ、前記出力電圧値が高い場合には前記駆動周波数を上げることにより前記周波数下限値を可変することを特徴とする高圧電源装置。
2. 目標電圧値を入力し、可変の駆動周波数を有するパルスからなる制御信号を出力する制御手段と、
   前記制御信号によりスイッチングされて駆動信号を出力するスイッチング手段と、
   所定の共振周波数を有し、前記駆動信号により駆動されて高圧の出力電圧及び出力電流を出力する圧電トランスと、
   前記出力電流を検出して電流検出結果を出力する電流検出手段と、
   前記制御手段における前記駆動周波数の周波数下限値を設定する下限値設定手段と、を備え、
   前記制御手段は、前記電流検出結果に応じて前記共振周波数以上の範囲で前記駆動周波数の制御範囲をシフトして前記周波数下限値を可変することを特徴とする高圧電源装置。
3. 前記制御手段は、
   分周比値を入力し、前記分周比値に基づきクロック信号を分周する分周手段と、
   前記分周比値を設定して前記分周手段に与える分周比値設定手段と、
   前記分周比値設定手段における前記分周比値の分周比上限値を設定する上限値設定手段と、を有し、
   前記上限値設定手段における前記分周比上限値を、前記電流検出結果に応じて可変し、前記分周比上限値以下の範囲にて前記分周比値を可変制御することを特徴とする請求項１又は２記載の高圧電源装置。
4. 前記制御手段は、前記圧電トランスの前記出力電圧が一定となるように定電圧制御することを特徴とする請求項１又は２記載の高圧電源装置。
5. 前記下限値設定手段により設定される前記周波数下限値は、前記共振周波数以上の値となることを特徴とする請求項１又は２記載の高圧電源装置。
6. 前記電流検出手段は、前記圧電トランスの前記出力電流を電圧に変換してデジタル値の前記電流検出結果を出力することを特徴とする請求項１又は２記載の高圧電源装置。
7. 前記電流検出手段は、負荷動作条件に対応した負荷電流値を前記電流検出結果として記憶手段に保持することを特徴とする請求項１又は２記載の高圧電源装置。
8. 前記制御手段は、前記電流検出結果が閾値未満の場合は、前記下限値設定手段における前記周波数下限値を所定の固定値に設定することを特徴とする請求項１又は２記載の高圧電源装置。
9. 前記制御手段は、前記電流検出結果が無負荷時の検出結果の時には、直ちに、前記駆動周波数を無負荷条件での前記共振周波数以上にすることを特徴とする請求項１又は２記載の高圧電源装置。
10. 前記分周手段は、入力された前記分周比値を２値化して前記クロック信号を分周することを特徴とする請求項３記載の高圧電源装置。
11. 前記制御手段は、
    前記分周手段に入力する前記分周比値を補正する補正値を設定する補正手段を有し、
    前記駆動周波数の周波数設定値に対して前記補正値を加減算することにより、前記圧電トランスのばらつきを補正することを特徴とする請求項３記載の高圧電源装置。
12. 請求項１〜１１のいずれか１項に記載の高圧電源装置を備え、前記出力電圧により駆動されて記録媒体に画像を形成することを特徴とする画像形成装置。

Images