JP5769541B2 - 高圧電源装置及び画像形成装置 - Google Patents
高圧電源装置及び画像形成装置 Download PDFInfo
- Publication number
- JP5769541B2 JP5769541B2 JP2011179045A JP2011179045A JP5769541B2 JP 5769541 B2 JP5769541 B2 JP 5769541B2 JP 2011179045 A JP2011179045 A JP 2011179045A JP 2011179045 A JP2011179045 A JP 2011179045A JP 5769541 B2 JP5769541 B2 JP 5769541B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- correction value
- frequency
- output
- piezoelectric transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
前記分周比出力手段は、通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力するものである。前記第1の補正値格納テーブルは、前記圧電トランスの特性ばらつきに対応した複数の補正値を格納するものである。前記補正値記憶手段は、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶するものである。前記演算手段は、前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算するものである。
このような第1の発明の構成において、この第1の発明の前記分周比出力手段では、前記第1の直流電圧の前記目標の電圧を設定するために与えられるデジタルデータを第3の直流電圧に変換するデジタル・アナログコンバータと、制御用比較信号生成データを生成する比較信号生成手段と、前記第3の直流電圧と前記制御用比較信号生成データとに基づいて制御用比較信号を生成する比較信号生成手段と、前記第2の直流電圧と前記第3の直流電圧とを比較して、ローレベル又はハイレベルの第1の比較信号を出力する第1の電圧比較手段と、前記第2の直流電圧と前記制御用比較信号とを比較して、ローレベル又はハイレベルの第2の比較信号を出力する第2の電圧比較手段と、前記第1及び第2の比較信号に基づいて前記第2の分周比を制御する分周比制御手段と、を有することを特徴とする。
第2の発明の高圧電源装置では、前記第1の発明の構成を備え、更に、前記補正値記憶手段は、前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、前記制御信号を一定の第4の直流電圧に固定する制御信号停止手段と、を有し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号停止手段により、前記制御信号を前記第4の直流電圧とし、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数とし、そのときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択することを特徴とする。
第3の発明の高圧電源装置では、前記第1の発明の構成を備え、更に、前記補正値記憶手段は、前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、前記制御信号を前記第2のテストモード周波数としたときの前記第2の直流電圧が前記閾値以上であった場合に選択する前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第2の補正値格納テーブルと、を有し、前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づき、前記第1の補正値格納テーブルの前記複数の補正値から最適の補正値を選択し、前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づいて、前記第2の補正値格納テーブルの前記複数の補正値から最適の補正値を選択することを特徴とする。
本発明の画像形成装置は、前記第1、第2、第3の発明のうちのいずれか1つの高圧電源装置を備えることを特徴とする。
図2は、本発明の実施例1における高圧電源装置を用いた画像形成装置1を示す構成図である。
この制御回路は、ホストインターフェース部50を有し、このホストインターフェース部50がコマンド/画像処理部51に対してデータを送受信する。コマンド/画像処理部51は、LEDヘッドインクーフェース部52に対して画像データを出力する。LEDヘッドインターフェース部52は、プリンタエンジン制御部53によってヘッド駆動パルス等が制御され、LEDヘッド3K,3Y,3M,3Cを発光させる。
図4は、本発明の実施例1における高圧電源装置90の概略を示すブロック図である。
制御用比較信号生成部99は、制御用比較信号S9を生成するものである。高圧制御部80の出力ポートOUT2から、4ビット(bit)の制御用比較信号生成データS6が出力され、抵抗86,87,88,89を介して制御用比較信号生成部99へ入力される。制御用比較信号生成部99は、演算増幅器(以下「オペアンプ」という。)99a、複数の抵抗99b,99c,99d,99e,99f,99e,99f,99g,99l,99m,99n,99o,99p,99q,99r,99s,99t、複数のNPNトランジスタ99h,99i,99j,99kにより構成されている。
二値化パルス生成部828は、19ビットレジスタ813及び圧電トランス補正値記憶部826の出力に基づき、分周器817へ与えられる分周比で基準クロック信号S0を分周して、ON信号が“H”のとき、圧電トランス駆動回路93へ制御信号S1を出力する。二値化パルス生成部828は、演算器814と、誤差保持レジスタ815と、加算器816と、分周器817と、出力セレクタ818とで構成されている。
本実施例1における画像形成装置全体の動作の概略を説明する。
本発明の実施例1の動作について説明する。
出力電圧は、整流回路94の出力する第1のDC電圧S4を示し、ADC入力電圧は、出力電圧変換手段95の出力する第2のDC電圧S5を示し、目標値DATA8bitは、プリンタエンジン制御部53から高圧制御部80へ入力されるDATA信号の値を示している。出力電圧の設定範囲1000V〜7000Vに対して、目標値DATA8bitは、8bit値の19h〜B2hとなる。
図7(a)は、圧電トランス駆動回路93の入力信号である制御信号S1の波形を示し、図7(b)は、圧電トランス駆動回路93の出力信号である駆動パルスの波形を示している。圧電トランス駆動回路93は、例えば、振幅3.3Vの制御信号S1を入力して、波高値が約100Vの出力信号S2を出力する。
発振子81は、高圧制御部80内の図示しない発振回路に接続され、高圧制御部80の基準クロック信号25MHzを生成する。プリンタエンジン制御部53から入力されるRESET信号が、“H”から“L”になったとき、高圧制御部80は、全ての設定を初期化する。
制御用比較信号生成部99の出力する制御用比較信号S9は、高庄制御部80の出力ポートOUT2の出力する制御用比較信号生成データS6の4bit信号(bit3〜0)を抵抗99l〜99tで構成されるR2R(はしご型抵抗)回路の各段に入力することによって0〜Fh即ち、0〜15の16段階に制御される。各抵抗値は、前記したように、制御用比較信号生成部99の出力の最大値が、DAC98の出力電圧S8の2倍になるように決定する。出力ポートOUT2のbit3〜0は、0000,0001,・・・,1110,1111,1111,1110,・・・,0001,0000,0000,0001,・・・というように、増減を繰り返す。
高圧制御部80内の回路は、25MHzの基準クロックS0に同期して動作する。ON信号が“L”から“H”になると、出力セレクタ818から制御信号S1が出力される。圧電トランス91の駆動パルスS2の周波数は、当初、分周比カウンタ下限値810にて、予め設定される初期値の駆動周波数とし、ここでは一例として125kHzとする。
プリンタエンジン制御部53は、RESET信号を“L”として入力する。演算器812は、圧電トランス91における分周比カウンタ下限値810に設定された19bit値を19bitレジスタ813にセットする。19bitレジスタ813は、整数部の上位8bit、小数部の下位11bitで構成され、駆動パルスS2の周波数の初期値を125kHzとする場合、前記分周比カウンタ下限値は、64000hとなる(高圧制御部80のクロック周波数が25MHzなので、64000hが設定された場合の駆動パルスS2の周波数は、1/( (1/25M)×64000h/211)=125kHzとして計算される。)。誤差保持レジスタ815は、11bit全て0にクリアされる。高圧出力前においては、ON信号は“L”となっており、出力セレクタ818は、“L”の選択信号を入力されることにより、常に“L”を出力しているので、圧電トランス91は駆動されない。演算器812は、比較器808の3bitの出力値によって、以下の演算を行う。
比較器808の出力=110b:演算器Aの設定値=演算器Aの設定値−乗算器824の出力
比較器808の出力=111b:演算器Aの設定値=演算器Aの設定値−1
比較器808の出力=000b:演算器Aの設定値=演算器Aの設定値
比較器808の出力=001b:演算器Aの設定値=演算器Aの設定値+1
比較器808の出力=010b:演算器Aの設定値=演算器Aの設定値+乗算器824の出力
演算器814は、19bitレジスタ813の19bit値と圧電トランス補正値記憶部826に記憶されている符号付12bitの補正値とを加減算する。演算器814の出力は分周比値の整数部を表す上位8bitを加算器816に、小数部を表す下位11bitを誤差保持レジスタ815に入力する。誤差保持レジスタ815では、分周器817の出力パルス周期で演算器B814の下位11bit値を加算、更新する。誤差保持レジスタ815の11bit値がオーバーフローしたら、オーバーフローフラグ1bitを加算器816にて演算器814の出力の上位8bit値に加算する。それ以外のときは0を加算する。
{N×M+(N+1)×(2048−M)}/2048
=19bitレジスタ上位8bit値+(下位11bit値/2048)
となるように制御される。19bitレジスタ813の値が変化しなければ、上記の通りであるが、変化する場合には、その変化に追随して、2048パルス周期未満で値が変化していく。それでも単位時間辺りの上記式の左辺と右辺の平均値はほぼ等しくなる。
本実施例1の画像形成装置1においては、転写バイアス出力は媒体(印刷用紙)の厚さや温湿度、出力チャンネルの違い等によって可変されるが、例えば、目標電圧5000Vの場合、対応する8bit値は、7Fhとなる。出力セレクタ818に選択信号“H”が入力され、直ちに圧電トランス91の駆動パルス周波数初期値125kHzのパルスが出力される。又、比較器808は、ON信号が“L”から“H”になることにより、一時記憶部802の出力信号8bitと演算器814の出力信号の上位8bitとが入力される。
ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路は、ハードウェアにて実現される。なお、図中で一時記憶部802の出力8bit値をA、演算器814の出力上位8bit値をBとしている。
ステップST2において、ON信号が“H”か“L”かの判定が行われ、ON信号が“H”のときは、ステップST3へ進み、ON信号が“L”のときはステップST11へ進む。ステップST3において、TEST信号が“H”か“L”の判定が行われ、TEST信号が“H”ならばステップST10へ進み、テストモード信号が“L”ならばステップST4へ進む。
なお、ステップST5において、「演算器814の出力上位8bit値×0.4」という計算を行っている。0.4は、演算器814の出力信号の上位8bit値を2bit右へシフトした値と、同3bit右へシフトした値、及び同5bit右へシフトした値を加算した値(1/22+1/23+1/25=0.4)である。同様に、ステップST5における「演算器814の出力信号の上位8bit値×0.6」の計算における「0.6」は、演算器814の出力信号の上位8bit値を、1bit右へシフトした値と、同4bit右へシフトした値と、同5bit右へシフトした値、及び同7bit右へシフトした値を加算した値(1/21+1/24+1/25+1/27=0.6)である。
テーブルレジスタ822には、19bitレジスタ813のbit17〜10の8ビットが入力され、8ビットのデータが出力される。
テーブルレジスタ823は、19bitレジスタ813のbit17〜10の8ビットが入力され、図12のフローチャートに従った処理により決定される3ビットのデータが出力される。ここでは、説明の簡単化のためフローチャートを用いているが、実際の回路ではハードウェアにて実現される。
ステップST22において、入力8bit(19bitレジスタ813ののbit17〜10)が、B9hより小さいかの判定がされ、入力8bitがB9hより小さい場合は、ステップST29へ進み、入力8bitがB9hより小さくない場合は、ステップST23へ進む。ステップST23において、入力8bit(19bitレジスタ813のbit17〜10)が、B3hより小さいかの判定がされ、入力8bitがB3hより小さい場合は、ステップST30へ進み、入力8bitがB3hより小さくない場合は、ステップST24へ進む。ステップST24において、入力8bit(19bitレジスタ813のbit17〜10)がB7hより小さいかの判定がされ、入力8bitがB7hより小さい場合は、ステップST31へ進み、入力8bitがB7hより小さくない場合は、ステップST25へ進む。ステップST25において、入力8bit(19bitレジスタ813のbit17〜10)がBBhより小さいかの判定がされ、入力8bitがBBhより小さい場合は、ステップST32へ進み、入力8bitがBBhより小さくない場合は、ステップST26へ進む。ステップST26において、入力8bit(19bitレジスタ813のbit17〜10)がBFhより小さいかの判定がされ、入力8bitがBFhより小さい場合は、ステップST33へ進み、入力8bitがBFhより小さくない場合は、ステップST27へ進む。ステップST27において、入力8bit(19bitレジスタ813のbit17〜10)がC2hより小さいかの判定がされ、入力8bitがC2hより小さい場合は、ステップST34へ進み、入力8bitがC2hより小さくない場合は、ステップST28へ進む。ステップST28において、入力8bit(19bitレジスタ813のbit17〜10)がC4hより小さいかの判定がされ、入力8bitがC4hより小さい場合は、ステップST35へ進み、入力8bitがC4hより小さくない場合は、ステップST36へ進む。
テーブルレジスタ821は、一時記憶部807の出力する12bit値とテーブルレジスタ823の出力する3bit値とが入力され、一時記憶部807の値に対して32段階、テーブルレジスタ823の値に対して8段階、の8bit値が格納されており、一時記憶部807の値及びテーブルレジスタ823の値により選択される256種類の8bit値を、乗算器824へ出力する。テーブルレジスタ821において、例えば、19bitレジスタ813のbit17〜10の値がB0hのとき、テーブルレジスタ823の出力値は001bであり、一時記憶部807の出力値が500hであるとき、テーブルレジスタ821の出力8bit値は22hとなる。乗算器824は、テーブルレジスタ821の出力8bitとテーブルレジスタ822の出力8bitとを乗算して、出力16bitを演算器812へ出力する。
DAC98の出力電圧が、0Vから目標電圧に対応する第3のDC電圧S8になると、DC電圧S4は、0Vから5000Vに立ち上がっている。図14(a)は、圧電トランス91の特性が、図9に示したロットAに対応する立ち上がり波形であり、圧電トランス91の駆動パルスS2の周波数を初期値である125kHzで制御を開始し、始めは大きな制御量を、出力電圧が目標近くなるに従って小さくしていくことによって、オーバーシュートなく安定して且つ高速な出力電圧の立上がり特性になっている。
図16(a)は、テストモード時の高圧実出力電圧(図5の94dの電圧)、ADC97の入出力値と補正値の関係を示す。圧電トランス91の補正値は、符号付き12bit、10進数で−2048〜2047の値の範囲で設定できるが、本実施例1では、図16(b)に示すように、圧電トランス91の補正値を、−340〜+400の範囲に制限している。ADC97の出力が、前記補正値の対応範囲外である場合、圧電トランス91若しくは圧電トランス駆動回路93に故障が発生したものと判断し、高電圧を出力しないようにする。
以上説明したように、本発明の実施例1によれば、テストモードにて、圧電トランス91の補正値を導出し、補正値を適用することで、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、オーバーシュートなく安定して且つ高速に高電圧出力立上げを行うことが可能になる。そのため、複数の圧電トランス91を同一の制御で駆動、昇圧動作を行うことが可能となる。
本実施例1で用いた圧電トランス91とは異なる入出力特性の圧電トランスを用いたとしても、それに対応して各種制御テーブル値、及び周辺回路定数を変更することによって同様の動作が実現可能である。簡単のため画像形成装置1の通常動作時においても出力負荷は固定として説明しているが、感光体ドラム9K,9Y,9M,9Cの状態による負荷変動、又、他の高圧バイアス源に適用した場合の負荷変動にも対応可能である。カラー4色構成の画像形成装置として説明したが、2色あるいは3色、もしくは4色より多い構成としても良い。
本発明の実施例2では、図2の画像形成装置1の構成と同様であり、高圧電源装置80内の高圧制御部、及び図3の制御回路の構成が実施例1と異なっている。
実施例2の動作は、テストモード時の動作のみ、実施例1の動作と異なる。図20を用いて動作を説明する。
図21(a)は、テストモード時の第1のDC電圧S4(図19の94dの電圧)、ADC97の入出力値と補正値の関係を示し、図21(b)は、ReTEST信号が“L”の場合の実出力電圧(第1のDC電圧S4)に対する圧電トランス補正値の関係を示している。
以上説明したように、本発明の実施例2によれば、圧電トランス91の製造ばらつき等による個々の入出力特性の違いによらず、複数の圧電トランス91を同一の制御で駆動、昇圧動作を行うことが可能となる。これに加え、先ず、圧電トランス91の規定の共振周波数より3〜4%高い周波数(第2のテストモード周波数)で駆動し、このときの出力電圧が閾値未満であった場合に、圧電トランス91の所定の共振周波数より2〜3%高い周波数(第1のテストモード周波数)で駆動するようにしたので、予期せぬ高電圧が出力されることによって回路部品が破壊することを防止でき、また、それに備えて必要以上に高耐圧の部品を用いなくて良いので、部品コストが増大することを防止できる。
実施例2では、第1のテストモード周波数を圧電トランス91の所定の共振周波数より2〜3%高い周波数とし、第2のテストモード周波数を圧電トランス91の規定の共振周波数より3〜4%高い周波数としているが、圧電トランス91を構成する圧電振動子の種類により、第1及び第2のテストモード周波数を適宜変更して、実施することができる。
実施例1、2では、カラータンダム方式の画像形成装置1における高圧電源装置90,90Aについて説明したが、本発明は、複数の圧電トランスを使用した高圧電源装置、及びそれを使用した電子写真方式のカラー画像形成装置、例えばカラープリンタやカラー複写機、ファクシミリ、またはそれらの機能を併せ持つカラー複合機等の他の用途にも利用可能である。
53 プリンタエンジン制御部
57 転写バイアス発生部
80,80A 高圧制御部
90,90A 高圧電源装置
91 圧電トランス
93 圧電トランス駆動回路
94 整流回路
95 出力電圧変換手段
96a 第1の電圧比較手段
96b 第2の電圧比較手段
97 ADC
98 DAC
99 制御用比較信号生成部
812,814 演算器
813 19bitレジスタ
817 分周器
821,822,823,825,903 テーブルレジスタ
826 圧電トランス補正値記憶部
904 出力判定部
Claims (7)
- 基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記分周比出力手段は、
前記第1の直流電圧の前記目標の電圧を設定するために与えられるデジタルデータを第3の直流電圧に変換するデジタル・アナログコンバータと、
制御用比較信号生成データを生成する比較信号生成手段と、
前記第3の直流電圧と前記制御用比較信号生成データとに基づいて制御用比較信号を生成する比較信号生成手段と、
前記第2の直流電圧と前記第3の直流電圧とを比較して、ローレベル又はハイレベルの第1の比較信号を出力する第1の電圧比較手段と、
前記第2の直流電圧と前記制御用比較信号とを比較して、ローレベル又はハイレベルの第2の比較信号を出力する第2の電圧比較手段と、
前記第1及び第2の比較信号に基づいて前記第2の分周比を制御する分周比制御手段と、
を有することを特徴とする高圧電源装置。 - 基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記補正値記憶手段は、更に
前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、
前記制御信号を一定の第4の直流電圧に固定する制御信号停止手段と、を有し、
前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号停止手段により、前記制御信号を前記第4の直流電圧とし、
前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数とし、そのときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択することを特徴とする高圧電源装置。 - 基準クロック信号を第1の分周比で分周した周波数の制御信号を出力する分周手段と、
前記制御信号に基づいて駆動パルスを出力する駆動手段と、
所定の共振周波数を有し、前記駆動パルスに基づき高電圧の交流電圧を出力する圧電トランスと、
前記交流電圧を整流して高電圧の第1の直流電圧を出力すると共に、前記第1の直流電圧を低電圧の第2の直流電圧に変換して出力する出力手段と、
通常動作時には、前記第2の直流電圧に基づいて、前記第1の直流電圧を目標の電圧に一致させるように前記圧電トランスを制御する第2の分周比を出力し、テスト動作時には、前記制御信号の周波数を、前記所定の共振周波数より高い周波数の第1のテストモード周波数にするための固定のテストモード分周比を、出力する分周比出力手段と、
前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第1の補正値格納テーブルと、
前記補正値を記憶する補正値記憶手段であって、テスト動作移行時に、前記補正値を零にクリアし、テスト動作において、前記圧電トランスを前記第1のテストモード周波数の前記制御信号で駆動したときの前記第2の直流電圧に基づいて、前記第1の補正値格納テーブルに格納された前記複数の補正値から最適の補正値を選択し、選択した前記最適の補正値を次のテスト動作移行時まで記憶する前記補正値記憶手段と、
前記分周比出力手段が出力する分周比と前記補正値記憶手段に記憶された前記補正値とに基づき、前記分周手段に与える前記第1の分周比を演算する演算手段と、
を備える高圧電源装置であって、
前記補正値記憶手段は、更に
前記制御信号を前記第1のテストモード周波数より高い周波数の第2のテストモード周波数としたときの前記第2の直流電圧と閾値とを比較する比較手段と、
前記制御信号を前記第2のテストモード周波数としたときの前記第2の直流電圧が前記閾値以上であった場合に選択する前記圧電トランスの特性ばらつきに対応した複数の補正値を格納する第2の補正値格納テーブルと、を有し、
前記比較手段の比較結果が前記閾値未満であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づき、前記第1の補正値格納テーブルの前記複数の補正値から最適の補正値を選択し、
前記比較手段の比較結果が前記閾値以上であった場合は、前記制御信号を前記第1のテストモード周波数としたときの前記第2の直流電圧に基づいて、前記第2の補正値格納テーブルの前記複数の補正値から最適の補正値を選択することを特徴とする高圧電源装置。 - 前記駆動手段は、
前記制御信号に基づいてオンオフ制御されるスイッチング素子と、
固有の共振周波数を有するLC共振回路と、
を有することを特徴とする請求項1〜3のいずれか1項記載の高圧電源装置。 - 前記出力手段は、
前記交流電圧を整流して前記第1の直流電圧を出力する整流手段と、
前記第1の直流電圧を分圧して、前記第2の直流電圧を出力する出力電圧変換手段と、
を有することを特徴とする請求項1〜3のいずれか1項記載の高圧電源装置。 - 前記第1のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より2〜3%高い周波数であり、
前記第2のテストモード周波数は、前記圧電トランスの前記所定の共振周波数より3〜4%高い周波数であることを特徴とする請求項2又は3記載の高圧電源装置。 - 請求項1〜6のいずれか1項記載の高圧電源装置を備えることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011179045A JP5769541B2 (ja) | 2011-08-18 | 2011-08-18 | 高圧電源装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011179045A JP5769541B2 (ja) | 2011-08-18 | 2011-08-18 | 高圧電源装置及び画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013042623A JP2013042623A (ja) | 2013-02-28 |
JP5769541B2 true JP5769541B2 (ja) | 2015-08-26 |
Family
ID=47890483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011179045A Expired - Fee Related JP5769541B2 (ja) | 2011-08-18 | 2011-08-18 | 高圧電源装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5769541B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11122914A (ja) * | 1997-10-20 | 1999-04-30 | Ricoh Co Ltd | 安定化電源装置 |
JP5394195B2 (ja) * | 2009-10-28 | 2014-01-22 | 株式会社沖データ | 電源装置及び画像形成装置 |
-
2011
- 2011-08-18 JP JP2011179045A patent/JP5769541B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013042623A (ja) | 2013-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8350550B2 (en) | Power unit using computed frequency ratio and image forming apparatus | |
JP6488199B2 (ja) | 電源装置および画像形成装置 | |
JP5769542B2 (ja) | 高圧電源装置及び画像形成装置 | |
JP2017011900A (ja) | 電源装置および画像形成装置 | |
JP2008224778A (ja) | 画像形成装置、電圧電源装置及びそれらの方法 | |
US20120327689A1 (en) | Power supply, image forming device, and piezoelectric transducer control method | |
JP5769541B2 (ja) | 高圧電源装置及び画像形成装置 | |
JP5864383B2 (ja) | 電源装置、およびこれを備える画像形成装置 | |
JP5219725B2 (ja) | 画像形成装置及びその現像バイアス制御方法 | |
JP4902693B2 (ja) | 圧電トランス駆動装置及び画像形成装置 | |
US10795278B2 (en) | Image forming apparatus and method for controlling image forming apparatus | |
JP6074156B2 (ja) | 高圧電源装置及び画像形成装置 | |
JP5864143B2 (ja) | 圧電トランス駆動装置、電源装置及び画像形成装置 | |
JP2020098220A (ja) | 画像形成装置 | |
JP2016136479A (ja) | ヒータ制御装置および画像形成装置 | |
JP2013121276A (ja) | 高圧電源装置及び画像形成装置 | |
JP5690664B2 (ja) | 電源装置及び画像形成装置 | |
JP2002153075A (ja) | 電源装置および出力電圧制御方法 | |
JP7211245B2 (ja) | 画像形成装置及び電源制御方法 | |
JP2009163221A (ja) | 画像形成装置 | |
JP2011041445A (ja) | 電源装置及び画像形成装置 | |
JP2018087879A (ja) | 画像形成装置 | |
JP2012050282A (ja) | 電源装置、及びこれを用いた画像形成装置 | |
JP2007057568A (ja) | 電源装置 | |
JP5727893B2 (ja) | 電源装置、及びこれを用いた画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5769541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |