JP5727893B2 - 電源装置、及びこれを用いた画像形成装置 - Google Patents
電源装置、及びこれを用いた画像形成装置 Download PDFInfo
- Publication number
- JP5727893B2 JP5727893B2 JP2011180983A JP2011180983A JP5727893B2 JP 5727893 B2 JP5727893 B2 JP 5727893B2 JP 2011180983 A JP2011180983 A JP 2011180983A JP 2011180983 A JP2011180983 A JP 2011180983A JP 5727893 B2 JP5727893 B2 JP 5727893B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- unit
- output
- voltage
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y02P70/54—
Landscapes
- Electrophotography Configuration And Component (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
しかしながら、一般的な電圧制御発振器などを用いた回路では、目標電圧に近い高い出力電圧を利用しようとした場合に、圧電トランスによる共振周波数のバラツキの影響で、共振周波数を超えて低い周波数で制御してしまう場合があった。
また、目標電圧に近い、高い出力電圧に設定した後で、改めて、圧電トランスの出力電圧を制御して、目標電圧に近づけるという2段階の電圧制御を行っていたため、短時間で目標電圧に定電圧制御することが困難であるという問題があった。
また、目標電圧に近い高い電圧を出力した際の駆動周波数を記憶し、次回、その駆動周波数を用いることで、いち早く目標電圧に近づける電圧制御を行うことができる。
(構成の説明)
図1は、本発明の第1の実施形態である画像形成装置の全体構成図である。図1において、画像形成装置101(101A)は、電子写真方式を用いたタンデムカラー印刷装置であり、4色の現像器102(102K、102Y、102M、102C)と、4つの露光手段としてのLEDヘッド103(103K、103Y、103M、103C)と、転写ローラ111(111K、111Y、111M、111C)と、定着器123と、給紙部としての用紙カセット117と、転写ベルト114を含む搬送部と、スタッカ(排紙トレー)129と、転写ベルトクリーニングブレード115と、転写ベルトクリーナ容器116とを備える。
なお、トナーカートリッジ104(104K、104Y、104M、104C)は、現像器102(102K、102Y、102M、102C)にそれぞれ着脱可能で、内部のトナーを現像器内部に供給可能な構造となっている。
そして、帯電バイアス発生部207、現像/供給バイアス発生部208は、それぞれブラック現像器102K、イエロー現像器102Y、マゼンタ現像器102M、シアン現像器102Cの帯電ローラ105K、105Y、105M、105C、供給ローラ106K、106Y、106M、106C、現像ローラ107K、107Y、107M、107Cにバイアス電圧を印加する。また、転写バイアス発生部209は、転写ローラ111K、111Y、111M、111Cにバイアス電圧を印加する。
図3において、高圧電源装置301は、高圧制御部206と転写バイアス発生部209とを有し、プリンタエンジン制御部204、デジタルアナログコンバータ(DAC(Digital Analog Converter))311、及び出力負荷306が接続されている。
高圧制御部206は、圧電トランス駆動信号を出力するためのASIC(Application Specific Integrated Circuit)として構成されている。なお、高圧制御部206は、高圧電源装置内にあるが、プリンタエンジン制御部204のLSI内にあっても構わない。また、本実施形態においては、ASICという呼称を用いているが、マイクロプロセッサ等のCPUを内蔵したものでも実現可能であるし、FPGA(Field Programmable Gate Array)でも実現可能である。
この圧電トランス駆動回路303は、パルス信号(OUT1パルス)が「High」であれば、インダクタ401に励磁電流を流し、「Low」であれば、その励磁電流をコンデンサ404を介して放電させ、共振電流を流す。
整流回路305は、圧電トランス304の二次側交流電圧を直流電圧に整流する整流回路である。
DC電源302は各チャネル共通のDC電源である。
ON信号312sは、高圧電源装置301が負荷306に高電圧を印加するタイミングを提供する。
RESET信号313sは、高圧制御部206をリセットする。
SDO信号428sは、DAC311のシリアルデータ信号であり、SCLK信号429sは、DAC311の同期クロック信号である。
出力端子314(OUT1)からは、圧電トランス304の駆動周波数を制御するパルス信号(出力信号)が出力される。パルス信号の周波数は、負荷306に印加される出力電圧に基づいて変えられる。
入力端子315(IN1)には、第一電圧比較手段308から信号(High/Low)が入力される。
入力端子316(IN2)には、第二電圧比較手段309から信号(High/Low)が入力される。
出力端子317(OUT2)からは、セレクタ部503(図7)からパルス(High/Low)が出力される。
RESET端子313には、プリンタエンジン制御部204からRESET信号313sが入力される。
ON端子312には、プリンタエンジン制御部204からON信号312sが入力される。
高圧電源装置301は、高圧回路350(転写バイアス発生部209に該当。なお、帯電バイアス発生部207と現像/供給バイアス発生部208も同じ高圧回路を持つ。)と高圧制御部206とを備え、高圧回路350は、DC電源302と、圧電トランス駆動回路303と、圧電トランス304と、整流回路305と、出力電圧変換手段307と、第一電圧比較手段308と、第二電圧比較手段309と、三角波発生手段310とを有している。
圧電トランス304は、図中Aで示した部分が一次側の入力端子であり、ここに圧電トランス駆動電圧を印加することにより、昇圧された交流電圧が図中Bで示した二次側から出力される。
整流回路305は、圧電トランス304の二次側交流電圧を負極性の直流電圧に整流する。DC電源302は、24Vの電源であり、図示しない低圧電源装置によって商用電源AC100Vから変圧・整流することによって実現される。
発振器414は、GND端子418が接地され、CLK_OUT端子417が抵抗器419を介して高圧制御部206のCLK端子420(CLK_IN)に接続される。
インダクタ401とコンデンサ404とはLC共振回路を構成し、インダクタ401は、圧電トランス304の一次側(入力側)Aに数十Vpeak程度の正弦半波が印加される。
圧電トランス304の二次側Bの出力特性は、図5の模式図で示すように駆動周波数によって変動するので、NチャネルパワーMOSFET402のスイッチング周波数と負荷の組み合わせにより昇圧比が決定される。圧電トランス304の出力制御は、高い周波数で駆動開始し、そこから駆動周波数を下げていくことにより出力電圧を上昇させ、目標の出力電圧を得るように制御を行う。
高圧制御部206の4チャネル(第1チャネル〜第4チャネル)の出力端子317(OUT2)から出力されるデジタル信号が、抵抗器470〜473を介してNPNトランジスタ437〜440のベースに入力される。ここでは、第1チャネルがNPNトランジスタ437のベースに入力され、第2チャネルがNPNトランジスタ438のベースに入力され、第3チャネルがNPNトランジスタ439のベースに入力され、第4チャネルがNPNトランジスタ440のベースに入力される。
図7において、高圧制御部206は、下位16ビット演算部801と、演算トリガ部802と、初期値記憶部803と、演算命令部804と、演算処理部805と、19ビット保持部806と、分周処理部807とを備える。
セレクタ部503は、5ビットカウンタ部501の最上位bitが選択信号として入力され、5ビットカウンタ部501の下位4bitと反転部502の出力4bitとの何れかを出力する。これにより、三角波発生手段310は、DAC311が出力する目標電圧の2倍のピーク電圧の三角波を発生する(図6参照)。
テーブルレジスタ510が備えるテーブルの一例を図8に示す。このテーブルは、Dラッチ部505から入力される5ビットの入力値と、乗算部513に出力する8ビットの出力値とを対応付けて記憶する。すなわち、テーブルレジスタ510は、出力電圧と目標電圧との差分値に対応させて周波数変化量が記憶されている。
テーブルレジスタ511が備えるテーブルの一例を図9に示す。このテーブルは、19ビット保持部806から入力される7ビットの入力値と、乗算部513に出力する8ビットの出力値とを対応付けて記憶する。
本実施形態において、高圧制御部206が行う周波数制御範囲は上限値が「1CFh」であり、下限値が「180h」である。これが、19ビット保持部806の上位9bitの上限値と下限値として決められ、後記するカウンタ上限値記憶部519には、上限値「1CFh」(1 1100 1111b)が記憶されている。後記するカウンタ下限値記憶部520には、下限値「180h」(1 1000 0000b)が記憶されている。
下限値「180h」のときの周波数は、
180h×20nsec=7.68μsec
1/7.68μsec=130.2kHz
となる。
同様に、上限値「1CFh」のときの周波数は、
1CFh×20nsec=9.26μsec
そのときの端数である下位10bitの「3FFh」も考慮して、
3FFh(=1023)×20nsec/1024=0.02μsec
1/(9.26μsec+0.02μsec)=107.76kHz
となる。
よって、制御周波数範囲は、107.76〜130.2kHzである。
演算トリガ部802は、周期値記憶部516と、シフト演算部550と、3ビットカウンタ部551と、テーブルレジスタ552と、演算指示部517とを備える。
周期値記憶部516は、制御周期を決定する13bitのメモリであり、140μsecに相当する値である「7000(1B58h)」が予め記憶されている。
例えば、シフト演算部550は、3ビットカウンタ部551から取得した3ビット値が「000b」の場合は、13ビット値をシフトしない。3ビット値が「001b」の場合は1ビットシフトし、「010b」の場合は2ビットシフトし、「011b」の場合は3ビットシフトする。以降、3ビットカウンタ部551から取得した3ビット値が1ビット増えるごとに、シフト演算部550は、そのビット分のシフトを13ビット値に行う。
これにより、周期値記憶部516の13ビット値が「7000(01B58h)」である場合、シフト演算部550は、3ビット値が「000b」のときそのまま(シフトせずに)「7000(01B58h)」を演算指示部517に出力する。そして、「001b」のとき1ビットシフトして「14000(036B0h)」を出力し、「010b」のとき2ビットシフトして「28000(06D60h)」を出力する。
つまり、シフト演算部550から取得した演算値(20ビット値)が「01B58h」であれば、カウンタの値が「01B58h」となるまで、演算指示部517は演算処理部805にパルスを「Low」で出力する。そして、演算指示部517は、カウンタの値と、演算値の値とが等しくなったことで、20ビット値を「00000h」に設定して、再び1ビットずつカウントアップをし、演算処理部805にパルスを再び「High」で出力する。
ここで、カウントダウン中に3ビット値が「000b」となった場合、3ビットカウンタ部551はその値を保持する。
テーブルレジスタ552が備えるテーブルの一例を図10に示す。このテーブルは、19ビット保持部806から入力される7ビットの入力値と、3ビットカウンタ部551に出力する3ビットの出力値とを対応付けて記憶する。ここで、19ビット保持部806からは、19ビット値(bit18〜bit0)のうち、bit16〜bit10の7ビットが入力値として入力される。
初期値記憶部803は、カウンタ上限値記憶部519と、カウンタ下限値記憶部520とを備える。カウンタ上限値記憶部519には、上限値「1CFh」(1 1100 1111b)が記憶されている。カウンタ下限値記憶部520には、下限値「180h」(1 1000 0000b)が記憶されている。
演算命令部804は、演算処理部805に命令(3ビット値)を出力して、19ビット保持部806への出力値を制御する。この演算命令部804は、9ビットカウンタ部506と、Dラッチ部507と、比較部514とを備える。
本実施形態において、9ビットカウンタ部506は、50MHzのCLK信号420sのパルスがCLK端子420(CLK_IN)に入力されるタイミングで、入力端子315(IN1)に入力される信号の判定を行い、「High」であるときに1ビットずつ9ビットカウンタ値をカウントアップする。そして、出力セレクタ部528からの入力信号が立ち上がったタイミングで、9ビットカウンタ値はクリア(000h)される。このクリアは、後記するDラッチ部507が9ビットカウンタ値を取得した後で行われる。
本実施形態において、比較部514は、ON信号312sが「High」であるときに、Dラッチ部507の9ビットカウンタ値と、19ビット保持部806の上位9ビット値(bit18〜bit10)とを比較判定して、比較判定結果に応じて演算命令「000b」〜「100b」のいずれか一つを演算処理部805に出力する。一方、ON信号312sが「Low」であるとき、比較部514は、演算命令「010b」を演算処理部805に出力する。
(判定結果A)「9ビットカウンタ値≧上位9ビット値−5」の場合、演算命令「000b」を出力する。
(判定結果B)「上位9ビット値−5>9ビットカウンタ値≧上位9ビット値×0.6」の場合、演算命令「001b」を出力する。
(判定結果C)「上位9ビット値×0.6>9ビットカウンタ値≧上位9ビット値×0.4」の場合、演算命令「010b」を出力する。
(判定結果D)「上位9ビット値×0.4>9ビットカウンタ値>5」の場合、演算命令「011b」を出力する。
(判定結果E)「5≧9ビットカウンタ値」の場合、演算命令「100b」を出力する。
演算処理部805は、演算命令部804(比較部514)からの演算命令に従って、19ビット保持部806が記憶する19ビット値に演算を行う。この演算は、演算指示部517からの出力パルスの立ち上がりエッジ(「Low」から「High」になったタイミング)で行われる。
演算命令「000b」の場合、乗算部513から16ビット値を取得し、19ビット保持部806にその16ビット値を加算する。
演算命令「001b」の場合、19ビット保持部806の値に1を加算する。
演算命令「010b」の場合、19ビット保持部806の値を更新しない(値をそのままにする)。
演算命令「011b」の場合、19ビット保持部806の値から1を減算する。
演算命令「100b」の場合、乗算部513から16ビット値を取得し、19ビット保持部806の値からその16ビット値を減算する。
(事象A)RESET信号313sがRESET端子313に入力されたとき、演算処理部805は、カウンタ下限値記憶部520から下限値「180h」(1 1000 0000b)を取得し、19ビット保持部806の上位9ビット値を下限値「1 1000 0000b」にし、残りの下位10ビット値を「0」(00 0000 0000b)で更新する。
(事象B)演算処理部805は、演算命令「001b」により加算を行った結果、上位9ビット値がカウンタ上限値記憶部519の上限値「1CFh」(1 1100 1111b)を超えた場合、19ビット保持部806の上位9ビット値を上限値「1 1100 1111b」にし、残りの下位10ビット値を「0」(00 0000 0000b)で更新する。
(事象C)演算処理部805は、演算命令「011b」により減算を行った結果、上位9ビット値がカウンタ下限値記憶部520の下限値「180h」(1 1000 0000b)を下回った(未満となった)場合、19ビット保持部806の上位9ビット値を下限値「1 1000 0000b」にし、残りの下位10ビット値を「0」(00 0000 0000b)で更新する。
19ビット保持部806は、19ビットの値を記憶するレジスタである。19ビットの値のうち、上位9ビット値は、比較部514、加算部525、及び分周セレクタ部526に出力され、下位10ビット値は、誤差保持部529に出力される。
分周処理部807は、19ビット保持部806の上位9ビット値に基づき、パルスの周波数を決め、パルスを生成して出力する。この分周処理部807は、加算部525と、分周セレクタ部526と、パルス生成部527と、出力セレクタ部528と、誤差保持部529とを備える。
本実施形態において、分周セレクタ部526は、誤差保持部529からの入力値が「High」である場合、加算部525から取得した9ビット値(上位9ビット値に1を加算した値)をパルス生成部527に出力する。一方、入力値が「Low」である場合、分周セレクタ部526は、19ビット保持部806から取得した上位9ビット値をパルス生成部527に出力する。
また、誤差保持部529は、パルス生成部527からの出力パルスの立ち上がりエッジ(「Low」から「High」になったタイミング)で、19ビット保持部806の下位10ビット値を取得し、10ビットのレジスタに加算する。この加算時にオーバーフローが発生した場合、フラグレジスタを「1」とし、発生しなかった場合は「0」とする。
まず、第1の実施形態における画像形成装置全体の概略動作を説明する。
図1の画像形成装置101は、外部機器からホストインタフェース部201(図2)を介してPDL(Page Description Language)などで記述された印刷データを入力する。入力された印刷データは、コマンド/画像処理部202によってビットマップデータに変換される。
現像器102K、102Y、102M、102Cは、電子写真プロセスにより現像器内の感光体ドラム109K、109Y、109M、109Cにトナー像を形成する。現像器102K、102Y、102M、102Cによって現像されたトナー像は、転写ベルト114上を搬送される用紙に転写される。このとき、転写ベルト114を狭持して感光体ドラム109K、109Y、109M、109Cに対向して配設されている転写ローラ111K、111Y、111M、111Cは、転写バイアスが印加されている。
用紙上に4色のトナー像を転写した後、定着器123は、加熱・加圧により用紙上のトナー像を定着させ、排出ローラ126、127は、用紙ガイド128に沿って用紙を搬送し、排紙する。
プリンタエンジン制御部204は、感光体ドラム駆動モータ214(図2)により感光体ドラム109を回転駆動させると同時に、現像バイアスの印加を開始する。
プリンタエンジン制御部204は、「Low」のRESET信号313sを出力して高圧制御部206の諸処の設定をリセットする。このリセット動作によって出力端子314(OUT1)から出力するパルスの分周比などの値が初期値となる。高圧制御部(ASIC)206は初期値にてCLK端子420(CLK_IN)から入力されるCLK信号420sを初期値の分周比、ONデューティ30%で分周する。但し、プリンタエンジン制御部204から高圧オンのコマンドを受信するまでは出力端子314(OUT1)から分周されたパルスは出力されず、出力端子314(OUT1)出力は「Low」レベルに保持される。
出力端子314(OUT1)が出力するパルスが「Low」である間、NチャネルパワーMOSFET402はオフである。そのため、圧電トランス304の一次側端子(図4のAで示す部分)には、DC電源302から直流電圧24Vがそのまま印加される。
出力端子317(OUT2)の出力信号が「High」の場合、NPNトランジスタ437(〜440)にベース電流が流れ、NPNトランジスタ437(〜440)がONになり、抵抗器441(〜444)の一端は接地する(0V)。一方、出力端子317(OUT2)の出力信号が「Low」の場合、オペアンプ430の出力電圧が抵抗器433(〜436)でプルアップして出力される。
4チャネルの出力端子317(OUT2)の出力信号(4bit)は、0000b〜1111bの16段階で出力され、抵抗器450及びコンデンサ451のCRフィルタにより波形が整形されて、第二電圧比較手段309の「+」入力端子に印加される。これにより、三角波発生手段310は、DAC311の出力電圧の2倍の値の三角波を出力する。
そして、高圧制御部206は、PWM波形を163.8μsec周期でサンプリングして、デューティを32段階で検出する。この検出値は、第二電圧比較手段309の「−」入力端子の電位が0Vの場合の初期状態において、1Fhとなる。
以上の動作により、7000Vの目標電圧が転写ローラ111(111K,111Y,111M,111C)(図2)に印加される。
そして、次の用紙がある場合には、その用紙が感光体ドラム109と転写ローラ111(図1)とのニップ部に到達するタイミングで、プリンタエンジン制御部204はON信号312sを「Low」から「High」に遷移して高圧制御部206に出力する。2回目のON信号312sが出力される、すなわち2枚目以降の印刷では、前回の印刷後におけるオフする直前の、出力端子314(OUT1)の出力信号(圧電トランス駆動信号)の分周比値(駆動周波数)にて、駆動が開始される。このとき、圧電トランス駆動信号の分周比値を制御する周期を初回印刷時と異なるものとして制御を行う。
指定枚数の用紙の印刷が終了後、プリンタエンジン制御部204はON信号312sを「High」から「Low」に遷移して高圧制御部206に出力し、さらにRESET信号313sを「High」から「Low」に遷移して高圧制御部206に出力する。これにより、高圧制御部206の内部設定値をリセットする。
まず、プリンタエンジン制御部204からRESET信号313sが入力されたとき、高圧制御部206が備えるカウンタ部(5ビットカウンタ部501,5ビットカウンタ部504,9ビットカウンタ部506)の値が初期化される。
そして、演算処理部805は、上位9bitをカウンタ下限値記憶部520の9ビット値とし、下位10bitを0にする19ビット値を生成する。この19ビット値を19ビット保持部806に記憶させる。このとき、初期値として、19ビット保持部806には60000hが記憶される。
初期状態、すなわちRESET信号313sが入力後では、19ビット保持部806の上位9bit(180h)がパルス生成部527に入力される。
パルス生成部527は0から180hまで、CLK端子420(CLK_IN)から入力されるCLK信号420sのクロックをカウントする毎に、パルスを出力する。パルス生成部527はCLK信号420sの立ち上がりでカウントアップする9ビットカウンタを備え、9ビットカウンタの値と分周セレクタ部526が出力する9ビット値との比較及び、9ビットカウンタの値と分周セレクタ部526が出力する9ビット値を約30%にした値(この値は実際には9ビット値の1/4値,1/32値,1/64値の和)との比較を行う。ここで、9ビットカウンタの値と、分周セレクタ部526が出力する9ビット値を約30%にした値と等しくなった場合、パルス生成部527は「Low」で出力する。一方、9ビットカウンタの値と、分周セレクタ部526が出力する9ビット値とが等しくなった場合、パルス生成部527は「High」を出力し、9ビットカウンタを0にする(クリアする)。
そして、出力セレクタ部528は、ON信号312sがON(High)である場合にパルスを出力し、OFF(Low)の場合は「Low」を出力する。
目標電圧を7000Vとした場合、プリンタエンジン制御部204はDAC311に、3FDhの10ビット値のSDO信号428sを出力する。DAC311は、10ビット値「3FDh」に該当する3.29VのDC電圧を、高圧電源装置301に出力する。
この時点で、高圧電源装置301はまだ高圧出力しておらず、出力電圧変換手段307の出力はほぼ0Vであり、第一電圧比較手段308の出力は「High」である。
分周部500は、50MHzのCLK信号420sを256分周して、195.3kHz、5.12μsec周期のパルスを出力する。出力されたパルスは5ビットカウンタ部501にてカウントアップされ、5ビット値の最上位ビットを反転指示信号としてセレクタ部503に出力することにより、下位4bitが増減を繰り返すように切り換えられる。結果カウント値は、0000,0001,0010,・・・,1110,1111,1111,1110,・・・,0010,0001,0000と変化し、この4ビット値が三角波発生手段310に出力される。結果、図6で示されるタイミングの波形が出力端子317(OUT2)から出力され、図6及び図11に示すように三角波発生手段310からピークが6.58Vの三角波が出力される。
出力電圧変換手段307の出力がほぼ0Vであるので、第二電圧比較手段309からは「High」が出力される。
5ビットカウンタ部504は、第二電圧比較手段309の出力が「High」である時間を、分周部500のパルスの立ち上がりエッジのタイミングでカウントする。第二電圧比較手段309の出力が「High」レベルであればカウントアップを行い、一方、「Low」レベルであればカウント値を保持する(カウントしない)。そして、5ビットカウンタ部501のオーバーフロー時に、5ビットカウンタ部504は、このカウント値を0にする(クリアする)。
ここで、出力電圧変換手段307の出力がほぼ0Vである初期状態の場合、第二電圧比較手段309の出力はほぼ「High」レベルであるので、カウント値は0から順次カウントアップされる、1Fhまでカウントしたときに、5ビットカウンタ部501のオーバーフローによってクリアされると同時に、カウント値「1Fh」がDラッチ部505にラッチされる。
テーブルレジスタ552は、19ビット保持部806のbit16〜bit10の7ビット値に対応する3ビット値を3ビットカウンタ部551に出力する。初期状態では7ビット値は00hであるので、出力する3ビット値は000bである。また、3ビットカウンタ部551は、RESET信号313sが入力されて初期化されているため、000bを保持している。その結果、シフト演算部550に出力される3ビット値は000bとなり、前記説明したようにシフト演算部550の入出力値はビット幅が異なるのみで等しくなる。
テーブルレジスタ511は、テーブルレジスタ552同様、19ビット保持部806のbit16〜bit10の7ビット値に対応する8ビット値を乗算部513に出力する。初期状態では7ビット値は00hであるので、出力する8ビット値は80hである。
図8にテーブルレジスタ510の入出力の対応関係を示す。
テーブルレジスタ510は、Dラッチ部505の5ビット値に対応する8ビット値を乗算部513に出力する。初期状態では5ビット値は00hであるので、出力する8ビット値は80hである。
比較部514からの出力値(演算命令)が010bであるため、19bitレジスタ値60000hを保持する。
そして、出力セレクタ部528が出力したパルスがDラッチ部507にも入力され、Dラッチ部507は、パルスの立ち上がりエッジのタイミングで、9ビットカウンタ部506の9ビット値をラッチして、比較部514に出力される。
そして、演算処理部805は、演算命令「000b」に従って、乗算部513が出力する16ビット値を19ビット保持部806の値に加算する。
また、テーブルレジスタ552(図10)の入力値(7ビット値)が47hであるところは、19ビット保持部806の上位9bitが1C7hであり、駆動周波数が109.7kHzであり、出力値(8ビット値)が00hである。
周波数によって単位周波数変化辺りの出力電圧変化量が異なるために、周波数変化に対して出力電圧変化が小さい領域で19bitレジスタ加算値が大きくなるようにテーブルを設定している。テーブル値は実験により得た値である。
そして、出力オンから17.64msec以降は0Vから立ち上げる場合同様、140μsec周期にて制御が行われるので、直ちに目標電圧値に収束する。
図18は、第2の実施形態の高圧電源装置のブロック図であり、図19は、図18の構成図について、高圧電源装置301Aを中心として詳細に説明する回路図である。
図18及び図19に示すように、第2の実施形態における高圧電源装置301Aは、プリンタエンジン制御部204AがPre信号1500s及びHold信号1501sを、高圧制御部206Aに出力する点で、第1の実施形態における高圧電源装置301と異なる。これ以外は、第1の実施形態における高圧電源装置301が備える構成と同じであるため、処理の説明を省略する。
また、プリンタエンジン制御部204Aは、1枚目を印字する前にプレバイアスの設定を行ってからプレバイアスを印加させる制御を高圧制御部206Aに行う。これにより、転写バイアス発生部209は、転写ローラ111K、111Y、111M、111Cにプレバイアスを印加する。転写バイアス発生部209がそのプレバイアスで立ち上がった後(駆動後)、プリンタエンジン制御部204Aは、次に印字バイアスを設定する前に、プレバイアス印加時の駆動周波数を記憶させるべくHold信号(「Low」から「High」への立ち上がりエッジを持つパルス信号)を高圧制御部206Aに出力する。高圧制御部206Aは、このHold信号の「Low」から「High」への立ち上がりエッジトリガで処理を実行する。
動作については、実施例1と異なる部分のみ説明する。
図22は本実施例2を説明するタイミングチャートである。転写媒体に対する転写バイアス印加についてはON信号312sの出力(「High」または「Low」)に同期するが、DAC311に、プレバイアス設定と印字バイアス設定との2段階の設定を行ってから、プレバイアスを印加する点で異なる。実施例1では印字バイアスのDAC311を設定した直後に、プリンタエンジン制御部204Aは、ON信号312sを「High」としていたが、それより前のタイミングにてプレバイアスのDAC311設定に続いてON信号312sをオンしている。この部分を除けば転写媒体に印加する転写バイアスの印加、特に2枚目以降のバイアス印加については実施例1と同じ制御となっている。
例えば、プレバイアスを1000Vとした場合に、0.47V、10bit値で092hを設定する。続いてON信号312sが「High」となり、実施例1で説明したと同様な制御で1000Vが印加される。
ここで、図21で示される特性から分かるように、9bitの分解能では出力精度が±100V程度生じるが、画像形成のバイアスでないので十分許容値である。また固定周波数で駆動するので制御によるリップル、すなわち出力電圧が制御によって±100V近いリップルを発生することもない。
指定枚数の用紙の印刷が終了後、プリンタエンジン制御部204Aは、ON信号312s、Hold信号1501s及びPre信号1500sを共に「Low」で高圧制御部206Aに出力し、最終印字時のバイアス保持値をクリアする。
(構成の説明)
図23は、本発明の第3の実施形態である画像形成装置の全体構成図である。図23において、画像形成装置101Bは、第1の実施形態における画像形成装置101(図1参照)に、用紙ガイド2121と、搬送ローラ対2122,2123,2124,2125とをさらに備えるものである。搬送ローラ対2122は、第1の実施形態における画像形成装置101が備える排出ローラ126,127に、逆回転する機能を備えたものである。これにより、排出ローラ126、127(搬送ローラ対2122)が逆回転することによって、用紙ガイド128に沿って搬送する用紙は、用紙ガイド2121に搬送され、さらに搬送ローラ対2123,2124,2125により、用紙ガイド119に搬送される。これにより、媒体(用紙)の表面にトナー画像が転写された後、媒体の裏面にトナー画像を転写することができる。つまり、第3の実施形態における画像形成装置101Bは両面印刷機能を有する装置である。
図24に示すように、第3の実施形態における高圧電源装置301Bは、プリンタエンジン制御部204BがOdd信号2502sを、高圧制御部206Bに出力する点で、第2の実施形態における高圧電源装置301Aと異なる。これ以外は、第2の実施形態における高圧電源装置301Aが備える構成と同じであるため、処理の説明を省略する。
また、第3の実施形態におけるDラッチ部1502は、分周部1503に出力するだけでなく、さらに19ビット保持部8062(裏面)に出力する。
19ビット保持部8061(表面)及び19ビット保持部8062(裏面)は、保持する19ビットの値のうち、上位9ビット値が、9ビットセレクタ部2523を介して、比較部514、加算部525、分周セレクタ部526に出力され、下位10ビット値が、下位10ビットセレクタ部2524を介して、誤差保持部529に出力される。
さらに、19ビット保持部8062(裏面)は、遅延部2517からの入力に応じて、保持する19ビットの値を出力するタイミングを変える。また、19ビット保持部8062(裏面)は、Dラッチ部1502から入力される9ビット値で上位9bit値を更新する。
ここで、Dラッチ部1502は、Hold信号1501sの値に応じて、出力値を選択して分周部1503及び19ビット保持部8062(裏面)に出力する。
遅延した出力は、Dラッチ部1502がHold信号1501sにより9ビットセレクタ部2523出力をラッチするまでの間を遅延させ、Dラッチ部1502出力を19ビット保持部8062の上位9bit値としてセットする。初期値としてリセット時にオール0となるので下位10bitは000hである。
動作については、実施例1及び実施例2と異なる部分のみ説明する。
図26は本実施例のタイミングチャートを説明する図である。本実施例は両面印刷でのタイミングを説明する。
両面印刷の場合、表面(1面目)の印刷バイアスより裏面(2面目)の印刷バイアスが高くなるため、DAC311には、表面と裏面とで異なる設定値が予め設定されている。
実施例2と同様に、(表面の)印刷終了後の紙間バイアス印加時にOdd信号2502sを「Low」とすることにより、19ビット保持部8062(裏面)には紙間バイアス印加時の分周比値が設定される。
最終印字終了後にHold信号1501s、Pre信号1500s、ON信号312sが「Low」にされ、Odd信号2502sが「High」とされ、リセット信号を一旦「Low」とすることで高圧制御部206Bの内部設定を初期化して次回の印刷に備える。
204 プリンタエンジン制御部
206 高圧制御部(ASIC)
209 転写バイアス発生部
301 高圧電源装置
302 DC電源
303 圧電トランス駆動回路
304 圧電トランス
305 整流回路
306 出力負荷
307 出力電圧変換手段
308 第一電圧比較手段(コンパレータ)
309 第二電圧比較手段(コンパレータ)
310 三角波発生手段
311 DAC
312 ON端子
312s ON信号
313 RESET端子
313s RESET信号
314 出力端子(OUT1)
315 入力端子(IN1)
316 入力端子(IN2)
317 出力端子(OUT2)
Claims (9)
- 駆動周波数に対応して出力電圧が変化する圧電トランスを用いた高電圧電源装置であって、
前記出力電圧と目標電圧とが一致するように、前記駆動周波数を帰還制御する帰還制御手段と、
前記出力電圧と前記目標電圧との差分値が小さいとき、前記駆動周波数の変化量を小さくし、前記差分値が大きいとき、前記駆動周波数の変化量を大きく設定する駆動周波数設定手段とを備え、
前記駆動周波数設定手段は、
前記帰還制御手段により帰還制御される前の前回設定駆動周波数の値を保持する周波数保持部と、
前記駆動周波数の値を変化させた周期を保持する周期保持部と
を備え、
前記周波数保持部に保持された前記前回設定駆動周波数の値を変化させて次の駆動周波数の値を設定し、その後、駆動周波数を変化させる周期を、前記周期保持部に保持された周期よりも長くすることを特徴とする高電圧電源装置。 - 前記駆動周波数設定手段は、
振幅が前記目標電圧の2倍の三角波信号を生成する三角波生成手段と、
前記三角波信号の中間値と前記出力電圧の分圧値とを比較することにより、前記差分値と変化方向とを推測する差分推測手段と、
前記差分推測手段が推測した推測差分値と前記変化量との関係が規定されている変化量設定テーブルとを備え、
前記推測差分値を用いて、前記駆動周波数の変化量を設定することを特徴とする請求項1に記載の高電圧電源装置。 - 前記圧電トランスの周波数−電圧特性を規定する特性テーブルと、
前記特性テーブルと前記駆動周波数または前記出力電圧の分圧値とを用いて、前記駆動周波数の変化量を補正する補正手段と、
を備えることを特徴とする請求項2に記載の高電圧電源装置。 - 前記駆動周波数設定手段は、前記変化量を反映した新たな駆動周波数を前記圧電トランスに出力後、前記新たな駆動周波数の変化量を設定することを特徴とする請求項1ないし請求項3のいずれか1項に記載の高電圧電源装置。
- 前記駆動周波数設定手段は、予め決められた複数の異なる制御周期値を記憶する制御周期テーブルを備え、
前記駆動周波数を変化させる周期を、前記制御周期テーブルから取得することを特徴とする請求項1に記載の高電圧電源装置。 - 請求項1ないし請求項5のいずれか1項に記載の高電圧電源装置と、媒体の印刷機能とを備え、
前記媒体に画像形成する毎に、前記駆動周波数を変化させることを特徴とする画像形成装置。 - 前記駆動周波数を複数記憶する記憶部を備えることを特徴とする請求項6に記載の画像形成装置。
- 前記出力電圧と前記目標電圧とが略一致した場合に、その出力電圧となったときの前記駆動周波数でその後の画像形成を行うことを特徴とする請求項6または請求項7に記載の画像形成装置。
- 前記印刷機能は、両面印刷機能であり、
前記媒体の表面の画像形成時に前記圧電トランスに出力した表面駆動周波数と、前記媒体の裏面の画像形成時に前記圧電トランスに出力した裏面駆動周波数とを記憶し、
前記表面の画像形成時に前記表面駆動周波数の前記変化量を設定し、前記裏面の画像形成時に前記裏面駆動周波数の前記変化量を設定することを特徴とする請求項6ないし請求項8のいずれか1項に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011180983A JP5727893B2 (ja) | 2011-08-22 | 2011-08-22 | 電源装置、及びこれを用いた画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011180983A JP5727893B2 (ja) | 2011-08-22 | 2011-08-22 | 電源装置、及びこれを用いた画像形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013046443A JP2013046443A (ja) | 2013-03-04 |
JP5727893B2 true JP5727893B2 (ja) | 2015-06-03 |
Family
ID=48009935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011180983A Active JP5727893B2 (ja) | 2011-08-22 | 2011-08-22 | 電源装置、及びこれを用いた画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5727893B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5359673B2 (ja) * | 2009-08-11 | 2013-12-04 | 株式会社リコー | 画像形成装置及び画像形成システム |
JP5394195B2 (ja) * | 2009-10-28 | 2014-01-22 | 株式会社沖データ | 電源装置及び画像形成装置 |
-
2011
- 2011-08-22 JP JP2011180983A patent/JP5727893B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013046443A (ja) | 2013-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8319395B2 (en) | Power supply device and image forming apparatus | |
US8350550B2 (en) | Power unit using computed frequency ratio and image forming apparatus | |
US8174200B2 (en) | Piezoelectric transformer driving device, cold-cathode tube inverter, cold-cathode tube driving device, and image forming apparatus | |
JP6488199B2 (ja) | 電源装置および画像形成装置 | |
US8948642B2 (en) | High-voltage power-supply apparatus, and image formation apparatus | |
JP5864383B2 (ja) | 電源装置、およびこれを備える画像形成装置 | |
US9024477B2 (en) | High voltage power source device and image forming device | |
JP5727893B2 (ja) | 電源装置、及びこれを用いた画像形成装置 | |
JP5581150B2 (ja) | 電源装置、及びこれを用いた画像形成装置 | |
US8476889B2 (en) | Piezoelectric transformer driving device controlled by variable reference voltage values and image forming device | |
JP5394164B2 (ja) | 電源装置及び画像形成装置 | |
JP5864143B2 (ja) | 圧電トランス駆動装置、電源装置及び画像形成装置 | |
JP5711619B2 (ja) | 電源装置及び画像形成装置 | |
JP2012178911A (ja) | 電源装置及び画像形成装置 | |
JP6031273B2 (ja) | 電源装置、及びこれを用いた画像形成装置 | |
JP2017028845A (ja) | 高圧電源装置及び画像形成装置 | |
JP2020098220A (ja) | 画像形成装置 | |
JP5977099B2 (ja) | 圧電トランス駆動装置、電源装置および画像形成装置 | |
JP6453039B2 (ja) | 電力制御装置及び画像形成装置 | |
JP2009163221A (ja) | 画像形成装置 | |
US9063717B2 (en) | Power supply apparatus and image formation apparatus | |
JP5944171B2 (ja) | 圧電トランス駆動装置、高圧電源装置及び画像形成装置 | |
JP2015070657A (ja) | 高圧電源装置および画像形成装置 | |
JP2013042595A (ja) | 高圧電源装置及び画像形成装置 | |
JP5769541B2 (ja) | 高圧電源装置及び画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131115 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150403 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Ref document number: 5727893 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |