JP5558786B2 - 高圧電源装置及び画像形成装置 - Google Patents

Description

本発明は、圧電トランスを用いて高電圧を出力する電源装置と電源を適用した画像形成装置に関する。

近年、画像形成装置としての電子写真方式のカラーレーザプリンタや複写機では、像担持体としての複数の感光ドラムと、感光ドラムの夫々を帯電する複数の帯電ローラと、帯電された感光ドラムを露光して複数の感光ドラムの夫々に潜像を形成する露光装置を有する。そして、形成した潜像を現像剤としてのトナーを用いて現像する現像器と、感光ドラムに現像した画像を記録紙に転写する転写ローラ有している。

上述した、帯電ローラには、像担持体を帯電するために電圧（帯電バイアスともいう）が印加され、現像器にはトナーを現像するための電圧（現像バイアスともいう）が印加され、転写ローラには、画像を記録紙に転写するために電圧（転写バイアスともいう）が印加される。

これらの画像形成動作に必要とされる各電圧としては高電圧が必要であり、例えば、転写バイアスは良好な転写を行うために最大３ｋＶ程度の高電圧を印加する必要がある。画像形成装置には、これらの複数の高電圧出力用の電源装置を有している。

このような高電圧出力用の電源装置として、画像形成動作に必要とされる高電圧を生成するために、従来は巻線式の電磁トランスを使用していた。電磁トランスは、銅線，ボビン，磁芯で構成され、画像形成装置に用いる場合、高電圧を出力する際の電磁トランスからの漏れ電流をできるだけ少なくする必要がある。

そのため、電磁トランスの巻線をモールド等により絶縁する構成が必要となり、また、供給する電力（電圧）に応じて巻線数が多くなるため、より高い電圧を出力する場合は電磁トランスのサイズが大きくなる。従って、電源装置の更なる小型化及び軽量化が容易に実現できなかった。

そこで、電源装置をより小型化、軽量化するために、薄型で軽量で高出力の圧電素子（圧電トランス）を用いて高電圧を発生させる電源装置が提案されている（例えば、特許文献１参照）。すなわち、セラミックを素材である薄型かつ軽量の圧電素子を用いた圧電トランスを構成することにより、電磁トランス以上の効率で高電圧を生成することが可能となる。

また、圧電トランスを用いることにより、電源装置の一次側と二次側の電極間の距離を離すことが可能となり、特別に電磁トランスのように絶縁のためにモールド加工を施す必要がなくなる。従って圧電トランスを用いれば、電源装置を小型化及び軽量化が実現できる。なお、圧電トランスを用いて高電圧を出力する電源装置は、上記のような画像形成装置に限らず、高電圧を必要とする様々な装置に適用できる。

圧電トランスを用いた高電圧出力用の高圧電源装置（以下圧電トランス式高圧電源装置ともいう）の回路の一例を図１７に基づき説明する。図１７に示した回路例は一例として負バイアスを出力する帯電バイアス出力用の回路例である。

図１７において、１０１Ｙは高圧電源の圧電トランスである。圧電トランス１０１Ｙの出力はダイオード１０２Ｙ、１０３Ｙ及び高圧コンデンサ１０４Ｙによって負電圧に整流平滑され、出力端１１６Ｙより負荷である帯電ローラ（不図示）に供給される。

出力電圧は抵抗１０５Ｙ、１０６Ｙ、１０７Ｙによって分圧され、保護用抵抗１０８Ｙを介してオペアンプ１０９Ｙの非反転入力端子（＋端子）に入力される。オペアンプの反転入力端子（−端子）には抵抗１１４Ｙを介して制御部であるコントローラ（不図示）からアナログ信号である高圧電源の制御信号（Ｖｃｏｎｔ信号）が接続端子１１８Ｙに入力される。

オペアンプ１０９Ｙと抵抗１１４Ｙとコンデンサ１１３Ｙにて積分回路を構成することにより、抵抗とコンデンサの部品定数によって決まる積分時定数で平滑された制御信号（Ｖｃｏｎｔ信号）がオペアンプ１０９Ｙに入力される。オペアンプ１０９Ｙの出力端は電圧制御発振器（ＶＣＯ）１１０Ｙに接続され、その出力端がインダクタ１１２Ｙとコンデンサ１１５Ｙによって形成されるＬＣ並列共振回路に接続されたＦＥＴ１１１Ｙに接続されている。

電圧制御発振器（ＶＣＯ）１１０ＹはＦＥＴ１１１Ｙをスイッチングする駆動信号を出力する。この駆動信号に応じてＦＥＴ１１１Ｙがスイッチング駆動する。電圧制御発振器（ＶＣＯ）１１０Ｙは入力電圧が上がると出力周波数を上げ、入力電圧が下がると出力周波数を下げるような動作を行うものである。

従って、電圧制御発振器（ＶＣＯ）１１０Ｙからは入力レベルに応じた周波数が出力される。電圧制御発振器（ＶＣＯ）１１０Ｙの出力信号がＬＣ共振回路を駆動することで、最終的に制御信号（Ｖｃｏｎｔ信号）に応じた電源が圧電トランス１０１Ｙの一次側に供給される。

図１８は圧電トランス１０１Ｙの駆動周波数に対する出力電圧の特性を表す。図１８に示すように、圧電トランスの特性は一般的に共振周波数ｆ０において出力電圧が最大となり、駆動周波数による出力電圧の制御が可能であることが分かる。

目標の出力電圧Ｅｄｃ出力時の駆動周波数をｆｘとする。電圧制御発振器（ＶＣＯ）１１０Ｙは制御信号（Ｖｃｏｎｔ信号）に応じて駆動周波数が変化するものであり、出力電圧Ｅｄｃをより高い電圧に制御するには、駆動周波数はｆｘよりもさらに低い周波数で駆動する。また、出力電圧Ｅｄｃをより低い電圧に制御するには、駆動周波数はｆｘよりもさらに高い周波数で駆動する。

すなわち、図１７にて示される高圧駆動回路例はオペアンプ１０９Ｙの反転入力端子（−端子）に入力される制御信号（Ｖｃｏｎｔ）の電圧で決定される電圧に等しくなるように出力電圧が定電圧制御される負帰還制御回路である。

回路制動動作としては、ある高周波数域の初期周波数より圧電トランスを駆動開始し、フィードバック回路により目標の電圧値Ｅｄｃ値に出力が一致するまで、ｆｘに向けて低周波数の方向に掃引動作が行われる。掃引動作の結果、周波数ｆｘに収束した所で回路は平衡状態となり、出力電圧Ｅｄｃが安定的に出力されることとなる。

特開平１１−２０６１１３号公報

しかしながら、上記の圧電トランス式高圧電源装置では、次のような課題がある。

図１７の回路で動作した場合、図１９の駆動信号３００がスイッチング素子１１１Ｙのゲートに入力され、ＬＣ共振回路を駆動する。その結果、信号３０１に示すようなフライバック波形の信号が圧電素子に入力される。

このような正弦波とは異なる方形形状の波形にて圧電素子に電気的振動を与えることにより、図１８のｆｓｐ１、ｆｓｐ２、ｆｓｐ３、ｆｓｐ４に示される不要共振周波数（以降、スプリアス（ｓｐｕｒｉｏｕｓ）周波数という）が現われることが知られている。このスプリアス周波数は、圧電トランスの幅や厚みといった構造に依存した周波数である。

図２０にスプリアス周波数ｆｓｐ１近辺の周波数でスイッチング動作をした時のＬＣ共振回路によって生成される圧電トランスの入力波形を示す。図２０中の３００は、図１９と同様にスイッチングＦＥＴのゲート信号、３０１はスイッチングＦＥＴのドレイン電圧、即ち圧電トランスの入力電圧波形である。また、３０２はスイッチングＦＥＴのドレイン電流である。

図中の３０１にて示されるようにＬとＣの値にて決定される共振周波数とは別の圧電トランスのスプリアス周波数における共振により電圧波形に歪みが生じる。そのため、スイッチングＦＥＴのドレイン電圧が０でないタイミングにてゲートがＯＮされる。これにより波形３０２に示されるように、過大なドレイン電流が流れてしまう。

前述したように回路動作としては、初期周波数にて圧電トランスを駆動開始し、所定の電圧値になるように周波数の低い側に掃引動作が行われる。したがって常に電圧の立ち上げ時にはスプリアス周波数を通過することになり、毎回、立ち上げ時には、過渡的に図２０に示されるような過大な電流がスイッチングＦＥＴに流れる。

つまり、スイッチングＦＥＴとしては、このような過大電流に耐えうる素子を選定する必要があり、スイッチングＦＥＴとして、より安価な素子を選定することができない。

なお、この過渡的な過大電流を生じさせないためには、圧電トランスの出力電圧の制御範囲をスプリアス周波数の影響のない周波数範囲に設定する（図１８の電圧Ｅｄｃ´に対応する周波数より低い範囲）ことが考えられる。しかし、これでは電圧制御範囲が狭くなるため充分な対策とはいえない。例えば、より低い電圧が必要な場合には、出力電圧はスプリアス周波数の影響を受けてしまう。

そこで、本発明は、上記の課題を鑑みてなされたものであり、不要共振周波数による電圧変動の影響を低減した圧電トランスを用いた電源装置を提供することを目的とする。

上記課題を解決するための本発明の電源装置は、圧電素子と、前記圧電素子を駆動するスイッチング部と、前記スイッチング部に周波数信号を出力する発振部とを備え、前記周波数信号に基づく周波数で前記圧電素子が駆動して高電圧を出力する電源装置であって、前記周波数信号を出力するための制御信号を前記発振部に出力する制御信号出力部と、前記周波数信号によって駆動されるスイッチング部のオン期間を設定する設定部とを有し、前記設定部は、前記圧電素子の駆動が開始されるときの初期周波数から前記圧電素子から目標電圧が出力されるときの駆動周波数までの周波数範囲において、前記初期周波数からスプリアス共振周波数が発生する期間を含む周波数範囲における前記スイッチング素子の前記オン期間を、前記駆動周波数で前記圧電素子を駆動するときの前記スイッチング素子の前記オン期間よりも小さくすることを特徴とする。

また、本発明の画像形成装置は、画像を形成するための画像形成部と、圧電素子と前記圧電素子を駆動するスイッチング部と前記スイッチング部に周波数信号を出力する発振部とを備え、前記周波数信号に基づく周波数で前記圧電素子が駆動して前記画像形成部に高電圧を出力する電源とを備えた画像形成装置であって、前記画像形成部の動作を制御する制御部であって、前記発振部に制御信号を出力することにより、前記発振部から出力される前記周波数信号の周波数を制御する前記制御部と、前記周波数信号によって駆動されるスイッチング部のオン期間を設定する設定部と、を有し、前記設定部は、前記圧電素子の駆動が開始されるときの初期周波数から前記圧電素子から目標電圧が出力されるときの駆動周波数までの周波数範囲において、前記初期周波数からスプリアス共振周波数が発生する期間を含む周波数範囲における前記スイッチング部の前記オン期間を、前記駆動周波数で前記圧電素子を駆動するときの前記スイッチング部の前記オン期間よりも小さくすることを特徴とする。

以上説明したように、本発明によれば、本発明は、上述の問題点を鑑みてなされたものであり、不要共振周波数による電圧変動の影響を低減することができる。

画像形成装置を説明する断面図 実施例１の高圧電源と制御部の回路構成図 実施例１の回路動作を説明する電圧電流波形図 圧電トランスの周波数特性を説明する 実施例１の圧電トランスの立ち上げ動作を説明する 実施例１の制御を説明するフローチャート 実施例１の制御実行時の回路動作を説明する電圧電流波形図 実施例２の高圧電源と制御部の回路構成図 実施例２の制御を説明するフローチャート 実施例３の高圧電源と制御部の回路構成図 実施例３の圧電トランスの立ち上げ動作を説明する 実施例３の制御を説明するフローチャート 実施例４の高圧電源と制御部の回路構成図 実施例４の制御を説明するフローチャート 実施例５の高圧電源と制御部の回路構成図 実施例５の制御を説明するフローチャート 従来の高圧電源回路図 圧電トランスの周波数特性を説明する 従来の圧電トランス駆動時の電圧電流波形図 圧電トランス駆動時の電圧電流波形図の一例 圧電トランス駆動時の電圧電流波形図の一例 圧電トランス駆動時の電圧電流波形図の一例

以下、本発明の実施例を図面に基づいて説明する。前提構成及び動作を説明した後に具体的に実施例について説明する。なお、以下に示す実施例は一例であって、この発明の技術的範囲をそれらのみに限定する趣旨のものではない。

以下、実施例１について説明する。
まず、図１に基づいて本発明に適用される画像形成装置の一例について説明する。
図１は電子写真プロセスを用いた画像形成装置の一例であるカラーレーザプリンタの構成図である。同図を用い、画像形成装置の構成について画像形成動作を説明する。

カラーレーザプリンタはイエロー（Ｙ）、マゼンダ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色のトナーを重ねあわせてフルカラー画像を出力する画像形成部を備えている。そして各色の画像形成部の構成として、レーザスキャナ（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）とカートリッジ（１２Ｙ、１２Ｍ、１２Ｃ、１２Ｋ）が備えられている。

このカートリッジ（１２Ｙ、１２Ｍ、１２Ｃ、１２Ｋ）は、図中矢印の方向に回転する像担持体としての感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）、感光体を帯電する帯電ローラ（１５Ｙ、１５Ｍ、１５Ｃ、１５Ｋ）、感光体に形成された潜像を現像剤としてのトナーで現像する現像ローラ（１６Ｙ、１６Ｍ、１６Ｃ、１６Ｋ）、ブレード（１７Ｙ、１７Ｍ、１７Ｃ、１７Ｋ）を有した現像器、感光体に接することにより感光体に残留した現像剤を除去するクリーナ（１４Ｙ、１４Ｍ、１４Ｃ、１４Ｋ）を備える。

更に各色の感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）には中間転写ベルト（中間転写体）１９が接して設けられる。そして、この中間転写ベルト１９を挟み、対向するように一次転写ローラ（１８Ｙ、１８Ｍ、１８Ｃ、１８Ｋ）が設置されている。

また中間転写ベルト１９にはベルトクリーナ２０が設けられ、ベルトクリーナ２０で掻き取ったトナーが収納される容器３１も設置されている。また、用紙２１を格納するカセット２２には、カセット２２内にある用紙２１の位置を規制するガイド２３、及びカセット２２内の用紙２１の有無を検出する用紙有無センサ２４が設けられている。

用紙２１の搬送路には給紙ローラ２５、分離ローラ２６ａ、２６ｂ、ローラ２７が設けられ、ローラ２７の用紙搬送方向の下流側近傍にセンサ２８が設けられている。ローラ２７は、搬送される用紙と中間転写ベルト１９上の画像とを同期させるために、用紙の搬送を一時停止させる機能を有している。中間転写ベルト１９と接するように二次転写ローラ２９、そして二次転写ローラ２９の下流に定着器３０が設置されている。

また、カラーレーザプリンタの動作を制御する制御部であるコントローラ４０を有し、ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ （ＲＡＭ）４１ａ、ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ （ＲＯＭ）４１ｂ、タイマ４１ｃ等を具備したＭＰＵ（マイクロプロセスングユニット）４１、各種の入出力制御回路（不図示）等で構成される。

さらに、高圧電源４２は、各カートリッジに対応した帯電電圧出力用の高圧電源（不図示）、現像電圧出力用の高圧電源（不図示）と、各一時転写ローラ、二次転写ローラに高電圧を出力可能な転写電圧出力用の高圧電源（不図示）とで構成されており、コントローラ４０により制御される。

次に画像形成動作について簡単に説明する。カートリッジ（１２Ｙ、１２Ｍ、１２Ｃ、１２Ｋ）の感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）表面に帯電ローラ（１５Ｙ、１５Ｍ、１５Ｃ、１５Ｋ）により均一に帯電させる。次にレーザスキャナ（１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）により画像データに応じて変調したレーザ光を感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）表面に照射し、感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）表面に静電潜像を形成する。

現像器ではブレード（１７Ｙ、１７Ｍ、１７Ｃ、１７Ｋ）により現像剤としてのトナーの層が形成される現像ローラ（１６Ｙ、１６Ｍ、１６Ｃ、１６Ｋ）から現像バイアスによりトナーを感光体の静電潜像に付着させて、各色のトナー画像を感光体（１３Ｙ、１３Ｍ、１３Ｃ、１３Ｋ）表面に形成する。

感光体表面に形成されたトナー画像は感光体と中間転写ベルト１９とのニップ部において転写バイアスにより中間転写ベルト１９に引きつけられる。さらに、中間転写ベルト１９の搬送速度に応じたタイミングにより各カートリッジ（１２Ｙ、１２Ｍ、１２Ｃ、１２Ｋ）における画像形成タイミングを制御し、それぞれのトナー画像を中間転写ベルト１９上に順次転移させることにより、最終的に中間転写ベルト１９にフルカラー画像が形成される。

一方、カセット２２内の用紙２１は給紙ローラ２５により搬送され、分離ローラ対２６ａ、２６ｂにより、用紙２１が一枚ずつ分離されてレジローラ２７を通過し、二次転写ローラ２９へ搬送される。

ローラ２７の下流にある二次転写ローラ２９と中間転写ベルト１９とのニップ部において中間転写ベルト１９上のトナー画像は用紙２１に転写される。その後、用紙２１のトナー画像は定着器３０により加熱及び加圧されて定着処理され、画像形成装置外に排出される。

次に、本実施例の圧電トランスを用いた高電圧出力用の電源装置（以下、高圧電源装置ともいう）に関して図２及び図３を用いて回路動作を説明する。図２の回路は一例として正電圧を出力するための電源装置の回路となっており、例えば転写電圧出力用の電源装置として適用できる、なお、正電圧を出力するための回路に限らず、負電圧を出力する回路にも適用できる。

圧電トランス１０１の出力はダイオード１０２、１０３及び高圧コンデンサ１０４によって正電圧に整流及び平滑され、出力端１１６に直流電圧として高圧が出力される。一方、出力電圧は抵抗１０６、１０７によって分圧され、保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。

他方、オペアンプ１０９の反転入力端子（−端子）には抵抗１１４を介してコントローラ４０上のＭＰＵ４１のディジタルアナログ変換ポート（以降、Ｄ／Ａポートと記載）４１ｅに接続されている。

Ｄ／Ａポート４１ｅからはアナログ信号である高圧電源の制御信号（Ｖｃｏｎｔ）が出力され、積分回路に入力される。オペアンプ１０９と抵抗１１４とコンデンサ１１３にて積分回路が構成されており、抵抗とコンデンサの部品定数によって決まる積分時定数で平滑された制御信号（Ｖｃｏｎｔ）がオペアンプ１０９に入力される。

オペアンプ１０９の出力端は電圧制御発振器（ＶＣＯ）１１０に接続され、その出力端がインダクタ１１２とコンデンサ１１５によって形成されるＬＣ並列共振回路に接続されたＦＥＴ１１１に接続されている。電圧制御発振器（ＶＣＯ）１１０はオペアンプ１０９からの入力電圧に応じて、入力電圧が上がると出力周波数を上げ、入力電圧が下がると出力周波数を下げるような動作を行う。

つまり、ＭＰＵ４１は、電圧制御発振器（ＶＣＯ）１１０から駆動信号を出力するための制御信号出力部として機能している。また、電圧制御発振器（ＶＣＯ）１１０はコントローラ４０上のＭＰＵ４１の出力ポート４１ｄに接続される。４１ｄからの出力設定信号（以下Ｄｃｏｎｔ信号という）により出力信号のデューティ（以下Ｄｕｔｙという）を切り替える動作を行う信号である。

具体的にはＤｃｏｎｔ＝ＨｉｇｈＬｅｖｅｌの場合、３０％Ｄｕｔｙ出力となり、Ｄｃｏｎｔ＝ＬｏｗＬｅｖｅｌの場合、５０％Ｄｕｔｙ出力となるものとする。なお、本実施例では５０％と３０％と２種類のＤｕｔｙ出力を切り替える例で説明するがこれに限らず３種類以上のＤｕｔｙで切り替えることも可能である。

なおＤｕｔｙとは以降で説明するＦＥＴ１１１のゲート信号のオン信号の時間幅を意味する。以上のとおり、マイクロコンピュータ４１は、電圧制御発振器（ＶＣＯ）１１０からの駆動信号のＤｕｔｙを設定するため設定部として機能している。

電圧制御発振器（ＶＣＯ）１１０からの出力信号としての駆動信号がスイッチング素子１１１（以下ＦＥＴ１１１という）をスイッチング駆動することによりＬＣ共振回路が駆動され、圧電トランス１０１の１次側に電気的振動が与えられる。そして、圧電トランスの２次側に高圧のＡＣ波形が出力される。結果、最終的に出力端１１６にＶｃｏｎｔに応じた所望の電圧が出力される。

ここで、圧電トランス１０１の１次側駆動部の動作を図３を用いてより詳細に説明する。図３中の３００は、ＦＥＴ１１１のゲートに印加される電圧波形を示す。３０１は、ＦＥＴ１１１のドレインに現れる電圧波形を示している。また３０３は、インダクタ１１２に流れる電流、３０２はＦＥＴ１１１に流れるドレイン電流を表している。

ＦＥＴ１１１がオンするとインダクタ１１２に電流が流れて、インダクタ１１２にエネルギが蓄積される。次にＦＥＴ１１１がオフすると、このインダクタ１１２とコンデンサ１１５との間で、波形３０１で示すように共振が起こる。この共振電圧が０Ｖの時にＦＥＴ１１１のオン期間が始まるようにＦＥＴ１１１を駆動することにより、効率よく共振が連続的に繰り返される。

一方、この共振動作中のインダクタ１１２に流れる電流波形は、波形３０２（ＦＥＴ１１１のドレイン電流と同様）で示されている。ＦＥＴ１１１がオンした場合、インダクタ１１２を通過して電流がＦＥＴ１１１に流れる。続いてＦＥＴ１１１をオフした後、インダクタ１１２が誘導され、コンデンサ１１５を充電するように電流が流れ続ける。

更に、インダクタ１１２に流れる電流が０になって、ＦＥＴ１１１のドレインに現れる電圧が最大となった後は、逆に電流の回生動作が開始される。これにより、コンデンサ１１５及びＦＥＴ１１１内の回生ダイオード（不図示）より電流が電源Ｖｃｃ側に流れ込む。圧電トランス１０１は上記の共振動作により十分に昇圧された電圧を印加され，振動を起こし、２次側に高電圧を発生させることとなる。

次に図４に基づき所定電圧Ｅｄｃを出力させる時の回路動作を説明する。Ｖｃｏｎｔ信号は電圧制御発振器（ＶＣＯ）１１０に入力されており、Ｖｃｏｎｔ信号の電圧値が０であるときは電圧制御発振器（ＶＣＯ）１１０の周波数信号の出力は停止する構成となっている。

ＭＰＵは電圧Ｅｄｃを抵抗１０６、１０７で分圧した電圧に相当するアナログ電圧をＶｃｏｎｔ信号として出力する。電圧制御発振器（ＶＣＯ）１１０はＶｃｏｎｔ信号が０より上昇し、所定電圧以上となった時に初期周波数ｆａより圧電トランスの駆動を開始する。

ＶＣＯ１１０の駆動周波数範囲は予めｆ０を含む周波数範囲に設定されており、図２で説明したフィードバック回路により電圧Ｅｄｃに対応した周波数ｆｘになるまでｆａより掃引動作が行われる。

従来例において説明したように、圧電素子の幅や厚みに依存した不要共振周波数（スプリアス周波数）ｆｓｐ１，ｆｓｐ２が存在する。例えば、過大電流に耐えうるスイッチング素子（ＦＥＴ）を選定すればよいが、コストが高い。前述したカラーレーザプリンタでは１０以上の高電圧出力用の電源回路を有しており、スイッチング素子として安価な素子を適用すればより装置のコストダウンになる。

また、スプリアス周波数に対する他の対策としては、駆動周波数のＤｕｔｙを図２１に示すように小さいＤｕｔｙに変更すればよい。この図２１において、波形３００はＦＥＴのゲート信号、波形３０１はＦＥＴのドレイン電圧、波形３０２はＦＥＴのドレイン電流を表している（図２１と同様）。図２１のゲート信号のようにＤｕｔｙを３０％にすると、スプリアス周波数によって歪んだ電圧波形になり、過大なドレイン電流が流れることを防止できる。

ただし、Ｄｕｔｙを３０％にした状態のままで、低い周波数になると図２２に示すように２次の共振振動波形が現われる。単純にＤｕｔｙを低くしたのでは、高電圧を出力する時に同様に過大電流が生じる。この問題に対しても、上記と同様に発生する過大電流に耐えうる高価なＦＥＴを使用すればよい。

しかし、上述したとおり前述のカラーレーザプリンタでは複数の高電圧出力用の電源回路が搭載されるので、全ての回路に高価なＦＥＴを使用するとコストアップになる。

本実施例では、安価なスイッチング素子としてのＦＥＴを用いて、スプリアス周波数による電圧変動の影響を低減することを可能にする。その特徴的な動作は初期周波数からスプリアス周波数までの高周波数範囲（高周波数領域）では駆動周波数を低Ｄｕｔｙにして、スプリアス周波数より低周波数範囲（低周波数領域）では駆動周波数を高Ｄｕｔｙにする動作である。

これにより、従来例にて説明したスイッチング素子としてのＦＥＴへの過大なドレイン電流の発生を防止することが可能になる。つまり、本実施例での特徴的な制御は周波数の掃引動作による高圧電源の立ち上げ動作時において、立ち上げ開始より所定時間後にＤｕｔｙを切り替える点にある。

以降、図５の立ち上り波形および、図６のフローチャートを用いて、本制御の説明を行う。なお、図５Ｂに示す出力特性図と対比させる形で、図５Ａに示す出力電圧の立ち上り波形の説明を行う。

まず、初期周波数ｆａにて圧電トランスの駆動を開始した時には高圧の出力はＶ１となる。フィードバック回路及び電圧制御発振器（ＶＣＯ）により駆動周波数は低周波数側に推移していき、スプリアス周波数ｆｓｐ２、ｆｓｐ１を順に通過していく。

このスプリアス周波数を通過するタイミングが図５ＡのＴｓｐ２，Ｔｓｐ１であり、スプリアス電圧Ｖ２、Ｖ３の影響で階段状の立ち上り波形となる。さらに回路は出力電圧Ｅｄｃを目指して周波数の掃引動作が続けられ、最終的に周波数ｆｘ駆動、出力電圧Ｅｄｃがｔ１秒後に得られることになる。

この立ち上り時間ｔ１やスプリアス周波数を通過する時間ｔ２はコンデンサ１０４の容量値や検出抵抗１０６の抵抗値やさらに出力端子に接続される負荷に応じて決まる。例えば、前述した画像形成装置としてのカラーレーザプリンタに適用する場合には、帯電ローラ、現像ローラ、転写ローラに高電圧を印加するための電源回路に適用される。

これらの部材は夫々が異なる負荷を有する部材であり、画像形成装置の使用と共に経時変化（劣化）する部材である。従って夫々の部材に適切な立ち上り時間を予め決定することになる、さらに環境条件（温度、湿度）によっても立ち上り時間が変動する可能性があるため、温度や湿度の変化の要素を勘案してあらかじめ決定する。

後述するプログラムを実行するファームウェア（プログラム）で圧電トランスの駆動開始からの時間ｔ２やｔ１を設定可能である。そこで、本実施例では駆動開始時は３０％Ｄｕｔｙにて掃引動作開始し、ｔ２以降に５０％Ｄｕｔｙに切替る高圧立ち上げ制御を行う。

図６のフローチャートを用いて本実施例の制御に関して説明を行う。なお、図６フローチャートに示す制御処理は、予めＲＯＭ４１ｂに格納されたファームウエア（プログラム）に従ってＭＰＵ４１により実行される。

まず、高電圧の出力要求を受ける（Ｓ１０１）とファームウェアは出力電圧が最も大きなスプリアス電圧Ｖ３より高い電圧かどうかを判断する（Ｓ１０２）。このＶ３は圧電素子の素体ばらつきによって多少のばらつきがある。制御としては素体ばらつきを考慮してＶ３を決定することが望ましい。

Ｓ１０２にて、ファームウェアが出力する電圧がスプリアス電圧より大きくないと判断した場合にはＳ１０８へと進む。Ｓ１０８にてコントローラ４０はＤｕｔｙを３０％に固定するようＤｃｏｎｔ信号をＨｉｇｈＬｅｖｅｌとし、Ｖｃｏｎｔ信号に目標電圧に対応したＤ／Ａ値を出力する（Ｓ１０９）。

Ｓ１０９にてＤ／Ａ値を出力したタイミングより、制御回路は掃引動作を開始する。圧電トランス制御回路において、低い出力電圧を出力する場合には圧電トランスは高周波数領域で駆動されることとなる。この時、図２２にて説明したようなＬＣ共振周波数の２次波形が現われることもない。

その反面、圧電トランスがスプリアス周波数近くで制御される可能性が高くなるため、駆動周波数によることなく、常に低Ｄｕｔｙ（３０％）で圧電トランスを駆動させることにより、スイッチングＦＥＴに過大なドレイン電流が流れなくなる。このことを考慮したフローがＳ１０８、Ｓ１０９のステップである。

一方、Ｓ１０２にてファームウェアが出力する電圧がスプリアス電圧以上であると判断した場合には、コントローラ４０はＤｕｔｙ３０％にて圧電トランス駆動を開始（Ｓ１０３、Ｓ１０４）すると共にカウンタをスタート（Ｓ１０５）させ、ｔ２秒の経過を待つ（Ｓ１０６）。

図５にて説明したようにｔ２秒経過した段階で掃引動作によりスプリアス周波数は通過しており、続いてＶＣＯ１１０は圧電トランスの駆動を５０％Ｄｕｔｙに切り替え（Ｓ１０７）、高電圧の出力設定を完了させる（Ｓ１１０）。

前述したフローにより動作した場合の各周波数での駆動波形は図７に示すようになる。図７Ａで示すスプリアス周波数（ｆｓｐ１，ｆｓｐ２）近辺の波形が図７Ｃであり、スプリアス周波数より低周波数域での波形が図７Ｂである。ここで図中図７Ｂ，７Ｃの３００はスイッチングＦＥＴのゲート信号、３０１はスイッチングＦＥＴのドレイン電圧、即ち圧電トランスの入力電圧波形である。また、３０２はスイッチングＦＥＴのドレイン電流である。

スプリアス周波数（ｆｓｐ１，ｆｓｐ２）近辺では３０％Ｄｕｔｙで圧電トランスが駆動されており、歪んだフライバック波形に対しハードスイッチングとなることなく、駆動される。また、圧電トランスはスプリアス周波数より低周波数域では５０％Ｄｕｔｙで駆動しており、ＬＣの共振周波数の２次の共振振動波形が現われることはない。したがって、電源立ち上げ時の過渡状態、及び、安定的に高電圧が出力している時においてもスイッチングＦＥＴに過大なドレイン電流が流れることはない。

なお、スプリアス周波数を通過する時間ｔ２に関しては回路の時定数など、回路構成などに応じた値に設定すればよい。特に画像形成装置としては帯電用の高電圧、現像用の高電圧、転写用の高電圧の各高電圧出力用の電源回路毎に最適な時間を適用することが望ましい。

以上、説明したように本実施例によれば、初期周波数より所望の出力電圧に対応した周波数に掃引動作を行う構成の圧電トランス駆動回路において、ＶＣＯ１１０が高電圧の立ち上げ時にはスプリアス周波数を通過するタイミングに応じて駆動Ｄｕｔｙを切り替える制御を行う。

具体的にはスプリアス周波数を通過するまでは低Ｄｕｔｙのパルスにて圧電トランスを駆動し、スプリアス周波数を通過した後には高Ｄｕｔｙのパルスにて駆動する。これにより、圧電トランスのスプリアス周波数の影響による電圧変動の影響を低減でき、かつ、スプリアス周波数付近で過大電流がスイッチング素子に流れることが防止できる。

次に、実施例２について図８、図９に基づいて説明する。本実施例にて説明される高圧電源及び制御コントローラ部の回路図を図８に示す。図８にて示される構成は実施例１と異なり、オペアンプ１０９を中心とした積分器、電圧制御発振器（ＶＣＯ）１１０及びＤ／Ａコンバータ部１３１がＩＣ（Ｉｎｔｅｃｒｅｔｅｄ Ｃｉｒｃｕｉｔ）化されてＩＣ１３０となっている。

さらにＩＣ１３０の内部にはレジスタ１３２が設けられ、ＭＰＵ４１からの通信信号により各アドレスにデータが保持されるようになっている。このレジスタ１３２にはＤ／Ａコンバータ部１３１へのディジタルデータや、ＶＣＯ回路の出力パルスのＤｕｔｙを設定する為のデータが格納されるようになっており、ＭＰＵからの通信により書き換えが可能となっている。

実施例１と異なり、制御部４１からの高圧電源への制御はシリアル通信による制御であり、高電圧の出力は制御部４１に対してフィードバックを行わないオープンループ制御である。

その為、通信ラインのノイズなどによる誤データが入力され、ディジタルデータの設定に誤差が生じる可能性がある。その誤差を回避する為に、ファームウェア（プログラムの制御）では１ｍｓ周期で通信を繰り返し実行する（通信データを１ｍｓ周期でリフレッシュする）ように設定する。

本実施例の制御フローチャートを図９に示す。なお、実施例１とは制御の基本構成は同じである。本実施例においてファームウェアは１ｍｓ毎に通信データをリフレッシュする。

Ｓ２０１、Ｓ２０２は実施例１と同様である。Ｓ２０２にてＭＰＵ４１（ファームウェア）が，出力する電圧がスプリアス電圧より大きいと判断した場合には、Ｓ２０３で、ファームウェアは３０％Ｄｕｔｙの駆動データと所定の電圧（目標電圧）に対応したディジタルデータをＤ／Ａコンバータ部１３１へ送信して、圧電トランスの駆動指示を行う。

所定の電圧に対応したディジタルデータがレジスタ１３２に格納され、格納された所定の電圧に対応したディジタルデータで示されるタイミングで制御回路は掃引動作を開始する。この通信データは１ｍｓ毎に繰り返し送信される（Ｓ２０４）。

３０％Ｄｕｔｙ駆動の指示が３０回繰り返し行われた後、即ち、立ち上げ時間３０ｍｓ経過後に（Ｓ２０５）、ファームウェアは５０％Ｄｕｔｙ駆動の指示かつ所望（目標）の電圧に対応したＤ／Ａコンバータ部１３１へのディジタルデータを送信する（Ｓ２０６）。

５０％Ｄｕｔｙ駆動になった後も１ｍｓ毎に通信が繰り返される（Ｓ２０７）。ここで、Ｄ／Ａコンバータ部へのディジタルデータの値は変わらない。Ｄｕｔｙ設定データのみが変更される。

また、Ｓ２０２にてＭＰＵ４１（ファームウェア）が，出力する電圧がスプリアス電圧より大きいと判断した場合には（Ｎｏ ｉｎ ｓｔｅｐ Ｓ２０２）、Ｓ２０９で、ファームウェアは３０％Ｄｕｔｙの駆動データと所定の電圧（目標電圧）に対応したＤ／Ａコンバータ部１３１へのディジタルデータを送信して、圧電トランスの駆動指示を行う。そして、１ｍｓ毎に通信が繰り返される（Ｓ２１０）。
なお、Ｓ２０７、Ｓ２１０の後は出力設定完了する（Ｓ２１１）
さらに、本実施例では３０ｍｓ経過後にＤｕｔｙを３０％から５０％にしているが、これに限られることはなく、実施例１と同様この時間は掃引動作において、スプリアス周波数を通過する時間によって適宜設定すればよい。

以上、説明したように、本実施例では、圧電トランスの駆動制御部と画像形成装置のコントローラ部が通信によって制御され、一定間隔で通信が行われる構成とする。そして、ファームウェアは高電圧の立ち上げ時に、スプリアス周波数を通過する時間経過後（所定回数通信実行後）に低Ｄｕｔｙのパルス駆動から高Ｄｕｔｙのパルス駆動に切り替える通信データを送信する。これにより、圧電トランスのスプリアス周波数の影響による電圧変動を低減し、かつ、スプリアス周波数付近にて過大電流がスイッチング素子に流れることを防止する。

次に、実施例３について図１０〜図１２に基づいて説明する。
実施例１と異なる点はＤｕｔｙ切り替え信号Ｄｃｏｎｔの生成方法である。図１０において、抵抗１２１と１２２により分圧生成されたＶｒｅｆ電圧と高圧出力のフィードバック電圧が比較器１２０に入力される。この比較器１２０の出力がＤｃｏｎｔ信号となってＶＣＯ１１０に入力される。

本構成により出力電圧がＶｒｅｆに対応した所定出力電圧より低い場合にはＤｃｏｎｔ信号はＨｉｇｈＬｅｖｅｌとなり、ＶＣＯ１１０は３０％Ｄｕｔｙを出力する。一方、出力電圧が所定電圧より高くなるとＤｃｏｎｔはＬｏｗＬｅｖｅｌとなり、ＶＣＯ１１０は５０％Ｄｕｔｙを出力する。

Ｖｒｅｆの値はスプリアス周波数にて出力される電圧の最大値Ｖ３（図１１参照）をフィードバック抵抗１０６及び１０７にて分圧した電圧とする。これにより、圧電トランスはスプリアス周波数近辺では低Ｄｕｔｙで駆動され、スプリアス周波数より離れた低周波数領域では高Ｄｕｔｙで駆動することとなり、圧電トランスのスプリアス周波数付近にて過大な電流がスイッチング素子に流れることを防止することが可能となる。

Ｄｕｔｙ切り替えに関してさらに図１１を用いて説明する。ハードウェアは、初期周波数ｆａより低Ｄｕｔｙにて圧電トランスを駆動開始し、目標電圧Ｅｄｃに向けて掃引動作を行う。Ｖ３はスプリアス電圧以上に設定されている為、圧電トランスはスプリアスを通過する時点では低Ｄｕｔｙで駆動されており、スプリアス周波数を通過した後、再び出力電圧Ｖ３以上になったところで高Ｄｕｔｙ駆動に切り替わる。

この一連のシーケンスの中でファームウェアはＶｃｏｎｔ信号の設定を行うことのみであり、シーケンシャルな制御は必要ない。フローチャートを記載すると図１２に示されるようになり、実施例１や実施例２に比べ制御を簡素することができる。

本実施例で説明される図１０の回路構成によると実施例１及び実施例２に比べ、ハードウェアで自動的にＤｕｔｙが切り替えられる構成となっており、ＭＰＵのＩ／Ｏ出力 ポートが削減されるメリットと、ファームウェアの立ち上げ制御が簡易化されるメリットがある。

以上、説明したように本実施例によれば、ファームウェアが初期周波数より周波数の掃引動作を行う場合、出力電圧に応じてＤｕｔｙが切り替わる機能を有し、圧電トランスをスプリアス電圧以下では低Ｄｕｔｙのパルスにて駆動し、スプリアス電圧以上では高Ｄｕｔｙで駆動する。これにより、圧電トランスのスプリアス周波数による電圧変動の影響を低減し、かつ、スプリアス周波数付近にて過大電流がスイッチング素子に流れることを防止することを可能とする。

次に、実施例４について図１３、図１４に基づいて説明する。
図１３は本実施例を説明する回路構成を示す。本実施例は実施例３と同様に電圧を閾値としてＤｕｔｙを切り替える構成は同じであるが、ＶｒｅｆがＭＰＵ４１（ファームウエア）の設定となっていることが実施例３と異なる点である。

例えば、高電圧の出力部に接続される負荷の抵抗値等が経時変化により大きく変化する装置構成の場合などには、Ｖ３の値も経時的に変化する為、実施例３に比べファームウェアによる切り替えが可能となる本構成が望ましい。

ここで、ＶｒｅｆやＶｃｏｎｔの出力ポートはＤ／Ａポートとしているが、これに限られることは無く、例えばＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を積分して得られる値を使用することも可能である。

図１４に本実施例におけるフローチャートを記載する。Ｓ４０２、Ｓ４０３にて負荷の使用時間を装置の不揮発メモリに更新記憶させておき、記憶した使用時間から判断し、Ｖｒｅｆの設定値を変化させる点が実施例３と異なる点である。Ｖｒｅｆを設定した後の高圧立ち上げの為のシーケンスは実施例３同様にＶｃｏｎｔの出力（Ｓ４０４）のみと非常に簡素である。

以上、説明したように本実施例によれば、初期周波数より周波数の掃引動作を行う場合、出力電圧に応じてＤｕｔｙが切り替わる機能を有し、スプリアス電圧以下では低Ｄｕｔｙのパルスにて圧電トランスを駆動し、スプリアス電圧以上では高Ｄｕｔｙで駆動する。さらにスプリアス電圧は負荷の経時変化より予測される電圧に設定することにより、確実にスプリアス周波数近辺での高Ｄｕｔｙ駆動が回避される。

これにより、圧電トランスのスプリアス周波数の影響による電圧変動を低減でき、かつ、スプリアス周波数付近にて過大電流がスイッチング素子に流れることを防止することを可能とする。

次に、実施例５について図１５、図１６に基づいて説明する。
図１５は本実施例を説明する回路構成を示す。本実施例は実施例１で説明した図２に対して、ＶＣＯ１１０の出力信号の周波数をＭＰＵ４１内の周波数検出回路４１ｇにて検出する構成となっている。その検出結果に基づいてＶＣＯ１１０がＩ／Ｏポート４１ｄからの出力信号Ｄｃｏｎｔ信号を切り替え、ＨｉｇｈＤｕｔｙとＬｏｗＤｕｔｙとを切り替える。

周波数検知回路部の構成としては信号の立ち下がりエッジをトリガとし割り込みでカウンタをスタートさせ、次の立ち下がりエッジでカウンタをストップさせ、その周期を検出する構成が一例として考えられる。

本実施例では直接周波数を検知し、スプリアス周波数を避けることが可能となる。なお、この構成の場合、分解能はＭＰＵ４１を駆動するクロック周波数に依存する為、速いクロック周波数で動作するＭＰＵを採用することになる。

図１６に本実施例におけるフローチャートを記載する。Ｓ５０１、Ｓ５０２、Ｓ５０３にてＤｕｔｙ３０％で高圧の立ち上げを開始する。その後、Ｓ５０４にて周波数検出手段により検出された結果がスプリアス周波数より低い周波数になったことを検知した場合には（ＹＥＳ ｉｎ ｓｔｅｐ Ｓ５０４）ＶＣＯ１１０のＤｕｔｙ５０％に切り替えられ（Ｓ５０５）て、高圧の立ち上げシーケンスが終了（Ｓ５０６）となる。

以上、説明したように本実施例によれば、初期周波数より周波数の掃引動作を行う場合、ＶＣＯ１１０が圧電トランス１０１を駆動する駆動周波数を検出する機能を有し、低Ｄｕｔｙのパルスにて駆動開始し、掃引動作においてスプリアス周波数より低い周波数になったことを検知した後にＤｕｔｙ５０％に切り替え、圧電トランスを駆動する。

直接周波数を検知し、スプリアス周波数を避けることが可能な為、実施例１〜４に比べ、より圧電トランスのスプリアス周波数の影響による電圧変動を低減でき、スプリアス周波数付近にて過大な電流がスイッチング素子に流れることを防止することが可能となる。

４１ マイクロコンピュータ
４２ 高圧電源装置
１０１ 圧電トランス
１１０ 電圧制御発振器
１１１ スイッチング素子

Claims (7)

1. 圧電素子と、前記圧電素子を駆動するスイッチング部と、前記スイッチング部に周波数信号を出力する発振部とを備え、前記周波数信号に基づく周波数で前記圧電素子が駆動して高電圧を出力する電源装置であって、
   前記周波数信号を出力するための制御信号を前記発振部に出力する制御信号出力部と、
   前記周波数信号によって駆動されるスイッチング部のオン期間を設定する設定部とを有し、
   前記設定部は、前記圧電素子の駆動が開始されるときの初期周波数から前記圧電素子から目標電圧が出力されるときの駆動周波数までの周波数範囲において、前記初期周波数からスプリアス共振周波数が発生する期間を含む周波数範囲における前記スイッチング素子の前記オン期間を、前記駆動周波数で前記圧電素子を駆動するときの前記スイッチング素子の前記オン期間よりも小さくすることを特徴とする電源装置。
2. 前記不要共振周波数が発生する期間を含む周波数範囲とは、前記圧電素子の駆動を開始してから前記圧電素子が最大の電圧を出力する共振周波数に最も近い不要共振周波数が発生する迄の第１期間であって、
   前記設定部は、前記圧電素子の駆動を開始してから前記第１期間経過するまでの前記オン期間を、前記第１期間経過後の前記オン期間よりも小さくすることを特徴とする請求項１に記載の電源装置。
3. 前記設定部は、前記圧電素子からの出力された電圧に基づいて、前記スイッチング部の前記オン期間を設定することを特徴とする請求項１または２に記載の電源装置。
4. 前記圧電素子が駆動を開始してからの前記周波数信号の周波数を検出する検出手段を有し、
   前記検出手段で検出される周波数が前記共振周波数に最も近い不要共振周波数に達するまでの前記オン期間を、前記検出手段で検出される周波数が前記共振周波数に最も近い不要共振周波数に達した後の前記オン期間よりも小さくすることを特徴とする請求項２に記載の電源装置。
5. 前記設定部と前記発振部がＩＣとして構成され、
   前記制御信号出力部から前記ＩＣに対して前記制御信号を所定間隔で出力することを特徴とする請求項１に記載の電源装置。
6. 画像を形成するための画像形成部と、圧電素子と前記圧電素子を駆動するスイッチング部と前記スイッチング部に周波数信号を出力する発振部とを備え、前記周波数信号に基づく周波数で前記圧電素子が駆動して前記画像形成部に高電圧を出力する電源とを備えた画像形成装置であって、
   前記画像形成部の動作を制御する制御部であって、前記発振部に制御信号を出力することにより、前記発振部から出力される前記周波数信号の周波数を制御する前記制御部と、
   前記周波数信号によって駆動されるスイッチング部のオン期間を設定する設定部と、を有し、
   前記設定部は、前記圧電素子の駆動が開始されるときの初期周波数から前記圧電素子から目標電圧が出力されるときの駆動周波数までの周波数範囲において、前記初期周波数からスプリアス共振周波数が発生する期間を含む周波数範囲における前記スイッチング部の前記オン期間を、前記駆動周波数で前記圧電素子を駆動するときの前記スイッチング部の前記オン期間よりも小さくすることを特徴とする画像形成装置。
7. 前記画像形成部は、像担持体を帯電する帯電部と前記像担持体に形成された潜像を現像する現像部と、前記現像部によって前記像担持体に現像された画像を転写する転写部を含むことを特徴とする請求項６に記載の画像形成装置。

Images