JP2002354831A - 交流電圧発生装置 - Google Patents
交流電圧発生装置Info
- Publication number
- JP2002354831A JP2002354831A JP2001158640A JP2001158640A JP2002354831A JP 2002354831 A JP2002354831 A JP 2002354831A JP 2001158640 A JP2001158640 A JP 2001158640A JP 2001158640 A JP2001158640 A JP 2001158640A JP 2002354831 A JP2002354831 A JP 2002354831A
- Authority
- JP
- Japan
- Prior art keywords
- turned
- output
- transformer
- current
- half cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 交流電源において、オーバーシュートの抑制
を低消費電力で実現する。 【解決手段】 スイッチ素子をＯＮ、ＯＦＦさせて動作
する交流電源において、ＯＮの直後に一定時間のＯＦＦ
期間を設ける。
を低消費電力で実現する。 【解決手段】 スイッチ素子をＯＮ、ＯＦＦさせて動作
する交流電源において、ＯＮの直後に一定時間のＯＦＦ
期間を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は負荷に交流電圧、特
に高電圧の矩形波交流電圧を供給する装置に関するもの
である。
に高電圧の矩形波交流電圧を供給する装置に関するもの
である。
【０００２】
【従来の技術】高圧矩形波交流電源としては、図４で示
すようなフルブリッジ回路がよく用いられている。図
中、Ｑ１〜Ｑ４はＦＥＴのようなスイッチ素子、Ｔ１は
低電圧の入力を高電圧に変換する為のトランス、Ｖａは
出力の直流成分、Ｌは負荷である。
すようなフルブリッジ回路がよく用いられている。図
中、Ｑ１〜Ｑ４はＦＥＴのようなスイッチ素子、Ｔ１は
低電圧の入力を高電圧に変換する為のトランス、Ｖａは
出力の直流成分、Ｌは負荷である。
【０００３】また、図５は前記フルブリッジ回路の動作
時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそれぞれ
Ｑ１〜Ｑ４のベース電圧、ＩｔはトランスＴ１の１次側
の電流、Ｖｏは出力交流電圧波形である。
時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそれぞれ
Ｑ１〜Ｑ４のベース電圧、ＩｔはトランスＴ１の１次側
の電流、Ｖｏは出力交流電圧波形である。
【０００４】ここで図４、５を用いてフルブリッジ回路
の動作を説明すると、第一に、期間ｔ１において、Ｑ１
とＱ４がＯＮ、Ｑ２とＱ３がＯＦＦ状態となる。第二
に、期間ｔ２において、Ｑ１とＱ４がＯＦＦ、Ｑ２とＱ
３がＯＮ状態となる。この動作を交互に繰り返す事によ
って、出力交流電圧波形は、理想的にはＶｏの様な波形
が得られる。
の動作を説明すると、第一に、期間ｔ１において、Ｑ１
とＱ４がＯＮ、Ｑ２とＱ３がＯＦＦ状態となる。第二
に、期間ｔ２において、Ｑ１とＱ４がＯＦＦ、Ｑ２とＱ
３がＯＮ状態となる。この動作を交互に繰り返す事によ
って、出力交流電圧波形は、理想的にはＶｏの様な波形
が得られる。
【０００５】しかしながら、高圧トランスのように、巻
線の巻数が非常に多く、巻線間容量が大きい場合や、負
荷の特性、出力の周波数によっては、共振やその他の理
由によって、実際はＶｏ'の様に、オーバーシュートも
大きく、リプルの重畳した波形になってしまい、負荷に
おいてリーク放電が発生するなどの不具合が生じる。
線の巻数が非常に多く、巻線間容量が大きい場合や、負
荷の特性、出力の周波数によっては、共振やその他の理
由によって、実際はＶｏ'の様に、オーバーシュートも
大きく、リプルの重畳した波形になってしまい、負荷に
おいてリーク放電が発生するなどの不具合が生じる。
【０００６】この不具合を防止する為に、従来よく用い
られている手段が、図９に示した様な、出力端に抵抗Ｒ
ｏを挿入する手段である。これは、抵抗Ｒｏを挿入する
事により、フィルタ効果が得られ、リプルとなっている
高周波成分を除去するものである。この方法は、負荷が
容量成分の場合、特に効果がある。また、ブリッジを形
成しているスイッチ素子Ｑ１〜Ｑ４を非飽和領域で使用
することによって、上記不具合を防止する方法もある。
られている手段が、図９に示した様な、出力端に抵抗Ｒ
ｏを挿入する手段である。これは、抵抗Ｒｏを挿入する
事により、フィルタ効果が得られ、リプルとなっている
高周波成分を除去するものである。この方法は、負荷が
容量成分の場合、特に効果がある。また、ブリッジを形
成しているスイッチ素子Ｑ１〜Ｑ４を非飽和領域で使用
することによって、上記不具合を防止する方法もある。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
様に、出力端に抵抗Ｒｏを挿入することや、スイッチ素
子を非飽和領域で使用することのみで出力波形を整形し
ようとすると、抵抗Ｒｏやスイッチ素子において電力を
大きくロスさせることとなる為、大型の部品になってし
まう。従って、スペース的、コスト的、消費電力的な観
点から考えるとあまり効率的とは言えない。
様に、出力端に抵抗Ｒｏを挿入することや、スイッチ素
子を非飽和領域で使用することのみで出力波形を整形し
ようとすると、抵抗Ｒｏやスイッチ素子において電力を
大きくロスさせることとなる為、大型の部品になってし
まう。従って、スペース的、コスト的、消費電力的な観
点から考えるとあまり効率的とは言えない。
【０００８】
【課題を解決するための手段】上記課題を解決する為
に、本発明では、フルブリッジ回路のスイッチ素子のＯ
Ｎ期間の中で、一定期間のＯＦＦ期間を設けることによ
って立ち上がりの突入電流を抑え、出力交流電圧波形の
オーバーシュート及びリプルを防止することを特徴とし
ている。
に、本発明では、フルブリッジ回路のスイッチ素子のＯ
Ｎ期間の中で、一定期間のＯＦＦ期間を設けることによ
って立ち上がりの突入電流を抑え、出力交流電圧波形の
オーバーシュート及びリプルを防止することを特徴とし
ている。
【０００９】
【発明の実施の形態】［実施例１］本発明における具体
的な実施例を図１に示す。図中、Ｑ１〜Ｑ４はＦＥＴの
ようなスイッチ素子、Ｔ１は低電圧の入力を高電圧に変
換する為のトランス、Ｖａは出力の直流成分、Ｌは負荷
である。また、図１（ｂ）は前記フルブリッジ回路の動
作時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそれぞ
れＱ１〜Ｑ４のゲート信号、ＩｔはトランスＴ１の１次
側の電流、Ｖｏは出力交流電圧波形である。
的な実施例を図１に示す。図中、Ｑ１〜Ｑ４はＦＥＴの
ようなスイッチ素子、Ｔ１は低電圧の入力を高電圧に変
換する為のトランス、Ｖａは出力の直流成分、Ｌは負荷
である。また、図１（ｂ）は前記フルブリッジ回路の動
作時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそれぞ
れＱ１〜Ｑ４のゲート信号、ＩｔはトランスＴ１の１次
側の電流、Ｖｏは出力交流電圧波形である。
【００１０】以下、図１（ａ）、（ｂ）を用いて本実施
例の動作を具体的に説明する。
例の動作を具体的に説明する。
【００１１】図１のスイッチ素子Ｑ１〜Ｑ４のゲート
に、図１（ｂ）のＶ１〜Ｖ４の信号をそれぞれ印加す
る。図１（ｂ）中、第一の期間ｔａでは、スイッチ素子
Ｑ１とＱ４がＯＮ状態、Ｑ２とＱ３がＯＦＦ状態であ
り、トランスＴ１の１次側の電流Ｉｔが増加する。この
期間ｔａで出力波形Ｖｏは立ち上がる。
に、図１（ｂ）のＶ１〜Ｖ４の信号をそれぞれ印加す
る。図１（ｂ）中、第一の期間ｔａでは、スイッチ素子
Ｑ１とＱ４がＯＮ状態、Ｑ２とＱ３がＯＦＦ状態であ
り、トランスＴ１の１次側の電流Ｉｔが増加する。この
期間ｔａで出力波形Ｖｏは立ち上がる。
【００１２】次に、第二の期間ｔｂでは、更にＱ４もＯ
ＦＦ状態となり、トランスＴ１の１次側の電流Ｉｔが減
少し、出力波形Ｖｏにオーバーシュート及びリプルが発
生するのを防止している。そして第三の期間ｔｃでは、
再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２とＱ３を
ＯＦＦ状態として、出力波形Ｖｏに差具が生じるのを防
いでいる。以上で半周期分の波形が出力される。
ＦＦ状態となり、トランスＴ１の１次側の電流Ｉｔが減
少し、出力波形Ｖｏにオーバーシュート及びリプルが発
生するのを防止している。そして第三の期間ｔｃでは、
再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２とＱ３を
ＯＦＦ状態として、出力波形Ｖｏに差具が生じるのを防
いでいる。以上で半周期分の波形が出力される。
【００１３】次の半周期も同様に、期間ｔｄでは、スイ
ッチ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状
態であり、トランスＴ１の１次側の電流Ｉｔが前の半周
期とは逆方向に増加する。この期間ｔｄで出力波形Ｖｏ
は立ち下がる。次に、ｔｅでは、更にＱ３もＯＦＦ状態
となり、トランスＴ１の１次側の電流Ｉｔが減少し、出
力波形Ｖｏにオーバーシュート及びリプルが発生するの
を防止している。そして期間ｔｆでは、再びスイッチ素
子Ｑ１とＱ４をＯＦＦ状態、Ｑ２とＱ３をＯＮ状態とし
て、出力波形Ｖｏに差具が生じるのを防いでいる。
ッチ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状
態であり、トランスＴ１の１次側の電流Ｉｔが前の半周
期とは逆方向に増加する。この期間ｔｄで出力波形Ｖｏ
は立ち下がる。次に、ｔｅでは、更にＱ３もＯＦＦ状態
となり、トランスＴ１の１次側の電流Ｉｔが減少し、出
力波形Ｖｏにオーバーシュート及びリプルが発生するの
を防止している。そして期間ｔｆでは、再びスイッチ素
子Ｑ１とＱ４をＯＦＦ状態、Ｑ２とＱ３をＯＮ状態とし
て、出力波形Ｖｏに差具が生じるのを防いでいる。
【００１４】上記の動作を繰り返す事によって、オーバ
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
【００１５】［実施例２］図２に本発明における第２の
実施例を示す。図中、Ｑ１〜Ｑ４はＦＥＴのような第一
のスイッチ素子、Ｔｒ１、Ｔｒ２はトランジスタのよう
な第二のスイッチ手段、Ｔ１は低電圧の入力を高電圧に
変換する為のトランス、Ｖａは出力の直流成分、Ｌは負
荷、Ｉｓ１、Ｉｓ２は電流検出手段である。
実施例を示す。図中、Ｑ１〜Ｑ４はＦＥＴのような第一
のスイッチ素子、Ｔｒ１、Ｔｒ２はトランジスタのよう
な第二のスイッチ手段、Ｔ１は低電圧の入力を高電圧に
変換する為のトランス、Ｖａは出力の直流成分、Ｌは負
荷、Ｉｓ１、Ｉｓ２は電流検出手段である。
【００１６】また、図２（ｂ）は前記フルブリッジ回路
の動作時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそ
れぞれＱ１〜Ｑ４のゲート信号、ＩｔはトランスＴ１の
１次側の電流、Ｖｓ１、Ｖｓ２はそれぞれ、電流検出手
段Ｉｓ１、Ｉｓ２の出力信号、Ｖｏは出力交流電圧波形
である。
の動作時の各部電圧波形である。図中、Ｖ１〜Ｖ４はそ
れぞれＱ１〜Ｑ４のゲート信号、ＩｔはトランスＴ１の
１次側の電流、Ｖｓ１、Ｖｓ２はそれぞれ、電流検出手
段Ｉｓ１、Ｉｓ２の出力信号、Ｖｏは出力交流電圧波形
である。
【００１７】以下、図２（ａ）、（ｂ）を用いて本実施
例の動作を具体的に説明する。
例の動作を具体的に説明する。
【００１８】図２（ａ）の第一のスイッチ素子Ｑ１〜Ｑ
４のゲートに、図２（ｂ）のＶ１〜Ｖ４の信号をそれぞ
れ印加する。まず、第一のスイッチ素子Ｑ１とＱ４がＯ
Ｎ状態、Ｑ２とＱ３がＯＦＦ状態となると、トランスＴ
１の１次側の電流Ｉｔが増加する。この電流Ｉｔが、予
め決められた電流値Ｉｔｈ１に達した事を電流検出手段
Ｉｓ２が検出すると、ある一定期間「Ｈ」信号を出力す
る。
４のゲートに、図２（ｂ）のＶ１〜Ｖ４の信号をそれぞ
れ印加する。まず、第一のスイッチ素子Ｑ１とＱ４がＯ
Ｎ状態、Ｑ２とＱ３がＯＦＦ状態となると、トランスＴ
１の１次側の電流Ｉｔが増加する。この電流Ｉｔが、予
め決められた電流値Ｉｔｈ１に達した事を電流検出手段
Ｉｓ２が検出すると、ある一定期間「Ｈ」信号を出力す
る。
【００１９】そして前記信号により第二のスイッチ素子
Ｔｒ２がＯＮ状態となり、第一のスイッチ素子Ｑ４がＯ
ＦＦ状態となる。するとトランスＴ１の１次側の電流Ｉ
ｔが減少し、出力波形Ｖｏにオーバーシュート及びリプ
ルが発生するのを防止している。そして再びＶｓ２が
「Ｌ」になると、第二のスイッチ素子Ｔｒ２がＯＦＦ状
態となり、第一のスイッチ素子Ｑ１とＱ４をＯＮ状態、
Ｑ２とＱ３をＯＦＦ状態となり、出力波形Ｖｏに差具が
生じるのを防いでいる。以上で半周期分の波形が出力さ
れる。
Ｔｒ２がＯＮ状態となり、第一のスイッチ素子Ｑ４がＯ
ＦＦ状態となる。するとトランスＴ１の１次側の電流Ｉ
ｔが減少し、出力波形Ｖｏにオーバーシュート及びリプ
ルが発生するのを防止している。そして再びＶｓ２が
「Ｌ」になると、第二のスイッチ素子Ｔｒ２がＯＦＦ状
態となり、第一のスイッチ素子Ｑ１とＱ４をＯＮ状態、
Ｑ２とＱ３をＯＦＦ状態となり、出力波形Ｖｏに差具が
生じるのを防いでいる。以上で半周期分の波形が出力さ
れる。
【００２０】次の半周期も同様に、まず、第一のスイッ
チ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状態
となると、トランスＴ１の１次側の電流Ｉｔが前の周期
とは逆方向に増加する。この電流Ｉｔが、予め決められ
た電流値Ｉｔｈ２に達した事を電流検出手段Ｉｓ１が検
出すると、ある一定期間「Ｈ」信号を出力する。
チ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状態
となると、トランスＴ１の１次側の電流Ｉｔが前の周期
とは逆方向に増加する。この電流Ｉｔが、予め決められ
た電流値Ｉｔｈ２に達した事を電流検出手段Ｉｓ１が検
出すると、ある一定期間「Ｈ」信号を出力する。
【００２１】そして前記信号により第二のスイッチ素子
Ｔｒ１がＯＮ状態となり、第一のスイッチ素子Ｑ３がＯ
ＦＦ状態となる。するとトランスＴ１の１次側の電流Ｉ
ｔが減少し、出力波形Ｖｏにオーバーシュート及びリプ
ルが発生するのを防止している。そして再びＶｓ１が
「Ｌ」になると、第二のスイッチ素子Ｔｒ１がＯＦＦ状
態となり、第一のスイッチ素子Ｑ１とＱ４をＯＮ状態、
Ｑ２とＱ３をＯＦＦ状態となり、出力波形Ｖｏに差具が
生じるのを防いでいる。
Ｔｒ１がＯＮ状態となり、第一のスイッチ素子Ｑ３がＯ
ＦＦ状態となる。するとトランスＴ１の１次側の電流Ｉ
ｔが減少し、出力波形Ｖｏにオーバーシュート及びリプ
ルが発生するのを防止している。そして再びＶｓ１が
「Ｌ」になると、第二のスイッチ素子Ｔｒ１がＯＦＦ状
態となり、第一のスイッチ素子Ｑ１とＱ４をＯＮ状態、
Ｑ２とＱ３をＯＦＦ状態となり、出力波形Ｖｏに差具が
生じるのを防いでいる。
【００２２】上記の動作を繰り返す事によって、オーバ
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
【００２３】［実施例３］図３に本発明における第３の
実施例を示す。図中、Ｑ１〜Ｑ４はＦＥＴのようなスイ
ッチ素子、Ｔ１は低電圧の入力を高電圧に変換する為の
トランス、Ｖａは出力の直流成分、Ｌは負荷、Ｉｓ１、
Ｉｓ２は電流検出手段である。また、図３（ｂ）は前記
フルブリッジ回路の動作時の各部電圧波形である。図
中、Ｖ１〜Ｖ４はそれぞれＱ１〜Ｑ４のゲート信号、Ｉ
ｔはトランスＴＩの１次側の電流、Ｖｓ１、Ｖｓ２はそ
れぞれ、電流検出手段Ｉｓ１、Ｉｓ２の出力信号、Ｖｏ
は出力交流電圧波形である。
実施例を示す。図中、Ｑ１〜Ｑ４はＦＥＴのようなスイ
ッチ素子、Ｔ１は低電圧の入力を高電圧に変換する為の
トランス、Ｖａは出力の直流成分、Ｌは負荷、Ｉｓ１、
Ｉｓ２は電流検出手段である。また、図３（ｂ）は前記
フルブリッジ回路の動作時の各部電圧波形である。図
中、Ｖ１〜Ｖ４はそれぞれＱ１〜Ｑ４のゲート信号、Ｉ
ｔはトランスＴＩの１次側の電流、Ｖｓ１、Ｖｓ２はそ
れぞれ、電流検出手段Ｉｓ１、Ｉｓ２の出力信号、Ｖｏ
は出力交流電圧波形である。
【００２４】以下、図３（ａ）、（ｂ）を用いて本実施
例の動作を具体的に説明する。
例の動作を具体的に説明する。
【００２５】図５のスイッチ素子Ｑ１〜Ｑ４のゲート
に、図３（ｂ）のＶ１〜Ｖ４の信号をそれぞれ印加す
る。まず、スイッチ素子Ｑ１とＱ４がＯＮ状態、Ｑ２と
Ｑ３がＯＦＦ状態となると、トランスＴ１の１次側の電
流Ｉｔが増加する。この電流Ｉｔが、予め決められた電
流値Ｉｔｈ１に達した事を電流検出手段Ｉｓ２が検出す
ると、「Ｈ」信号を出力する。
に、図３（ｂ）のＶ１〜Ｖ４の信号をそれぞれ印加す
る。まず、スイッチ素子Ｑ１とＱ４がＯＮ状態、Ｑ２と
Ｑ３がＯＦＦ状態となると、トランスＴ１の１次側の電
流Ｉｔが増加する。この電流Ｉｔが、予め決められた電
流値Ｉｔｈ１に達した事を電流検出手段Ｉｓ２が検出す
ると、「Ｈ」信号を出力する。
【００２６】そして前記信号によりマイコンがスイッチ
素子Ｑ４を一定期間ＯＦＦ状態とする。するとトランス
Ｔ１の１次側の電流Ｉｔが減少し、出力波形Ｖｏにオー
バーシュート及びリプルが発生するのを防止している。
そして再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２と
Ｑ３をＯＦＦ状態とし、出力波形Ｖｏに差具が生じるの
を防いでいる。以上で半周期分の波形が出力される。
素子Ｑ４を一定期間ＯＦＦ状態とする。するとトランス
Ｔ１の１次側の電流Ｉｔが減少し、出力波形Ｖｏにオー
バーシュート及びリプルが発生するのを防止している。
そして再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２と
Ｑ３をＯＦＦ状態とし、出力波形Ｖｏに差具が生じるの
を防いでいる。以上で半周期分の波形が出力される。
【００２７】次の半周期も同様に、まず、第一のスイッ
チ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状態
となると、トランスＴ１の１次側の電流Ｉｔが前の周期
とは逆方向に増加する。この電流Ｉｔが、予め決められ
た電流値Ｉｔｈ２に達した事を電流検出手段Ｉｓ１が検
出すると、「Ｈ」信号を出力する。
チ素子Ｑ１とＱ４がＯＦＦ状態、Ｑ２とＱ３がＯＮ状態
となると、トランスＴ１の１次側の電流Ｉｔが前の周期
とは逆方向に増加する。この電流Ｉｔが、予め決められ
た電流値Ｉｔｈ２に達した事を電流検出手段Ｉｓ１が検
出すると、「Ｈ」信号を出力する。
【００２８】そして前記信号によりマイコンがスイッチ
素子Ｑ３を一定期間ＯＦＦ状態とする。するとトランス
ＴＩの１次側の電流Ｉｔが減少し、出力波形Ｖｏにオー
バーシュート及びリプルが発生するのを防止している。
そして再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２と
Ｑ３をＯＦＦ状態とし、出力波形Ｖｏに差具が生じるの
を防いでいる。
素子Ｑ３を一定期間ＯＦＦ状態とする。するとトランス
ＴＩの１次側の電流Ｉｔが減少し、出力波形Ｖｏにオー
バーシュート及びリプルが発生するのを防止している。
そして再びスイッチ素子Ｑ１とＱ４をＯＮ状態、Ｑ２と
Ｑ３をＯＦＦ状態とし、出力波形Ｖｏに差具が生じるの
を防いでいる。
【００２９】上記の動作を繰り返す事によって、オーバ
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
ーシュートやリプルのない矩形波出力Ｖｏが得られる。
【００３０】
【発明の効果】以上説明した様に、本発明によれば、交
流電圧発生源に用いているフルブリッジ回路のスイッチ
素子のＯＮ期間の中で、一定期間のＯＦＦ期間を設ける
ことによって立ち上がりの突入電流を抑え、出力交流電
圧波形のオーバーシュート及びリプルを防止することが
可能となる。
流電圧発生源に用いているフルブリッジ回路のスイッチ
素子のＯＮ期間の中で、一定期間のＯＦＦ期間を設ける
ことによって立ち上がりの突入電流を抑え、出力交流電
圧波形のオーバーシュート及びリプルを防止することが
可能となる。
【００３１】その際、完全なスイッチング動作を行って
いるので、低消費電力化と小型化が可能となる。
いるので、低消費電力化と小型化が可能となる。
【図１】 （ａ）本発明の第一の実施例を示す構成図で
ある。（ｂ）本発明の第一の実施例における各部の波形
である。
ある。（ｂ）本発明の第一の実施例における各部の波形
である。
【図２】 （ａ）本発明の第二の実施例を示す構成図で
ある。（ｂ）本発明の第二の実施例における各部の波形
である。
ある。（ｂ）本発明の第二の実施例における各部の波形
である。
【図３】 （ａ）本発明の第三の実施例を示す構成図で
ある。（ｂ）本発明の第三の実施例における各部の波形
である。
ある。（ｂ）本発明の第三の実施例における各部の波形
である。
【図４】 従来例を示す構成図である。
【図５】 従来例を示す構成図である。
【図６】 従来例における各部の波形である。
Ｑ１〜Ｑ４ スイッチ素子 Ｔ１ 低電圧の入力を高電圧に変換する為のトランス Ｖａ 出力の直流線分 Ｌ 負荷
Claims (2)
- 【請求項１】 ４つのスイッチ手段と１つのトランスを
用いたフルブリッジ回路を用いた交流電圧発生装置にお
いて、周期的な交流出力の第一の半周期内で前記４つの
スイッチ手段の内、２つのスイッチ手段をＯＮして所定
の時間経過した後、他の所定の時間ＯＦＦし、再び第一
の半周期終了までＯＮし、次の第二の半周期内で別の２
つのスイッチ手段をＯＮして所定の時間経過した後、他
の所定の時間ＯＦＦし、再び第二の半周期終了までＯＮ
し、前記第一及び第二の半周期を繰り返す事を特徴とす
る交流電圧発生装置。 - 【請求項２】 ４つのスイッチ手段と１つのトランスを
用いたフルブリッジ回路を用いた交流電圧発生装置にお
いて、周期的な交流出力の第一の半周期内で前記４つの
スイッチ手段の内、２つのスイッチ手段をＯＮし、前記
トランスの１次側に流れる電流の絶対値が所定の値に達
した時に、予め定められた所定の時間ＯＦＦし、前記所
定の時間が経過した後、再び第一の半周期終了までＯＮ
し、第二の半周期内で別の２つのスイッチ手段をＯＮ
し、前記トランスの１次側に流れる電流の絶対値が所定
の値に達した時に、予め定められた所定の時間ＯＦＦ
し、前記所定の時間が経過した後、再び第二の半周期終
了までＯＮし、前記第一及び第二の半周期を繰り返す事
を特徴とする交流電圧発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158640A JP2002354831A (ja) | 2001-05-28 | 2001-05-28 | 交流電圧発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001158640A JP2002354831A (ja) | 2001-05-28 | 2001-05-28 | 交流電圧発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002354831A true JP2002354831A (ja) | 2002-12-06 |
Family
ID=19002326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001158640A Pending JP2002354831A (ja) | 2001-05-28 | 2001-05-28 | 交流電圧発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002354831A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2432111A2 (en) | 2010-09-17 | 2012-03-21 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| EP2434349A2 (en) | 2010-09-22 | 2012-03-28 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| JP2012252286A (ja) * | 2011-06-07 | 2012-12-20 | Konica Minolta Business Technologies Inc | 画像形成装置 |
-
2001
- 2001-05-28 JP JP2001158640A patent/JP2002354831A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2432111A2 (en) | 2010-09-17 | 2012-03-21 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| JP2012063714A (ja) * | 2010-09-17 | 2012-03-29 | Canon Inc | 電源回路およびそれを備えた画像形成装置 |
| CN102412750A (zh) * | 2010-09-17 | 2012-04-11 | 佳能株式会社 | 电源电路和图像形成设备 |
| US8634734B2 (en) | 2010-09-17 | 2014-01-21 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| CN102412750B (zh) * | 2010-09-17 | 2015-01-14 | 佳能株式会社 | 电源电路和图像形成设备 |
| EP2434349A2 (en) | 2010-09-22 | 2012-03-28 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| JP2012068409A (ja) * | 2010-09-22 | 2012-04-05 | Canon Inc | 電源回路およびそれを備えた画像形成装置 |
| CN102411281A (zh) * | 2010-09-22 | 2012-04-11 | 佳能株式会社 | 图像形成设备和电源电路 |
| US8761629B2 (en) | 2010-09-22 | 2014-06-24 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| EP2434349A3 (en) * | 2010-09-22 | 2015-03-25 | Canon Kabushiki Kaisha | Power supply circuit for supplying power to electronic device such as image forming apparatus |
| JP2012252286A (ja) * | 2011-06-07 | 2012-12-20 | Konica Minolta Business Technologies Inc | 画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4723833B2 (ja) | スイッチの制御を簡略化するための方法と装置 | |
| JPH04210775A (ja) | スイッチング電源装置 | |
| JP2004215371A (ja) | 電源回路 | |
| JP2011244615A (ja) | 駆動回路 | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| JP2002354831A (ja) | 交流電圧発生装置 | |
| JPH06334446A (ja) | 補助スイッチによる高出力型ｅ級増幅器 | |
| JP4682813B2 (ja) | 電源装置 | |
| US6038144A (en) | DC-DC converter | |
| US7095184B2 (en) | Electronic ballast for a lamp to be operated using iterative voltage pulses | |
| JP4352299B2 (ja) | 電力変換装置における偏磁低減回路 | |
| JP2006204038A (ja) | インバータ回路 | |
| JP2988405B2 (ja) | スイッチング電源回路 | |
| JPH08275508A (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP3258620B2 (ja) | スイッチング電源装置 | |
| JP3492779B2 (ja) | 電源装置 | |
| KR200143590Y1 (ko) | 직류/교류 변환회로 | |
| JP3619116B2 (ja) | フライバック・コンバータにおける同期整流器の駆動回路 | |
| JP2002027753A (ja) | スイッチング電源回路 | |
| JP2006187086A (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH07308076A (ja) | トランジスタインバータ | |
| JP3314399B2 (ja) | 放電灯点灯装置 | |
| CN117294157A (zh) | 变压电路、电压转换电路、电子设备和电路启动方法 | |
| JPH09320777A (ja) | 放電灯点灯装置 | |
| WO2016151775A1 (ja) | インバータ装置およびインバータ装置の制御方法 |