JP2002027753A - スイッチング電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 電源投入時のサージ電圧による破壊が低コス
トで防止されたスイッチング電源回路を提供することで
ある。 【解決手段】 トランス６の二次巻線６２側にスナバ回
路５０ａが接続される。スナバ回路５０ａのダイオード
１２のアノードはトランス６の二次巻線６２の一端に接
続され、カソードはノードＮ４に接続され、ノードＮ４
と出力端子Ｏ２との間に抵抗１３およびコンデンサ１４
が並列に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、直流安定化電圧を
発生するスイッチング電源回路に関する。

【０００２】

【従来の技術】種々の産業用または民生用の電子機器に
直流安定化電圧を供給するためにスイッチング電源回路
が用いられている。図７は特開平７−１２３７１７号公
報に開示された従来のスイッチング電源回路の構成を示
す回路図である。

【０００３】図６において、入力端子Ｉ１，Ｉ２間に直
流電源２０が接続される。入力端子Ｉ１とノードＮ１と
の間にスイッチング素子１が接続され、ノードＮ１と入
力端子Ｉ２との間にスイッチング素子２が接続されてい
る。スイッチング素子１と並列にダイオード３が接続さ
れ、スイッチング素子２と並列にダイオード４が接続さ
れている。ノードＮ１とトランス６の一次巻線６１の一
端との間にコンデンサ５が接続され、トランス６の一次
巻線６１の他端は入力端子Ｉ２に接続されている。

【０００４】トランス６の二次巻線６２の一端とノード
Ｎ２との間にコンデンサ７が接続され、トランス６の二
次巻線６２の他端は出力端子Ｏ２に接続されている。整
流ダイオード８のカソードはノードＮ２に接続され、ア
ノードは出力端子Ｏ２に接続されている。ノードＮ２と
出力端子Ｏ１との間にインダクタンス素子９が接続さ
れ、出力端子Ｏ１，Ｏ２間に平滑コンデンサ１０が接続
されている。また、出力端子Ｏ１，Ｏ２間には負荷３０
が接続される。

【０００５】制御回路１１は、出力端子Ｏ１，Ｏ２間の
出力電圧が一定になるようにスイッチング素子１，２の
オンオフを制御する。

【０００６】図７は図１のスイッチング電源回路の定常
時の動作を示す波形図である。図７を参照しながら図６
のスイッチング電源回路の動作を説明する。ここで、直
流電源２０による入力端子Ｉ１，Ｉ２間の入力電圧をＶ
ｉｎとし、出力端子Ｏ１，Ｏ２間の出力電圧をＶＯと
し、トランス６の一次巻線６１と二次巻線６２の巻線比
をｎ：１とする。

【０００７】図７の（ａ）はスイッチング素子１の両端
の電圧Ｖ１を示し、（ｂ）はスイッチング素子２の両端
の電圧Ｖ２を示し、（ｃ）はトランス６の一次巻線６１
に流れる電流ＩＰを示し、（ｄ）はトランス６の二次巻
線６２の両端の電圧ＶＳを示す。また、図７の（ｅ）は
整流ダイオード８に流れる電流ＩＤを示し、（ｆ）は整
流ダイオード８のアノード・カソード間の電圧ＶＤを示
し、（ｇ）はインダクタンス素子９に流れる電流ＩＬを
示す。

【０００８】図７（ａ），（ｂ）に示すように、スイッ
チング素子１がオンすると、スイッチング素子１の両端
の電圧Ｖ１は０となり、スイッチング素子１がオフする
と、スイッチング素子１の両端の電圧Ｖ１はハイレベル
になる。同様に、スイッチング素子２がオンすると、ス
イッチング素子２の両端の電圧Ｖ２は０となり、スイッ
チング素子２がオフすると、スイッチング素子２の両端
の電圧Ｖ２はハイレベルとなる。

【０００９】時刻ｔ１でスイッチング素子１がオンしか
つスイッチング素子２がオフすると、直流電源２０から
スイッチング素子１、コンデンサ５およびトランス６の
一次巻線６１の経路に電流が流れる。このとき、トラン
ス６の一次巻線６１に電圧（Ｖｉｎ−ＶＣ１）が印加さ
れる。それにより、トランス６の二次巻線６２に電圧Ｖ
Ｓ＝（Ｖｉｎ−ＶＣ１）／ｎが発生し、整流ダイオード
８がオフする。インダクタンス素子９には、電圧（Ｖｉ
ｎ−ＶＣ１）／ｎ＋ＶＣ２−ＶＯが印加され、インダク
タンス素子９に流れる電流ＩＬは直線的に増加する。

【００１０】トランス６の一次巻線６１に流れる電流Ｉ
Ｐは、トランス６の励磁電流と二次巻線６２に流れる電
流の一次側換算値との和になるため直線的に増加する。
このとき、トランス６およびインダクタンス素子９に励
磁エネルギーが蓄積される。

【００１１】時刻ｔ２でスイッチング素子１がオフする
と、スイッチング素子１に流れていた電流がスイッチン
グ素子１およびスイッチング素子２の寄生容量を充放電
し、スイッチング素子２の寄生容量の充放電が終了する
と、ダイオ―ド４がオンする。同時にスイッチング素子
２がオンする。それにより、コンデンサ５に保持されて
いる電圧ＶＣ１がトランス６の一次巻線６１に印加さ
れ、トランス６の二次巻線６２に電圧ＶＳ＝ＶＣ１／ｎ
が発生する。その結果、整流ダイオード８に順バイアス
が印加され、整流ダイオード８がオンする。それによ
り、トランス６の二次巻線６２から整流ダイオード８お
よびコンデンサ７の経路に電流が流れる。また、インダ
クタンス素子９、平滑コンデンサ１０および整流ダイオ
ード８の経路に電流が流れる。このとき、トランス６に
は、コンデンサ５，７およびトランス６の漏れインダク
タンスにより共振電流が流れる。

【００１２】整流ダイオード８に流れる電流ＩＤは、ト
ランス６の漏れインダクタンスの影響で０から増加し、
再び減少する。整流ダイオード８がオンしているため、
インダクタンス素子９に逆向きに出力電圧ＶＯが印加さ
れる。したがって、インダクタンス素子９に流れる電流
ＩＬは減少する。

【００１３】時刻ｔ３で整流ダイオード８に流れる電流
ＩＤが０になると、インダクタンス素子９の励磁電流Ｉ
Ｌが平滑コンデンサ１０、トランス６の二次巻線６２お
よびコンデンサ７の経路に流れる。このとき、トランス
６の一次巻線６１にはコンデンサ５の両端の電圧ＶＣ１
が印加されているため、二次巻線６２にも電圧ＶＳ＝Ｖ
Ｃ１／ｎが印加されている。それにより、インダクタン
ス素子９の励磁電流ＩＬが減少を続ける。

【００１４】時刻ｔ４で、スイッチング素子１がオンし
かつスイッチング素子２がオフすると、トランス６の一
次巻線６１に電圧（Ｖｉｎ−ＶＣ１）が印加される。そ
れにより、トランス６の二次巻線６２に電圧ＶＳ＝（Ｖ
ｉｎ−ＶＣ１）／ｎが発生し、整流ダイオード８がオフ
する。インダクタンス素子９には、電圧（Ｖｉｎ−ＶＣ
１）／ｎ＋ＶＣ２−ＶＯが印加され、インダクタンス素
子９に流れる電流ＩＬは直線的に増加する。

【００１５】上記の動作を繰り返すことにより出力端子
Ｏ１，Ｏ２間に直流の出力電圧ＶＯが出力される。この
場合、以下に示すように、スイッチング素子１，２のオ
ンオフ比を制御することにより任意の出力電圧ＶＯを得
ることができる。

【００１６】スイッチング素子１のオン期間をＴｏｎと
し、オフ期間をＴｏｆｆとすると、トランス６のリセッ
ト条件により次式が成り立つ。

【００１７】 （Ｖｉｎ−ＶＣ１）×Ｔｏｎ＝ＶＣ１×Ｔｏｆｆ ・・・（１） コンデンサの両端の電圧ＶＣ１は次式のようになる。

【００１８】 ＶＣ１＝Ｔｏｎ×Ｖｉｎ／（Ｔｏｎ＋Ｔｏｆｆ） ・・・（２） また、上式（１）からコンデンサの両端の電圧ＶＣ２は
次式のようになる。

【００１９】 ＶＣ２＝ＶＣ１／ｎ ＝｛Ｔｏｎ×Ｖｉｎ／（Ｔｏｎ＋Ｔｏｆｆ）｝／ｎ ・・・（３） 時刻ｔ３〜ｔ４間の期間は短いので無視すると、インダ
クタンス素子９のリセット条件から次式が成り立つ。

【００２０】 ｛（Ｖｉｎ−ＶＣ１）／ｎ＋ＶＣ２−ＶＯ｝×Ｔｏｎ＝ＶＯ×Ｔｏｆｆ ・・ ・（４） 上式（４）から出力電圧は次式のようになる。

【００２１】 ＶＯ＝｛Ｔｏｎ×Ｖｉｎ／（Ｔｏｎ＋Ｔｏｆｆ）｝／ｎ ・・・（５） したがって、定常時には、スイッチング素子１およびス
イッチング素子２のオンオフ比を制御することにより任
意の出力電圧ＶＯを得ることができる。この場合、スイ
ッチング素子１およびスイッチング素子２のオン直前に
スイッチング素子１，２の寄生容量およびトランス６の
分布容量を放電してからオンするため、スパイク状の短
絡の発生を低減でき、効率を改善し、ノイズの発生を抑
えることが可能となる。

【００２２】

【発明が解決しようとする課題】上記の従来のスイッチ
ング電源回路においては、電源投入時（起動時）に、ト
ランス６の一次側および二次側にサージ電圧が発生す
る。そこで、電源の投入時には、図８に示すように、ス
イッチング素子１のオン期間のデューティ比を出力電圧
の上昇とともに徐々に増加させるソフトスタートが採用
される。

【００２３】このソフトスタートによれば、トランス６
の一次側に発生するサージ電圧を抑制することができ
る。しかしながら、トランス６の二次側に発生するサー
ジ電圧を十分に抑制することができない。

【００２４】例えば、プラズマディスプレイ装置におい
ては、１８０Ｖ程度の電圧が必要である。図７のスイッ
チング電源回路で１８０Ｖ程度の出力電圧ＶＯを得るた
めには、直流電源２０による入力電圧Ｖｉｎを４００Ｖ
程度としなければならない。この場合には、トランス６
の二次側の整流ダイオード８に４００Ｖ程度の電圧が印
加される。電源の投入時には、トランス６の二次側のノ
ードＮ２に２００〜２４０Ｖ程度のサージ電圧が発生す
る。定格電圧６００Ｖ以下の整流ダイオード８を用いた
場合には、その整流ダイオード８が破壊するおそれがあ
る。

【００２５】そのため、６００Ｖを超える定格電圧を有
する整流ダイオード８を用いる必要がある。このような
６００Ｖを超える定格電圧を有する高耐圧の整流ダイオ
ード８は非常に高価であるため、スイッチング電源回路
のコストが高くなる。

【００２６】本発明の目的は、電源投入時のサージ電圧
による破壊が低コストで防止されたスイッチング電源回
路を提供することである。

【００２７】

【課題を解決するための手段】（１）第１の発明 第１の発明に係るスイッチング電源回路は、両端に直流
電圧が印加される第１および第２の入力端子間に交互に
オンオフする第１および第２のスイッチング手段の直列
回路が接続され、第１の容量手段とトランスの一次巻線
との直列回路が第２のスイッチング手段に並列に接続さ
れ、第２の容量手段と第１のダイオード手段との直列回
路がトランスの二次巻線に並列に接続され、インダクタ
ンス手段と第３の容量手段との直列回路が第１のダイオ
ード手段に並列に接続され、インダクタンス手段と第３
の容量手段の一端との接続点に第１の出力端子が接続さ
れるとともに、第３の容量手段の他端に第２の出力端子
が接続され、トランスの二次巻線側にスナバ回路が設け
られたものである。

【００２８】本発明に係るスイッチング電源回路におい
ては、第１および第２の入力端子間に接続された第１お
よび第２のスイッチング手段が交互にオンおよびオフす
ることによりトランスの一次巻線に一方向および逆方向
に交互に電流が流れる。それにより、トランスの二次巻
線に正および負の電圧が交互に印加され、第１のダイオ
ード手段がオンおよびオフを繰り返す。その結果、イン
ダクタンス手段に励磁電流が増加および減少を繰り返し
ながら流れ、第３の容量手段により平滑された電圧が第
１および第２の出力端子間に現れる。

【００２９】特に、トランスの二次巻線側にスナバ回路
が設けられているので、電源投入時にトランスの二次巻
線側に発生したサージ電圧がスナバ回路により吸収され
る。それにより、第１のダイオード手段の両端に印加さ
れるサージ電圧が抑制され、サージ電圧による素子の破
壊が防止される。したがって、第１のダイオード手段と
して比較的低い定格電圧を有する素子を用いることがで
き、低コスト化を図ることが可能となる。

【００３０】（２）第２の発明 第２の発明に係るスイッチング電源回路は、スナバ回路
は、第１のダイオード手段の両端に並列に接続されたも
のである。この場合、電源投入時に第１のダイオード手
段の両端に発生するサージ電圧がスナバ回路により吸収
される。

【００３１】（３）第３の発明 第３の発明に係るスイッチング電源回路は、第２の発明
に係るスイッチング電源回路の構成において、スナバ回
路は、第２のダイオード手段、第４の容量手段および抵
抗手段を含むものである。この場合、簡単な構成のスナ
バ回路によりサージ電圧が吸収される。

【００３２】（４）第４の発明 第４の発明に係るスイッチング電源回路は、第３の発明
に係るスイッチング電源回路の構成において、第２のダ
イオード手段と第４の容量手段との直列回路が第１のダ
イオード手段の両端に並列に接続され、抵抗手段の一端
が第２のダイオード手段と第４の容量手段との接続点に
接続され、抵抗手段の他端が所定の電圧を受ける電圧点
に接続されたものである。

【００３３】この場合、電源投入時に第１のダイオード
手段の両端に発生するサージ電圧が第２のダイオード手
段を通して第４の容量手段を充電することによりそのサ
ージ電圧が吸収される。その後、第４の容量手段に蓄積
された電荷が抵抗手段を介して放電される。定常時に
は、第２のダイオード手段を通して抵抗手段に電流が流
れ、抵抗手段の両端にかかる電圧および抵抗手段の抵抗
値により定まる損失が発生する。

【００３４】（５）第５の発明 第５の発明に係るスイッチング電源回路は、第２の発明
に係るスイッチング電源回路の構成において、電圧点
は、第２の出力端子であるものである。

【００３５】この場合、抵抗手段の一端が第２のダイオ
ード手段を介して第１のダイオード手段の一端に接続さ
れ、抵抗手段の他端が第２の出力端子に接続されている
ので、定常時には、抵抗手段の両端に第１のダイオード
手段の一端の電圧と第２の出力端子の電圧との差が印加
され、その電圧差で定まる損失が発生する。

【００３６】（６）第６の発明 第６の発明に係るスイッチング電源回路は、第１の発明
に係るスイッチング電源回路の構成において、スナバ回
路は、トランスの二次巻線の両端に並列に接続されたも
のである。この場合、電源投入時にトランスの二次巻線
の両端に発生するサージ電圧がスナバ回路により吸収さ
れる。

【００３７】（７）第７の発明 第７の発明に係るスイッチング電源回路は、第６の発明
に係るスイッチング電源回路の構成において、スナバ回
路は、第２のダイオード手段、第４の容量手段および抵
抗手段を含むものである。この場合、簡単な構成のスナ
バ回路によりサージ電圧が吸収される。

【００３８】（８）第８の発明 第８の発明に係るスイッチング電源回路は、第７の発明
に係るスイッチング電源回路の構成において、第２のダ
イオード手段と第４の容量手段との直列回路がトランス
の二次巻線の両端に並列に接続され、抵抗手段の一端が
第２のダイオード手段と第４の容量手段との接続点に接
続され、抵抗手段の他端が所定の電圧を受ける電圧点に
接続されたものである。

【００３９】この場合、電源投入時にトランスの二次巻
線の両端に発生するサージ電圧が第２のダイオード手段
を通して第４の容量手段を充電することによりそのサー
ジ電圧が吸収される。その後、第４の容量手段に蓄積さ
れた電荷が抵抗手段を介して放電される。定常時には、
第２のダイオード手段を通して抵抗手段に電流が流れ、
抵抗手段の両端にかかる電圧および抵抗手段の抵抗値に
より定まる損失が発生する。

【００４０】（９）第９の発明 第９の発明に係るスイッチング電源回路は、第８の発明
に係るスイッチング電源回路の構成において、電圧点
は、第２の出力端子であるものである。

【００４１】この場合、抵抗手段の一端が第２のダイオ
ード手段を介してトランスの二次巻線の一端に接続さ
れ、抵抗手段の他端が第２の出力端子に接続されている
ので、定常時には、抵抗手段の両端にトランスの二次巻
線の一端の電圧とトランスの二次巻線の他端の電圧との
差が印加され、その電圧差により定まる損失が発生す
る。トランスの二次巻線の両端の電圧は０を中心として
正および負に変化するので、定常時に発生する損失が小
さくなる。

【００４２】（１０）第１０の発明 第１０の発明に係るスイッチング電源回路は、第８の発
明に係るスイッチング電源回路の構成において、電圧点
は、第１の出力端子であるものである。

【００４３】この場合、抵抗手段の一端が第２のダイオ
ード手段を介してトランスの二次巻線の一端に接続さ
れ、抵抗手段の他端が第１の出力端子に接続されている
ので、定常時には、抵抗手段の両端にトランスの二次巻
線の一端の電圧と第１の出力端子の電圧との差が印加さ
れ、その電圧差により定まる損失が発生する。トランス
の二次巻線の一端の電圧と第１の出力端子の電圧との差
は小さいため、定常時に発生する損失がさらに小さくな
る。

【００４４】

【発明の実施の形態】（１）第１の実施の形態 図１は本発明の第１の実施の形態におけるスイッチング
電源回路の構成を示す回路図である。

【００４５】図１において、入力端子Ｉ１，Ｉ２間に直
流電源２０が接続される。入力端子Ｉ１とノードＮ１と
の間にスイッチング素子１が接続され、ノードＮ１と入
力端子Ｉ２との間にスイッチング素子２が接続されてい
る。スイッチング素子１と並列にダイオード３が接続さ
れ、スイッチング素子２と並列にダイオード４が接続さ
れている。なお、スイッチング素子１，２は、バイポー
ラトランジスタ、電界効果トランジスタ等のトランジス
タからなる。

【００４６】ノードＮ１とトランス６の一次巻線６１の
一端との間にコンデンサ５が接続され、トランス６の一
次巻線６１の他端は入力端子Ｉ２に接続されている。ト
ランス６の二次巻線６２の一端とノードＮ２との間にコ
ンデンサ７が接続され、トランス６の二次巻線６２の他
端は出力端子Ｏ２に接続されている。

【００４７】特に、本実施の形態では、ノードＮ２と出
力端子Ｏ２との間にスナバ回路５０が接続されている。
スナバ回路５０は、ダイオード１２、抵抗１３およびコ
ンデンサ１４により構成される。ダイオード１２のアノ
ードはノードＮ２に接続され、カソードはノードＮ３に
接続されている。ノードＮ３と出力端子Ｏ２との間に抵
抗１３およびコンデンサ１４が並列に接続されている。

【００４８】また、整流ダイオード８のカソードはノー
ドＮ２に接続され、アノードは出力端子Ｏ２に接続され
ている。ノードＮ２と出力端子Ｏ１との間にリアクトル
等からなるインダクタンス素子９が接続され、出力端子
Ｏ１，Ｏ２間に平滑コンデンサ１０が接続されている。
出力端子Ｏ１，Ｏ２間には負荷３０が接続される。

【００４９】制御回路１１は、出力端子Ｏ１，Ｏ２間の
出力電圧ＶＯが一定になるようにスイッチング素子１，
２のオンオフを制御する。

【００５０】本実施の形態では、スイッチング素子１が
第１のスイッチング手段に相当し、スイッチング素子２
が第２のスイッチング手段に相当し、コンデンサ５が第
１の容量手段に相当し、コンデンサ７が第２の容量手段
に相当する。また、整流ダイオード８が第１のダイオー
ド手段に相当し、インダクタンス素子９がインダクタン
ス手段に相当し、平滑コンデンサ１０が第３の容量手段
に相当する。さらに、ダイオード１２が第２のダイオー
ド手段に相当し、コンデンサ１４が第４の容量手段に相
当し、抵抗１３が抵抗手段に相当する。

【００５１】図１のスイッチング電源回路の定常時の動
作は、図７を参照しながら説明した図６の従来のスイッ
チング電源回路の動作と同様である。

【００５２】ここでは、図１のスイッチング電源回路の
電源投入時（起動時）の動作について説明する。

【００５３】電源の投入時には、トランス６の一次側お
よび二次側にサージ電圧が発生する。トランス６の一次
側に発生するサージ電圧は、図８に示したソフトスター
トにより抑制することが可能である。本実施の形態で
は、電源投入時にトランス６の二次側のノードＮ２に発
生するサージ電圧が、ノードＮ２と出力端子Ｏ２との間
に接続されたスナバ回路５０により吸収される。

【００５４】この場合、ノードＮ２に発生したサージ電
圧がダイオード１２を通してコンデンサ１４を充電する
ことによりそのサージ電圧が吸収される。その後、コン
デンサ１４に蓄積された電荷は抵抗１３を通して放電さ
れる。

【００５５】抵抗１３の抵抗値を小さくすると、コンデ
ンサ１４の放電速度が速くなるが、定常時の損失が大き
くなる。定常時には、ダイオード１２を介して抵抗１３
に電流Ｉａ［Ａ］が流れる。このとき、抵抗１３の両端
の電圧をＶａ［Ｖ］、抵抗１３の抵抗値をＲａ［Ω］と
すると、損失Ｌｏｓｓは次式のようになる。

【００５６】 Ｌｏｓｓ＝Ｉａ×Ｖａ＝Ｖａ² ／Ｒａ［Ｗ］ ・・・（６） 本実施の形態では、抵抗１３の両端の電圧Ｖａは整流ダ
イオード８の両端の電圧ＶＤとほぼ等しくなる。図７
（ｆ）に示すように、整流ダイオード８の両端の電圧Ｖ
Ｄの振幅は０から２Ｖｓに変化する。したがって、上式
（６）より定常時の損失Ｌｏｓｓは次式のようになる。

【００５７】 Ｌｏｓｓ＝（２Ｖｓ）² ／Ｒａ ・・・（７） 例えば、２Ｖｓ＝４００［Ｖ］とすると、Ｌｏｓｓ＝
（４００）² ／Ｒａ［Ｗ］となる。

【００５８】図２は図１のスイッチング電源回路におけ
る電源投入時の電圧および電流の測定結果を示す波形図
であり、（ａ）は整流ダイオード８の両端の電圧ＶＤを
示し、（ｂ）は整流ダイオード８に流れる電流ＩＤを示
す。また、図３は図６の従来のスイッチング回路におけ
る電源投入時の電圧および電流の測定結果を示す図であ
り、（ａ）は整流ダイオード８の両端の電圧ＶＤを示
し、（ｂ）は整流ダイオード８に流れる電流ＩＤを示
す。

【００５９】図２（ａ）に示すように、図１のスイッチ
ング電源回路では、整流ダイオード８の両端の電圧ＶＤ
のピーク値は４５０Ｖとなっている。一方、図３（ａ）
に示すように、図６の従来のスイッチング電源回路で
は、整流ダイオード８の両端の電圧ＶＤは６４０Ｖとな
っている。

【００６０】このように、図１のスイッチング電源回路
においては、図６のスイッチング電源回路に比べてサー
ジ電圧がかなり抑制されている。また、図２（ｂ）およ
び図３（ｂ）の比較からわかるように、図１のスイッチ
ング電源回路においては、図７のスイッチング電源回路
に比べて整流ダイオード８に流れるサージ電流もかなり
小さくなっている。

【００６１】本実施の形態のスイッチング電源回路にお
いては、電源投入時にトランス６の二次巻線６２側に発
生するサージ電圧がスナバ回路５０により吸収されるの
で、整流ダイオード８の両端に高電圧が印加されない。
それにより、定格電圧の比較的低い整流ダイオード８を
用いることが可能となり、低コスト化を図ることができ
る。

【００６２】（２）第２の実施の形態 図４は本発明の第２の実施の形態におけるスイッチング
電源回路の構成を示す回路図である。

【００６３】図４のスイッチング電源回路が図１のスイ
ッチング電源回路と異なるのは、スナバ回路５０ａがト
ランス６の二次巻線６２の両端間に接続されている点で
ある。図４のスイッチング電源回路の他の部分の構成は
図１のスイッチング電源回路の構成と同様である。

【００６４】スナバ回路５０ａは、図１のスナバ回路５
０と同様に、ダイオード１２、抵抗１３およびコンデン
サ１４により構成される。ダイオード１２のアノードは
トランス６の二次巻線６２の一端とコンデンサ７の一端
との接続点（ノードＮ３）に接続され、カソードはノー
ドＮ４に接続されている。抵抗１３およびコンデンサ１
４はノードＮ４と出力端子Ｏ２との間に並列に接続され
ている。

【００６５】電源の投入時には、トランス６の一次側お
よび二次側にサージ電圧が発生する。トランス６の一次
側に発生するサージ電圧は、図８に示したソフトスター
トにより抑制することが可能である。本実施の形態で
は、電源投入時にノードＮ２に発生するサージ電圧が、
トランス６の二次巻線６２の両端間に接続されたスナバ
回路５０ａにより吸収される。

【００６６】この場合、ノードＮ３に発生したサージ電
圧がダイオード１２を通してコンデンサ１４を充電する
ことによりそのサージ電圧が吸収される。その後、コン
デンサ１４に蓄積された電荷は抵抗１３を通して放電さ
れる。

【００６７】定常時には、ダイオード１２を介して抵抗
１３に電流Ｉａ［Ａ］が流れる。このとき、抵抗１３の
両端の電圧をＶａ［Ｖ］、抵抗１３の抵抗値をＲａ
［Ω］とすると、損失Ｌｏｓｓは上式（６）のようにな
る。

【００６８】本実施の形態では、抵抗１３の両端の電圧
Ｖａはトランス６の二次巻線６２の両端の電圧ＶＳとほ
ぼ等しくなる。図７（ｄ）に示すように、トランスの二
次巻線の両端の電圧の振幅は０Ｖを中心として−Ｖｓか
ら＋Ｖｓまで変化する。したがって、上式（６）より定
常時の損失Ｌｏｓｓは次式のようになる。

【００６９】 Ｌｏｓｓ＝（Ｖｓ）² ／Ｒａ ・・・（８） 例えば、Ｖｓ＝２００［Ｖ］とすると、Ｌｏｓｓ＝（２
００）² ／Ｒａ［Ｗ］となる。

【００７０】このように、図４のスイッチング電源回路
では、図１のスイッチング電源回路に比べて定常時にお
けるスナバ回路５０ａでの損失が４分の１となる。

【００７１】本実施の形態のスイッチング電源回路にお
いては、電源投入時にトランス６の二次巻線６２側に発
生するサージ電圧がスナバ回路５０ａにより吸収される
ので、整流ダイオード８の両端に高電圧が印加されな
い。それにより、定格電圧の比較的低い整流ダイオード
８を用いることが可能となり、低コスト化を図ることが
できる。

【００７２】（３）第３の実施の形態 図５は本発明の第３の実施の形態におけるスイッチング
電源回路の構成を示す回路図である。

【００７３】図５のスイッチング電源回路が図４のスイ
ッチング電源回路と異なるのは、スナバ回路５０ａの代
わりにスナバ回路５０ｂがトランス６の二次巻線６２の
両端間に接続されている点である。図５のスイッチング
電源回路の他の部分の構成は図４のスイッチング電源回
路の構成と同様である。

【００７４】スナバ回路５０ｂは、図４のスナバ回路５
０ａと同様に、ダイオード１２、抵抗１３およびコンデ
ンサ１４により構成される。ダイオード１２のアノード
はトランス６の二次巻線６２の一端とコンデンサ７との
接続点（ノードＮ３）に接続され、カソードはノードＮ
４に接続されている。コンデンサ１４はノードＮ４と出
力端子Ｏ２との間に接続されている。抵抗１３はノード
Ｎ４と出力端子Ｏ１との間に接続されている。

【００７５】電源投入時には、トランス６の一次側およ
び二次側にサージ電圧が発生する。トランス６の一次側
に発生するサージ電圧は、図８に示したソフトスタート
により抑制することが可能である。本実施の形態では、
電源投入時にノードＮ２に発生するサージ電圧が、トラ
ンス６の二次巻線６２の両端間に接続されたスナバ回路
５０ｂにより吸収される。

【００７６】この場合、ノードＮ３に発生したサージ電
圧がダイオード１２を通してコンデンサ１４を充電する
ことによりそのサージ電圧が吸収される。その後、コン
デンサ１４に蓄積された電荷は抵抗１３を通して放電さ
れる。

【００７７】定常時には、ダイオード１２を介して抵抗
１３に電流Ｉａ［Ａ］が流れる。このとき、抵抗１３の
両端の電圧をＶａ［Ｖ］、抵抗１３の抵抗値をＲａ
［Ω］とすると、損失Ｌｏｓｓは次式のようになる。

【００７８】 Ｌｏｓｓ＝Ｖａ×Ｉａ＝（Ｖａ−ＶＯ）² ／Ｒａ［Ｗ］ ・・・（９） ノードＮ４の電圧Ｖａはほぼトランス６の二次巻線６２
の両端の電圧ＶＳに等しい。したがって、上式（９）よ
り定常時の損失Ｌｏｓｓは次式のようになる。

【００７９】 Ｌｏｓｓ＝（Ｖｓ−ＶＯ）² ／Ｒａ ・・・（１０） 例えば、Ｖｓ＝２００［Ｖ］、ＶＯ＝１８０［Ｖ］とす
ると、Ｌｏｓｓ＝（２００−１８０）² ／Ｒａ＝（２
０）² ／Ｒａ［Ｗ］となる。

【００８０】このように、図５のスイッチング電源回路
では、図４のスイッチング電源回路に比べて定常時にお
けるスナバ回路５０ｂでの損失がさらに低減する。

【００８１】本実施の形態のスイッチング電源回路にお
いては、電源投入時にトランス６の二次巻線６２側に発
生するサージ電圧がスナバ回路５０ｂにより吸収される
ので、整流ダイオード８の両端に高電圧が印加されな
い。それにより、定格電圧の比較的低い整流ダイオード
８を用いることが可能となり、低コスト化を図ることが
できる。

【００８２】上記第１〜第３の実施の形態では、第１お
よび第２のスイッチング手段として、トランジスタから
なるスイッチング素子１，２を用いているが、第１およ
び第２のスイッチング手段としてスイッチング機能を有
する他の素子を用いてもよい。

【００８３】また、上記第１〜第３の実施の形態では、
第１のダイオード手段として整流ダイオード８を用い、
第２のダイオード手段としてダイオード１２を用いてい
るが、第１および第２のダイオード手段としてトランジ
スタのようにダイオードと等価の機能を実現できる他の
素子を用いてもよい。

【００８４】

【発明の効果】本発明によれば、トランスの二次巻線側
にスナバ回路が設けられているので、電源投入時にトラ
ンスの二次巻線側に発生したサージ電圧がスナバ回路に
より吸収される。それにより、第１のダイオード手段の
両端に印加されるサージ電圧が抑制され、サージ電圧に
よる素子の破壊が防止される。したがって、第１のダイ
オード手段として比較的低い定格電圧を有する素子を用
いることができ、低コスト化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態におけるスイッチン
グ電源回路の構成を示す回路図

【図２】電源投入時に図１のスイッチング電源回路の整
流ダイオードに印加される電圧および整流ダイオードに
流れる電流の測定結果を示す図

【図３】電源投入時に図６のスイッチング電源回路の整
流ダイオードに印加される電圧および整流ダイオードに
流れる電流の測定結果を示す図

【図４】本発明の第２の実施の形態におけるスイッチン
グ電源回路の構成を示す回路図

【図５】本発明の第３の実施の形態におけるスイッチン
グ電源回路の構成を示す回路図

【図６】従来のスイッチング電源回路の構成を示す回路
図

【図７】図６のスイッチング電源回路の定常時の動作を
示す波形図

【図８】ソフトスタートを説明するための波形図

【符号の説明】 １，２ スイッチング素子 ３，４，１２ ダイオード ５，７，１４ コンデンサ ６ トランス ８ 整流ダイオード ９ インダクタンス素子 １０ 平滑コンデンサ １１ 制御回路 １３ 抵抗 ２０ 直流電源 ３０ 負荷 ５０，５０ａ，５０ｂ スナバ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 幸司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 明石 裕樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5H730 AA20 AS01 BB47 DD03 DD04 FD01 FG02 XC14 XX03 XX12 XX41

Claims (10)

【特許請求の範囲】
1. 【請求項１】 両端に直流電圧が印加される第１および
   第２の入力端子間に交互にオンオフする第１および第２
   のスイッチング手段の直列回路が接続され、第１の容量
   手段とトランスの一次巻線との直列回路が前記第２のス
   イッチング手段に並列に接続され、第２の容量手段と第
   １のダイオード手段との直列回路が前記トランスの二次
   巻線に並列に接続され、インダクタンス手段と第３の容
   量手段との直列回路が前記第１のダイオード手段に並列
   に接続され、前記インダクタンス手段と前記第３の容量
   手段の一端との接続点に第１の出力端子が接続されると
   ともに、前記第３の容量手段の他端に第２の出力端子が
   接続され、前記トランスの二次巻線側にスナバ回路が設
   けられたことを特徴とするスイッチング電源回路。
2. 【請求項２】 前記スナバ回路は、前記第１のダイオー
   ド手段の両端に並列に接続されたことを特徴とする請求
   項１記載のスイッチング電源回路。
3. 【請求項３】 前記スナバ回路は、第２のダイオード手
   段、第４の容量手段および抵抗手段を含むことを特徴と
   する請求項２記載のスイッチング電源回路。
4. 【請求項４】 前記第２のダイオード手段と前記第４の
   容量手段との直列回路が前記第１のダイオード手段の両
   端に並列に接続され、前記抵抗手段の一端が前記第２の
   ダイオード手段と前記第４の容量手段との接続点に接続
   され、前記抵抗手段の他端が所定の電圧を受ける電圧点
   に接続されたことを特徴とする請求項３記載のスイッチ
   ング電源回路。
5. 【請求項５】 前記電圧点は、前記第２の出力端子であ
   ることを特徴とする請求項４記載のスイッチング電源回
   路。
6. 【請求項６】 前記スナバ回路は、前記トランスの前記
   二次巻線の両端に並列に接続されたことを特徴とする請
   求項１記載のスイッチング電源回路。
7. 【請求項７】 前記スナバ回路は、第２のダイオード手
   段、第４の容量手段および抵抗手段を含むことを特徴と
   する請求項６記載のスイッチング電源回路。
8. 【請求項８】 前記第２のダイオード手段と前記第４の
   容量手段との直列回路が前記トランスの前記二次巻線の
   両端に並列に接続され、前記抵抗手段の一端が前記第２
   のダイオード手段と前記第４の容量手段との接続点に接
   続され、前記抵抗手段の他端が所定の電圧を受ける電圧
   点に接続されたことを特徴とする請求項７記載のスイッ
   チング電源回路。
9. 【請求項９】 前記電圧点は、前記第２の出力端子であ
   ることを特徴とする請求項８記載のスイッチング電源回
   路。
10. 【請求項１０】 前記電圧点は、前記第１の出力端子で
    あることを特徴とする請求項８記載のスイッチング電源
    回路。