JP2009504119A - ステップダウン型電圧変換器 - Google Patents

Abstract

入力電圧（ＶＩＮ）から出力電圧（ＶＯＵＴ）を生成するためのステップダウン型変換器（１００）が提供される。変換器（１００）は、第１端子（１１２）と第２端子（１１４）とを有するスイッチ（１１１）を備え、第２端子（１１４）は出力電圧（ＶＯＵＴ）と電気的に結合される。また、第１端子（１１８）と第２端子（１２０）とを有する整流器（１１７）が設けられ、第２端子（１２０）は出力電圧（ＶＯＵＴ）と電気的に結合される。第１インダクタ（１２４）はスイッチ（１１１）の第１端子（１１２）を入力電圧（ＶＩＮ）に結合する。第１インダクタ（１２４）と磁気的に結合された第２インダクタ（１２６）は整流器（１１７）の第１端子（１１８）を基準電圧（１２８）と電気的に結合する。出力電圧（ＶＯＵＴ）と結合されたスイッチ・コントローラ（１１０）はスイッチ（１１１）を制御するよう構成される。

Description

本発明の態様は、一般に、電圧変換器に関するもので、特に、交流（ＡＣ）電圧又は直流（ＤＣ）電圧から直流電圧を生成するステップダウン型電圧変換器に関する。

産業環境内における種々の電力機器は電力のための種々のＡＣ及び／又はＤＣ電圧に依存することが多い。特に、ＤＣ志向のシステムは相対的に低いＤＣ電圧、典型的には１２〜５０直流ボルト（ＶＤＣ）を利用する傾向にある。しかし、ＡＣ志向のシステムは、ときには１００〜２５０ボルト実効値（ＶＲＭＳ）の範囲の高いＡＣ電圧を採用することが多い。こうした範囲の外の他のＡＣ又はＤＣ電圧も同様に採用される。しかし、流管を流れる材料の質量流量や他の情報を測定するためのコリオリ流量計のような工業計測器は、電源として１．２〜２４ＶＤＣの低いＤＣ電圧を必要とする電気要素を用いることが多いので、広い範囲のＡＣ又はＤＣ入力電圧に耐えることができない。したがって、ＡＣ又はＤＣ入力電圧から実質的に一定の低いＤＣ出力電圧を生成することができるステップダウン型電圧変換器をこうした環境に用いると極めて有利である。

図１に、正のＤＣ入力電圧Ｖ_ＩＮをＤＣ出力電圧Ｖ_ＯＵＴへ変換するのに現在用いられている特定の形式のステップダウン型（又は「バック」型）変換器又はレギュレータ１を示す。入力電圧Ｖ_ＩＮは接地基準と結合された入力コンデンサＣ_Ａの両端間に印加され、ｎチャンネル電力電界効果トランジスタ（ＦＥＴ）スイッチＱのドレイン端子と結合される。入力コンデンサＣ_Ａはフィルタとして動作するもので、スイッチＱのドレイン端子に一時的に追加の電流を与えることによって、入力電圧Ｖ_ＩＮの変化の存在下でスイッチＱのドレインに現れる電圧レベルを維持する助けをする。出力電圧Ｖ_ＯＵＴに対する同様の機能は出力コンデンサＣ_Ｂによって提供される。

スイッチＱのゲートはスイッチ・コントローラ２によって駆動され、スイッチ・コントローラ２は、所望の又は目標の出力電圧Ｖ_ＯＵＴレベルと比較された出力電圧Ｖ_ＯＵＴの電圧レベルに依存して、スイッチＱをオン、オフする。代わりに又は更に、スイッチ・コントローラ２は出力での測定可能な量、例えば電流を用いることができる。スイッチＱを実質的に周期的にオン、オフすることによって、通常、スイッチ・コントローラ２は、入力電圧Ｖ_ＩＮレベルの変動の存在下で及び出力電圧Ｖ_ＯＵＴによって駆動される負荷の変動の存在下で、出力電圧Ｖ_ＯＵＴを所望のレベルに維持することができる。一般に、スイッチング周期は１動作サイクル期間でのスイッチのオン時間とオフ時間との和である。したがって、スイッチＱのデューティサイクルは周期に対するオン時間の比である。したがって、多くの技術を用いて、スイッチ・コントローラ２はスイッチＱのデューティサイクルと周期を制御して出力電圧Ｖ_ＯＵＴを満足のいくレベルに維持する。

コンバータ１の動作期間に、スイッチＱがオンになると、電流は入力電圧Ｖ_ＩＮからスイッチＱのドレイン端子及びソース端子を通り、更にインダクタＬを通って出力電圧Ｖ_ＯＵＴへ流れる。インダクタＬを電流が流れた結果、インダクタＬに電気エネルギが蓄積される。典型的には、スイッチ・コントローラ２によって設定されたスイッチＱのオン時間は、インダクタＬの両端間の電圧Ｖ_Ｌがオン時間の期間にほぼ一定であるように、インダクタＬ及びコンデンサＣ_Ｂの値によって制限される。こうした条件の下では、スイッチＱのソース端子に接続されたインダクタＬの端子は、スイッチＱがオンである間は入力電圧Ｖ_ＩＮの近くに維持され、インダクタＬの他の端子は出力電圧Ｖ_ＯＵＴレベルになる。その結果、スイッチＱがオンのときには、スイッチＱのソース端子に結合されたダイオードＤのカソード３での電圧によって、ダイオードＤは逆バイアスされて導通しない。これはダイオードＤのアノード４が接地されているからである。

次いでスイッチＱがオフになると、インダクタＬを流れる電流の連続性を維持するよう、インダクタＬの両端間の電圧Ｖ_Ｌは極性を反転させる。電圧の「フライバック」によってダイオードＤのカソード３での電圧は接地レベルより低くなり、これによってダイオードＤは順方向にバイアスされて導通する。こうして、スイッチＱがオンの期間にインダクタＬに蓄積された電気エネルギは、ダイオードＤ及びインダクタＬを介して出力電圧Ｖ_ＯＵＴへ転送される。スイッチ・コントローラ２によって決定される時点において、スイッチＱは再びオンになり、上記のサイクルが反復される。こうして、スイッチＱがオン又はオフのときに電流が出力電圧Ｖ_ＯＵＴへ流れる。

図１のステップダウン型変換器の１つの潜在的な問題は、スイッチＱのゲートを駆動してスイッチＱをオン、オフするためにスイッチ・コントローラ２から要求される電圧の振れが大きいことである。具体的には、スイッチＱをオンにしてこの状態を維持するために、スイッチ・コントローラ２はゲートを入力電圧Ｖ_ＩＮよりも高い電圧レベルに駆動しなければならない。これは、ゲート電圧は、オン状態の期間には入力電圧Ｖ_ＩＮにほぼ等しいソース電圧よりも高くなければならないからである。スイッチＱをオフにするには、ゲート電圧は接地レベルに近くなければならない。これは、インダクタＬのフライバックに起因してダイオードＤがそのとき順方向にバイアスされるので、ソースは接地レベルよりも僅かに低くなるよう駆動されるからである。入力電圧Ｖ_ＩＮが比較的低いＤＣ電圧であるとき、スイッチＱをオンにするための適切なゲート電圧の生成は、容易に入手できる電圧「ブースト」回路によって達成できる。しかし、入力電圧Ｖ_ＩＮが２６５ＶＲＭＳのオーダーの大きなＡＣ電圧であるときには、ほぼ３７５ＶＤＣの最大ＤＣ電圧レベルへ変換されるので、典型的には、数百ボルトという極めて大きな電圧の振れをゲートに提供しながらゲート電圧をタイミングよく且つ正確に制御するには、スイッチ・コントローラ２は相対的に複雑な回路設計を必要とし、特化されたコンポーネントを伴う。

一般に、本発明の実施の形態は、入力電圧から出力電圧を生成するステップダウン型電圧変換器を提供する。該変換器は第１端子と第２端子とを有するスイッチを備え、第２端子は出力電圧に電気的に結合されている。整流器は第１端子と第２端子とを有し、第２端子は出力電圧に電気的に結合されている。第１インダクタはスイッチの第１端子を入力電圧に電気的に結合する。第１インダクタと磁気的に結合された第２インダクタは整流器の第１端子を基準電圧に電気的に結合する。また、出力電圧に結合されたスイッチング・コントローラはスイッチを制御するよう構成される。

本発明の追加の実施の形態及び利点は、添付の図面と関連させながら以下の記述を読むと、当業者には明確に理解されるであろう。

態様
本発明の１つの態様は、
入力電圧から出力電圧を生成するためのステップダウン型電圧変換器であって、
第１端子と第２端子とを有し、該第２端子が前記出力電圧と電気的に結合されているスイッチと、
第１端子と第２端子とを有し、該第２端子が前記出力電圧と電気的に結合されている整流器と、
前記スイッチの前記第１端子を前記入力電圧と電気的に結合する第１インダクタと、
前記第１インダクタと磁気的に結合され、前記整流器の前記第１端子を基準電圧と電気的に結合する第２インダクタと、
前記出力電圧と結合され、前記スイッチを制御するよう構成されたスイッチング・コントローラと、
を具備する電圧変換器
を含む。

前記第１インダクタ及び前記第２インダクタが１．７ミリヘンリのインダクタンスを有することが好ましい。

前記ステップダウン型電圧変換器は、前記入力電圧を前記基準電圧と電気的に結合する第１コンデンサと、前記出力電圧を前記基準電圧と電気的に結合する第２コンデンサとを更に備えることが好ましい。

前記第１コンデンサは２２マイクロファラッドの容量を有することが好ましい。

前記第２コンデンサは１２０マイクロファラッドの容量を有することが好ましい。

前記基準電圧は接地であることが好ましい。

前記第１インダクタの巻線数と前記第２インダクタの巻線数との比は１：１であることが好ましい。

前記第１インダクタが変成器の第１巻線をなし、前記第２インダクタが前記変成器の第２巻線をなし、前記第１インダクタと前記第２インダクタがコアの周りに巻かれていることが好ましい。

前記コアはフェライトコアであることが好ましい。

前記入力電圧と前記出力電圧とは正の直流電圧であり、前記スイッチはｎチャンネル電界効果トランジスタを備え、前記スイッチの前記第１端子は前記ＦＥＴのドレイン端子を含み、前記スイッチの前記第２端子は前記ＦＥＴのソース端子を含み、前記スイッチ・コントローラは前記ＦＥＴのゲート端子によって前記ＦＥＴを制御し、前記整流器はダイオードを備え、前記整流器の前記第１端子は前記ダイオードのアノードを含み、前記整流器の前記第２端子はダイオードのカソードを含むことが好ましい。

前記入力電圧と前記出力電圧とは負のＤＣ電圧であり、前記スイッチはｐチャンネル電界効果トランジスタを備え、前記スイッチの前記第１端子は前記ＦＥＴのドレイン端子を含み、前記スイッチの前記第２端子は前記ＦＥＴのソース端子を含み、前記スイッチ・コントローラは前記ＦＥＴのゲート端子によって前記ＦＥＴを制御し、前記整流器はダイオードを備え、前記整流器の前記第１端子は前記ダイオードのアノードを含み、前記整流器の前記第２端子がダイオードのカソードを含むことが好ましい。

前記スイッチ・コントローラは、前記スイッチを実質的に周期的にオン、オフすることによって前記スイッチを制御するよう構成されることが好ましい。

前記スイッチ・コントローラは、出力電圧に基づいて前記スイッチを制御するよう構成されることが好ましい。

前記スイッチ・コントローラは、前記出力電圧での電流に基づいて前記スイッチを制御するよう構成されることが好ましい。

前記入力電圧は交流入力電圧であり、前記ステップダウン型電圧変換器は前記ＡＣ入力電圧を前記第１インダクタと結合するＡＣ整流回路を更に備えることが好ましい。

前記ＡＣ整流回路は前記ＡＣ入力電圧を正の第１ＤＣ電圧へ変換するよう構成され、前記出力電圧は前記第１ＤＣ電圧よりも小さい大きさを持つ正のＤＣ出力電圧であることが好ましい。

前記ＡＣ整流回路は前記ＡＣ入力電圧を負の第１ＤＣ電圧へ変換するよう構成され、前記出力電圧は前記第１ＤＣ電圧よりも小さい大きさを持つ負のＤＣ出力電圧であることが好ましい。

工業計測品目が前記ステップダウン型電圧変換器を備えることが好ましい。

コリオリ流量計が前記ステップダウン型電圧変換器を備えることが好ましい。

図２は、本発明の実施の形態に係る、入力電圧Ｖ_ＩＮから出力電圧Ｖ_ＯＵＴを生成するためのステップダウン型電圧変換器１００の簡単なブロック図である。一般に、変換器１００は第１端子１１２と第２端子１１４とを有するスイッチ１１１を備え、第２端子１１４は出力電圧Ｖ_ＯＵＴに結合される。スイッチ１１１の第１端子１１２は第１インダクタ１２４によって入力電圧Ｖ_ＩＮと電気的に結合される。スイッチ１１１は、出力電圧Ｖ_ＯＵＴと結合されたスイッチ・コントローラ２によって制御される。また、第１インダクタ１２４と磁気的に結合された第２インダクタ１２６は、整流器１１７の第１端子１１８を基準電圧１２８と電気的に結合し、整流器１１７の第２端子１２０は出力電圧Ｖ_ＯＵＴと電気的に結合される。

図３は、ステップダウン型電圧変換器１００の特定の例、即ち、本発明の実施の形態に係る、正のＤＣ入力電圧Ｖ_ＩＮから正のＤＣ出力電圧Ｖ_ＯＵＴを生成するための電圧変換器２００の簡単な概略図である。変換器２００は第１端子２１２と第２端子２１４とを有するスイッチＱ_１を備え、第２端子２１４は出力電圧Ｖ_ＯＵＴと結合される。スイッチＱ_１の第１端子２１２は第１インダクタＬ_１によって入力電圧Ｖ_ＩＮと電気的に結合される。スイッチＱ_１は、出力電圧Ｖ_ＯＵＴと結合されたスイッチ・コントローラ２１０によって制御される。また、第１インダクタＬ_１と磁気的に結合された第２インダクタＬ_２は整流器又はダイオードＤ_１のアノード２１８を基準電圧に結合し、ダイオードＤ_１のカソード２２０は出力電圧Ｖ_ＯＵＴと電気的に結合される。

具体的には、図３の変換器２００の特定の例に関しては、スイッチＱ_１はｎチャンネルパワーＦＥＴのようなＦＥＴであり、ドレイン端子２１２、ソース端子２１４及びゲート端子２１６を有する。後に詳述するように、スイッチ・コントローラ２１０はゲート端子２１６によってＦＥＴ Ｑ_１をオン、オフすることによりＦＥＴ Ｑ_１を制御する。１つの実施の形態においては、スイッチ・コントローラ２１０は、出力電圧Ｖ_ＯＵＴの電圧レベルに少なくとも部分的に基づいて、ＦＥＴ Ｑ_１を実質的に周期的にオン、オフする。他の実施の形態においては、スイッチ・コントローラ２１０はＦＥＴ Ｑ_１を制御するのに、電流のような他の出力特性を用いることができる。他の例においては、電圧と電流のような、出力特性の組み合わせを用いてＱ_１を制御してもよい。代替の実施の形態においては、同様の目的で、ＦＥＴ Ｑ_１に代えて、バイポーラ・ジャンクション・トラジスタ（ＢＪＴ）のような他の形式の構成要素を用いることができる。

図３に示す特定の実施の形態においては、第１コンデンサＣ_１は入力電圧Ｖ_ＩＮを基準電圧と結合し、出力電圧Ｖ_ＯＵＴは第２コンデンサＣ_２によって基準電圧と電気的に結合される。１つの実施の形態においては、基準電圧は接地すなわち０ボルトである。第１コンデンサＣ_１と第２コンデンサＣ_２はフィルタ・コンデンサとして用いられ、入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴとの電圧レベルをサポートするため、及び、高周波ノイズを除去するため、短期電流要求を供給するのを助ける。特定の実施においては、第１コンデンサＣ_１は２２マイクロファラッド（μＦ）の容量を持ち、第２コンデンサＣ_２は１２０μＦの容量を持つ。

１つの実施の形態においては、第１インダクタＬ_１と第２インダクタＬ_２とは変成器の第１巻線及び第２巻線を形成し、インダクタＬ_１、Ｌ_２が周囲に巻かれるフェライトコアのような単一のコア２２２を共有する。発明の他の実施の形態においては、他の材料からなるコアを実装してもよい。また、１つの実施の形態においては、コアの周りの第１インダクタＬ_１の巻線数と第２インダクタＬ_２の巻線数は１：１の比を形成する。代替の実施の形態においては、他の比が可能であるが、変換器２００の動作の以下の検討においては、１：１の比が仮定されている。１つの例においては、インダクタＬ_１、Ｌ_２は１．７ミリヘンリ（ｍＨ）のインダクタンスを有する。

変換器２００の動作はスイッチ又はＦＥＴ Ｑ_１の状態に依存する。スイッチ・コントローラ２１０は、ゲート２１６の電圧をソース２１４の電圧すなわち出力電圧Ｖ_ＯＵＴよりも十分高くすることによってＦＥＴ Ｑ_１をオンにしてスイッチＱ_１をオンにする。ＦＥＴ Ｑ_１がオンのとき、ＦＥＴ Ｑ_１のドレイン２１２の電圧Ｖ_Ｄも出力電圧Ｖ_ＯＵＴとほぼ等しく、電流は入力電圧Ｖ_ＩＮから第１インダクタＬ_１とＦＥＴ Ｑ_１のドレイン２１２及びソース２１４を通って出力電圧Ｖ_ＯＵＴへ流れる。その結果、電気エネルギが第１インダクタＬ_１に、典型的には、第１インダクタＬ_１が周囲に巻かれるコア２２２に蓄積される。また、第１インダクタＬ_１と第２インダクタＬ_２とが１：１の磁気的結合をしているので、第１インダクタＬ_１の両端間の電圧Ｖ_Ｌ１は第２インダクタＬ２の両端間の電圧Ｖ_Ｌ２に等しい。こうして、第１インダクタＬ_１の両端間の電圧は本質的に入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴとの差になるので、ダイオードＤ_１のアノード２１８での電圧Ｖ_Ａは−（Ｖ_ＩＮ−Ｖ_ＯＵＴ）になる。したがって、カソード２２０は出力電圧Ｖ_ＯＵＴに結合されているので、アノード２１８の電圧Ｖ_Ａはカソード２２０の電圧よりも低くなり、ダイオードＤ_１は逆バイアスされて非導通状態になる。したがって、スイッチＱ_１がオンの間は第２インダクタＬ_２を通って流れる電流は実質的にゼロであり、電流が第１インダクタＬ_１を流れている間に電気エネルギはコア２２２に蓄積される。

スイッチ・コントローラ２１０がスイッチＱ_１をオフにすると、第１インダクタＬ_１の両端間の電圧Ｖ_Ｌ１は以前の電流レベルを維持しようとして負になり、スイッチＱ_１のドレイン２１２を入力電圧Ｖ_ＩＮよりも高くする。２つのインダクタＬ_１、Ｌ_２間の磁気的結合に起因して、第２インダクタＬ_２の両端間の電圧Ｖ_Ｌ２は第１インダクタＬ_１の両端間の電圧Ｖ_Ｌ１に一致する。その結果、第２インダクタＬ_２の両端間の電圧Ｖ_Ｌ２は出力電圧Ｖ_ＯＵＴの負数―Ｖ_ＯＵＴに近づき、その時点でダイオードＤ_１は順方向にバイアスされて導通状態になる。ダイオードＤ_１における典型的に小さな電圧降下を無視すると、第１インダクタＬ_１の両端間の電圧Ｖ_Ｌ１も−Ｖ_ＯＵＴに制限され、スイッチＱ_１のドレイン２１２での電圧Ｖ_Ｄを入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴとの和（すなわちＶ_ＩＮ＋Ｖ_ＯＵＴ）にクランプする。このクランプの結果、インダクタＬ_１、Ｌ_２のコア２２２に以前に蓄積されたエネルギは、第２インダクタＬ_２及びダイオードＤ_１を介して電流の形で出力電圧Ｖ_ＯＵＴへ供給される。１周期後、スイッチ・コントローラ２１０はスイッチＱ_１を再びオンにし、プロセスが反復される。スイッチＱ_１のオン、オフにかかわらず、変換器２００からの電流は出力電圧Ｖ_ＯＵＴへ流れる。

図４は、本発明の特定の実施の形態に係る、第１インダクタＬ_１を流れる電流Ｉ_Ｌ１と第２インダクタＬ_２を流れる電流Ｉ_Ｌ２の波形を簡単なタイミング図によって示している。また、同じ周期におけるスイッチＱ_１のドレイン２１２での電圧Ｖ_ＤとダイオードＤ_１のアノード２１８での電圧Ｖ_Ａが示されている。この例において、入力電圧Ｖ_ＩＮは５０ＶＤＣであり、出力電圧Ｖ_ＯＵＴは１２ＶＤＣであり、出力電圧Ｖ_ＯＵＴによって駆動される負荷（図示せず）は４０オームである。また、この特定の例においては、第１コンデンサＣ_１の容量は２２μＦであり、第２コンデンサＣ_２は１２０μＦの容量を持ち、インダクタＬ_１、Ｌ_２はそれぞれ１．７ｍＨのインダクタンスを示す。さらに、スイッチＱ_１は部品番号ＳＴＤ５ＮＭ５０のｎチャンネルパワーＦＥＴであり、ダイオードＤ_１はＭＵＲＳ１６０である。

図４のタイミング図は、変換器２００が動作する典型的に周期的な特性を示している。スイッチＱ_１がオンである期間ｔ_ＯＮにおいて、第１インダクタＬ_１を通る電流Ｉ_Ｌ１はレベルＩ_１から高いレベルＩ_２へ直線的に増加する。同じ期間に、ダイオードＤ_１は逆バイアスされて第２インダクタＬ_２に電流は流れない。また、スイッチＱ_１のドレイン２１２での電圧Ｖ_Ｄは、スイッチＱ_１がオンであることに起因して、ほぼＶ_ＯＵＴに維持され、前述のように、ダイオードＤ_１のアノード２１８での電圧Ｖ_Ａは−（Ｖ_ＩＮ−Ｖ_ＯＵＴ）に維持される。換言すると、インダクタＬ_１での電圧Ｖ_Ｌ１とインダクタＬ_２での電圧Ｖ_Ｌ２は（Ｖ_ＩＮ−Ｖ_ＯＵＴ）に等しく、ドレイン電圧Ｖ_Ｄは入力電圧Ｖ_ＩＮの値だけアノード電圧Ｖ_Ａよりも高くオフセットされる。

インダクタＬ_１での電圧とインダクタＬ_２での電圧とが等しいこと、及び、ドレイン電圧Ｖ_Ｄとアノード電圧Ｖ_Ａとの間のＶ_ＩＮの相対的なオフセットは、スイッチＱ_１がオフのときにも当てはまる。スイッチＱ_１がオフの期間ｔ_ＯＦＦに、ダイオードＤ_１は導通し、アノード電圧Ｖ_Ａは出力電圧Ｖ_ＯＵＴにクランプされる。ドレイン電圧Ｖ_Ｄはアノード電圧Ｖ_Ａよりも入力電圧Ｖ_ＩＮだけ高くオフセットしているので、上述のように、ドレイン電圧Ｖ_Ｄは（Ｖ_ＩＮ＋Ｖ_ＯＵＴ）にクランプされる。また、スイッチＱ_１はオフなので、第１インダクタＬ_１での電流は実質的にゼロであり、第２インダクタＬ_２での電流は、第２インダクタＬ_２の両端間の一定電圧−Ｖ_ＯＵＴに起因して、Ｉ_２からＩ_１へ実質的直線的に減少する。

図４に示す特定の実施の形態においては、上側の電流レベルＩ_２はほぼ３５０ミリアンペア（ｍＡ）であり、下側の電流レベルＩ_１はほぼ２５０ｍＡである。インダクタＬ_１を通る電流Ｉ_Ｌ１とインダクタＬ_２を通る電流Ｉ_Ｌ２は出力電圧Ｖ_ＯＵＴに提供されるので、４０オームの負荷に供給される平均電流は（１２ＶＤＣ）／（４０オーム）＝３００ｍＡである。スイッチ・コントローラ２１０は、インダクタＬ_１、Ｌ_２の値、出力電圧Ｖ_ＯＵＴの変動をもたらす負荷の許容誤差及び他のファクタに基づいて、ｔ_ＯＮとｔ_ＯＦＦを調節する。図４の場合、ｔ_ＯＮは約５マイクロ秒（μＳ）であり、ｔ_ＯＦＦは約１５μＳである。インダクタＬ_１での電圧はＬ（ｄｉ／ｄｔ）に等しいので、（Ｖ_ＩＮ―Ｖ_ＯＵＴ）＝（５０ＶＤＣ）−（１２ＶＤＣ）＝３８ＶＤＣという、期間ｔ_ＯＮでの第１インダクタＬ_１の一定の電圧Ｖ_Ｌ１は、−Ｖ_ＯＵＴ＝−１２Ｖという、期間ｔ_ＯＦＦでの第２インダクタＬ_２の電圧Ｖ_Ｌ２の大きさの約３倍であり、こうして、この特定の場合においては、ｔ_ＯＦＦはｔ_ＯＮの約３倍の長さになる。言うまでもなく、入力電圧Ｖ_ＩＮと出力電圧Ｖ_ＯＵＴとの組み合わせが異なれば、ｔ_ＯＮのｔ_ＯＦＦに対する異なる比がスイッチ・コントローラ２１０により実現される。

ここに開示した変換器２００の種々の実施の形態を仮定すると、広範囲の正のＤＣ電圧を入力電圧Ｖ_ＩＮとして採用して、大きさの小さい正のＤＣ出力電圧Ｖ_ＯＵＴを生成することができる。上述のように、インダクタＬ_１、Ｌ_２、コンデンサＣ_１、Ｃ_２、ダイオードＤ_１、スイッチＱ_１、スイッチ・コントローラ２１０等の種々のコンポーネントは、本発明の特定の実施の形態に対して許容される入力電圧Ｖ_ＩＮ及び出力電圧Ｖ_ＯＵＴの限度を部分的に決定する。

上述の変換器２００の種々の実施の形態の顕著な利点は、スイッチＱ_１をオン、オフするのに必要な、スイッチＱ_１のゲート２１６の電圧の振れが制限されることである。スイッチＱ_１のソース２１４は出力電圧Ｖ_ＯＵＴに直結しているので、ゲート２１６での電圧は、スイッチＱ_１を動作させるのに、出力電圧Ｖ_ＯＵＴとそれより数ボルト高い電圧との間を動くことが必要なだけである。こうして、Ｑ_１のゲート２１６は標準的で容易に入手できる電子コンポーネントによって駆動されることができ、スイッチ・コントローラ２１０の設計を簡略化できる。また、１つ以上のこれらの及び他の利点が、本発明の１つ以上の実施の形態を採用する他の応用において実現される。

また、本発明の他の実施の形態に係る他の電圧変換器３００によって、同様の利点を実現することができる。図５に示すように、上述の変換器２００と同様に動作する変換器３００は、負の入力電圧Ｖ_ＩＮをそれより低い負の出力電圧Ｖ_ＯＵＴへ変換するよう構成される。インダクタＬ_１、Ｌ_２、コンデンサＣ_１、Ｃ_２、コア２２２のようなコンポーネントの多くは変換器２００と変換器３００とで同じであるが、負の入力電圧Ｖ_ＩＮを処理するために若干の修正がなされる。変換器２００のスイッチＱ_１の代わりに、図５の特定の例においてはｐチャンネルパワーＦＥＴであるスイッチＱ_２が用いられる。スイッチＱ_２は、第１インダクタＬ_１に結合されたドレイン端子３１２と、出力電圧Ｖ_ＯＵＴと結合されたソース端子３１４と、ゲート端子３１６とを有する。変換器２００のスイッチ・コントローラ２１０と同様に動作するスイッチ・コントローラ３１０は、ゲート３１６を介してスイッチＱ_２の動作を制御する。スイッチＱ_２を動作させるために、スイッチ・コントローラ３１０はゲート３１６の電圧を出力電圧Ｖ_ＯＵＴとそれより数ボルト低い電圧との間で動かすことだけが必要であり、こうして、従来の変換器に比較してスイッチ・コントローラ３１０の設計は簡単化される。

また、図５の変換器３００は第１端子３１８と第２端子３２０とを有するダイオードＤ_２を備える。入力電圧Ｖ_ＩＮ及び出力電圧Ｖ_ＯＵＴの極性は負であるから、第１端子３１８はカソードであり、第２端子３２０はアノードであって、変換器２００のダイオードＤ_１の方向とは逆である。変換器３００の動作は、図３の変換器２００と関係付けて先に説明したのと同じであるが、全部の電流、電圧の極性は反転される。

図６には、ＡＣ入力電圧Ｖ_ＩＮをＤＣ出力電圧Ｖ_ＯＵＴへ変換するための、本発明の実施の形態に係る電圧変換器４００の更なる実施の形態を示している。図２の変換器２００に関連させて上で説明したコンポーネントに加えて、所望のＤＣ出力電圧Ｖ_ＯＵＴを生成するために、ＡＣ入力電圧Ｖ_ＩＮを電圧変換器４００の残余のコンポーネントによって利用され得るＤＣ出力電圧Ｖ_ＯＵＴへ変換するためのＡＣ整流回路４３０が用いられる。正のＤＣ出力電圧Ｖ_ＯＵＴが必要とされる１つの実施の形態においては、ＡＣ整流回路４３０はＡＣ入力電圧Ｖ_ＩＮを正の第１ＤＣ電圧へ変換するよう構成され、次いで、第１ＤＣ電圧は図３の変換器２００により、大きさの小さいＤＣ出力電圧Ｖ_ＯＵＴへ変換される。別の実施の形態において負のＤＣ出力電圧Ｖ_ＯＵＴが必要とされるならば、ＡＣ整流回路４３０はＡＣ入力電圧Ｖ_ＩＮを負の第１ＤＣ電圧へ変換するよう構成され、１つの実装においては、負の第１ＤＣ電圧は図５の変換器３００によって、大きさの小さい負のＤＣ出力電圧Ｖ_ＯＵＴへ変換される。

ここで、発明の若干の実施の形態を検討してきたが、発明の範囲に含まれる他の実施の形態も可能である。例えば、代替の実施の形態においては、異なるＡＣ及びＤＣ電圧レベルが必要とされるので、ここで特に記述したのとは異なるコンポーネント値の使用を示すことになる。また、正電圧極性及び負電圧極性への言及は単なる参考のためであり、発明の他の実施の形態は、異なる電圧基準設計を用いることができる。さらに、電気的に結合されたコンポーネントは、代替の実施の形態においては、必ずしも直接に接続される訳ではない。また、本発明の更なる実現形態を作り出すために、１つの実施の形態の特徴を他の実施の形態の特徴と組み合わせることができる。こうして、本発明を特定の実施の形態の文脈で説明してきたが、こうした記述は例示のために提供されたのであって限定ではない。したがって、本発明の適正な範囲は請求項によってのみ制限される。

従来技術に係るステップダウン型電圧変換器のブロック図である。 本発明の実施の形態に係るステップダウン型変換器のブロック図である。 正のＤＣ入力電圧から正のＤＣ出力電圧を生成するための、本発明の実施の形態に係るステップダウン型変換器の概略図である。 図３のステップダウン型変換器の特定の実施の形態において実現される、第１インダクタ及び第２インダクタを流れる電流、スイッチのドレインでの電圧及びダイオードのアノードでの電圧のタイミング図である。 負のＤＣ入力電圧から負のＤＣ出力電圧を生成するための、本発明の実施の形態に係るステップダウン型変換器の概略図である。 ＡＣ入力電圧のためのＡＣ整流回路を更に採用した、図２のステップダウン型変換器のブロック図である。

Claims (19)

1. 入力電圧（Ｖ_ＩＮ）から出力電圧（Ｖ_ＯＵＴ）を生成するためのステップダウン型電圧変換器（１００）であって、
   第１端子（１１２）と第２端子（１１４）とを有し、該第２端子（１１４）が前記出力電圧（Ｖ_ＯＵＴ）と電気的に結合されているスイッチ（１１１）と、
   第１端子（１１８）と第２端子（１２０）とを有し、該第２端子（１２０）が前記出力電圧（Ｖ_ＯＵＴ）と電気的に結合されている整流器（１１７）と、
   前記スイッチ（１１１）の前記第１端子（１１２）を前記入力電圧（Ｖ_ＩＮ）と電気的に結合する第１インダクタ（１２４）と、
   前記第１インダクタ（１２４）と磁気的に結合され、前記整流器（１１７）の前記第１端子（１１８）を基準電圧（１２８）と電気的に結合する第２インダクタ（１２６）と、
   前記出力電圧（Ｖ_ＯＵＴ）と結合され、前記スイッチ（１１１）を制御するよう構成されたスイッチング・コントローラ（１１０）と、
   を具備する電圧変換器。
2. 前記第１インダクタ（１２４）及び前記第２インダクタ（１２６）が１．７ミリヘンリのインダクタンスを有する、請求項１に記載のステップダウン型電圧変換器（１００）。
3. 前記入力電圧（Ｖ_ＩＮ）を前記基準電圧（１２８）と電気的に結合する第１コンデンサ（Ｃ_１）と、
   前記出力電圧を前記基準電圧（１２８）と電気的に結合する第２コンデンサ（Ｃ_２）と、
   を更に備える、請求項１に記載のステップダウン型電圧変換器（１００）。
4. 前記第１コンデンサ（Ｃ_１）が２２マイクロファラッドの容量を有する、請求項３に記載のステップダウン型電圧変換器（１００）。
5. 前記第２コンデンサ（Ｃ_２）が１２０マイクロファラッドの容量を有する、請求項３に記載のステップダウン型電圧変換器（１００）。
6. 前記基準電圧（１２８）が接地である、請求項１に記載のステップダウン型電圧変換器（１００）。
7. 前記第１インダクタ（１２４）の巻線数と前記第２インダクタ（１２６）の巻線数との比が１：１である、請求項１に記載のステップダウン型電圧変換器（１００）。
8. 前記第１インダクタ（１２４）が変成器の第１巻線をなし、前記第２インダクタ（１２６）が前記変成器の第２巻線をなし、前記第１インダクタ（１２４）と前記第２インダクタ（１２６）がコア（２２２）の周りに巻かれている、請求項１に記載のステップダウン型電圧変換器（１００）。
9. 前記コア（２２２）がフェライトコアである、請求項８に記載のステップダウン型電圧変換器（１００）。
10. 前記入力電圧（Ｖ_ＩＮ）と前記出力電圧（Ｖ_ＯＵＴ）とが正の直流（ＤＣ）電圧であり、
    前記スイッチ（１１１）がｎチャンネル電界効果トランジスタ（ＦＥＴ）（Ｑ_１）を備え、前記スイッチ（１１１）の前記第１端子（１１２）が前記ＦＥＴ（Ｑ_１）のドレイン端子（２１２）を含み、前記スイッチ（１１１）の前記第２端子（１１４）が前記ＦＥＴ（Ｑ_１）のソース端子（２１４）を含み、
    前記スイッチ・コントローラ（１１０）が前記ＦＥＴ（Ｑ_１）のゲート端子（２１６）によって前記ＦＥＴ（Ｑ_１）を制御し、
    前記整流器（１１７）がダイオード（Ｄ_１）を備え、前記整流器（１１７）の前記第１端子（１１８）が前記ダイオード（Ｄ_１）のアノード（２１８）を含み、前記整流器（１１７）の前記第２端子（１２０）がダイオード（Ｄ_１）のカソード（２２０）を含む、
    請求項１に記載のステップダウン型電圧変換器（１００）。
11. 前記入力電圧（Ｖ_ＩＮ）と前記出力電圧（Ｖ_ＯＵＴ）とが負のＤＣ電圧であり、
    前記スイッチ（１１１）がｐチャンネル電界効果トランジスタ（ＦＥＴ）（Ｑ_２）を備え、前記スイッチ（１１１）の前記第１端子（１１２）が前記ＦＥＴ（Ｑ_２）のドレイン端子（３１２）を含み、前記スイッチ（１１１）の前記第２端子（１１４）が前記ＦＥＴ（Ｑ_２）のソース端子（３１４）を含み、
    前記スイッチ・コントローラ（１１０）が前記ＦＥＴ（Ｑ_２）のゲート端子（３１６）によって前記ＦＥＴ（Ｑ_２）を制御し、
    前記整流器（１１７）がダイオード（Ｄ_２）を備え、前記整流器（１１７）の前記第１端子（１１８）が前記ダイオード（Ｄ_２）のアノード（３１８）を含み、前記整流器（１１７）の前記第２端子（１２０）がダイオード（Ｄ_２）のカソード（３２０）を含む、
    請求項１に記載のステップダウン型電圧変換器（１００）。
12. 前記スイッチ・コントローラ（１１０）が、前記スイッチ（１１１）を実質的に周期的にオン、オフすることによって前記スイッチ（１１１）を制御するよう構成されることがされる、請求項１に記載のステップダウン型電圧変換器（１００）。
13. 前記スイッチ・コントローラ（１１０）が、出力電圧（Ｖ_ＯＵＴ）に基づいて前記スイッチ（１１１）を制御するよう構成される、請求項１に記載のステップダウン型電圧変換器（１００）。
14. 前記スイッチ・コントローラ（１１０）が、前記出力電圧（Ｖ_ＯＵＴ）での電流に基づいて前記スイッチ（１１１）を制御するよう構成される、請求項１に記載のステップダウン型電圧変換器（１００）。
15. 前記入力電圧（Ｖ_ＩＮ）が交流（ＡＣ）入力電圧であり、前記ＡＣ入力電圧を前記第１インダクタ（１２４）と結合するＡＣ整流回路（４３０）を更に備える、請求項１に記載のステップダウン型電圧変換器（１００）。
16. 前記ＡＣ整流回路（４３０）が前記ＡＣ入力電圧を正の第１ＤＣ電圧へ変換するよう構成され、前記出力電圧（Ｖ_ＯＵＴ）が前記第１ＤＣ電圧よりも小さい大きさを持つ正のＤＣ出力電圧である、請求項１５に記載のステップダウン型電圧変換器（１００）。
17. 前記ＡＣ整流回路（４３０）が前記ＡＣ入力電圧を負の第１ＤＣ電圧へ変換するよう構成され、前記出力電圧（Ｖ_ＯＵＴ）が前記第１ＤＣ電圧よりも小さい大きさを持つ負のＤＣ出力電圧である、
    請求項１５に記載のステップダウン型電圧変換器（１００）。
18. 請求項１に記載のステップダウン型電圧変換器（１００）を備える工業計測品目。
19. 請求項１に記載のステップダウン型電圧変換器（１００）を備えるコリオリ流量計。

Images