JP2003259644A

JP2003259644A - スイッチングコンバータ回路

Info

Publication number: JP2003259644A
Application number: JP2002051164A
Authority: JP
Inventors: Yoichi Okada; 洋一岡田; Masanobu Takahama; 昌信高濱; Nobuhiko Shikai; 信彦鹿井
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2002-02-27
Filing date: 2002-02-27
Publication date: 2003-09-12

Abstract

(57)【要約】【課題】複数出力についての安定化制御の独立化・高
効率化を図る。【解決手段】一次側に第１のスイッチング素子による
スイッチング出力を二次側で複数出力すると共に、第２
のスイッチング素子を備えたアクティブスナバ回路をコ
ンバータトランスの一次巻線と並列に設けた構成におい
て、第１の出力については、第１のスイッチング素子の
導通期間における伝送電力を整流平滑して生成すると共
に、これを制御入力として第１のスイッチング素子の動
作を制御することにより安定化を図る構成とする。ま
た、第２の出力については、第１のスイッチング素子の
非導通期間における伝送電力を整流平滑して生成すると
共に、これを制御入力として第２のスイッチング素子の
動作を制御することにより安定化を図る構成とする。こ
れにより、それぞれの出力について、独立した系で安定
化を図ることが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば各種電子機
器の電源回路に適用するに好適なスイッチングコンバー
タ回路に関するものである。

【０００２】

【従来の技術】スイッチングコンバータ回路として、従
来よりインダクタンスと直列接続された１つの主スイッ
チ素子の開閉により電力変換を行う、いわゆる１石式ス
イッチングコンバータ回路が広く知られている。

【０００３】このような１石式スイッチングコンバータ
回路が適用されるスイッチング電源回路の一例を図６に
示す。この図に示す電源回路において、入力電源Ｖin
は、直流入力電圧が供給されていることを表し、また、
この直流入力電圧を入力して断続するコンバータとして
は、図示するようにＭＯＳ―ＦＥＴとされるスイッチン
グ素子Ｑ１を備えて形成される。

【０００４】このスイッチング素子Ｑ１は、図示するよ
うにドレインがコンバータトランス６０の一次巻線Ｎ1
と接続され、ソースが一次側アースに接地される。ま
た、ドレイン−ソース間には、ドレイン側にカソード、
ソース側にアノードとなるようにボディダイオードが挿
入される。また、このスイッチング素子Ｑ１のゲートは
後述するドライブ回路５４と接続される。

【０００５】上記スイッチング素子Ｑ１には、図示する
ように一次側並列共振コンデンサＣrが並列に接続され
る。また、上記入力電源Ｖｉｎの正極端子には、コンバ
ータトランス６０の一次側巻線Ｎ1が接続されている。
そして、これら一次側並列共振コンデンサＣrと一次側
巻線Ｎ1のリーケージインダクタンスとによって、一次
側並列共振回路が形成され、この図に示す回路の一次側
においては電圧共振形コンバータとしての動作が得られ
るようにされている。

【０００６】コンバータトランス６０は、一次側に一次
巻線Ｎ1、二次側に二次巻線Ｎ2、及び二次巻線Ｎ3を備
えて構成される。これらの巻線の巻き方向は、図示する
ように二次巻線Ｎ2及び二次巻線Ｎ3がそれぞれ一次巻線
Ｎ1に対して逆方向となるようにされる。

【０００７】このコンバータトランス６０の一次巻線Ｎ
1には、スイッチング素子Ｑ1のスイッチング出力が供給
されることで、スイッチング素子Ｑ1のスイッチング周
波数に対応する周期の交番電圧が発生する。そして、こ
のようにして得られた交番電圧は一次巻線Ｎ1から二次
巻線Ｎ2、及び二次巻線Ｎ3に励起される。

【０００８】コンバータトランス６０の二次側におい
て、二次巻線Ｎ2に対しては、その巻き終わり端部に二
次側整流ダイオードＤO1のアノードが接続され、この二
次側整流ダイオードＤO1のカソードには平滑コンデンサ
ＣO1の正極端子が接続される。これによりこの二次巻線
Ｎ2の側に半波整流回路が形成され、平滑コンデンサＣO
1の両端には二次側直流出力電圧ＥO1が得られることと
なる。そして、この二次側直流出力電圧ＥO1は、図示し
ない負荷に供給される。

【０００９】また、コンバータトランス６０の二次巻線
Ｎ3に対しても、図示するようにその巻き終わり端部に
二次側整流ダイオードＤO2のアノードが接続され、さら
に、この二次側整流ダイオードＤO2のカソードには平滑
コンデンサＣO2の正極端子が接続され、二次巻線Ｎ3の
側においても半波整流回路が形成される。そして、この
平滑コンデンサＣO2の両端に得られる二次側直流出力電
圧ＥO2も負荷に供給される。

【００１０】誤差増幅器５２は、上記のようにして得ら
れる二次側直流出力電圧ＥO1を入力し、この電圧ＥO1の
レベルに応じて可変の誤差検出出力をＰＷＭ制御（導通
角制御）回路５３に対して出力する。

【００１１】ＰＷＭ制御回路５３は、所定の周波数によ
る発振動作を行うと共に、誤差増幅器５２から入力され
る誤差検出出力のレベルに応じ、上記発振動作により生
成した発振信号のパルス幅を変調する動作を行う。

【００１２】ドライブ回路５４は、上記ＰＷＭ制御回路
５３によりパルス幅の変調された発振信号を入力し、こ
の発振信号に対し、スイッチング素子Ｑ1を駆動させる
ために必要な電圧変換処理を施す。そして、この電圧変
換処理により、スイッチング素子Ｑ1を駆動させるため
のドライブ信号を生成し、これをスイッチング素子Ｑ１
のゲートに印加するようにしてスイッチング素子Ｑ1を
駆動する。

【００１３】この図に示す回路において、これら誤差増
幅器５２、ＰＷＭ制御回路５３、ドライブ回路５４によ
っては定電圧制御回路系が形成され、これにより、例え
ば二次側直流出力電圧ＥO1のレベルに変化が生じた際に
は、この定電圧制御回路系によりスイッチング素子Ｑ1
のスイッチング周波数も可変されるように駆動制御され
ることになる。そして、このようにしてスイッチング素
子Ｑ1のスイッチング周波数が制御されることによっ
て、一次側における共振インピーダンスを変化させ、二
次側直流出力電圧の安定化を図るようにされる。

【００１４】ところで、このように構成される図６の回
路においては、従来、先ず第１の問題点として、スイッ
チング素子Ｑ１に印加されるオフ期間の並列共振パルス
電圧が非常に大きく、このスイッチング素子Ｑ１として
は高耐圧品を選定せざるを得ないという問題点を有して
いた。

【００１５】図６の回路におけるスイッチング素子Ｑ1
に流れる電流ＩQ1、及び一次側共振電圧Ｖ1の波形を図
７に示すが、これらの波形から分かる通り、このコンバ
ータは非常に低ノイズであるがピーク電圧が高くなって
いるのがわかる。そして、この電圧尖頭値Ｖｄｓは、ス
イッチング素子Ｑ1がオンとなる期間（時間長）をＴO
N、スイッチング素子Ｑ1がオフとなる期間をＴOFF、直
流入力電圧をＶinとすると、約Ｖｄｓ＝２π（１＋ＴON／ＴOFF）Ｖin で表され、例えば直流入力電圧Ｖinが、交流２００Ｖを
直流化した整流平滑電圧である場合においては、１００
０Ｖを超えてしまうことになる。

【００１６】このため、図６に示したような構成とされ
る電源回路においては、上述もしたようにスイッチング
素子Ｑ1として高耐圧品のものを選定せざるを得ないの
であるが、このような高耐圧素子は、例えばＭＯＳ−Ｆ
ＥＴでは種類が少なく高価であり、また導通抵抗も大き
いため損失が大きいという問題がある。また、例えばバ
イポーラジャンクショントランジスタを使用する場合で
も、駆動電力が大きく、スイッチング周波数が高周波化
した場合には素子のスイッチング速度や電流増幅率のば
らつきが大きくなり、この点で制約がでてきてしまう。
また、ＩＧＢＴ（Insulated Gate Bipolar Transisto
r）の場合でも、テール損失のため高周波駆動には限界
がある。このため、図６に示した回路に対しては、スイ
ッチング素子Ｑ１に生じる尖頭電圧を抑制する何らかの
手段が必要とされていた。

【００１７】また、第２の問題点としては、先に説明し
たように、図６の回路においては、定電圧制御回路系に
よる定電圧動作を得るための制御入力が、主出力電圧
（ＥO1）のみとされる構成であることにより、他方の出
力電圧（ＥO2）については、そのレベル変動に応じた安
定化動作が得られず、あくまで準安定化しかされ得ない
という問題があった。つまり、この図６に示したような
構成の回路においては、主出力以外の他の出力（ＥO2）
については、例えば入力電圧及び負荷変動に伴う電圧値
の変動を有る程度許容せざるを得ず、このため、上記他
の出力としては、出力変動許容範囲の広い比較的小さな
負荷にしか対応することが出来ず、より出力精度が必要
になる場合に対応できなくなってしまう。

【００１８】上記２つの問題点のうち、先ず上記第１の
問題点に対しては、近年において、コンバータトランス
６０の一次巻線Ｎ1に並列、或いは等価的に並列に、い
わゆるアクティブスナバ回路（アクティブクランプ回
路）を接続することで、スイッチング素子Ｑ1が高耐圧
品となることを回避する技術が開発されている。すなわ
ち、このアクティブスナバ回路とは、周知のように能動
素子と時定数回路の直列接続回路によって形成される回
路であり、これをコンバータトランスの一次巻線に並
列、或いは等価的に並列に接続することにより、スイッ
チング素子に印可される尖頭値電圧の抑制、及びノイズ
低減を可能にするものである。

【００１９】このようなアクティブスナバ回路を備える
電源回路の構成例を図８に示す。なお、この図におい
て、既に図６で説明した部分については同一の符号を付
して説明を省略する。まず、図示するように、この電源
回路には、時定数コンデンサＣ1と第２のスイッチング
素子Ｑ2が直列接続されて形成されるアクティブスナバ
回路１００が、一次巻線Ｎ1と並列接続されている。

【００２０】このアクティブスナバ回路１００におい
て、上記時定数コンデンサＣ1としては、そのキャパシ
タンスが一次側並列共振コンデンサＣrのキャパシタン
スよりも大となるものが選定される。また、第２のスイ
ッチング素子Ｑ2としては、ＭＯＳ−ＦＥＴが選定さ
れ、この第２のスイッチング素子Ｑ2のドレインが時定
数コンデンサＣ1と接続され、ソースはスイッチング素
子Ｑ１のドレインと接続される。そして、図示するよう
に、この第２のスイッチング素子Ｑ2のドレイン−ソー
ス間には、ドレイン側にカソード、ソース側にアノード
となるよにボディダイオードが挿入され、この第２のス
イッチング素子Ｑ2がオフとなる期間において流れるク
ランプ電流の経路が形成される。また、この第２のスイ
ッチング素子Ｑ2のゲートは、第２のドライブ回路５７
と接続される。

【００２１】第２のドライブ回路５７には、図示するよ
うに（第１の）ドライブ回路５４と接続され、定電圧制
御回路系（誤差増幅器５２−ＰＷＭ制御回路５３−ドラ
イブ回路５４）によって生成されたドライブ信号が入力
される。そして、この第２のドライブ回路５７は、この
ように入力されたスイッチング素子Ｑ1のドライブ信号
の、例えば位相をずらす等して、第２のスイッチング素
子Ｑ2のオン期間と、スイッチング素子Ｑ1のオン期間と
が交互となるよう、第２のスイッチング素子Ｑ2を駆動
するためのドライブ信号を生成する。この第２のドライ
ブ回路５７により生成されたドライブ信号は、第２のス
イッチング素子Ｑ2のゲートに対して印加される。

【００２２】このように構成されるアクティブスナバ回
路１００が設けられた図８の回路における要部の動作波
形を図９に示す。この図では、スイッチング素子Ｑ1，
第２のスイッチング素子Ｑ2の各ゲートに対して印加さ
れるドライブ信号は、それぞれ図９（ｃ）（ｆ）に示す
ゲート電圧Ｖg1，Ｖg2が相当する。ゲート電圧Ｖg1，Ｖ
g2は、それぞれ（第１の）ドライブ回路５３、第２のド
ライブ回路５７により図９（ｃ）（ｆ）に示すようなオ
ン／オフ期間が設定されている。

【００２３】まず、スイッチング素子Ｑ1のゲートに対
し、スイッチング素子Ｑ1をオンとするためのゲート電
圧Ｖg1が印加される期間ＴON1開始時おいて、スイッチ
ング素子Ｑ1にはボディダイオードを介して負極性の電
流が流れている。このため、図９（ｂ）に示すスイッチ
ング出力電流ＩQ1としては、この期間ＴON1開始後所定
期間は負極性の電流が流れることとなる。そして、所定
期間経過後にこのスイッチング出力電流ＩQ1が０レベル
となると、スイッチング素子Ｑ1が導通し、このスイッ
チング出力電流ＩQ1としては正極性の領域において増加
する波形が得られるようになる。なお、第２のスイッチ
ング素子Ｑ2は、この期間ＴON1においては０レベルのゲ
ート電圧Ｖg2によってオフ状態にあるように制御され
る。

【００２４】スイッチング素子Ｑ1がターンオフする期
間ＴOFF1においては、上記スイッチング出力電流ＩQ1が
流れるのに伴って一次巻線Ｎ1に流れていた電流は、並
列共振コンデンサＣｒに流れることになる。そして、こ
の期間ＴOFF1において、図９（ｆ）に示すゲート電圧Ｖ
G2がＨレベルとなる期間ＴON2が開始されると、これと
ほぼ対応して、以下のようなアクティブクランプ回路１
００による動作期間が開始される。

【００２５】まず、上記したようにスイッチング素子Ｑ
1がターンオフすると、一次巻線Ｎ1から流れる電流によ
って並列共振コンデンサＣｒへの充電が行われるが、こ
の際、一次巻線Ｎ1に得られている電圧は、アクティブ
スナバ回路１００における時定数コンデンサＣ1の両端
電圧のレベルに対し、同電位、もしくはそれ以上とな
る。

【００２６】ここで、図８において説明したように、こ
の時定数コンデンサＣ1としては、そのキャパシタンス
が並列共振コンデンサＣｒのキャパシタンスよりも大と
なるものが選定されている。このため、上記一次巻線Ｎ
1から流れる電流は、その大部分が図９（ｅ）に示すク
ランプ電流ＩQ2として時定数コンデンサＣ1に流れるよ
うにされ、並列共振コンデンサＣｒに対してはほとんど
流れないようにされる。すなわち、このアクティブスナ
バ回路１００を設けることによっては、上記期間ＴON2
にほぼ対応する期間においてＣrに流れるべき電流が、
クランプ電流ＩQ2としてＣ1に流れるようになり、これ
により図９（ａ）に示すスイッチング素子Ｑ1にかかる
並列共振電圧Ｖ1は結果的に尖頭電圧が抑制されて、そ
の導通角が広がることになる。即ち、並列共振電圧Ｖ1
に対するクランプ動作が得られるようになるものであ
る。

【００２７】このようにして、アクティブスナバ回路１
００を設けることで一次側共振電圧Ｖ1を規定の電圧レ
ベルにクランプして抑制し、スイッチング素子Ｑ1とし
て低耐圧品を使用することが可能となる。

【００２８】また、図６に示した回路についての上記し
た第２の問題点に対しては、従来、以下の図１０〜１２
に示すような構成を採ることで対応してきた。すなわ
ち、まずその１つとしては、図１０に示すように、他の
出力側の整流平滑回路に設けられる二次側平滑コンデン
サＣO2の正極端子に対し、リニア方式、或いはスイッチ
ング方式の安定化回路としてのローカルレギュレータ７
０を直列に接続するものである。また、この他にも、同
じく図１０に示すように二次側における他の出力電圧の
経路において、コントロール巻線ＬO、ダイオードＤ3、
誤差増幅器５８により構成される磁気増幅器などの安定
化回路を搭載するものもある。そして、これらの構成を
採ることによって、先の図６の回路においては電位変動
を許容しなければ成らなかった他の出力についても、そ
の安定化を図ることが可能となるようにするものであ
る。

【００２９】また、ここで、二次側において複数出力す
る構成とされる場合であっても、それぞれの出力容量が
大きく安定化精度が重要とされる場合においては、スイ
ッチングトランスの大型化を避けるため、１つのトラン
スではなく複数のトランスを搭載することが一般的に行
われていた。そして、このような場合は、以下のような
構成により他の出力電圧についての安定化を図るように
していた。

【００３０】まず、その１つとしては、図１１に示すよ
うに、副トランス６２側からの出力については、先に図
１０において説明した回路と同様に、ローカルレギュレ
ータ７１を挿入することで、副トランス６２側からの出
力についての安定化を図るようにするものである。

【００３１】また、他の構成としては、図１２に示すよ
うに、副トランス６２側の出力については別途に独立し
たスイッチング素子Ｑ3を設けるようにし、このスイッ
チング素子Ｑ3に対して誤差増幅器５２ａ−ＰＷＭ制御
回路５３ａ−ドライブ回路５４ａから成る定電圧制御回
路系を設けることで、副トランス６２側の出力について
の安定化を図るようにするものである。

【００３２】

【発明が解決しようとする課題】しかしながら、上記図
１０〜１２で示した構成を採る電源回路においては、そ
れぞれ以下のような問題が生じる。すなわち、まず、図
１０に示したローカルレギュレータ７０として、例えば
リニアレギュレータを使用する場合は、このリニアレギ
ュレータの原理的な効率の悪さから、高効率は達成され
得ず、また、特に負荷電流の大きな場合損失は大きなも
のになる。さらに、このローカルレギュレータ７０とし
て、スイッチング方式のレギュレーターにより第２の出
力を安定化する場合でも、効率の悪化は避けられない。
例えばコンバータ部分の電力変換効率を８５％、第２の
出力用スイッチング安定化回路部分の電力変換効率も８
５％とすると、入力から最終出力までの総合電力変換効
率は、０．８５×０．８５＝７２％と、低い値になってしまう。また、このことは図１１に
示した回路にも当てはまる。すなわち、ローカルレギュ
レータ７１を設ける場合にも、その損失は大きく、まし
てや大電力を出力する図１１の回路の場合においては特
に不利であるといえる。

【００３３】また、図１０に示した磁気増幅器を用いる
場合は、効率は高く、ノイズ面でも有利ではある。しか
しながら、可飽和リアクタとして用いられる角型比の大
きな、例えばアモルファスチョークコイルは高価である
し、出力電圧が高い場合にはパルス電圧の磁気増幅器負
担分が増え、大型のコイルが必要となるため大電力出力
に対しては不向きである。

【００３４】さらに、図１２に示した構成は、システム
的には単純ではあるが、回路構成も複雑になり高価であ
り、ノイズ面でも複数のスイッチング周波数が混在する
ためノイズ抑制フィルタが大型化したり、最適化しずら
くなってしまう。また２つのコンバータを同期運転させ
て、同一周波数で駆動する場合は、ノイズ源が約２倍に
なることを意味し、ノイズフィルタが大型化してしまう
こととなる。

【００３５】

【課題を解決するための手段】そこで、本発明では上記
したような問題点に鑑み、スイッチングコンバータ回路
として以下のように構成することとした。すなわち、先
ず、直流入力電圧を入力してスイッチングを行う第１の
スイッチング素子を備えたスイッチング手段と、一次側
に上記スイッチング手段による出力が伝達される一次巻
線を備えると共に、二次側に第１の二次巻線と第２の二
次巻線を備えて、上記一次巻線に得られた上記スイッチ
ング手段により得られるスイッチング電力を二次側に伝
送する伝送手段と、上記一次巻線のリーケージインダク
タンスと一次側並列共振コンデンサのキャパシタンスと
により、上記スイッチング手段の動作を電圧共振形とす
るように形成される一次側並列共振回路とを備えるよう
にする。そして、このように構成される一次側に対し
て、第２のスイッチング素子とコンデンサとが直列接続
されて形成されると共に、上記第１のスイッチング素子
の非導通期間において、上記一次側並列共振コンデンサ
の両端に発生する一次側並列共振電圧のレベルを抑制す
るように設けられるアクティブスナバ回路を備えるよう
にする。さらに、上記第１の二次巻線を含んで形成さ
れ、上記第１のスイッチング素子がオンとなる期間にお
いて上記伝送手段により伝送される電力を利用して、第
１の直流出力電圧を生成する第１の直流出力電圧生成手
段と、上記第２の二次巻線を含んで形成され、上記第１
のスイッチング素子がオフとなる期間において上記伝送
手段により伝送される電力を利用して、第２の直流出力
電圧を生成する第２の直流出力電圧生成手段とを備える
ようにし、その上で、上記第１の直流出力電圧に基づ
き、上記第１のスイッチング素子のスイッチング動作を
制御することにより、上記第１の直流出力電圧の定電圧
化を図るように構成される第１の定電圧制御手段と、上
記第２の直流出力電圧生成手段により生成された第２の
直流出力電圧に基づき、上記第２のスイッチング素子の
スイッチング動作を制御することにより、上記第２の直
流出力電圧の定電圧化を図るように構成される第２の定
電圧制御手段とを備えるようにした。

【００３６】上記構成によれば、第１の直流出力電圧生
成手段においては、第１のスイッチング素子がオンとな
る期間に伝送される電力を利用する、所謂フォーワード
動作により上記第１の直流出力電圧の生成が行われる。
そして、このように生成される第１の直流出力電圧につ
いては、この第１の直流出力電圧を制御入力とする第１
の定電圧制御手段により、上記第１のスイッチング素子
のスイッチング動作が制御されることでその定電圧化が
図られるようになる。また、これに対し、第２の直流出
力電圧生成手段においては、第１のスイッチング素子が
オフとなる期間に伝送される電力を利用する、所謂フラ
イバック動作により上記第２の直流出力電圧の生成が行
われる。そして、これと共に、この第２の直流出力電圧
については、これを制御入力とする第２の定電圧制御手
段により、上記アクティブスナバ回路を構成する第２の
スイッチング素子のスイッチング動作が制御されること
でその定電圧化が図られるようになる。これにより、本
発明のスイッチングコンバータ回路においては、第１の
直流出力電圧、及び第２の直流出力電圧について、それ
ぞれ独立した定電圧制御動作が得られるようになる。

【００３７】

【発明の実施の形態】＜第１の実施の形態＞図１に、第
１の実施の形態としてのスイッチングコンバータ回路が
適用されるスイッチング電源回路の構成を示す。先ず、
図示する入力電源Ｖinは、例えば商用交流電源からの交
流電源が整流平滑されるなどにより、直流入力電圧が得
られていることを示している。そして、この直流入力電
圧を入力して断続するスイッチングコンバータとして
は、１石のスイッチング素子Ｑ1を備えて、いわゆるシ
ングルエンド方式によるスイッチング動作を行う電圧共
振形コンバータが備えられる。ここでの電圧共振形コン
バータは他励式の構成を採っており、スイッチング素子
Ｑ1には、例えば図示するようにＭＯＳ−ＦＥＴが使用
される。

【００３８】上記スイッチング素子Ｑ1のドレイン−ソ
ース間に対しては、並列共振コンデンサＣｒが並列に接
続される。この並列共振コンデンサＣｒのキャパシタン
スと、コンバータトランス１０の一次巻線Ｎ1に得られ
るリーケージインダクタンスとによって一次側並列共振
回路を形成するものとされている。そして、スイッチン
グ素子Ｑ1のスイッチング動作に応じて、この並列共振
回路による共振動作が得られるようにされることで、ス
イッチング素子Ｑ1のスイッチング動作としては電圧共
振形となる。

【００３９】また、スイッチング素子Ｑ1のドレイン−
ソース間に対しては、いわゆるボディダイオードが並列
に接続されていることで、スイッチング素子Ｑ1がオフ
となる期間に流れるクランプ電流の経路を形成する。

【００４０】ここで、この回路の一次側には、図示する
ようにアクティブスナバ回路１が形成される。周知のよ
うに、このアクティブスナバ回路とは、能動素子と時定
数回路の直列接続回路によって形成される回路であり、
これをコンバータトランスの一次巻線に並列、或いは等
価的に並列に接続することにより、スイッチング素子に
印可される尖頭値電圧の抑制、及びノイズ低減を可能に
するものである。この場合、このアクティブスナバ回路
１としては、図示するように時定数コンデンサＣ1−第
２のスイッチング素子Ｑ2の直列接続回路により構成さ
れる。

【００４１】このアクティブスナバ回路１において、時
定数コンデンサＣ1としては、そのキャパシタンスが一
次側並列共振コンデンサＣrのキャパシタンスよりも大
となるものが選定される。また、第２のスイッチング素
子Ｑ2としては、ＭＯＳ−ＦＥＴが選定され、この第２
のスイッチング素子Ｑ2のドレインが時定数コンデンサ
Ｃ1と接続され、ソースはスイッチング素子Ｑ１のドレ
インと接続される。そして、この第２のスイッチング素
子Ｑ2のドレイン−ソース間には、図示するようにドレ
イン側にカソード、ソース側にアノードとなるよにボデ
ィダイオードが挿入され、これにより第２のスイッチン
グ素子Ｑ2がオフとなる期間に流れるクランプ電流の経
路が形成される。また、この第２のスイッチング素子Ｑ
2のゲートは、後述する第２のドライブ回路５７と接続
される。

【００４２】コンバータトランス６０は、一次側に一次
巻線Ｎ1、二次側に二次巻線Ｎ2、及び二次巻線Ｎ3を備
えて構成される。このコンバータトランス１０におい
て、一次巻線Ｎ1にはスイッチング素子Ｑ1のスイッチン
グ出力が供給されることで、スイッチング素子Ｑ1のス
イッチング周波数に対応する周期の交番電圧が発生す
る。そして、このようにして得られた交番電圧は一次巻
線Ｎ1から二次巻線Ｎ2、及び二次巻線Ｎ3に励起され
る。

【００４３】ここで、このコンバータトランス１０にお
いては、一次巻線Ｎ1と二次巻線Ｎ2の巻き方向が、図示
するように同方向となるようにされている。そして、こ
の二次巻線Ｎ2の巻き始め端部には、図示するように二
次側整流ダイオードＤO1のアノードが接続され、この二
次側整流ダイオードＤO1のカソードには平滑コンデンサ
Ｃ1の正極端子が接続されることで半波整流回路が形成
されている。すなわち、上記構成によれば、上記二次巻
線Ｎ2には、スイッチング素子Ｑ1がオンとなる期間に対
応して正極性の交番電圧が得られるようになり、これに
伴い、上記半端整流回路においては、スイッチング素子
Ｑ1がオンとなる期間に対応して上記二次側整流ダイオ
ードＤO1がオンするようにされる。また、これとは逆
に、スイッチング素子Ｑ1がオフとなる期間において
は、上記二次巻線Ｎ2に得られる交番電圧は負極性とな
るため、二次側整流ダイオードＤO1はオフとなるように
される。従って、これによりこの二次巻線Ｎ2側の半端
整流回路においては、スイッチング素子Ｑ1がオンとな
る期間に対応して上記二次側整流ダイオードＤO1がオン
するＯＮ／ＯＮ電力伝送動作（フォーワード動作）によ
って、図示する二次側直流出力電圧ＥO1が生成されるよ
うになる。

【００４４】また、これに対し、上記コンバータトラン
ス１０の一次巻線Ｎ1と二次巻線Ｎ3の巻き方向は、互い
に逆となるようにされる。そして、この二次巻線Ｎ3に
対しては、図示するようにその巻き終わり端部に二次側
整流ダイオードＤO2のアノードが接続されるようにさ
れ、さらに、この二次側整流ダイオードＤO2のカソード
には平滑コンデンサＣO2の正極端子が接続されて半波整
流回路が形成される。つまり、この場合は、スイッチン
グ素子Ｑ1がオンとなる期間においては二次巻線Ｎ3には
負極性の交番電圧が得られるようにされるため、二次側
整流ダイオードＤO2がオフとなるようにされ、この期間
には二次巻線Ｎ3にエネルギーが蓄積されるようにな
る。そして、スイッチング素子Ｑ1がオフとなる期間
に、上記二次巻線Ｎ3に蓄積されたエネルギーにより正
極性の電圧が生じることにより、二次側整流ダイオード
ＤO2がオンとなるようにされるものである。従って、こ
の二次巻線Ｎ3側の半端整流回路においては、スイッチ
ング素子Ｑ1がオフとなる期間に対応して上記二次側整
流ダイオードＤO2がオンするＯＮ／ＯＦＦ電力伝送動作
（フライバック動作）によって、図示する二次側直流出
力電圧ＥO2が生成されるようになる。なお、上記二次側
直流出力電圧ＥO1、及び二次側直流出力電圧ＥO2は、そ
れぞれ図示しない負荷に供給される。

【００４５】誤差増幅器２は、上記二次巻線Ｎ2側の整
流回路により得られた二次側直流出力電圧ＥO1を入力
し、この電圧ＥO1のレベルに応じて可変の誤差検出出力
を第１ＰＷＭ制御（導通角制御）回路３に対して出力す
る。

【００４６】第１ＰＷＭ制御回路３は、所要の周波数に
よる発振動作を行うと共に、上記誤差増幅器２から入力
される誤差検出出力のレベルに応じ、上記発振動作によ
り生成した発振信号のパルス幅を変調する動作を行う。

【００４７】第１ドライブ回路４は、上記第１ＰＷＭ制
御回路３によりパルス幅の変調された発振信号を入力
し、この発振信号に対する電圧変換処理を施す。そし
て、この電圧変換処理により、スイッチング素子Ｑ1を
駆動させるためドライブ信号を生成し、これをスイッチ
ング素子Ｑ１のゲートに印加するようにしてスイッチン
グ素子Ｑ1を駆動する。

【００４８】続いて、タイミング検出部８は、スイッチ
ング素子Ｑ１の両端電圧である一次側共振電圧Ｖ1を検
出するように設けられる。そして、このタイミング検出
部８は、この一次側共振電圧Ｖ1と、予め設定された尖
頭値とされる電圧値に対応する所定閾値とを比較するこ
とにより、スイッチング素子Ｑ1の出力期間を検出し、
これに応じてスイッチング素子Ｑ1のオン／オフ期間を
示す指示信号を後述する第２ＰＷＭ回路６に対して出力
する。

【００４９】誤差増幅器５は、上記二次巻線Ｎ3の経路
において生成された二次側直流出力電圧ＥO2を入力し、
この電圧ＥO2のレベルに応じて可変の誤差検出出力を次
に説明する第２ＰＷＭ制御回路６に出力する。

【００５０】第２ＰＷＭ制御回路６は、上記タイミング
検出部８から供給される指示信号に基づいて、スイッチ
ング素子Ｑ1のオン／オフタイミングと交互となるタイ
ミングに対応した発振信号を生成する。また、これと共
にこの第２ＰＷＭ制御回路６は、上記誤差増幅器５から
入力される誤差検出出力のレベルに応じ、上記のように
して生成した発振信号のパルス幅を変調し、これを第２
ドライブ回路７に出力する。

【００５１】第２ドライブ回路７は、第２のＰＷＭ制御
回路６より入力される上記発振信号を電圧変換して、第
２のスイッチング素子Ｑ2をスイッチング駆動するため
のドライブ信号を生成する。そして、これをＭＯＳ−Ｆ
ＥＴである第２のスイッチング素子Ｑ2のゲート端子に
対して印加する。

【００５２】このように構成される電源回路における要
部の動作は、先に説明した図９の波形図と同様となる。
このため、以下ではこの図９を参照して本実施の形態の
電源回路の要部の動作について説明する。

【００５３】この図９では、スイッチング素子Ｑ1，第
２のスイッチング素子Ｑ2の各ゲートに対して印加され
るドライブ信号は、それぞれ図９（ｃ）（ｆ）に示すゲ
ート電圧Ｖg1，Ｖg2が相当する。ゲート電圧Ｖg1は、第
１ＰＷＭ制御回路３、及び第１ドライブ回路４により図
９（ｃ）に示すようなオン／オフ期間が設定されてい
る。また、ゲート電圧Ｖg2（図９（ｆ））は、先に説明
したようにして第２ＰＷＭ回路６が、タイミング検出部
８からの指示信号に基づいて発振信号を生成するように
され、第２ドライブ回路７によりこの発振信号に基づい
たドライブ信号が生成されることにより、そのオン／オ
フ期間が上記ゲート電圧Ｖg1と交互となる波形が得られ
ることとなる。

【００５４】まず、この図９において、スイッチング素
子Ｑ1のゲートに対し、スイッチング素子Ｑ1をオンとす
るためのゲート電圧Ｖg1が印加される期間ＴON1開始時
おいて、スイッチング素子Ｑ1にはボディダイオードを
介して負極性の電流が流れている。このため、図９
（ｂ）に示すスイッチング出力電流ＩQ1としては、この
期間ＴON1開始後所定期間は負極性の電流が流れること
となる。そして、所定期間経過後にこのスイッチング出
力電流ＩQ1が０レベルとなると、スイッチング素子Ｑ1
が導通し、このスイッチング出力電流ＩQ1としては正極
性の領域において増加する波形が得られるようになる。

【００５５】スイッチング素子Ｑ1がターンオフする期
間ＴOFF1においては、上記スイッチング出力電流ＩQ1が
流れるのに伴って一次巻線Ｎ1に流れていた電流は、一
次側並列共振コンデンサＣｒに流れることになる。そし
て、この期間ＴOFF1において、図２（ｆ）に示すゲート
電圧ＶG2がＨレベルとなる期間ＴON2が開始されると、
これとほぼ対応して、以下のようなアクティブクランプ
回路１による動作期間が開始される。

【００５６】まず、上記したようにスイッチング素子Ｑ
1がターンオフすると、一次巻線Ｎ1から流れる電流によ
って並列共振コンデンサＣｒへの充電が行われるが、こ
の際、一次巻線Ｎ1に得られている電圧は、アクティブ
スナバ回路１における時定数コンデンサＣ1の両端電圧
のレベルに対し、同電位、もしくはそれ以上となる。

【００５７】ここで、図１において説明したように、こ
の時定数コンデンサＣ1としては、そのキャパシタンス
が一次側並列共振コンデンサＣｒのキャパシタンスより
も大となるものが選定されている。このため、上記一次
巻線Ｎ1から流れる電流は、その大部分が、図９（ｅ）
に示すクランプ電流ＩQ2として第２のスイッチング素子
Ｑ2のボディダイオードを介して時定数コンデンサＣ1に
流れるようにされる。すなわち、上記アクティブスナバ
回路１が設けられることで、スイッチング素子Ｑ1がタ
ーンオフする期間において一次巻線Ｎ1から流れる電流
が、一次側並列共振コンデンサＣｒに対してほとんど流
れないようになる。これにより、上記期間ＴON2時にお
いては、スイッチング素子Ｑ1にかかる一次側並列共振
電圧Ｖ1の傾きは緩やかとなるようにされ、結果的には
図９（ａ）に示すようにして、尖頭電圧は抑制されて、
その導通角は広がることになる。即ち、並列共振電圧Ｖ
1に対するクランプ動作が得られる。

【００５８】続いて、ゲート電圧ＶG2がＨレベルからＬ
レベルに立ち下がり、期間ＴON2が終了すると、並列共
振コンデンサＣｒが一次巻線Ｎ1に対して電流を流すよ
うにして放電を行う動作が得られる。このときにスイッ
チング素子Ｑ1にかかる並列共振電圧Ｖ1は、上述もした
ように並列共振コンデンサＣｒのキャパシタンスが小さ
いことに因って、その傾きが大きいものとなり、図９
（ａ）に示すようにして、急速に０レベルに向かって下
降するようにして立ち下がっていく。

【００５９】また、上記したようにゲート電圧ＶG2がＬ
レベルに立ち下がることによって、第２のスイッチング
素子Ｑ2はターンオフを開始する。そして、このように
第２のスイッチング素子Ｑ2がターンオフすることによ
って発生する電圧は、上記したようにして並列共振コン
デンサＣｒが放電を行うことで、急峻には立ち上がらな
いようにされる。この動作は、例えば図９（ｄ）のスイ
ッチング出力電圧ＶSとして示されるように、或る傾き
を有して０レベルからピークレベルに遷移する波形とし
て示されている。

【００６０】このように、本実施の形態のスイッチング
電源回路においては、アクティブスナバ回路１が設けら
れることにより、一次側共振電圧Ｖ1の尖頭電圧を抑制
する動作が得られていることがわかる。

【００６１】ところで、上述もしたように本実施の形態
のスイッチング電源回路では、コンバータトランス１０
において一次巻線Ｎ1と二次巻線Ｎ2とが同相となるよう
に巻装され、かつこの二次巻線Ｎ2の巻き始め端部に二
次側整流ダイオードＤO1のアノードが接続されること
で、二次側直流出力電圧ＥO1が、これら一次巻線Ｎ1、
二次巻線Ｎ2の間のＯＮ／ＯＮ電力伝送動作によって得
られるようにされている。また、これに対し、一次巻線
Ｎ1と二次巻線Ｎ3とが逆方向に巻装され、かつ二次巻線
Ｎ3の巻き終わり端部に二次側整流ダイオードＤO2のア
ノードが接続されることにより、二次側直流出力電圧Ｅ
O2がこれら一次巻線Ｎ1、二次巻線Ｎ3の間のＯＮ／ＯＦ
Ｆ電力伝送動作によって得られるようにされている。

【００６２】そして、本実施の形態のスイッチング電源
回路においては、上記二次側直流出力電圧ＥO1を制御入
力とする誤差増幅器２−第１ＰＷＭ制御回路３−第１ド
ライブ回路４（第１の定電圧制御回路系）によりスイッ
チング素子Ｑ１のオン期間が導通角制御されて、さらに
この制御出力が上記ＯＮ／ＯＮ電力伝送動作により二次
巻線Ｎ2の経路に伝送されることで、二次側直流出力電
圧ＥO1についての安定化が図られるようにされる。ま
た、これに対し、二次側直流出力電圧ＥO2については、
これを制御入力とする誤差増幅器５−第２ＰＷＭ制御回
路６−第２ドライブ回路７（第２の定電圧制御回路系）
により（スイッチング素子Ｑ１がオフとなる期間におけ
る）第２のスイッチング素子Ｑ2のオン期間が導通角制
御されると共に、この制御出力が上記ＯＮ／ＯＦＦ電力
伝送動作により二次巻線Ｎ3の経路に伝送されること
で、その安定化が図られるようにされている。

【００６３】すなわち、この回路において、二次側直流
出力電圧ＥO1の安定化についてはスイッチング素子Ｑ１
に対するＰＷＭ制御により独立して行われ、一方、二次
側直流出力電圧ＥO2の安定化については、第２のスイッ
チング素子Ｑ2に対するＰＷＭ制御により独立して行わ
れるようにされているものである。これにより、本実施
の形態のスイッチング電源回路においては、例えば一方
の出力電圧のみが過負荷状態となった場合においても、
その出力電圧についての安定化動作が、他方の出力電圧
の安定化動作とは独立して行われるようになる。

【００６４】また、ここで、図１の構成によれば、二次
側直流出力電圧ＥO2の電圧レベルが変動した場合、上述
もしたように、第２の定電圧制御回路系においては第２
のスイッチング素子Ｑ2のオン期間をＰＷＭ制御する動
作が得られることとなる。そして、この際、第２のＰＷ
Ｍ制御回路６においては、第２のスイッチング素子Ｑ2
のオン期間を可変する動作が行われることとなる。しか
しながら、このようにして安定化動作のためにオン期間
が可変される場合においても、図１の回路においては、
先に説明したようにして第２のＰＷＭ制御回路６に対し
てタイミング検出部８が設けられていることにより、一
次側共振電圧Ｖ1に尖頭値電圧が検出された（スイッチ
ング素子Ｑ1がオフとなった）場合に常に第２のスイッ
チング素子Ｑ2がオンするようにされることとなる。よ
って、これに伴い、本実施の形態の回路においてはアク
ティブスナバ回路１のクランプ動作も常に維持されるよ
うになるものである。

【００６５】すなわち、本実施の形態のスイッチング電
源回路においては、アクティブスナバ回路１を構成する
第２のスイッチング素子Ｑ2は、図１で説明したように
してスイッチング素子Ｑ１のオフ期間において二次側直
流出力電圧ＥO2についての独立制御を行うと共に、一次
側共振電圧Ｖ1についてのクランプ動作をも行うことが
可能となるようにされているものである。

【００６６】＜第２の実施の形態＞図２は、第２の実施
の形態としてのスイッチングコンバータ回路が適用され
るスイッチング電源回路の構成を示す回路図である。な
お、この図において、既に図１で説明した部分について
は同一の符号を付して説明を省略する。この第２の実施
の形態としての電源回路は、例えば負荷側が大電力とさ
れ、主出力以外の他の出力についても高精度の安定化が
必要な場合に対応するために、スイッチング素子Ｑ１に
よる出力を二次側へ伝送する伝送手段として、図示する
ように、主トランス１１と副トランス１２の２つのトラ
ンスを設けるように構成するものである。すなわち、主
トランス１１側の出力、及び副トランス１２側の出力の
各々に対応する定電圧制御回路系を設けるようにし、そ
れぞれの出力について高精度の安定化を図るようにする
ものである。

【００６７】まず、図２において、主トランス１１は、
一次側に一次巻線Ｎ1、二次側に二次巻線Ｎ2、及び二次
巻線Ｎ3を備えて構成され、これら各巻線の巻き方向
は、一次巻線Ｎ1に対し、二次巻線Ｎ2及び二次巻線Ｎ3
がいずれも同方向となるようにされる。また、二次巻線
Ｎ2の巻き始め端部には二次側整流ダイオードＤO1のア
ノードが、二次巻線Ｎ3の巻き始め端部には、二次側整
流ダイオードＤO2のアノードが接続される。つまり、こ
の場合、図示する二次巻線Ｎ2、二次巻線Ｎ3それぞれの
側の半端整流回路は、共にＯＮ／ＯＮ電力伝送動作によ
って二次側直流出力電圧ＥO1、及び二次側直流出力電圧
ＥO2をそれぞれ生成するようにされている。

【００６８】副トランス１２は、一次側に一次巻線Ｎa
1、二次側に二次巻線Ｎa2、及び二次巻線Ｎa3を備えて
構成される。この副トランス１２の一次巻線Ｎa1は、巻
き終わり端部が一次側アースに接地される。また、巻き
始め端部は、上記主トランス１１の一次巻線Ｎ1とスイ
ッチング素子Ｑ１との接続点に対し、図示する直流阻止
コンデンサＣ2を介して接続される。そして、この副ト
ランス１２における各巻線の巻き方向も、一次巻線Ｎa1
に対して二次巻線Ｎa2、及び二次巻線Ｎa3がそれぞれ同
方向となるようにされる。

【００６９】副トランス１２の二次巻線Ｎa2の側には、
図示するように整流ダイオードＤO3と平滑コンデンサＣ
O3とから成る半端整流回路が設けられ、平滑コンデンサ
ＣO3の両端には二次側直流出力電圧ＥO3が得られるよう
にされる。また、二次巻線Ｎa3の側にも、図示するよう
に整流ダイオードＤO4と平滑コンデンサＣO4とから成る
半端整流回路が設けられ、この平滑コンデンサＣO4の両
端には二次側直流出力電圧ＥO4が得られるようにされて
いる。

【００７０】ここで、副トランス１２の一次巻線Ｎa1が
上記したように接続されることによっては、主トランス
１１の一次巻線Ｎ1では図示するようにその巻き終わり
端部がスイッチング素子Ｑ１と接続されるものが、この
一次巻線Ｎa1は、その巻き始め端部がスイッチング素子
Ｑ１と接続されることとなる。即ち、これら一次巻線Ｎ
1に流れる電流と一次巻線Ｎa1に流れる電流とでは、そ
の極性が逆となるものである。このため、この副トラン
ス１２において、先に説明したように各巻線の巻き方向
が主トランス１１と同様にすべて同方向とされることに
よっては、その電力伝送動作は主トランス１１における
場合とは逆のものとなる。すなわち、二次巻線Ｎa2、及
び二次巻線Ｎa3の側の整流回路においては、ＯＮ／ＯＦ
Ｆ電力伝送動作による二次側直流出力電圧生成動作が得
られるようにされているものである。

【００７１】そして、この図２の回路においては、この
ようにＯＮ／ＯＦＦ電力伝送動作によって生成された二
次側直流出力電圧ＥO3を、図示するように第２の定電圧
制御回路系の制御入力として誤差増幅器５に入力するよ
うにしている。これにより、この図２の回路において
は、副トランス１２側の出力については、スイッチング
素子Ｑ１のオフ期間に第２のスイッチング素子Ｑ2のオ
ン期間がＰＷＭ制御されることで、その安定化が図られ
るようになるものである。

【００７２】このように、第２の実施の形態の電源回路
においては、主トランス１１側の出力の安定化には、二
次側直流出力電圧ＥO1を制御入力とすると共に、スイッ
チング素子Ｑ１のオン期間をＰＷＭ制御する第１の定電
圧制御回路系を構成し、一方、副トランス１２側の出力
の安定化には、二次側直流出力電圧ＥO3を制御入力と
し、第２のスイッチング素子Ｑ2のオン期間をＰＷＭ制
御する第２の定電圧制御回路系を構成するようにしてい
る。そして、上記スイッチング素子Ｑ１の出力について
は、ＯＮ／ＯＮ電力伝送動作により主トランス１１の二
次側に伝送するようにし、上記第２のスイッチング素子
Ｑ2の出力については、ＯＮ／ＯＦＦ電力伝送動作によ
り副トランス１２の二次側に伝送するようにしている。

【００７３】これにより、この第２の実施の形態の回路
構成によっては、主トランス１１側、及び副トランス１
２側の出力について、それぞれ独立した高精度の安定化
動作を得ることが可能となる。なお、この第２の実施の
形態としての回路における要部の動作波形は、第１の実
施の形態の回路の場合と同様に、図９に示したものと同
様のものとなる。

【００７４】＜第３の実施の形態＞図３に、第３の実施
の形態としての電源回路の構成を示す。なお、この図に
おいても、既に図１〜２で説明した部分については、同
一の符号を付して説明を省略するものとする。

【００７５】第３の実施の形態としての電源回路も、上
記第２の実施の形態と同様に、負荷側が大電力とされる
場合等に対応するために、主トランス１１と副トランス
１２の２つのトランスを設けるように構成するものであ
る。ただし、この場合、副トランス１２の一次巻線Ｎa1
は、その巻き始め端部が、図示するように直流阻止コン
デンサＣ2を介して直流入力電圧Ｖinのライン（電位保
持点）に接続されると共に、巻き終わり端部が、主トラ
ンス１１の一次巻線Ｎ1とスイッチング素子Ｑ１との接
続点に対して接続されるように構成される。つまり、こ
の回路においては、副トランス１２の一次巻線Ｎa1が、
主トランス１１の一次巻線Ｎ1に対して並列となるよう
に構成されるものである。

【００７６】そして、さらにこの場合は、副トランス１
２に設けられる二次巻線Ｎa2、二次巻線Ｎa3が、それぞ
れ一次巻線Ｎa1に対して逆方向となるように巻装され、
二次巻線Ｎa2及び二次巻線Ｎa3それぞれの側の整流回路
においては、ＯＮ／ＯＦＦ電力伝送動作による二次側直
流出力電圧生成動作が得られるようにしている。

【００７７】このような構成とされる第３の実施の形態
の回路においては、先ず主トランス１１側の出力につい
ては、スイッチング素子Ｑ１のオン期間がＰＷＭ制御さ
れてその安定化が図られる。そして、副トランス１２側
の出力については、スイッチング素子Ｑ１がオフの期間
に、アクティブスナバ回路１を構成する第２のスイッチ
ング素子Ｑ2のオン期間がＰＷＭ制御されて安定化が図
られるようになる。すなわち、この第３の実施の形態の
回路構成によっても、主トランス１１側の出力と副トラ
ンス１２側の出力のそれぞれについての安定化動作を、
独立した形で行うことが可能となる。なお、この第３の
実施の形態としての電源回路要部における動作波形も、
図９と同様のものとなる。

【００７８】以上、本発明の各実施の形態について説明
したが、上述もしたように各実施の形態における電源回
路においては、二次側の複数の出力電圧のうち、一方の
出力電圧についてはＯＮ／ＯＮ電力伝送動作によって生
成するようにされ、他方の出力についてはＯＮ／ＯＦＦ
電力伝送動作によって生成するようにされている。そし
て、上記ＯＮ／ＯＮ電力伝送動作によって生成された出
力の安定化には、これを制御入力とし、スイッチング素
子Ｑ１のオン期間をＰＷＭ制御する第１の定電圧制御回
路系が構成され、一方、上記ＯＮ／ＯＦＦ電力伝送動作
によって生成された出力の安定化には、これを制御入力
とし、アクティブスナバ回路１を構成する第２のスイッ
チング素子Ｑ2のオン期間をＰＷＭ制御する第２の定電
圧制御回路系が構成される。

【００７９】これにより、各実施の形態の回路構成によ
っては、それぞれの出力について独立した高精度の安定
化動作が得られるとともに、上記したようにして他方の
出力の安定化には、アクティブスナバ回路１を構成する
第２のスイッチング素子Ｑ2を兼用することが可能とな
る。

【００８０】また、それぞれの出力の安定化を、それぞ
れ独立してＰＷＭ制御することが可能となることによ
り、各実施の形態のスイッチング電源回路においては、
それぞれの出力負荷が大きいほど、従来の方式に比べて
電力変換効率の優位性は大きなものとなる。

【００８１】また、それぞれの出力が独立制御となるた
め、一方の出力が過負荷状態になった場合においても、
他方の出力を安定化状態に保つことが可能となる。ここ
で、例えば、第１の出力電圧が過負荷状態となった際の
各実施の形態の回路における出力電圧特性を図４に示
す。なお、この図においては、上記第１の出力電圧を二
次側直流出力電圧ＥO1とし、また、他方の第２の出力電
圧を、図１の回路では二次側直流出力電圧ＥO2とし、図
２及び図３の回路では二次側直流出力電圧ＥO3とした場
合が例に挙げられている。まず、第１の出力に対して保
護回路が設けられている場合は、図示するように第１の
出力がある時点で過負荷状態となると、この保護回路が
動作を開始して、最終的には第１の出力電圧生成動作は
停止される。一方、第２の出力電圧は、上記したように
して第１の出力電圧側とは独立した制御が行われている
ため、図示するようにその影響がほとんど現れていない
ことがわかる。

【００８２】また、さらに、それぞれの出力を独立制御
することが可能となることで、各実施の形態の回路にお
いては、例えば所謂ソフトスタート回路を設けることに
より、図５に示すようにして双方の出力立ち上がりシー
ケンスを独立した所望のカーブとすることも可能とな
る。

【００８３】なお、各実施の形態では、スイッチングコ
ンバータ回路として、スイッチング電源回路に適用され
る場合を例に挙げて説明したが、上記各実施の形態のス
イッチングコンバータ回路は、例えばインバータ等、他
の高周波スイッチング電力変換回路にも適用されうるも
のである。

【００８４】また、各実施の形態においては、スイッチ
ング素子Ｑ１、及び第２のスイッチング素子Ｑ2として
ＭＯＳ−ＦＥＴが採用される例を挙げたが、この他に
も、例えばバイポーラトランジスタやＩＧＢＴ（Insula
ted Gate Bipolar Transistor）等、他のスイッチング
素子が採用されても構わないものである。

【００８５】また、図１〜図３の回路図において示した
コンバータトランス１０、及び主トランス１１、及び副
トランス１２の各巻線の巻線方向の組み合わせはあくま
でも一例であり、これら各巻線の巻線方向の組み合わせ
は本発明の範囲内で変更しうるものである。

【００８６】また、上記各実施の形態では、タイミング
検出部８をスイッチング素子Ｑ１と一次側並列共振コン
デンサＣrとの接続点に対して接続し、一次側共振電圧
Ｖ1の尖頭電圧値を検出することでスイッチング素子Ｑ
１のオフタイミングを第２ＰＷＭ制御回路６に検出入力
する例を挙げた。しかしながら、上記各実施の形態とし
ては、この方法に限らず、例えばタイミング検出部８を
一次巻線Ｎ1（或いは一次巻線Ｎa1）に対して並列に接
続し、一次巻線Ｎ1（或いは一次巻線Ｎa1）に生じる両
端電圧を検出する等によりスイッチング素子Ｑ１のオフ
タイミングを第２ＰＷＭ制御回路６に検出入力するよう
にしてもよいものである。

【００８７】

【発明の効果】以上のように本発明のスイッチングコン
バータ回路は、第１のスイッチング素子と、一次側に一
次巻線、二次側に第１の二次巻線、及び第２の二次巻線
が形成されて上記第１のスイッチング素子による出力を
二次側に伝送する伝送手段を備えるようにしている。そ
して、第２のスイッチング素子を備えて上記一次巻線に
対して並列に接続されることで、上記第１のスイッチン
グ素子に生じる尖頭電圧を抑制するアクティブスナバ回
路を備えるようにしている。

【００８８】その上で、本発明のスイッチングコンバー
タ回路は、上記第１の二次巻線の経路においては、上記
第１のスイッチング素子がオンとなる期間において得ら
れる交番電圧を入力することで、第１の二次側直流出力
電圧を生成するようにしている。また、上記第２の二次
巻線の経路においては、上記第１のスイッチング素子が
オフとなる期間において得られる交番電圧を入力するこ
とで、第２の二次側直流出力電圧を生成するようにして
いる。

【００８９】そして、さらに、上記第１の直流出力電圧
については、この第１の直流出力電圧を制御入力として
上記第１のスイッチング素子がオンとなる期間を制御す
ることにより、その安定化を図るようにしている。ま
た、上記第２の直流出力電圧については、この第２の直
流出力電圧を制御入力とし、上記アクティブスナバ回路
を構成する第２のスイッチング素子が（第１のスイッチ
ング素子がオフとなる期間において）オンとなる期間を
制御することにより、上記第２の直流出力電圧の安定化
を図るようにしている。

【００９０】これにより、本発明のスイッチングコンバ
ータ回路によっては、第１の直流出力電圧、及び第２の
直流出力電圧について、それぞれ独立した安定化制御動
作を得ることが可能となるうえに、第２の出力の安定化
には、アクティブスナバ回路を構成する第２のスイッチ
ング素子を兼用することが可能となる。この結果、本発
明のスイッチングコンバータ回路によっては、従来のア
クティブスナバ回路を備える構成とされる回路と比較し
て、ほぼ部品点数を追加することなく２つの出力を高精
度、かつ高効率で安定化することが出来るようになる。

【００９１】また、上記のようにして、第２の直流出力
電圧についての安定化動作を得るにあたり、アクティブ
スナバ回路を構成する第２のスイッチング素子を兼用す
ることが可能となることによっては、従来のように１次
側或いは２次側に別途安定化回路を搭載する方式に比
べ、小型化、及び高効率化が図られることとなる。ま
た、従来のように２つのコンバータで構成する場合に比
べても、同様に高効率化、小型化、さらに低コスト化が
図られるようになる。

【００９２】また、本発明のスイッチングコンバータ回
路によっては、１つのコンバータのみを搭載する構成で
ありながら、２つの出力電圧の立ち上がり時間、或いは
保護動作を、独立にかつ高い自由度でもって行うことが
可能となる。

【図面の簡単な説明】

【図１】第１の実施の形態としてのスイッチング電源回
路の構成を示す回路図である。

【図２】第２の実施の形態としてのスイッチング電源回
路の構成を示す回路図である。

【図３】第３の実施の形態としてのスイッチング電源回
路の構成を示す回路図である。

【図４】上記各スイッチング電源回路における出力電圧
特性を説明する図である。

【図５】上記各スイッチング電源回路における出力電圧
の立ち上がり特性を説明する図である。

【図６】従来例としてのスイッチング電源回路の構成を
示す回路図である。

【図７】図６に示す従来例としてのスイッチング電源回
路の動作波形図である。

【図８】アクティブスナバ回路を備える従来例としての
スイッチング電源回路の構成を示す回路図である。

【図９】図８に示す従来例としてのスイッチング電源回
路の動作波形図である。

【図１０】従来例としてのスイッチング電源回路の構成
を示す回路図である。

【図１１】従来例としてのスイッチング電源回路の構成
を示す回路図である。

【図１２】従来例としてのスイッチング電源回路の構成
を示す回路図である。

【符号の説明】

Ｑ1 第１のスイッチング素子、Ｑ2 第２のスイッチン
グ素子、Ｃr 一次側並列共振コンデンサ、Ｃ1 時定数
コンデンサ、Ｃ2 直流阻止コンデンサ、Ｎ1、Ｎa1 一
次巻線、Ｎ2、Ｎa2 二次巻線、Ｎ3、Ｎa3 三次巻線、
ＤO1、ＤO2、ＤO3、ＤO4 二次側整流ダイオード、ＣO
1、ＣO2、ＣO3、ＣO4 平滑コンデンサ、１アクティ
ブスナバ回路、２、５誤差増幅器、３第１ＰＷＭ制
御回路、４第１ドライブ回路、６第２ＰＷＭ制御回
路、７第２ドライブ回路、８タイミング検出部、１０
コンバータトランス、１１主トランス、１２副ト
ランス

フロントページの続き (72)発明者鹿井信彦東京都品川区北品川６丁目７番35号ソニー株式会社内Ｆターム(参考） 5H730 AA14 AS01 BB24 BB57 BB72 DD04 EE02 EE07 EE73 FD01 FG05 FG16

Claims

【特許請求の範囲】

【請求項１】直流入力電圧を入力してスイッチングを
行う第１のスイッチング素子を備えたスイッチング手段
と、一次側に上記スイッチング手段による出力が伝達される
一次巻線を備えると共に、二次側に第１の二次巻線と第
２の二次巻線を備えて、上記一次巻線に得られた上記ス
イッチング手段により得られるスイッチング電力を二次
側に伝送する伝送手段と、上記一次巻線のリーケージインダクタンスと一次側並列
共振コンデンサのキャパシタンスとにより、上記スイッ
チング手段の動作を電圧共振形とするように形成される
一次側並列共振回路と、第２のスイッチング素子とコンデンサとが直列接続され
て形成されると共に、上記第１のスイッチング素子の非
導通期間において、上記一次側並列共振コンデンサの両
端に発生する一次側並列共振電圧のレベルを抑制するよ
うに設けられるアクティブスナバ回路と、上記第１の二次巻線を含んで形成され、上記第１のスイ
ッチング素子がオンとなる期間において上記伝送手段に
より伝送される電力を利用して、第１の直流出力電圧を
生成する第１の直流出力電圧生成手段と、上記第２の二次巻線を含んで形成され、上記第１のスイ
ッチング素子がオフとなる期間において上記伝送手段に
より伝送される電力を利用して、第２の直流出力電圧を
生成する第２の直流出力電圧生成手段と、上記第１の直流出力電圧に基づき、上記第１のスイッチ
ング素子のスイッチング動作を制御することにより、上
記第１の直流出力電圧の定電圧化を図るように構成され
る第１の定電圧制御手段と、上記第２の直流出力電圧生成手段により生成された第２
の直流出力電圧に基づき、上記第２のスイッチング素子
のスイッチング動作を制御することにより、上記第２の
直流出力電圧の定電圧化を図るように構成される第２の
定電圧制御手段と、を備えることを特徴とするスイッチングコンバータ回
路。
【請求項２】上記伝送手段は、同一のコアに対して、上記一次巻線と、上記第１の二次
巻線及び上記第２の二次巻線を巻装し、上記一次巻線の
巻方向に対して、上記第１の二次巻線が同方向となり、
上記第２の二次巻線が逆方向となるようにされている、
１つのトランスとして構成される、ことを特徴とする請求項１に記載のスイッチングコンバ
ータ回路。
【請求項３】上記伝送手段は、第１のトランスと第２のトランスを備え、上記第１のトランスは、一次側において直列に接続され
る第１の一次巻線及び第２の一次巻線のうち、第１の一
次巻線を巻装すると共に、上記第１の二次巻線を巻装し
て構成され、上記第２のトランスは、上記第２の一次巻線と、上記第
２の二次巻線を巻装して構成される、ことを特徴とする請求項１に記載のスイッチングコンバ
ータ回路。
【請求項４】上記伝送手段は、第１のトランスと第２のトランスを備え、上記第１のトランスは、一次側において互いが並列に接
続される第１の一次巻線及び第２の一次巻線のうち、第
１の一次巻線を巻装すると共に、上記第１の二次巻線を
巻装して構成され、上記第２のトランスは、上記第２の一次巻線と、上記第
２の二次巻線を巻装して構成される、ことを特徴とする請求項１に記載のスイッチングコンバ
ータ回路。