JP2008107780A - 信号伝達回路，表示データ処理装置，および表示装置 - Google Patents

Abstract

【課題】電源配線における電圧変動（所謂、ＩＲドロップ）を低減する。
【解決手段】バッファ回路１０１およびインバータ回路１０２の各々は、ハイレベル電源配線ＨＨＨおよびローレベル電源配線ＬＬＬに接続される。入力ノードＮ１に与えられた表示データ信号ＤＡＴＡの極性が遷移すると、バッファ回路１０１は、データ信号ＤＡＴＡと同極性の信号を伝達するために、信号配線Ｌ１を充電する。一方、インバータ回路１０２は、データ信号ＤＡＴＡに対して逆極性の信号を伝達するために、信号配線Ｌ２を放電する。このように、バッファ回路１０１およびインバータ回路１０２の各々は、互いに逆の動作を行うので、これらの回路の動作に起因する電圧変動は、電源配線ＨＨＨ，ＬＬＬのいずれか一方に偏らず、両方に分散される。
【選択図】図１

Description

本発明は、信号を伝達する回路およびその信号伝達回路を搭載する表示データ処理装置および表示装置に関する。

従来、回路間で信号のロジックレベルを正確に伝達するためや、電流の逆流を防止するために、回路同士を結ぶ信号配線にはバッファ回路が設けられている。バッファ回路は、ハイレベル電源配線とローレベル電源配線とに接続されており、バッファ回路の入力端子には、伝達すべき信号が与えられる。また、バッファ回路の出力端子から延びる信号配線には、その信号を伝達すべき回路が接続される。例えば、表示パネル駆動装置では、バッファ回路の入力端子には、表示データ信号が与えられ、バッファ回路の出力端子から延びる信号配線には、その表示データ信号を所定タイミングで取り込むために複数段のラッチ回路が接続される。

このようなバッファ回路において、入力端子に与えられた信号がローレベルからハイレベルに遷移すると、ハイレベル電源配線からバッファ回路の出力端子に電流が供給される。これにより、バッファ回路の負荷容量（信号配線の容量やその信号配線に接続された回路が有する容量等）が充電され、ハイレベルの信号が伝達されたことになる。逆に、入力信号がハイレベルからローレベルになると、バッファ回路の出力端子からローレベル電源配線へ電流が引き込まれる。これにより、バッファ回路の負荷容量が放電され、ローレベルの信号が伝達されたことになる。

また、ハイレベル電源配線およびローレベル電源配線の各々は抵抗を有しているため、バッファ回路による充電動作が行われるとハイレベル電源配線において電圧降下（所謂、ＩＲドロップ）が生じ、バッファ回路による放電動作が行われるとローレベル電源配線において電圧上昇が生じる。このように、バッファ回路による充放電動作に起因して、電源配線において電圧変動が生じる。

近年、回路の高集積化に伴い、集積回路内における信号配線の本数や各信号配線に接続される回路数が増加する傾向にある。例えば、表示パネルの高解像度化の要求が高まっており、表示パネル駆動装置では、表示データ信号を伝達する信号配線の本数や、信号配線に接続されるラッチ回路の個数が増加している。これにより、バッファ回路の負荷容量が大きくなるので、バッファ回路の電流駆動能力を大きくする（すなわち、バッファ回路に流れる充放電電流の電流量を大きくする）必要があった。そのため、バッファ回路の充放電によって発生する電源配線の電圧変動量が大きくなり、ＥＭＩ（Electro Magnetic Interference）の悪化を引き起こしてしまう。また、電源配線の電圧変動量が大きいので、動作周波数を高速化することが困難であった。

特に、液晶，有機ＥＬ（Organic Electroluminescence），無機ＥＬ（Inorganic Electroluminescence），ＦＥＤ（Field Emission Display），ＳＥＤ（Surface-conduction Electron-emitter Display），ＰＤＰ（Plasma Display Panel）等の表示パネルにおいては、ＥＭＩ対策は重要事項であるため、上記の課題を解決することが強く求められる。

そこで、本発明は、上記課題を解決するために、電源配線における電圧変動を低減することを目的とする。

本発明の１つの局面に従うと、信号伝達回路は、入力ノードに与えられた信号を伝達する回路であって、上記入力ノードに各々の入力端子が接続された第１および第２の入出力回路と、上記第１の入出力回路の出力端子から延びる第１の信号配線と、上記第２の入出力回路の出力端子から延びる第２の信号配線と、第１の電圧を供給する第１の電源配線と、上記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、上記第１および第２の入出力回路の各々は、入力した信号の極性に応じて上記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、その入力信号と同極性の出力信号を出力する第１の特性とその入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有するものであり、互いに異なる特性を有する。

上記信号伝達回路では、入力ノードに与えられた信号の極性が遷移すると、第１および第２の入出力回路の各々は、互いに逆の動作を行う。例えば、第１の入出力回路は、充電動作を行うが、第２の入出力回路は、放電動作を行う。これにより、第１および第２の入出力回路の各々に起因する電圧変動は、互いに異なる電源配線に発生する。このように、互いに逆の動作を行う第１および第２の入出力回路に負荷容量の充放電を分担させることにより、第１および第２の電源配線の各々における電圧変動を低減することができる。

本発明の別の局面に従うと、信号伝達回路は、入力ノードに与えられた信号を伝達する回路であって、上記入力ノードに各々の入力端子が接続された第１および第２の入出力回路と、上記第１の入出力回路の出力端子から延びる第１の信号配線と、上記第２の入出力回路の出力端子から延びる第２の信号配線と、上記第１の信号配線に設けられた第３の入出力回路と、第１の電圧を供給する第１の電源配線と、上記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、上記第１，第２，第３の入出力回路の各々は、入力した信号の極性に応じて上記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、上記第１および第２の入出力回路の各々は、上記入力した信号と同極性の出力信号を出力する第１の特性とその入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有するものであり、互いに同一の特性を有し、上記第３の入出力回路は、上記第２の特性を有する。

上記信号伝達回路では、入力ノードに与えられた信号の極性が遷移すると、第３の入出力回路は、第１および第２の入出力回路の各々に対して逆の動作を行う。このように、第１，第２，第３の入出力回路に負荷容量の充放電を分担させることにより、第１および第２の電源配線の各々における電圧変動を低減することができる。

好ましくは、上記信号伝達回路は、Ｐ個（Ｐは自然数）の入出力回路をさらに備え、上記Ｐ個の入出力回路の各々は、上記第１および第２の特性のいずれか一方を有するものであり、上記第１および第２の信号配線のいずれか一方に設けられる。

上記信号伝達回路では、入出力回路をさらに追加することにより、１段当たりの負荷容量をさらに小さくすることができ、１段当たりの電流駆動能力をさらに小さくすることができる。また、新たに追加した入出力回路に起因する電圧変動は、第１の入出力回路の起因する電圧変動または第２の入出力回路に起因する電圧変動のいずれかと同一の電源配線に発生するが、それらの電圧変動のピーク時は時間的にずれている。そのため、同一の電源配線において電圧変動を分散させることができ、第１および第２の電源配線の各々における電圧変動をさらに低減することができる。

好ましくは、上記信号伝達回路は、上記入力ノードと上記第１の入出力回路の入力端子との間に介在し、上記入力ノードに与えられた信号を上記第１の入出力回路の入力端子に通過させる信号供給モードと、上記第１の入出力回路の入力端子における電圧を固定する電圧固定モードとを切換可能な第１の制御回路と、上記入力ノードと上記第２の入出力回路の入力端子との間に介在し、上記入力ノードに与えられた信号を上記第２の入出力回路の入力端子に通過させる信号供給モードと、上記第２の入出力回路の入力端子における電圧を固定する電圧固定モードとを切換可能な第２の制御回路とをさらに備える。

上記信号伝達回路では、第１の信号配線に信号を伝達すべき期間に第１の制御回路を信号供給モードにし、第１の信号配線に信号を伝達する必要がない期間に第１の制御回路を電圧固定モードにする。また、第２の信号配線に信号を伝達すべき期間に第２の制御回路を信号供給モードにし、第２の信号配線に信号を伝達する必要がない期間に第２の制御回路を電圧固定モードにする。これにより、入出力回路の各々の誤作動を防止し、入出力回路の各々における消費電流を低減することができる。

本発明の別の局面に従うと、信号伝達回路は、入力ノードに与えられた信号を伝達する回路であって、上記入力ノードに入力端子が接続された第１の入出力回路と、上記第１の入出力回路の出力端子から延びる信号配線と、上記信号配線に設けられた第２の入出力回路と、第１の電圧を供給する第１の電源配線と、上記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、上記第１および第２の入出力回路の各々は、入力した信号の極性に応じて上記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、上記第１の入出力回路は、上記入力した信号と同極性の出力信号を出力する第１の特性とその入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有し、上記第２の入出力回路は、上記第２の特性を有する。

上記信号伝達回路では、入力ノードに与えられた信号の極性が遷移すると、第２の入出力回路は、第１の入出力回路に対して逆の動作を行う。このように、第１および第２の入出力回路に負荷容量の充放電を分担させることにより、第１および第２の電源配線の各々における電圧変動を低減することができる。

好ましくは、上記信号伝達回路は、上記入力ノードへ信号を供給する信号供給モードと、上記入力ノードにおける電圧を固定する電圧固定モードとを切換可能な制御回路をさらに備える。

上記信号伝達回路では、信号配線に信号を伝達すべき期間に制御回路を信号供給モードにし、信号配線に信号を伝達する必要がない期間に制御回路を電圧固定モードにする。これにより、入出力回路の各々の誤作動を防止し、入出力回路の各々における消費電流を低減することができる。

好ましくは、上記入力ノードに与えられた信号と同極性の出力信号を出力する入出力回路が有する電流駆動能力の合計は、その入力ノードに与えられた信号に対して逆極性の出力信号を出力する入出力回路が有する電流駆動能力の合計に等しい。

上記信号伝達回路では、充電動作によって第１の電源配線から供給される電流量と放電動作によって第２の電源配線へ引き込まれる電流量とを互いに等しくすることができるので、第１および第２の電源配線の各々における電圧変動量を最小にすることができる。

以上のように、第１および第２の電源配線の各々における電圧変動を低減することができる。

以下、本発明の実施の形態を図面を参照して詳しく説明する。

（第１の実施形態）
図１は、本発明の第１の実施形態による信号伝達回路の構成を示す。ここでは、信号伝達回路１は、表示パネル駆動装置において表示データ信号ＤＡＴＡをラッチ回路１２の各々へ伝達するためのデータバスとして用いられている。この信号伝達回路１は、バッファ回路１０１と、インバータ回路１０２と、信号配線Ｌ１，Ｌ２と、ハイレベル電源配線ＨＨＨと、ローレベル電源配線ＬＬＬとを備える。バッファ回路１０１およびインバータ回路１０２の各々の入力端子は、表示データ信号ＤＡＴＡが与えられる入力ノードＮ１に接続される。信号配線Ｌ１は、バッファ回路１０１の出力端子から延び、信号配線Ｌ２は、インバータ回路１０２の出力端子から延びる。このように、信号伝達回路１の信号経路は、入力ノードＮ１を分岐点として信号配線Ｌ１，Ｌ２に分岐している。ハイレベル電源配線ＨＨＨは、例えば、ハイレベル用電源端子から延びるアルミ配線であり、ハイレベル電圧を供給する。ローレベル電源配線ＬＬＬは、例えば、ローレベル用電源端子から延びるアルミ配線であり、ハイレベル電圧よりも低いローレベル電圧を供給する。

図１において、表示パネル駆動装置は、信号伝達回路１の他に、複数のシフト回路１１と、複数のラッチ回路１２と、複数のラッチ回路１３とを備える。

複数のシフト回路１１は、シフトレジスタを構成しており、シフト回路１１の各々は、内部クロック信号ＣＬＫに同期して前段からのパルス信号を後段へ順次転送する。これにより、スタートパルス信号ＳＴＲが順次シフトされる。ラッチ回路１２の各々は、自己に対応するシフト回路１１からのパルス信号に同期して、自己に接続された信号配線から表示データ信号ＤＡＴＡを取り込む。ラッチ回路１３の各々は、セカンドラッチ信号ＳＳＳに同期して、自己に対応するラッチ回路１２に保持された表示データ信号ＤＡＴＡを取り込み、１画素の輝度レベルを示すデジタル信号ＯＵＴとして出力する。これにより、全てのラッチ回路１３からデジタル信号ＯＵＴが一斉に出力される。また、図１では省略しているが、一般的な表示パネル駆動装置は、ラッチ回路１３の各々に対して、レベルシフト回路およびデジタル・アナログ変換回路をそれぞれ１個ずつ備える。レベルシフト回路は、自己に対応するラッチ回路１３からのデジタル信号ＯＵＴの電圧レベルを変換する。デジタル・アナログ変換回路は、自己に対応するレベルシフト回路からのデジタル信号に応じた電圧値を有する階調電圧を出力する。これにより、表示パネル駆動装置から複数の階調電圧が並列に出力される。

なお、図１では、説明の簡素化のために、表示パネル駆動装置は、シフト回路１１，ラッチ回路１２，１３をそれぞれ１００段ずつ備えるものとし、１段目から５０段目までのラッチ回路１２は信号配線Ｌ１に接続され、５１段目から１００段目までのラッチ回路１２は信号配線Ｌ２に接続されるものとする。また、インバータ回路１０２によって反転された表示データ信号ＤＡＴＡを元の極性に戻すために、５１段目から１００段目までのラッチ回路１２の各々に対して、インバータ回路１４が備えられている。

図２は、図１に示したバッファ回路１０１およびインバータ回路１０２の内部構成を示す。バッファ回路１０１は、２段のインバータ部１１１，１１２を含む。インバータ部１１１の出力には、主に、インバータ部１１２のゲート容量などのトランジスタ容量が付加される。一方、インバータ部１１２の出力には、信号配線Ｌ１の配線容量や信号配線Ｌ１に接続されたラッチ回路１２の容量が付加される。インバータ部１１１の負荷容量（インバータ部１１１が充放電すべき容量）は、インバータ部１１２よりも微少であるので、インバータ部１１１の電流駆動能力（充放電の際に流れる充放電電流の電流量）は、インバータ部１１２よりも小さくなるように設計されている。すなわち、インバータ部１１１を構成するトランジスタ１１１Ｐ，１１１ＮのＷ／Ｌ（チャネル長に対するチャネル幅の比率）は、インバータ部１１２を構成するトランジスタ１１２Ｐ，１１２Ｎよりも小さい。そのため、バッファ回路１０１では、充放電電流や貫通電流は、主に、インバータ部１１２で発生する。

次に、図３を参照しつつ、図１に示した信号伝達回路１による動作について説明する。

表示データ信号ＤＡＴＡがローレベルからハイレベルに遷移すると、バッファ回路１０１は充電動作を行う。すなわち、バッファ回路１０１では、ハイレベル電源配線ＨＨＨからバッファ回路１０１の出力端子へ電流が供給され、バッファ回路１０１の負荷容量（信号配線Ｌ１の配線容量や信号配線Ｌ１に接続されたラッチ回路の有する容量）が充電される。これにより、バッファ回路１０１の出力Ｓ１０１は、ローレベルからハイレベルに遷移する。また、この充電動作によって、電源配線ＨＨＨの電圧ＶＨが変動する。一方、インバータ回路１０２は放電動作を行う。すなわち、インバータ回路１０２では、インバータ回路１０２の出力端子からローレベル電源配線ＬＬＬへ電流が引き込まれ、インバータ回路１０２の負荷容量（信号配線Ｌ２の配線容量や信号配線Ｌ２に接続されたラッチ回路１２の有する容量）が放電される。これにより、インバータ回路１０２の出力Ｓ１０２は、ハイレベルからローレベルに遷移する。また、この放電動作によって、ローレベル電源配線ＬＬＬの電圧ＶＬが変動する。

逆に、表示データ信号ＤＡＴＡがハイレベルからローレベルに遷移すると、バッファ回路１０１は放電動作を行い、インバータ回路１０２は充電動作を行う。

このように、表示データ信号ＤＡＴＡの極性（ロジックレベル）が遷移すると、バッファ回路１０１およびインバータ回路１０２は、それぞれ、互いに逆の動作を行う。つまり、バッファ回路１０１に起因する電圧変動およびインバータ回路１０２に起因する電圧変動は、それぞれ、互いに異なる電源配線に発生する。

また、信号経路全体の負荷容量はバッファ回路１０１とインバータ回路１０２とに分配されるので、１段のバッファ回路または１段のインバータ回路で信号経路全体の負荷容量を充放電する場合よりも、バッファ回路１０１およびインバータ回路１０２の各々の電流駆動能力を小さくすることができ、バッファ回路１０１およびインバータ回路１０２の各々に起因する電源配線の電圧変動を、共に、小さくすることができる。例えば、バッファ回路１０１およびインバータ回路１０２の各々の負荷容量が互いに等しい場合、バッファ回路１０１およびインバータ回路１０２の各々の電流駆動能力を半分にすることができ、電源配線ＨＨＨ，ＬＬＬの各々における電圧変動量を半減させることができる。

以上のように、負荷容量の充放電をバッファ回路１０１およびインバータ回路１０２に分担させ、バッファ回路１０１およびインバータ回路１０２が互いに逆の動作を行うことにより、電源配線ＨＨＨ，ＬＬＬの各々における電圧変動を低減することができる。これにより、ＥＭＩを改善することができ、動作周波数を高速化することも可能となる。さらに、電源配線における電圧変動を抑制することができるので、電源配線ＨＨＨ，ＬＬＬの各々を細くすることができる。

（第１の実施形態の変形例）
図４のように、信号伝達回路１が、インバータ回路１０３，１０４をさらに備えていても良い。インバータ回路１０３は、信号配線Ｌ１に設けられ、インバータ回路１０４は、信号配線Ｌ２に設けられる。なお、ここでは、２６段目から５０段目までのラッチ回路１２はバッファ回路１０１とインバータ回路１０３との間の信号配線Ｌ１に接続され、５１段目から７５段目までのラッチ回路１２はインバータ回路１０２，１０４間の信号配線Ｌ２に接続されるものとする。また、インバータ回路１０３によって反転された表示データ信号ＤＡＴＡを元の極性に戻すために、１段目から２５段目までのラッチ回路１２の各々に対してインバータ回路１４が設けられる。一方、インバータ回路１０２によって反転された表示データ信号ＤＡＴＡはインバータ回路１０４によって元の極性に戻されるので、７６段目から１００段目までのラッチ回路１２の各々には、インバータ回路１４が設けられていない。その他の構成は、図１と同様である。

このように、インバータ回路１０３，１０４をさらに設けることにより、１段当たりの負荷容量は、さらに小さくなる。例えば、バッファ回路１０１およびインバータ回路１０２，１０３，１０４の各々の負荷容量が全て等しい場合、１段当たりの負荷容量は、信号経路全体の負荷容量の１／４になる。すなわち、バッファ回路１０１およびインバータ回路１０２，１０３，１０４の各々の電流駆動能力を１／４にすることができる。

次に、図５を参照しつつ、図４に示した信号伝達回路１による動作について説明する。

表示データ信号ＤＡＴＡがローレベルからハイレベルに遷移すると、バッファ回路１０１の出力Ｓ１０１はローレベルからハイレベルに遷移し、インバータ回路１０３は、放電動作を行う。これにより、インバータ回路１０３の出力Ｓ１０３は、ハイレベルからローレベルに遷移する。一方、インバータ回路１０２の出力Ｓ１０２はハイレベルからローレベルに遷移し、インバータ回路１０４は、充電動作を行う。これにより、インバータ回路１０４の出力Ｓ１０４は、ローレベルからハイレベルに遷移する。また、表示データ信号ＤＡＴＡがハイレベルからローレベルに遷移すると、バッファ回路１０１は放電動作を行い、その後、インバータ回路１０３は充電動作を行う。一方、インバータ回路１０２は充電動作を行い、その後、インバータ回路１０４は放電動作を行う。

このように、バッファ回路１０１は、インバータ回路１０２によって充放電動作が開始されるのとほぼ同時に、充放電動作を開始する。一方、インバータ回路１０２における遅延やインバータ回路１０２，１０４間の信号配線Ｌ２の配線遅延により、インバータ回路１０４は、インバータ回路１０２による動作に遅延して、充放電動作を開始する。すなわち、表示データ信号ＤＡＴＡの極性が遷移すると、バッファ回路１０１およびインバータ回路１０４は互いに同一の動作を行うが、これらの動作が開始されるタイミングは互いにずれている。よって、バッファ回路１０１およびインバータ回路１０４の各々に起因する電圧変動は同一の電源配線に発生するが、電圧変動のピーク時は同一のタイミングにはならない。また、インバータ回路１０２，１０３についても同様である。

以上のように、負荷容量の充放電をインバータ回路１０３，１０４にも分担させることにより、同一の電源配線において電圧変動を分散させることができ、電源配線ＨＨＨ，ＬＬＬの各々における電圧変動をさらに低減することができる。

また、図１の構成と比較すると、図４に示した信号伝達回路１では、バッファ回路１０１，インバータ回路１０２，１０３，１０４の各々の電流駆動能力を小さくすることができ、各々の回路規模を低減することができる。特に、バッファ回路１０１およびインバータ回路１０２を形成するための領域が狭いためにバッファ回路１０１およびインバータ回路１０２の電流駆動能力を十分に大きくすることができない場合でも、空いている領域にインバータ回路１０３，１０４を形成することにより、電流駆動能力を補うことができる。

なお、インバータ回路１０３，１０４の少なくとも一方を設ければ、同一の電源配線において電圧変動を分散させることが可能である。また、インバータ回路１０３，１０４をバッファ回路に置換した場合も、同様の効果を得ることができる。すなわち、入出力回路を信号配線Ｌ１，Ｌ２の両方または一方に追加することにより、上記の効果を奏することができる。ここで、入出力回路とは、バッファ回路およびインバータ回路の総称であり、入力端子に受けた信号の極性に応じて電源配線ＨＨＨ，ＬＬＬのうちいずれか一方を選択して出力信号を出力する回路を意味する。また、信号配線Ｌ１，Ｌ２に１段だけでなく複数段の入出力回路を設けても良い。入出力回路の段数が多い程、１段当たりの負荷容量を低減することができる。さらに、信号配線Ｌ１，Ｌ２の各々に設けられる入出力回路の段数は、互いに同数であっても良いし、同数でなくても良い。

（第２の実施形態）
図６は、本発明の第２の実施形態による信号伝達回路の構成を示す。この信号伝達回路２は、図４に示したインバータ回路１０２に代えて、バッファ回路２０１を備える。また、バッファ回路２０１から出力される表示データ信号ＤＡＴＡは反転されていないので、５１段目から７５段目までのラッチ回路１２の各々には、インバータ回路１４が設けられていない。一方、インバータ回路１０４によって反転された表示データ信号ＤＡＴＡを元の極性に戻すために、７６段目から１００段目までのラッチ回路１２の各々に対してインバータ回路１４が設けられる。その他の構成は、図４と同様である。

次に、図７を参照しつつ、図６に示した信号伝達回路２による動作について説明する。

表示データ信号ＤＡＴＡがローレベルからハイレベルに遷移すると、バッファ回路２０１の出力Ｓ２０１はローレベルからハイレベルに遷移し、インバータ回路１０４は、放電動作を行う。これにより、インバータ回路１０４の出力Ｓ１０４は、ハイレベルからローレベルに遷移する。また、表示データ信号ＤＡＴＡがハイレベルからローレベルに遷移すると、バッファ回路２０１は放電動作を行い、その後、インバータ回路１０４は充電動作を行う。

電源配線ＨＨＨの電圧ＶＨ，電源配線ＬＬＬの電圧ＶＬは、それぞれ、バッファ回路１０１，２０１，インバータ回路１０３，１０４の各々の充放電動作によって変動する。ここで、バッファ回路１０１，２０１の各々に起因する電圧変動は、同一の電源配線においてほぼ同時に発生する。しかし、１段のバッファ回路または１段のインバータ回路で信号経路全体の負荷容量を充放電する場合と比較すると、１段当たりの負荷容量は小さいので、バッファ回路１０１，２０１の各々に起因する電圧変動が重畳されたとしても、その電圧変動量は小さい。また、インバータ回路１０２，１０４についても同様である。

以上のように、負荷容量の充放電をバッファ回路１０１，２０１およびインバータ回路１０３，１０４に分担させ、インバータ回路１０３，１０４がバッファ回路１０１，２０１に対して逆の動作を行うことにより、電源配線ＨＨＨ，ＬＬＬの各々における電圧変動を低減することができる。

なお、インバータ回路１０３，１０４のうち少なくとも一方を備えていれば、電圧変動量を低減するという効果を奏することが可能である。また、バッファ回路１０１，２０１の各々をインバータ回路に置換した場合も、同様の効果を得ることが可能である。

さらに、図８のように、信号配線Ｌ１，Ｌ２の各々に、インバータ回路１０３，１０４の他に、インバータ回路２０２，２０３をさらに追加しても良い。また、バッファ回路を追加しても良い。

（第３の実施形態）
図９は、本発明の第３の実施形態による信号伝達回路の構成を示す。この信号伝達回路３は、バッファ回路３０１と、信号配線Ｌ３と、インバータ回路３０２とを備える。バッファ回路３０１の入力端子は、入力ノードＮ１に接続される。信号配線Ｌ３は、バッファ回路３０１の出力端子から延びる。インバータ回路３０２は、信号配線Ｌ３に設けられる。その他の構成は、図１と同様である。

次に、図１０を参照しつつ、図９に示した信号伝達回路３による動作について説明する。

表示データ信号ＤＡＴＡの極性が遷移すると、インバータ回路３０２は、バッファ回路３０１による充放電動作に遅延して、バッファ回路３０１とは逆の動作を開始する。これにより、バッファ回路３０１の出力Ｓ３０１が遷移し、その後、インバータ回路３０２の出力Ｓ３０２が遷移する。このとき、バッファ回路３０１およびインバータ回路３０２の各々に起因する電圧変動は、それぞれ、互いに異なる電源配線に発生する。

また、信号配線Ｌ１はインバータ回路３０１によって分割されているので、１段のバッファ回路または１段のインバータ回路で信号配線Ｌ１を充放電する場合と比較すると、バッファ回路３０１およびインバータ回路３０２の各々に起因する電圧変動を、共に、小さくすることができる。

以上のように、負荷容量の充放電をバッファ回路３０１およびインバータ回路３０２に分担させ、インバータ回路３０２がバッファ回路３０１に対して逆の動作を行うことにより、電源配線ＨＨＨ，ＬＬＬの各々における電圧変動を低減することができる。

なお、バッファ回路３０１をインバータ回路に置換した場合も、インバータ回路３０２が逆の動作を行うので、同様の効果を得ることができる。また、信号配線Ｌ３にバッファ回路やインバータ回路をさらに追加しても良い。

（第４の実施形態）
図１１は、本発明の第４の実施形態による信号伝達回路の構成を示す。この信号伝達回路４は、図１に示した構成に加えて、制御信号生成回路４０１と、論理回路４０２とを備える。論理回路４０２（制御回路）は、表示データ信号ＤＡＴＡを入力ノードＮ１に通過させる信号供給モードと、入力ノードＮ１における電圧をローレベルに固定する電圧固定モードとを有し、制御信号生成回路４０１からの制御信号Ｓ４０１によって動作モードが切り換えられる。

図１２は、図１１に示した制御信号生成回路４０１の構成例を示す。制御信号生成回路４０１は、遅延部４１１と、フリップフロップ４１２とを含む。遅延部４１１は、例えば、フリップフロップ群によって構成され、１００段目のシフト回路１１から出力されたパルス信号Ｐ１００を数クロック分遅延させてリセット信号Ｑ４１１として出力する。フリップフロップ４１２は、スタートパルス信号ＳＴＲに同期して自己の出力（制御信号Ｓ４０１）をハイレベルにし、リセット信号Ｑ４１１がハイレベルになると制御信号Ｓ４０１をローレベルにする。

次に、図１３を参照しつつ、図１１に示した信号伝達回路４による動作について説明する。

時刻ｔ１になると、１段目のシフト回路１１および制御信号生成回路４０１にスタートパルス信号ＳＴＲが与えられ、制御信号Ｓ４０１はローレベルからハイレベルに遷移し、論理回路４０２は、表示データ信号ＤＡＴＡを入力ノードＮ１に通過させる。これにより、バッファ回路１０１，インバータ回路１０２の各々を介して信号配線Ｌ１，Ｌ２の各々に表示データ信号ＤＡＴＡが伝達され、１段目のラッチ回路１２は、１段目のシフト回路１１からのパルス信号Ｐ１に同期して、表示データ信号ＤＡＴＡを取り込む。

時刻ｔ１からｔ２までの期間では、内部クロック信号ＣＬＫに同期して１段目のシフト回路からスタートパルス信号ＳＴＲが順次転送され、時刻ｔ２になると、１００段目のシフト回路１１からパルス信号Ｐ１００が出力される。これにより、１段目から１００段目までのラッチ回路１２の各々による表示データ信号ＤＡＴＡの取り込みが完了する。

１００段目のシフト回路１１からのパルス信号Ｐ１００が出力されてから数クロック分が経過すると（時刻ｔ３）、制御信号生成回路４０１において、リセット信号Ｑ４１１が立ち上がり、制御信号Ｓ４０１がハイレベルからローレベルに遷移する。これにより、論理回路４０２は、入力ノードＮ１における電圧をローレベルに固定する。

次に、時刻ｔ４になると、再び、スタートパルス信号ＳＴＲが１段目のシフト回路１１および制御信号生成回路４０１に与えられ、時刻ｔ１〜ｔ３における処理が繰り返される。

以上のように、信号配線Ｌ１，Ｌ２の各々に信号を伝達する必要がない期間に入力ノードにおける電圧を固定することにより、バッファ回路およびインバータ回路の誤動作を防止することができ、バッファ回路およびインバータ回路の各々における消費電流を低減することができる。

なお、制御信号生成回路４０１において、スタートパルス信号ＳＴＲに代えて、スタートパルス信号ＳＴＲに関係した信号（具体的には、パルス信号Ｐ１００が出力されてからスタートパルス信号ＳＴＲが与えられるまでの間に立ち上がるパルス信号）をフリップフロップ４１２のクロック端子に与えても良い。また、遅延部４１１を介さずに、１００段目のシフト回路１１からのパルス信号Ｐ１００をフリップフロップ４１２のリセット端子に直接与えても良い。さらに、カウンタ回路を別に設け、シフト回路１１からのパルス信号ではなく、そのカウンタ回路からの信号をフリップフロップ４１２に与えても良い。すなわち、１００段のラッチ回路１２のいずれもが取込処理を行わない期間（図１３では、パルス信号Ｐ１００の立ち下がりからパルス信号Ｐ１の立ち上がりまでの期間）の一部または全部において、論理回路４０２が電圧固定モードになれば良い。但し、１段目のラッチ回路１２が取込処理を開始してから１００段目のラッチ回路１２による取込処理が完了するまでの期間中は、論理回路４０２の動作モードを信号供給モードにする必要がある。

また、制御信号生成回路４０１の構成は、図１２に示した構成に限定されない。例えば、制御信号生成回路４０１において、フリップフロップ４１２をＲＳラッチ回路に置換しても、制御信号Ｓ４０１を生成することが可能である。また、論理回路４０２を、表示データ信号ＤＡＴＡとローレベル電源配線ＬＬＬの電圧とを選択的に出力するセレクト回路に置換しても同様の効果を得ることが可能である。具体的に、そのようなセレクト回路は、制御信号Ｓ４０１がハイレベルである期間では表示データ信号ＤＡＴＡを選択して出力し、制御信号Ｓ４０１がローレベルである期間ではローレベル電源配線ＬＬＬの電圧を選択して出力する。

さらに、本実施形態における制御信号生成回路４０１および論理回路４０２は、図４，図６，図８，図９に示した信号伝達回路にも適用可能である。

（第５の実施形態）
図１１は、本発明の第５の実施形態による信号伝達回路の構成を示す。この信号伝達回路５は、図１に示した構成に加えて、制御信号生成回路５０１と、論理回路５０２Ａ，５０２Ｂとを備える。

論理回路５０２Ａ（第１の制御回路）は、入力ノードＮ１に与えられた信号をバッファ回路１０１の入力端子に通過させる信号供給モードと、バッファ回路１０１の入力端子における電圧をローレベルに固定する電圧固定モードとを有し、制御信号生成回路５０１からの制御信号Ｓ５０１Ａによって動作モードが切り換えられる。

論理回路５０２Ｂ（第２の制御回路）は、入力ノードＮ１に与えられた信号をインバータ回路１０２の入力端子に通過させる信号供給モードと、インバータ回路１０２の入力端子における電圧をローレベルに固定する電圧固定モードとを有し、制御信号生成回路５０１からの制御信号Ｓ５０１Ｂによって動作モードが切り換えられる。

図１５は、図１４に示した制御信号生成回路５０１の構成例を示す。制御信号生成回路５０１は、図１２に示した構成に加えて、フリップフロップ５１１をさらに含む。フリップフロップ５１１は、スタートパルス信号ＳＴＲに同期して自己の出力（制御信号Ｓ５０１Ａ）をハイレベルにし、５３段目のシフト回路１１から出力されたパルス信号Ｐ５３を受けると制御信号Ｓ５０１Ａをローレベルにする。また、ここでは、フリップフロップ４１２は、スタートパルス信号ＳＴＲに代えて４８段目のシフト回路１１から出力されたパルス信号Ｐ４８を受け、パルス信号Ｐ４８に同期して自己の出力（制御信号Ｓ５０１Ｂ）をハイレベルにする。

次に、図１６を参照しつつ、図１４に示した信号伝達回路５による動作について説明する。

時刻ｔ１になると、１段目のシフト回路１１および制御信号生成回路５０１にスタートパルス信号ＳＴＲが与えられ、制御信号Ｓ５０１Ａはローレベルからハイレベルになり、論理回路５０２Ａは、表示データ信号ＤＡＴＡをバッファ回路１０１に通過させる。これにより、バッファ回路１０１を介して信号配線Ｌ１に表示データ信号ＤＡＴＡが伝達される。一方、制御信号Ｓ５０１Ｂはローレベルのままであるので、論理回路５０２Ｂは、インバータ回路１０２の入力端子における電圧をローレベルに固定し続ける。

時刻ｔ２になると、４８段目のシフト回路１１からのパルス信号Ｐ４８が出力され、制御信号Ｓ５０１Ｂは、ローレベルからハイレベルになり、論理回路５０２Ｂは、表示データ信号ＤＡＴＡをインバータ回路１０２に通過させる。これにより、インバータ回路１０２を介して信号配線Ｌ２にも表示データ信号ＤＡＴＡが伝達される。

時刻ｔ３になると、５０段目のシフト回路１１がパルス信号Ｐ５０を出力し、５０段目のラッチ回路１２による取込処理が行われる。これにより、信号配線Ｌ１に接続された５０段のラッチ回路１２の各々による取込処理が完了する。

次に、時刻ｔ４になると、５１段目のシフト回路がパルス信号Ｐ５１を出力し、５１段目のラッチ回路１２は、パルス信号Ｐ５１に同期して、信号配線Ｌ２から表示データ信号ＤＡＴＡを取り込む。

時刻ｔ５になると、５３段目のシフト回路１１からのパルス信号Ｐ５３が出力され、制御信号Ｓ５０１Ａはハイレベルからローレベルになり、論理回路５０２Ａは、バッファ回路１０１の入力端子をローレベルに固定する。

時刻ｔ６になると、１００段目のシフト回路１１からパルス信号Ｐ１００が出力される。これにより、１段目から１００段目までのラッチ回路１２の各々による表示データ信号ＤＡＴＡの取り込みが完了する。

時刻ｔ７になると、制御信号生成回路５０１において、リセット信号Ｑ４１１が立ち上がり、制御信号Ｓ５０１Ｂがハイレベルからローレベルになる。これにより、論理回路５０２Ｂは、インバータ回路１０２の入力端子における電圧をローレベルに固定する。

次に、時刻ｔ８になると、再び、スタートパルス信号ＳＴＲが１段目のシフト回路１１および制御信号生成回路５０１に与えられ、時刻ｔ１〜ｔ７における処理が繰り返される。

以上のように、論理回路５０２Ａは、信号配線Ｌ１に信号を伝達する必要がない期間にバッファ回路１０１の入力端子をローレベルに固定し、論理回路５０２Ｂは、信号配線Ｌ２に信号を伝達する必要がない期間にインバータ回路１０２の入力端子をローレベルにする。これにより、バッファ回路１０１およびインバータ回路１０２の各々の入力端子をローレベルに固定する期間を長くすることができ、バッファ回路１０１およびインバータ回路１０２の各々における消費電流をさらに低減することができる。

なお、１段目から５０段目までのラッチ回路１２（すなわち、信号配線Ｌ１に接続されたラッチ回路１２）のいずれもが取込処理を行わない期間（図１６では、パルス信号Ｐ５０の立ち下がりからパルス信号Ｐ１の立ち上がりまでの期間）の一部または全部において、論理回路５０２Ａが電圧固定モードになれば良い。但し、１段目のラッチ回路１２が取込処理を開始してから５０段目のラッチ回路１２による取込処理が完了するまでの期間中は、論理回路５０２Ａの動作モードを信号供給モードにする必要がある。

また、５１段目から１００段目までのラッチ回路１２（すなわち、信号配線Ｌ２に接続されたラッチ回路１２）のいずれもが取込処理を行わない期間（図１６では、パルス信号Ｐ１００の立ち下がりからパルス信号Ｐ５１の立ち上がりまでの期間）の一部または全部において、論理回路５０２Ｂが電圧固定モードになれば良い。但し、５１段目のラッチ回路１２が取込処理を開始してから１００段目のラッチ回路１２による取込処理が完了するまでの期間中は、論理回路５０２Ｂの動作モードを信号供給モードにする必要がある。

さらに、本実施形態における制御信号生成回路５０１および論理回路５０２Ａ，５０２Ｂは、図４，図６，図８に示した信号伝達回路にも適用可能である。

（その他の実施形態）
以上の各実施形態において、入力ノードＮ１に与えられた表示データ信号ＤＡＴＡと同極性の出力信号を出力する入出力回路（図１では、バッファ回路１０１、図４では、バッファ回路１０１およびインバータ回路１０４）が有する電流駆動能力の合計と、入力ノードＮ１に与えられたデータ信号ＤＡＴＡに対して逆極性の出力信号を出力する入出力回路（図１では、インバータ回路１０２、図４では、インバータ回路１０２，１０３）が有する電流駆動能力の合計とを互いに等しくすることが好ましい。このように構成することにより、充電動作によって電源配線ＨＨＨから供給される電流量と放電動作によって電源配線ＬＬＬに引き込まれる電流量とを互いに等しくすることができるので、電源配線ＨＨＨ，ＬＬＬにおける電圧変動量を最小にすることができる。

また、各実施形態の説明では、信号伝達回路は表示データ信号ＤＡＴＡを伝達するものとして説明したが、内部クロック信号ＣＬＫやセカンドラッチ信号ＳＳＳを伝達する回路として使用することも可能である。特に、表示データ信号ＤＡＴＡを伝達するためのデータ信号配線，クロック信号ＣＬＫを伝達するためのクロック信号配線の両方に同一構成の信号伝達回路を適用すれば、表示データ信号ＤＡＴＡとクロック信号ＣＬＫとの遅延差を小さくすることができ、ラッチ回路１２による表示データ信号ＤＡＴＡの取り込みを正確に実行することができる。

また、図１７のように、各実施形態の信号伝達回路は、表示パネル駆動回路に限らず、表示パネル駆動装置を備えた表示装置にも適用可能である。図１７において、表示装置は、２つの信号伝達回路１および表示パネル駆動装置２３Ａ，２３Ｂの他に、電源回路２１と、コントローラ２２と、走査ドライバ２４と、表示パネル２５とを備える。電源回路２１は、各部に電源電圧を供給する。コントローラ２２は、表示データ信号ＤＡＴＡとともに、表示パネル駆動装置を制御するための制御信号ＣＴＲＬ（例えば、セカンドラッチ信号ＳＳＳ）を出力する。表示パネル駆動装置２３Ａ，２３Ｂは、コントローラ２２による制御を受け、表示データＤＡＴＡに応じた電圧値を有する階調電圧を表示パネル２５に供給する。ここでは、表示パネル２５の駆動を表示パネル駆動装置２３Ａ，２３Ｂに分担させている。この表示装置において、信号伝達回路１は、コントローラ２２からの表示データ信号ＤＡＴＡを伝達するデータバスや、制御信号ＣＴＲＬを伝達する制御配線として使用される。また、信号伝達回路１は、インバータ回路１０２によって反転された信号を元の極性に戻すために、図１に示した構成に加えてインバータ回路１０２ａを備えている（なお、電源配線ＨＨＨ，ＬＬＬの図示は省略している）。

なお、各実施形態では、表示データ信号ＤＡＴＡを元の極性に戻すために、ラッチ回路１２，１３間にインバータ回路１４を設けているが、これに限らず、図１８のように、ラッチ回路１３をレベルシフト回路１５との接続を工夫しても構わない（なお、電源配線ＨＨＨ，ＬＬＬの図示は省略している）。図１８において、１段目から５０段目までのレベルシフト回路１５の各々は、そのレベルシフト回路１５に対応するラッチ回路１３の正転出力を正極性端子Ｈに受け、そのラッチ回路１３の反転出力を負極性端子Ｌに受ける。一方、５１段目から１００段目までのレベルシフト回路１５の各々は、そのレベルシフト回路１５に対応するラッチ回路１３の反転出力を正極性端子Ｈに受け、そのラッチ回路１３の正転出力を負極性端子Ｌに受ける。レベルシフト回路１５は、例えば、図１９のような構成である。このように構成することにより、表示データ信号ＤＡＴＡが元の極性に戻されたことになる。

以上説明したように、本発明による信号伝達回路は、電源配線における電圧変動を低減することができ、ＥＭＩの改善等を実現することができるため、液晶パネル等を表示パネルを駆動する表示パネル駆動装置やそのような表示パネル駆動装置を備えた表示装置等として特に有用である。

本発明の第１の実施形態による信号伝達回路の構成を説明するための図。 図１に示したバッファ回路およびインバータ回路の構成例を示す図。 図１に示した信号伝達回路による動作について説明するための信号波形図。 図１に示した信号伝達回路の変形例を示す図。 図４に示した信号伝達回路による動作について説明するための信号波形図。 本発明の第２の実施形態による信号伝達回路の構成を説明するための図。 図６に示した信号伝達回路による動作について説明するための信号波形図。 図６に示した信号伝達回路の変形例を示す図。 本発明の第３の実施形態による信号伝達回路の構成を説明するための図。 図９に示した信号伝達回路による動作について説明するための信号波形図。 本発明の第４の実施形態による信号伝達回路の構成を説明するための図。 図１１に示した制御信号生成回路の構成例を示す図。 図１１に示した信号伝達回路による動作について説明するための信号波形図。 本発明の第５の実施形態による信号伝達回路の構成を説明するための図。 図１４に示した制御信号生成回路の構成例を示す図。 図１４に示した信号伝達回路による動作について説明するための信号波形図。 各実施形態による信号伝達回路を表示装置に適用する例について説明するための図。 ラッチ回路とレベルシフト回路との接続をついて説明するための図。 図１８に示したレベルシフト回路の構成例を示す図。

符号の説明

１，２，３，４，５ 信号伝達回路
１１ シフト回路
１２ ラッチ回路
１３ ラッチ回路
１４ インバータ回路
１０１，２０１，３０１ バッファ回路
１０２，１０３，１０４，２０２，２０３，３０２ インバータ回路
Ｌ１，Ｌ２，Ｌ３ 信号配線
１１１，１１２ インバータ部
ＨＨＨ ハイレベル電源配線
ＬＬＬ ローレベル電源配線

Claims (11)

1. 入力ノードに与えられた信号を伝達する回路であって、
   前記入力ノードに各々の入力端子が接続された第１および第２の入出力回路と、
   前記第１の入出力回路の出力端子から延びる第１の信号配線と、
   前記第２の入出力回路の出力端子から延びる第２の信号配線と、
   第１の電圧を供給する第１の電源配線と、
   前記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、
   前記第１および第２の入出力回路の各々は、入力した信号の極性に応じて前記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、当該入力信号と同極性の出力信号を出力する第１の特性と当該入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有するものであり、互いに異なる特性を有する
   ことを特徴とする信号伝達回路。
2. 入力ノードに与えられた信号を伝達する回路であって、
   前記入力ノードに各々の入力端子が接続された第１および第２の入出力回路と、
   前記第１の入出力回路の出力端子から延びる第１の信号配線と、
   前記第２の入出力回路の出力端子から延びる第２の信号配線と、
   前記第１の信号配線に設けられた第３の入出力回路と、
   第１の電圧を供給する第１の電源配線と、
   前記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、
   前記第１，第２，第３の入出力回路の各々は、入力した信号の極性に応じて前記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、
   前記第１および第２の入出力回路の各々は、前記入力した信号と同極性の出力信号を出力する第１の特性と当該入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有するものであり、互いに同一の特性を有し、
   前記第３の入出力回路は、前記第２の特性を有する
   ことを特徴とする信号伝達回路。
3. 請求項１または請求項２において、
   Ｐ個（Ｐは自然数）の入出力回路をさらに備え、
   前記Ｐ個の入出力回路の各々は、前記第１および第２の特性のいずれか一方を有するものであり、前記第１および第２の信号配線のいずれか一方に設けられる
   ことを特徴とする信号伝達回路。
4. 請求項１，２，３のいずれか１項において、
   前記入力ノードと前記第１の入出力回路の入力端子との間に介在し、前記入力ノードに与えられた信号を前記第１の入出力回路の入力端子に通過させる信号供給モードと、前記第１の入出力回路の入力端子における電圧を固定する電圧固定モードとを切換可能な第１の制御回路と、
   前記入力ノードと前記第２の入出力回路の入力端子との間に介在し、前記入力ノードに与えられた信号を前記第２の入出力回路の入力端子に通過させる信号供給モードと、前記第２の入出力回路の入力端子における電圧を固定する電圧固定モードとを切換可能な第２の制御回路とをさらに備える
   ことを特徴とする信号伝達回路。
5. 表示パネルを駆動する駆動装置において、表示データ信号を取り込む装置であって、
   請求項４に記載の信号伝達回路と、
   直列に接続された複数のシフト回路と、
   前記複数のシフト回路に対応する複数のラッチ回路とを備え、
   前記入力ノードには、前記表示データ信号が与えられ、
   初段の前記シフト回路は、スタートパルス信号を受け、前記複数のシフト回路の各々は、前段からのパルス信号を後段へ順次転送し、
   前記複数のラッチ回路の各々は、前記第１および第２の信号配線のいずれかに接続され、自己に対応するシフト回路からのパルス信号に同期して、当該信号配線に伝達された表示データ信号を取り込み、
   前記第１の制御回路は、前記第１の信号配線に接続されたラッチ回路のいずれもが取込処理を行わない期間の一部または全部において、前記電圧固定モードになり、
   前記第２の制御回路は、前記第２の信号配線に接続されたラッチ回路のいずれもが取込処理を行わない期間の一部または全部において、前記電圧固定モードになる
   ことを特徴とする表示データ処理装置。
6. 入力ノードに与えられた信号を伝達する回路であって、
   前記入力ノードに入力端子が接続された第１の入出力回路と、
   前記第１の入出力回路の出力端子から延びる信号配線と、
   前記信号配線に設けられた第２の入出力回路と、
   第１の電圧を供給する第１の電源配線と、
   前記第１の電圧よりも低い第２の電圧を供給する第２の電源配線とを備え、
   前記第１および第２の入出力回路の各々は、入力した信号の極性に応じて前記第１および第２の電源配線のうちいずれか一方を選択して出力信号を出力するものであり、
   前記第１の入出力回路は、前記入力した信号と同極性の出力信号を出力する第１の特性と当該入力信号に対して逆極性の出力信号を出力する第２の特性とのいずれか一方を有し、
   前記第２の入出力回路は、前記第２の特性を有する
   ことを特徴とする信号伝達回路。
7. 請求項６において、
   Ｐ個（Ｐは自然数）の入出力回路をさらに備え、
   前記Ｐ個の入出力回路の各々は、前記第１および第２の特性のいずれか一方を有するものであり、前記信号配線に設けられる
   ことを特徴とする信号伝達回路。
8. 請求項１，２，３，６，７のいずれか１項において、
   前記入力ノードへ信号を供給する信号供給モードと、前記入力ノードにおける電圧を固定する電圧固定モードとを切換可能な制御回路をさらに備える
   ことを特徴とする信号伝達回路。
9. 表示パネルを駆動する駆動装置において、表示データ信号を取り込む装置であって、
   請求項８に記載の信号伝達回路と、
   直列に接続された複数のシフト回路と、
   前記複数のシフト回路に対応する複数のラッチ回路とを備え、
   前記入力ノードには、前記表示データ信号が与えられ、
   初段の前記シフト回路は、表示データ信号の取得開始を定めるスタートパルス信号を受け、前記複数のシフト回路の各々は、前段からのパルス信号を後段へ順次転送し、
   前記複数のラッチ回路の各々は、前記信号配線に接続されており、対応するシフト回路からのパルス信号に同期して、当該信号配線に伝達された表示データ信号を取り込み、
   前記制御回路は、前記複数のラッチ回路のいずれもが取込処理を行わない期間の一部または全部において、前記電圧固定モードになる
   ことを特徴とする表示データ処理装置。
10. 請求項５または請求項９に記載の表示データ処理装置を含む表示パネル駆動装置と、
    前記表示パネル駆動装置によって駆動される表示パネルとを備える
    ことを特徴とする表示装置。
11. 請求項１，２，３，６，７のいずれか１項において、
    前記入力ノードに与えられた信号と同極性の出力信号を出力する入出力回路が有する電流駆動能力の合計は、当該入力ノードに与えられた信号に対して逆極性の出力信号を出力する入出力回路が有する電流駆動能力の合計に等しい
    ことを特徴とする信号伝達回路。

Images