CN101388253B - 移位寄存器及液晶显示器 - Google Patents

移位寄存器及液晶显示器 Download PDF

Info

Publication number
CN101388253B
CN101388253B CN2007100771080A CN200710077108A CN101388253B CN 101388253 B CN101388253 B CN 101388253B CN 2007100771080 A CN2007100771080 A CN 2007100771080A CN 200710077108 A CN200710077108 A CN 200710077108A CN 101388253 B CN101388253 B CN 101388253B
Authority
CN
China
Prior art keywords
transistor
signal
circuit
output
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007100771080A
Other languages
English (en)
Other versions
CN101388253A (zh
Inventor
江建学
陈思孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innocom Technology Shenzhen Co Ltd
Innolux Shenzhen Co Ltd
Innolux Corp
Original Assignee
Innolux Shenzhen Co Ltd
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Shenzhen Co Ltd, Innolux Display Corp filed Critical Innolux Shenzhen Co Ltd
Priority to CN2007100771080A priority Critical patent/CN101388253B/zh
Priority to US12/283,816 priority patent/US8116424B2/en
Publication of CN101388253A publication Critical patent/CN101388253A/zh
Application granted granted Critical
Publication of CN101388253B publication Critical patent/CN101388253B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明是关于一种移位寄存器和采用该移位寄存器之液晶显示器。该液晶显示器包括一液晶面板、一数据驱动电路和一扫描驱动电路。该数据驱动电路和该扫描驱动电路均包括一移位寄存器。每一移位寄存器包括多个移位寄存单元，两个相邻移位寄存单元所接收的时钟信号相反，前一移位寄存单元的输出信号为后一移位寄存单元的输入信号。每一移位寄存单元均包括一信号输出电路、一信号输入电路和一逻辑电路。本发明的移位寄存器和液晶显示器，还有该移位寄存器的驱动方法输出信号无干扰。

Description

移位寄存器及液晶显示器
技术领域
本发明是关于一种移位寄存器和采用该移位寄存器的液晶显示器。
背景技术
目前薄膜晶体管(Thin Film Transistor，TFT)液晶显示器已逐渐成为各种数字产品的标准输出设备，然，其需要设计适当的驱动电路以保证其稳定工作。
通常，液晶显示器驱动电路包括一数据驱动电路和一扫描驱动电路。数据驱动电路用于控制每一像素单元的显示亮度，扫描驱动电路则用于控制薄膜晶体管的导通与截止。两驱动电路均应用移位寄存器作为核心电路单元。通常，移位寄存器是由多个移位寄存单元串联而成，且前一移位寄存单元的输出信号为后一移位寄存单元的输入信号。
请参阅图1，是一种现有技术移位寄存器的移位寄存单元的电路图。该移位寄存单元100包括一第一时钟反相电路110、一换流电路120和一第二时钟反相电路130。该移位寄存单元100的各电路均由PMOS(P-channel Metal-Oxide Semiconductor，P沟道金属氧化物半导体)型晶体管组成，每一PMOS型晶体管均包括一栅极、一源极和一漏极。
该第一时钟反相电路110包括一第一PMOS型晶体管P1、一第二晶体管P2、一第三晶体管P3、一第四晶体管P4、一第一输出端V1和一第二输出端V2。该第一晶体管P1的栅极接收该移位寄存单元100的前一移位寄存单元的输出信号VS，其源极接收来自外部电路的高电平信号VDD，其漏极连接至该第二晶体管P2的源极。该第二晶体管P2的栅极和其漏极接收来自外部电路的低电平信号VSS。该第三晶体管P3和该第四晶体管P4的栅极均接收来自外部电路的反相时钟信号，二者的漏极分别作为该第一时钟反相电路110的第一输出端V1和第二输出端V2，且该第三晶体管P3的源极连接至该第一晶体管P1的漏极，该第四晶体管P4的源极连接至该第一晶体管P1的栅极。
该换流电路120包括一第五晶体管P5、一第六晶体管P6和一信号输出端V。该第五晶体管P5的栅极连接至该第一输出端V1，其源极接收来自外部电路的高电平信号VDD，其漏极连接至该第六晶体管P6的源极。该第六晶体管P6的栅极连接至该第二输出端V2，其漏极接收来自外部电路的低电平信号VSS，其源极是该移位寄存单元100的信号输出端V。
该第二时钟反相电路130包括一第七晶体管P7、一第八晶体管P8、一第九晶体管P9和一第十晶体管P10。该第七晶体管P7的栅极连接至该第信号输出端V，其源极接收来自外部电路的高电平信号VDD，其漏极连接至该第八晶体管P8的源极。该第八晶体管P8的栅极和其漏极均接收来自外部电路的低电平信号VSS。该第九晶体管P9的源极连接至该第一输出端V1，其栅极接收来自外部电路的时钟信号TS，其漏极连接至该第七晶体管P7的漏极。该第十晶体管的栅极接收外部电路的时钟信号TS，其源极连接至该第二输出端V2，其漏极连接至该信号输出端V。
请一并参阅图2，是该移位寄存单元100的工作时序图。在t1时段内，该前一移位寄存单元的输出信号VS由高电平跳变为低电平，反相时钟信号
Figure GSB00000368959800021
由低电平跳变为高电平，则使该第三晶体管P3和该第四晶体管P4截止，进而使该第一时钟反相电路110断开。而该时钟信号TS由高电平跳变为低电平，使该第九晶体管P9和该第十晶体管P10导通，进而使该第二时钟反相电路130导通，而该信号输出端V初始状态的高电平经该第十晶体管P10，使该第六晶体管P6截止，而该第八晶体管P8输出的低电平经由该第九晶体管P9，使该第五晶体管P5导通，进而使其源极的高电平信号VDD输出至该信号输出端V，因而该信号输出端V保持高电平输出。
在t2时段内，该反相时钟信号
Figure GSB00000368959800031
由高电平跳变为低电平，则使该第三晶体管P3和该第四晶体管P4导通，进而使该第一时钟反相电路110导通。而该时钟信号TS由低电平跳变为高电平，则使该第九晶体管P9和该第十晶体管P10截止，进而使该第二时钟反相电路130断开。该输入信号VS由高电平跳变为低电平，则使该第一晶体管P1导通，其源极的高电平VDD经该第三晶体管P3截止该第五晶体管P5，且该输入信号VS的低电平经该第四晶体管P4导通该第六晶体管P6，使该信号输出端V输出低电平。
在t3时段内，该反相时钟信号TS由低电平跳变为高电平，则使该第三晶体管P3和该第四晶体管P4截止，进而使该第一时钟反相电路110断开。而该时钟信号TS由高电平跳变为低电平，使该第九晶体管P9和该第十晶体管P10导通，进而使该第二时钟反相电路130导通。该信号输出端V的低电平导通该第七晶体管P7，其源极的高电平经该第九晶体管P9截止该第五晶体管P5。同时，该信号输出端V的低电平也经该第十晶体管P10，导通该第六晶体管P6，该第六晶体管P6的漏极低电平使该信号输出端V保持低电平输出。
在t4时段内，该反相时钟信号
Figure GSB00000368959800032
由高电平跳变为低电平，则使该第三晶体管P3和该第四晶体管P4导通，进而使该第一时钟反相电路110导通。而该时钟信号TS由低电平跳变为高电平，使该第九晶体管P9和该第十晶体管P10截止，进而使该第二时钟反相电路120断开。输入信号VS的高电平经该第四晶体管P4截止该第六晶体管P6，而该第二晶体管P2的漏极低电平经该第三晶体管P3导通该第五晶体管P5，使其源极的高电平输出至该信号输出端V，使该信号输出端V的输出由低电平跳变为高电平。
从上述工作时序可见，该移位寄存单元100的输入信号VS为前一移位寄存单元于t1时段与t2时段内输出的信号，而信号输出端V于t2时段与t3时段内输出信号，输入信号VS与输出信号在t2时段存在信号重叠情况，进而导致采用该移位寄存器作为数据驱动电路和扫描驱动电路的液晶显示器，在进行行扫描或列扫描时，存在相邻二行(Row)或列(Column)同时进行扫描的现象，从而加载信号产生相互干扰，使画面产生色差。
发明内容
为了解决上述移位寄存器输出信号重叠的问题，有必要提供一种避免输出信号重叠的移位寄存器。
为了解决上述液晶显示器出现信号干扰的问题，有必要提供一种可避免信号干扰的液晶显示器。
一种移位寄存器，其包括多个移位寄存单元，两个相邻移位寄存单元所接收的两个时钟信号反相，每一移位寄存单元均包括一信号输出电路、一信号输入电路、一逻辑电路和一反馈电路，该信号输出电路接收来自外部电路的一时钟信号，其包括一时钟晶体管，其输出该时钟信号；和一稳压晶体管，其输出的信号为一恒低电平信号；该信号输入电路接收前一移位寄存单元的输出信号，以输出信号导通该时钟晶体管；该逻辑电路恒接收一高电平信号和一低电平信号，且接收该信号输入电路输出的信号，以控制该逻辑电路输出该高电平信号至该稳压晶体管或输出该低电平信号至该稳压晶体管；其中，当该信号输入电路输出一导通信号至该时钟晶体管和该逻辑电路，该逻辑电路输出一低电平信号，截止该稳压晶体管，该信号输出电路经过该时钟晶体管输出该时钟信号；反之，当该信号输入电路输出截止信号至该时钟晶体管截止该逻辑电路时，则该逻辑电路输出一高电平信号以开启该稳压晶体管，以维持该信号输出电路输出低电平信号；该反馈电路接收后一移位寄存单元输出的导通信号以用于将该移位寄存器清零。
一种液晶显示器，其包括一液晶显示面板、一数据驱动电路和一扫描驱动电路，该数据驱动电路为该液晶显示面板提供数据信号，该扫描驱动电路为该液晶显示面板提供扫描信号，该数据驱动电路和该扫描驱动电路分别包括一移位寄存器以控制数据信号与扫描信号的输出时序，该移位寄存器包括多个移位寄存单元，两个相邻移位寄存单元所接收的两个时钟信号反相，每一移位寄存单元均包括一信号输出电路、一信号输入电路、一逻辑电路和一反馈电路，该信号输出电路接收来自外部电路的一时钟信号，其包括一时钟晶体管，其输出该时钟信号；和一稳压晶体管，其输出的信号为一恒低电平信号；该信号输入电路接收前一移位寄存单元的输出信号，以输出信号导通该时钟晶体管；该逻辑电路恒接收一高电平信号和一低电平信号，且接收该信号输入电路输出的信号，以控制该逻辑电路输出该高电平信号至该稳压晶体管或输出该低电平信号至该稳压晶体管；其中，当该信号输入电路输出一导通信号至该时钟晶体管和该逻辑电路，该逻辑电路输出一低电平信号，截止该稳压晶体管，该信号输出电路经过该时钟晶体管输出该时钟信号；反之，当该信号输入电路输出截止信号至该时钟晶体管截止该逻辑电路时，则该逻辑电路输出一高电平信号以开启该稳压晶体管，以维持该信号输出电路输出低电平信号；该反馈电路接收后一移位寄存单元输出的导通信号以用于将该移位寄存器清零。
相较于现有技术，该移位寄存器的每一移位寄存单元的时钟信号晶体管导通输出时钟信号时，其后一移位寄存单元的时钟信号晶体管亦导通，亦输出时钟信号，由于相邻两个移位寄存单元接收的时钟信号相反，因而，该移位寄存器输出的信号无重叠。
相较于现有技术，该液晶显示器的该移位寄存器的每一移位寄存单元的时钟信号晶体管导通输出时钟信号时，其后一移位寄存单元的时钟信号晶体管亦导通，亦输出时钟信号，由于相邻两个移位寄存单元接收的时钟信号相反，该移位寄存器输出的信号无重叠，因而，使得使用该移位寄存器作为扫描驱动电路和数据驱动电路的液晶显示器在进行列扫描或行扫描时，其输出扫描信号和数据信号不会产生信号干扰，从而避免显示画面出现色差。
附图说明
图1是一种现有技术移位寄存器的移位寄存单元的电路图。
图2是图1所示的移位寄存单元的工作时序图。
图3是本发明移位寄存器一较佳实施方式的结构框架图。
图4是图3所示的第一移位暂存单元和该第二移位暂存单元的电路图。
图5是图4所示第一移位寄存单元和第二移位寄存单元的工作时序图。
图6是应用图3所示的移位寄存器的液晶显示器的结构示意图。
具体实施方式
请参阅图3，是本发明移位寄存器一较佳实施方式的结构框架图。该移位寄存器20包括多个具有相同电路结构的移位寄存单元，该多个移位寄存单元依次串联，依次接收外部电路提供的第一时钟信号CLK和与该第一时钟信号CLK反相的第二时钟信号CLKB、高电平信号VGH和低电平信号VGL。每一移位寄存单元均由多个NMOS型晶体管组成，每一NMOS型晶体管均包括一栅极、源极和漏极。现以第一移位寄存单元21和与其相邻的第二移位寄存单元22为例说明该移位寄存器20的连接关系，该第一移位寄存单元21包括一输入信号端STV、一第一输出端VOUT1和一第二输出端VOUT2。该第二移位寄存单元22包括一信号输入端VIN、一第一输出端VO1和一第二输出端VO2。该第一移位寄存单元21的第一输出端VOUT1的输出信号作为该第二移位寄存单元22的信号输入端VIN的输入信号；且该第二移位寄存单元22的第二输出端VO2可将其输出信号反馈回该第一移位寄存单元21。该第一移位寄存单元21和该第二移位寄存单元22的第二输出端VOUT2和VO2为外部电路(图未示)提供信号。
请参阅图4，是图3所示的第一移位暂存单元21和该第二移位暂存单元22相连接的电路图。该第一移位暂存单元21包括一信号输入电路211、一逻辑电路213、一反馈电路215、一信号输出电路217和一第一节点X1。该第一节点X1是该信号输入电路211、该逻辑电路213和该信号输出电路217交汇形成。
该信号输入电路211包括一第一晶体管M1。该第一晶体管M1的漏极接收来自外部电路的高电平信号VGH，其栅极作为该移位寄存单元21的输入端STV，其源极连接至该第一节点X1。
该逻辑电路213包括一第二晶体管M2、一第三晶体管M3、一第四晶体管M4和一第五晶体管M5。该第二晶体管M2的源极接收来自外部的低电平信号VGL，其栅极与该第四晶体管M4的栅极相连，且均连接至该第一节点X1，其漏极与该第五晶体管M5的源极相连。该第四晶体管M4的源极接收来自外部的低电平信号VGL，其漏极与该第三晶体管M3的源极相连。该第三晶体管M3的栅极连接至该第二晶体管M2的漏极，其漏极接收来自外部电路的高电平信号VGH。该第五晶体管M5的栅极与漏极相连，均且均接收来自外部的高电平信号VGH。
该反馈电路215包括一第六晶体管M6、一第七晶体管M7、一第八晶体管M8、一第九晶体管M9和一第二节点X2，该第六晶体管M6的栅极接收第二移位寄存单元22的输出信号，其漏极接收来自外部的高电平信号VGH，其源极连接至该第二节点X2。该第七晶体管M7的栅极与该第二节点X2连接，其源极接收来自外部的低电平信号VGL，其漏极连接至该第一节点X1。该第八晶体管M8和该第九晶体管M9的栅极均与该第二节点X2连接，其二者源极均接收来自外部的低电平电压VGL，且二者的漏极均连接至该输出电路217。
该信号输出电路217包括一时钟晶体管(未标示)和一稳压晶体管(未标示)。该时钟晶体管包括一第十晶体管M10和一第十一晶体管M11，该第十晶体管M10和一第十一晶体管M11的栅极均连接至该第一节点X1，二者的漏极均连接至该第一时钟信号CLK，二者的源极则分别与该反馈电路215的第八晶体管M8和第九晶体管M9的漏极连接以分别作为该第一移位寄存单元21的第一输出端VOUT1和第二输出端VOUT2。该第一输出端VOUT1的输出信号将输出至该第二移位寄存单元22的信号输入端。该第二输出端VOUT2则输出信号至外部电路。该稳压晶体管包括一第十二晶体管M12，该第十二晶体管M12的栅极与该逻辑电路213的第五晶体管M5的源极连接，其源极则接收外部低电平信号VGL，其漏极则连接至该第二输出端VOUT2。
该第二移位寄存单元22的电路结构与该第一移位寄存单元21的电路结构相同，其亦包括十二个晶体管T1～T12，该信号输入端VIN、该第一输出端VO1、该第二输出端VO2。该第二移位寄存单元22与该第一移位寄存单元21的区别在于：该第二移位寄存单元22接收该第一移位寄存单元21的第一输出端VOUT1的输出信号作为信号输入端VIN的输入信号，其第一输出端VO1与该第一移位寄存单元21的第六晶体管M6的栅极连接；其第十晶体管T10与第十二晶体管T12的漏极均接收外部电路提供的第二时钟信号CLKB。
请参阅图5，是该第一移位寄存单元21和该第二移位寄存单元22的工作时序图。在t1时段前，第一和第二时钟信号CLK和CLKB均为低电平信号VGL，该输入端STV接收的信号为低电平信号VGL，该第一节点X1、该第一和第二移位寄存单元21和22维持低电平。
该在t1时段内，该第一移位寄存单元21接收的第一时钟信号CLK保持低电平信号VGL，其接收端STV接收的输入信号先为低电平信号VGL，后为高电平信号VGH。当其接收的信号为低电平信号VGL时，该输入电路211的第一晶体管M1截止，该第一节点X1保持低电位，则该输出电路217的第十和第十一晶体管M10和M11截止，该第一时钟信号CLK无法输出至该第一输出端VOUT1，该第一输出端VOUT1保持低电位。同时，连接该第一节点X1的该逻辑电路213的第二和第四晶体管M2和M4截止，则该第二和第四晶体管M2和M4无法接收外部低电平信号VGL。然而，该逻辑电路213的第五晶体管M5因栅极与漏极均接收外部高电平信号VGH而导通，且将输出该高电平信号VGH以导通第十二晶体管M12，该第一移位寄存单元21的第二输出端VOUT2维持输出低电平信号VGL至外部电路。
在t1时间段内，该第二移位寄存单元22接收的第二时钟信号CLKB为低电平信号VGL。此时，当该第二移位寄存单元22的输入端VIN接收该第一移位寄存单元21的第一输出端VOUT1输出的低电平信号VGL，则该第二移位寄存单元22的第一晶体管T1截止，该第一晶体管T1的源极保持低电平，则该第十和第十一晶体管T11维持截止状态，该第二移位寄存单元22的第一输出端VO1和第二输出端VO2保持低电平。同时，该第二和第四晶体管T2和T4保持截止，外部高电平信号VGH经由该第五晶体管T5输出至该第十二晶体管T12，并导通该第十二晶体管T12，以保持该第二输出端VO2输出低电平信号VGL至外部电路，且该第二输出端VO2输出的低电平信号VGL反馈回该第一移位寄存单元21的第六晶体管M6的栅极，该第六晶体管M6保持截止，则该反馈电路215的第七、第八和第九晶体管M7、M8和M9均截止。
在t1时间段内，当该第一移位寄存单元21的接收端STV接收的低电平信号VGL跳转为高电平信号VGH后，则其输入电路211的第一晶体管M1导通，外部高电平信号VGH经由该第一晶体管M1输出至该第一节点X1，该第一节点X1处于高电平。则连接于该第一节点X1的第十和十一晶体管M10和M11导通，该第一时钟信号CLK经由该第十和十一晶体管M10和M11于该第一移位寄存单元21的第一和第二输出端VOUT1和VOUT2输出。该第一输出端VOUT1输出该第一时钟信号CLK至该第二移位寄存单元22，第二输出端VOUT2维持输出低电平信号VGL至外部电路。同时，连接于该第一节点X1的第二和第四晶体管M2和M4同样被导通，外部低电平信号VGL经由该第二晶体管M2，将该第五晶体管M5的源极电位拉低至低电平，则该输出电路217的第十二晶体管M12截止，该第二输出端VOUT2维持输出该第一时钟信号CLK。此时，该第二移位寄存单元22的信号输入端VIN接收的输入信号仍为该第一移位寄存单元21输出的低电平信号VGL，其接收的第二时钟信号CLKB仍然为高电平信号VGH，则该第二移位寄存单元22的第一和第二输出端VO1和VO2维持输出低电平信号VGL。
在t2时间段内，该第一移位寄存单元21接收的第一时钟信号CLK由低电平信号VGL转换为高电平信号VGH。该第一移位寄存单元21的信号输入端STV的输入信号先维持高电平信号VGH再跳转为低电平信号VGL。当该输入信号仍维持高电平信号VGH时，该第一节点X1保持高电位，该输出电路217的第十和十一晶体管M10和M11保持导通，为高电平信号VGH的该第一时钟信号CLK经由该第十和十一晶体管M10、M11于该第一移位寄存单元21的第一和第二输出端VOUT1和VOUT2输出，且进一步拉高该第一节点X1的电位。同时，该逻辑电路213的第二晶体管M2保持导通，该第五晶体管M5的源极保持低电位，则该输出电路217的第十二晶体管M12保持截止状态，该第二输出端VOUT2保持输出该第一时钟信号CLK的高电平信号VGH至外部电路。
在t2时间内，该第二移位寄存单元22接收的第二时钟信号CLKB由高电平信号VGH转换为低电平信号VGL。此时，当该第一移位寄存单元21输出的高电平信号VGH输入该第二移位寄存单元22的信号输入端VIN，导通该第一晶体管T1，则外部高电平信号VGH经由该第一晶体管T1以导通该第十晶体管T10和该第十一晶体管T11，该第一输出端VO1和该第二输出端VO2输出该第二时钟信号CLKB，即输出低电平信号VGL。同时，该第一晶体管T1输出的高电平信号VGH亦导通该第二晶体管T2和该第四晶体管T4，则该第五晶体管T5的源极电位被拉低至低电平，从而该第十二晶体管T12截止，该第二输出端VO2维持输出该第二时钟信号CLKB至外部电路，且将该第二时钟信号CLKB反馈回该第一移位寄存电路21的第六晶体管M6的栅极，该第六晶体管M6保持截止，则该反馈电路215的第七、第八和第九晶体管M7、M8和M9均截止。
在t2时间段内，当该第一移位寄存单元21的信号输入端STV的输入信号由高电平信号VGH跳转为低电平信号VGL后，该第一移位寄存单元21的第一晶体管M1截止，该第一节点X1保持高电位，则该第一移位寄存单元21的第一输出端VOUT1和第二输出端VOUT2维持输出高电平信号VGH，该第十二晶体管M12仍然截止，不影响该第二输出端VOUT2的输出。因此，此时，该第二移位寄存单元22所接收的信号未改变，因而，其第一输出端VO1和第二输出端VO2输出的信号保持不变。
在t3时间段内，该第一移位寄存单元21信号输入端STV保持接收该低电平信号VGL，当第一时钟信号CLK由高电平信号VGH转换为低电平信号VGL，则该第一移位寄存单元21的第一晶体管M1保持截止，该第一节点X1保持高电位，该第十晶体管M10和该第十一晶体管M11保持导通，该第一输出端VOUT1和该第二输出端VOUT2输出该第一时钟信号CLK，即输出低电平信号VGL。
此时，该第二移位寄存单元22接收的第二时钟信号CLKB由低电平信号VGL转换为高电平信号VGH，其信号输入端VIN接收该第一移位寄存单元21输出的低电平信号VGL，则该第二移位寄存单元22的第一晶体管T1截止，其第十晶体管T10和第十一晶体管T11保持导通状态，该第一输出端VO1和该第二输出端VO2输出该第二时钟信号CLKB，即，输出该高电平信号VGH。该第二输出端VO2输出的高电平信号VGH输出至外部电路，且反馈回该第一移位寄存单元21的第六晶体管M6，该第六晶体管M6导通，接收外部高电平信号VGH，以导通该第七、第八和第九晶体管M7、M8和M9，则该第七、第八和第九晶体管M7、M8和M9接收外部低电平信号VGL，将该第一节点X1、该第一输出端VOUT1和第二输出端VOUT2拉低至低电平。从而，该输出电路217的第十晶体管M10和第十一晶体管M11截止，该逻辑电路213的第二晶体管M2截止，该第五晶体管M5恒接收的高电平信号VGH导通该第十二晶体管M12，保证该第二输出端VOUT2输出低电平信号VGL，不产生任何噪声(ripple)。
在t3时间段后，该第一移位寄存单元21的接收端STV接收的信号保持低电平信号VGL，且其第一节点X1保持低电位，则该输出电路217的第十晶体管M10和第十一晶体管M11截止，该第一时钟信号CLK无法经过第十晶体管M10和第十一晶体管M11输出，且该第五晶体管M5恒导通，以输出高电平信号VGH导通该第十二晶体管M12以保持该第二输出端VOUT2保持输出低电平信号VGL。同理可知，该第二移位寄存单元22于第十晶体管M10和第十一晶体管M11保持输出低电平信号VGL。
自工作时序来看，由于该第一移位寄存单元21的时钟信号晶体管M10和M11导通输出时钟信号时，该第二移位寄存单元22的时钟信号晶体管T10和T11导通，亦输出时钟信号，由于该第一移位寄存单元21和第二移位寄存单元22接收的时钟信号相反，因而，该第一移位寄存单元21和第二移位寄存单元22输出的信号无重叠。另外，当该第二移位寄存单元22输出的信号为高电平信号VGH，即可经过该反馈电路215对该第一移位寄存单元21进行清零，使该第一移位寄存单元21的第十晶体管M10与该第十一晶体管M11截止，从而保证该第一移位寄存单元21经过该第十二晶体管M12输出低电平信号VGL，与该第二移位寄存单元22输出的信号相反，不重叠。
另外，该第一移位寄存单元21的反馈电路215经过该第七晶体管M7、第八晶体管M8和第九晶体管M9均对该第一移位寄存单元21进行清零，从而清零所需时间短。
请参阅图6，是应用图3所示的移位寄存器20的液晶显示器的结构示意图。该液晶显示器30包括一液晶显示面板31、一数据驱动电路32和一扫描驱动电路33。该液晶显示面板31包括一上基板(图未示)、一下基板(图未示)和一夹持于上基板与下基板间的液晶层(图未示)，且于该下基板邻近液晶层一侧设置有一用于控制液晶分子扭转状况的薄膜晶体管(图未示)。该扫描驱动电路33输出扫描信号以控制该液晶显示面板31的薄膜晶体管矩阵的导通与截止状态，该数据驱动电路32输出数据信号控制该液晶显示面板31显示画面变化。该扫描驱动电路33和该数据驱动电路32皆利用该移位寄存器20控制扫描信号与数据信号的输出时序，从而控制该液晶显示面板31的显示。该移位寄存器20可与该液晶显示器30的薄膜晶体管于同一制作方法内形成。
由于该移位寄存器20的各级移位寄存单元的输出不存在信号重叠现象，因而使得使用该移位寄存器20作为扫描驱动电路32和数据驱动电路33的液晶显示器30在进行列扫描或行扫描时，其输出扫描信号和数据信号不会产生信号干扰，从而避免显示画面出现色差。

Claims (7)

1.一种移位寄存器，其包括多个移位寄存单元，两个相邻移位寄存单元所接收的两个时钟信号反相，其特征在于：每一移位寄存单元均包括一信号输出电路、一信号输入电路、一逻辑电路和一反馈电路，该信号输出电路接收来自外部电路的一时钟信号，其包括一时钟晶体管，其输出该时钟信号；和一稳压晶体管，其输出的信号为一恒低电平信号；该信号输入电路接收前一移位寄存单元的输出信号，以输出信号导通该时钟晶体管；该逻辑电路恒接收一高电平信号和一低电平信号，且接收该信号输入电路输出的信号，以控制该逻辑电路输出该高电平信号至该稳压晶体管或输出该低电平信号至该稳压晶体管；当该信号输入电路输出一导通信号至该时钟晶体管和该逻辑电路，该逻辑电路输出一低电平信号，截止该稳压晶体管，该信号输出电路经过该时钟晶体管输出该时钟信号；反之，当该信号输入电路输出截止信号至该时钟晶体管截止该逻辑电路时，则该逻辑电路输出一高电平信号以开启该稳压晶体管，以维持该信号输出电路输出低电平信号；该反馈电路接收后一移位寄存单元输出的导通信号以用于将该移位寄存器清零。
2.如权利要求1所述的移位寄存器，其特征在于：该信号输入电路、该信号输出电路、该逻辑电路和该反馈电路包括多个NMOS型晶体管。
3.如权利要求2所述的移位寄存器，其特征在于：该信号输入电路包括一第一晶体管；该第一晶体管的漏极接收来自外部电路的高电平信号，其栅极接收前一移位寄存单元的输出信号，其源极连接至一第一节点。
4.如权利要求3所述的移位寄存器，其特征在于：该逻辑电路包括一第二晶体管、一第三晶体管、一第四晶体管和一第五晶体管；该第二晶体管的源极接收来自外部的低电平信号，其栅极与该第四晶体管的栅极相连，且均连接至该第一节点，其漏极与该第五晶体管的源极相连；该第四晶体管的源极接收来自外部的低电平信号，其漏极与该第三晶体管的源极相连；该第三晶体管的栅极连接至该第二晶体管的漏极，其漏极接收来自外部电路的高电平信号；该第五晶体管的栅极与漏极相连，且均接收来自外部的高电平信号。
5.如权利要求4所述的移位寄存器，其特征在于：该反馈电路包括一第六晶体管、一第七晶体管、一第八晶体管、一第九晶体管和一第二节点，该第六晶体管的栅极接收后一移位寄存单元的输出信号，其漏极接收来自外部的高电平信号，其源极连接至该第二节点；该第七晶体管的栅极与该第二节点连接，其源极接收来自外部的低电平信号，其漏极连接至该第一节点；该第八晶体管和该第九晶体管的栅极均与该第二节点连接，其二者源极均接收来自外部的低电平电压，且二者的漏极均连接至该输出电路。
6.如权利要求4所述的移位寄存器，其特征在于：该信号输出电路的时钟晶体管包括一第十晶体管和一第十一晶体管，该稳压晶体管包括一第十二晶体管；该第十晶体管和一第十一晶体管的栅极均连接至该第一节点，二者的漏极均连接至该时钟信号，二者的源极则分别与该反馈电路的第八晶体管和第九晶体管的漏极连接以分别输出信号至后一移位寄存单元和输出信号至外部电路；该第十二晶体管的栅极与该逻辑电路的第五晶体管的源极连接，其源极则接收外部低电平信号，其漏极则与该第九晶体管的漏极连接以输出信号至外部电路。
7.一种液晶显示器，其包括一液晶面板，一数据驱动电路和一扫描驱动电路，该数据驱动电路与该扫描驱动电路均包括一移位寄存器，其特征在于：该移位寄存器为权利要求1至6项中任意一项所述的移位寄存器。
CN2007100771080A 2007-09-14 2007-09-14 移位寄存器及液晶显示器 Active CN101388253B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007100771080A CN101388253B (zh) 2007-09-14 2007-09-14 移位寄存器及液晶显示器
US12/283,816 US8116424B2 (en) 2007-09-14 2008-09-15 Shift register and liquid crystal display using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007100771080A CN101388253B (zh) 2007-09-14 2007-09-14 移位寄存器及液晶显示器

Publications (2)

Publication Number Publication Date
CN101388253A CN101388253A (zh) 2009-03-18
CN101388253B true CN101388253B (zh) 2011-07-27

Family

ID=40453929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100771080A Active CN101388253B (zh) 2007-09-14 2007-09-14 移位寄存器及液晶显示器

Country Status (2)

Country Link
US (1) US8116424B2 (zh)
CN (1) CN101388253B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置
US8054935B2 (en) * 2009-11-13 2011-11-08 Au Optronics Corporation Shift register with low power consumption
WO2011108345A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
DE112011106202B4 (de) 2010-03-02 2023-10-05 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
CN102254503B (zh) 2010-05-19 2013-06-12 北京京东方光电科技有限公司 移位寄存器单元、显示器用栅极驱动装置及液晶显示器
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
CN107707247B (zh) * 2012-08-01 2021-03-16 瑞萨电子株式会社 电平移位电路
CN103400558B (zh) * 2013-07-31 2015-09-09 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104332137B (zh) 2014-11-28 2016-11-16 京东方科技集团股份有限公司 栅极驱动电路及显示装置
CN104537979B (zh) * 2015-01-28 2017-03-15 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN105632565B (zh) * 2016-01-26 2019-08-13 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN106128389B (zh) * 2016-08-29 2018-11-27 合肥惠科金扬科技有限公司 一种tft-lcd液晶屏显示延时控制电路
KR102442099B1 (ko) * 2018-05-31 2022-09-13 에스케이하이닉스 주식회사 다중-입력 쉬프트 레지스터(misr) 회로를 구비한 반도체 장치
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN111540319A (zh) * 2020-04-23 2020-08-14 福建华佳彩有限公司 一种面板驱动电路、控制方法及面板
CN117012125B (zh) * 2022-04-27 2024-06-28 荣耀终端有限公司 移位寄存器、栅极驱动电路、显示面板及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1049755C (zh) * 1993-10-28 2000-02-23 Rca·汤姆森许可公司 用作液晶显示器的选行扫描器的移位寄存器
WO2002065062A2 (en) * 2001-02-13 2002-08-22 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same
WO2003107314A2 (en) * 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US20040032926A1 (en) * 2002-08-13 2004-02-19 Au Optronics Corp. Shift-register circuit
CN1229813C (zh) * 2001-06-29 2005-11-30 卡西欧计算机株式会社 移位寄存器及电子装置
US20070071158A1 (en) * 2005-09-29 2007-03-29 Au Optronics Corp. Shift register circuit
US20070164971A1 (en) * 2006-01-16 2007-07-19 Lee-Hsun Chang Shift Register Turning On a Feedback Circuit According to a Signal From a Next Stage Shift Register

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611248B2 (en) * 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
TWI229341B (en) 2003-08-13 2005-03-11 Toppoly Optoelectronics Corp Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
US6970530B1 (en) * 2004-08-24 2005-11-29 Wintek Corporation High-reliability shift register circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1049755C (zh) * 1993-10-28 2000-02-23 Rca·汤姆森许可公司 用作液晶显示器的选行扫描器的移位寄存器
WO2002065062A2 (en) * 2001-02-13 2002-08-22 Samsung Electronics Co., Ltd. Shift register and liquid crystal display using the same
CN1229813C (zh) * 2001-06-29 2005-11-30 卡西欧计算机株式会社 移位寄存器及电子装置
WO2003107314A2 (en) * 2002-06-01 2003-12-24 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US20040032926A1 (en) * 2002-08-13 2004-02-19 Au Optronics Corp. Shift-register circuit
US20070071158A1 (en) * 2005-09-29 2007-03-29 Au Optronics Corp. Shift register circuit
US20070164971A1 (en) * 2006-01-16 2007-07-19 Lee-Hsun Chang Shift Register Turning On a Feedback Circuit According to a Signal From a Next Stage Shift Register

Also Published As

Publication number Publication date
US8116424B2 (en) 2012-02-14
CN101388253A (zh) 2009-03-18
US20090073105A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
CN101388253B (zh) 移位寄存器及液晶显示器
CN101377956B (zh) 移位寄存器及液晶显示器
CN100592425C (zh) 移位寄存器及液晶显示器
CN101206318B (zh) 移位寄存器与液晶显示装置
CN101359511B (zh) 移位寄存器和采用该移位寄存器的液晶显示装置
EP2400501B1 (en) Bidirectional shift register and image display device using the same
JP6114378B2 (ja) シフトレジスタ素子及びその駆動方法、並びにシフトレジスタを備えた表示装置
CN100583295C (zh) 移位寄存器及液晶显示装置
US10453369B2 (en) Shift register unit, driving method thereof, gate driver on array and display apparatus
US20190005866A1 (en) Shift Register Unit, Driving Method, Gate Driver on Array and Display Device
US9928797B2 (en) Shift register unit and driving method thereof, gate driving apparatus and display apparatus
WO2017219658A1 (zh) 移位寄存器、栅极驱动电路以及显示设备
EP2400485A1 (en) Bidirectional shift register and image display device using the same
CN101241247B (zh) 移位寄存器及液晶显示装置
CN101339810B (zh) 移位寄存器和采用该移位寄存器的液晶显示装置
KR20120046062A (ko) 쉬프트 레지스터 유닛, 게이트 구동 장치 및 액정 디스플레이
US7986761B2 (en) Shift register and liquid crystal display device using same
CN102013244A (zh) 液晶显示器驱动电路及相关驱动方法
CN113299223A (zh) 一种显示面板和显示装置
CN108877659B (zh) 栅极驱动电路、显示装置及其驱动方法
CN101211665B (zh) 移位寄存器与液晶显示装置
EP3846155A1 (en) Shift register unit, gate driving circuit and driving method
CN101241766B (zh) 移位寄存器及液晶显示装置
TWI385626B (zh) 位移暫存器及液晶顯示器
US20240185936A1 (en) Shift register and driving method thereof, gate driving circuit, and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant