JP2003295836A - 液晶表示装置及びそのドライバ - Google Patents
液晶表示装置及びそのドライバInfo
- Publication number
- JP2003295836A JP2003295836A JP2002096903A JP2002096903A JP2003295836A JP 2003295836 A JP2003295836 A JP 2003295836A JP 2002096903 A JP2002096903 A JP 2002096903A JP 2002096903 A JP2002096903 A JP 2002096903A JP 2003295836 A JP2003295836 A JP 2003295836A
- Authority
- JP
- Japan
- Prior art keywords
- driver unit
- outside
- input
- source driver
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 クロストーク及び／又はＥＭＩによる悪影響
を防止するための液晶表示装置を提供することを課題と
する。 【解決手段】 ゲート、ソース及びドレインを含む複数
のトランジスタを有するトランジスタ基板（１０１）
と、共通電極を含み、液晶を介して前記トランジスタ基
板に対向して設けられる共通基板（１０２）と、複数の
トランジスタのゲートを駆動するためのゲートドライバ
（１０４）と、複数のソースドライバユニット（１０７
ａ〜１０７ｚ）がカスケード接続され、複数のトランジ
スタのソースを駆動するためのソースドライバとを有す
る液晶表示装置が提供される。各ソースドライバユニッ
トは、クロック信号に同期して動作するフリップフロッ
プと、そのクロック信号を反転させて次段のソースドラ
イバユニットに出力するためのインバータとを有する。
を防止するための液晶表示装置を提供することを課題と
する。 【解決手段】 ゲート、ソース及びドレインを含む複数
のトランジスタを有するトランジスタ基板（１０１）
と、共通電極を含み、液晶を介して前記トランジスタ基
板に対向して設けられる共通基板（１０２）と、複数の
トランジスタのゲートを駆動するためのゲートドライバ
（１０４）と、複数のソースドライバユニット（１０７
ａ〜１０７ｚ）がカスケード接続され、複数のトランジ
スタのソースを駆動するためのソースドライバとを有す
る液晶表示装置が提供される。各ソースドライバユニッ
トは、クロック信号に同期して動作するフリップフロッ
プと、そのクロック信号を反転させて次段のソースドラ
イバユニットに出力するためのインバータとを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置及び
そのドライバに関し、特に複数のドライバユニットがカ
スケード接続されるドライバに関する。
そのドライバに関し、特に複数のドライバユニットがカ
スケード接続されるドライバに関する。
【０００２】
【従来の技術】パーソナルコンピュータのモニターの省
スペース化に加えて、画素数及び表示サイズの大型化が
望まれている。液晶表示装置は、薄膜トランジスタ（Ｔ
ＦＴ）基板と共通基板とを対向して張り合わせ、その間
に液晶を挟み持つ構造となっている。液晶は、ＴＦＴ基
板の画素電極と共通基板の共通電極との間の電位差に応
じた光の透過量により、階調を持たせる。
スペース化に加えて、画素数及び表示サイズの大型化が
望まれている。液晶表示装置は、薄膜トランジスタ（Ｔ
ＦＴ）基板と共通基板とを対向して張り合わせ、その間
に液晶を挟み持つ構造となっている。液晶は、ＴＦＴ基
板の画素電極と共通基板の共通電極との間の電位差に応
じた光の透過量により、階調を持たせる。
【０００３】
【発明が解決しようとする課題】液晶表示装置のドライ
バは、上記のＴＦＴを駆動することにより、上記の階調
表示を行う。この際、複数の信号線上の信号が同時に変
化すると、個々の信号同士の影響が大きくなり、クロス
トークや電磁波障害（ＥＭＩ）に悪い影響を与える。本
発明の目的は、クロストーク及び／又はＥＭＩによる悪
影響を防止するための液晶表示装置及びそのドライバを
提供することである。
バは、上記のＴＦＴを駆動することにより、上記の階調
表示を行う。この際、複数の信号線上の信号が同時に変
化すると、個々の信号同士の影響が大きくなり、クロス
トークや電磁波障害（ＥＭＩ）に悪い影響を与える。本
発明の目的は、クロストーク及び／又はＥＭＩによる悪
影響を防止するための液晶表示装置及びそのドライバを
提供することである。
【０００４】
【課題を解決するための手段】本発明の一観点によれ
ば、ゲート、ソース及びドレインを含む複数のトランジ
スタを有するトランジスタ基板と、共通電極を含み、液
晶を介してトランジスタ基板に対向して設けられる共通
基板と、複数のトランジスタのゲートを駆動するための
ゲートドライバと、複数のソースドライバユニットがカ
スケード接続され、複数のトランジスタのソースを駆動
するためのソースドライバとを有する液晶表示装置が提
供される。各ソースドライバユニットは、フリップフロ
ップ、インバータ及び出力回路を有する。フリップフロ
ップは、前段のソースドライバユニット又は外部から入
力されるクロック信号の線がクロック端子に接続され、
前段のソースドライバユニット又は外部から入力される
入力信号の線が入力端子に接続され、次段のソースドラ
イバユニット又は外部に出力信号を出力するための線が
出力端子に接続される。インバータは、前段のソースド
ライバユニット又は外部から入力されるクロック信号の
線が入力端子に接続され、次段のソースドライバユニッ
ト又は外部にクロック信号を出力するための線が出力端
子に接続される。出力回路は、前段のソースドライバユ
ニット又は外部から入力される入力信号に応じて、トラ
ンジスタ基板のトランジスタのソースに信号を出力す
る。
ば、ゲート、ソース及びドレインを含む複数のトランジ
スタを有するトランジスタ基板と、共通電極を含み、液
晶を介してトランジスタ基板に対向して設けられる共通
基板と、複数のトランジスタのゲートを駆動するための
ゲートドライバと、複数のソースドライバユニットがカ
スケード接続され、複数のトランジスタのソースを駆動
するためのソースドライバとを有する液晶表示装置が提
供される。各ソースドライバユニットは、フリップフロ
ップ、インバータ及び出力回路を有する。フリップフロ
ップは、前段のソースドライバユニット又は外部から入
力されるクロック信号の線がクロック端子に接続され、
前段のソースドライバユニット又は外部から入力される
入力信号の線が入力端子に接続され、次段のソースドラ
イバユニット又は外部に出力信号を出力するための線が
出力端子に接続される。インバータは、前段のソースド
ライバユニット又は外部から入力されるクロック信号の
線が入力端子に接続され、次段のソースドライバユニッ
ト又は外部にクロック信号を出力するための線が出力端
子に接続される。出力回路は、前段のソースドライバユ
ニット又は外部から入力される入力信号に応じて、トラ
ンジスタ基板のトランジスタのソースに信号を出力す
る。
【０００５】インバータは、入力クロック信号を反転し
て、次段のソースドライバユニットに出力する。これに
より、偶数番目のソースドライバユニットと奇数番目の
ソースドライバユニットとでは、クロック信号が反転し
ている。これらの非反転クロック信号と反転クロック信
号は、互いに相殺され、クロストーク及び／又はＥＭＩ
の悪影響を防止することができる。また、偶数番目のソ
ースドライバユニットと奇数番目のソースドライバユニ
ットとでは、フリップフロップが相互に反転したクロッ
ク信号に同期して動作するので、出力信号の変化点が異
なる。これにより、出力信号の時間的変化点が分散さ
れ、クロストーク及び／又はＥＭＩの悪影響を防止する
ことができる。
て、次段のソースドライバユニットに出力する。これに
より、偶数番目のソースドライバユニットと奇数番目の
ソースドライバユニットとでは、クロック信号が反転し
ている。これらの非反転クロック信号と反転クロック信
号は、互いに相殺され、クロストーク及び／又はＥＭＩ
の悪影響を防止することができる。また、偶数番目のソ
ースドライバユニットと奇数番目のソースドライバユニ
ットとでは、フリップフロップが相互に反転したクロッ
ク信号に同期して動作するので、出力信号の変化点が異
なる。これにより、出力信号の時間的変化点が分散さ
れ、クロストーク及び／又はＥＭＩの悪影響を防止する
ことができる。
【０００６】
【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態による液晶表示装置の構成を示す図
である。薄膜トランジスタ（ＴＦＴ）基板１０１は、２
次元マトリクス状に配列された複数のｎチャネルＭＯＳ
トランジスタ１１１を有する。各トランジスタは、ゲー
ト、ソース及びドレインを有する。共通基板１０２は、
基板全面に形成される共通電極を含み、液晶を介してＴ
ＦＴ基板１０１に対向して設けられる。共通電極は、グ
ランド電位に接続される。トランジスタ１１１は、ゲー
トがゲートドライバ１０４に接続され、ソースがソース
ドライバユニット１０７ａ等に接続され、ドレインが画
素電極１１２に接続される。画素電極１１２及び共通基
板１０２の共通電極間の電位差に応じて、液晶の光の透
過量が変化し、階調表示を行うことができる。タイミン
グコントローラ１０３は、ゲートドライバ１０４にゲー
トクロック信号及びゲートスタートパルス等を供給す
る。ゲートドライバ１０４は、ゲートクロック信号等に
応じて、トランジスタ１１１のゲートを駆動する。
明の第１の実施形態による液晶表示装置の構成を示す図
である。薄膜トランジスタ（ＴＦＴ）基板１０１は、２
次元マトリクス状に配列された複数のｎチャネルＭＯＳ
トランジスタ１１１を有する。各トランジスタは、ゲー
ト、ソース及びドレインを有する。共通基板１０２は、
基板全面に形成される共通電極を含み、液晶を介してＴ
ＦＴ基板１０１に対向して設けられる。共通電極は、グ
ランド電位に接続される。トランジスタ１１１は、ゲー
トがゲートドライバ１０４に接続され、ソースがソース
ドライバユニット１０７ａ等に接続され、ドレインが画
素電極１１２に接続される。画素電極１１２及び共通基
板１０２の共通電極間の電位差に応じて、液晶の光の透
過量が変化し、階調表示を行うことができる。タイミン
グコントローラ１０３は、ゲートドライバ１０４にゲー
トクロック信号及びゲートスタートパルス等を供給す
る。ゲートドライバ１０４は、ゲートクロック信号等に
応じて、トランジスタ１１１のゲートを駆動する。
【０００７】ソースドライバは、複数のソースドライバ
ユニット１０７ａ，１０７ｂ，・・・，１０７ｚが配線
１０８でカスケード接続され、複数のトランジスタ（駆
動素子）１１１のソースを駆動する。ソースドライバユ
ニット１０７ａ，１０７ｂ，・・・，１０７ｚは、同じ
構成を有し、それぞれＴＡＢ(tape automated bonding)
１０６ａ，１０６ｂ，・・・，１０６ｚ上に形成され
る。プリント基板１０５は、タイミングコントローラ１
０３及びＴＡＢ１０７ａ間の配線１０８、並びに複数の
ソースドライバユニット１０７ａ〜１０７ｚ間をカスケ
ード接続するための配線１０８を形成するための基板で
ある。
ユニット１０７ａ，１０７ｂ，・・・，１０７ｚが配線
１０８でカスケード接続され、複数のトランジスタ（駆
動素子）１１１のソースを駆動する。ソースドライバユ
ニット１０７ａ，１０７ｂ，・・・，１０７ｚは、同じ
構成を有し、それぞれＴＡＢ(tape automated bonding)
１０６ａ，１０６ｂ，・・・，１０６ｚ上に形成され
る。プリント基板１０５は、タイミングコントローラ１
０３及びＴＡＢ１０７ａ間の配線１０８、並びに複数の
ソースドライバユニット１０７ａ〜１０７ｚ間をカスケ
ード接続するための配線１０８を形成するための基板で
ある。
【０００８】以下、ＴＡＢ１０６ａ，１０６ｂ，・・
・，１０６ｚのすべて又は個々をＴＡＢ１０６と呼ぶ。
また、ソースドライバユニット１０７ａ，１０７ｂ，・
・・，１０７ｚの個々をソースドライバユニット１０７
と呼ぶ。
・，１０６ｚのすべて又は個々をＴＡＢ１０６と呼ぶ。
また、ソースドライバユニット１０７ａ，１０７ｂ，・
・・，１０７ｚの個々をソースドライバユニット１０７
と呼ぶ。
【０００９】タイミングコントローラ１０３は、配線１
０８を介して、複数のソースドライバユニット１０７
に、クロック信号、表示データ及び制御信号を供給す
る。各ソースドライバユニット１０７は、入力信号をタ
イミング調整して、次段のソースドライバユニット１０
７に出力する。また、各ソースドライバユニット１０７
は、上記の入力信号を基に、それぞれ例えば３８４個の
トランジスタ１１１のソースを駆動する。
０８を介して、複数のソースドライバユニット１０７
に、クロック信号、表示データ及び制御信号を供給す
る。各ソースドライバユニット１０７は、入力信号をタ
イミング調整して、次段のソースドライバユニット１０
７に出力する。また、各ソースドライバユニット１０７
は、上記の入力信号を基に、それぞれ例えば３８４個の
トランジスタ１１１のソースを駆動する。
【００１０】図２は、各ソースドライバユニット１０７
の構成を示す。シフトレジスタ部２０１は、タイミング
コントローラ１０３又は前段のソースドライバユニット
１０７からカスケード信号ＩＣＤ及びクロック信号ＩＣ
ＬＫを入力し、カスケード信号ＩＣＤをシフトさせ、格
納タイミングパルスをデータレジスタ部２０２に供給す
る。データレジスタ部２０２は、タイミングコントロー
ラ１０３又は前段のソースドライバユニット１０７から
赤色表示データＩＲＤＴ、緑色表示データＩＧＤＴ及び
青色表示データＩＢＤＴを入力し、上記の格納タイミン
グパルスに応じて、表示データＩＲＤＴ，ＩＧＤＴ，Ｉ
ＢＤＴを格納する。トランジスタ１１１（図１）は、図
の水平方向に例えば赤、緑及び青用のトランジスタの順
で繰り返し配列される。それに対応し、データレジスタ
部２０２内のレジスタも、赤、緑及び青用のレジスタの
順で繰り返し配列される。図の左側のレジスタから右側
のレジスタに向かって、レジスタは順に表示データを格
納する。格納が終了すると、カスケード信号ＩＣＤがシ
フトされたカスケード信号ＯＣＤが次段のソースドライ
バユニット１０７に出力され、次段のソースドライバユ
ニット１０７において表示データが順次格納される。な
お、表示データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴは、表示
データＩＲＤＴ，ＩＧＤＴ，ＩＢＤＴがタイミング調整
されたものであり、次段のソースドライバユニット１０
７に供給される。なお、データレジスタ部２０２には、
データ反転信号ＩＩＮＶも入力される。
の構成を示す。シフトレジスタ部２０１は、タイミング
コントローラ１０３又は前段のソースドライバユニット
１０７からカスケード信号ＩＣＤ及びクロック信号ＩＣ
ＬＫを入力し、カスケード信号ＩＣＤをシフトさせ、格
納タイミングパルスをデータレジスタ部２０２に供給す
る。データレジスタ部２０２は、タイミングコントロー
ラ１０３又は前段のソースドライバユニット１０７から
赤色表示データＩＲＤＴ、緑色表示データＩＧＤＴ及び
青色表示データＩＢＤＴを入力し、上記の格納タイミン
グパルスに応じて、表示データＩＲＤＴ，ＩＧＤＴ，Ｉ
ＢＤＴを格納する。トランジスタ１１１（図１）は、図
の水平方向に例えば赤、緑及び青用のトランジスタの順
で繰り返し配列される。それに対応し、データレジスタ
部２０２内のレジスタも、赤、緑及び青用のレジスタの
順で繰り返し配列される。図の左側のレジスタから右側
のレジスタに向かって、レジスタは順に表示データを格
納する。格納が終了すると、カスケード信号ＩＣＤがシ
フトされたカスケード信号ＯＣＤが次段のソースドライ
バユニット１０７に出力され、次段のソースドライバユ
ニット１０７において表示データが順次格納される。な
お、表示データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴは、表示
データＩＲＤＴ，ＩＧＤＴ，ＩＢＤＴがタイミング調整
されたものであり、次段のソースドライバユニット１０
７に供給される。なお、データレジスタ部２０２には、
データ反転信号ＩＩＮＶも入力される。
【００１１】すべてのソースドライバユニット１０７の
データレジスタ部２０２が表示データＩＲＤＴ等を格納
し終わると、ラッチ部２０３は、タイミングコントロー
ラ１０３又は前段のソースドライバユニット１０７から
ラッチパルスＬＰを入力し、データレジスタ部２０２に
格納された表示データＩＲＤＴ等をラッチする。レベル
シフト部２０４は、ラッチ部２０３がラッチした例えば
８ビットの表示データＩＲＤＴ等を階調データに変換す
る。
データレジスタ部２０２が表示データＩＲＤＴ等を格納
し終わると、ラッチ部２０３は、タイミングコントロー
ラ１０３又は前段のソースドライバユニット１０７から
ラッチパルスＬＰを入力し、データレジスタ部２０２に
格納された表示データＩＲＤＴ等をラッチする。レベル
シフト部２０４は、ラッチ部２０３がラッチした例えば
８ビットの表示データＩＲＤＴ等を階調データに変換す
る。
【００１２】Ｄ／Ａコンバータ部２０５は、タイミング
コントローラ１０３又は前段のソースドライバユニット
１０７から極性反転信号ＩＰＯＬ及び基準電源Ｖａを入
力し、基準電源Ｖａを基に、レベルシフト部２０４が出
力したデジタル形式の階調データをアナログ形式に変換
する。また、Ｄ／Ａコンバータ部２０５は、極性反転信
号ＩＰＯＬに応じて、正電位又は負電位の階調データの
いずれを出力する。図１において、共通基板１０２の共
通電極はグランド電位であり、トランジスタ１１１のソ
ースに正電位の階調データと負電位の階調データがフレ
ーム又はフィールド毎に交互に供給される。これによ
り、液晶の寿命を長期化することができる。出力部２０
６は、オペアンプを有し、Ｄ／Ａコンバータ部２０５が
出力する階調データを増幅して、図１のトランジスタ１
１１のソースに出力する。
コントローラ１０３又は前段のソースドライバユニット
１０７から極性反転信号ＩＰＯＬ及び基準電源Ｖａを入
力し、基準電源Ｖａを基に、レベルシフト部２０４が出
力したデジタル形式の階調データをアナログ形式に変換
する。また、Ｄ／Ａコンバータ部２０５は、極性反転信
号ＩＰＯＬに応じて、正電位又は負電位の階調データの
いずれを出力する。図１において、共通基板１０２の共
通電極はグランド電位であり、トランジスタ１１１のソ
ースに正電位の階調データと負電位の階調データがフレ
ーム又はフィールド毎に交互に供給される。これによ
り、液晶の寿命を長期化することができる。出力部２０
６は、オペアンプを有し、Ｄ／Ａコンバータ部２０５が
出力する階調データを増幅して、図１のトランジスタ１
１１のソースに出力する。
【００１３】次に、タイミング調整回路２１０ａ〜２０
１ｆについて説明する。タイミング調整回路２１０ａ
は、クロック信号ＩＣＬＫのタイミングを調整してクロ
ック信号ＯＣＬＫを出力すると共に、シフトレジスタ部
２０１がカスケード信号ＩＣＤをシフトした信号をタイ
ミング調整してカスケード信号ＯＣＤとして出力する。
カスケード信号ＯＣＤ及びクロック信号ＯＣＬＫは、次
段のソースドライバユニット１０７にカスケード信号Ｉ
ＣＤ及びクロック信号ＩＣＬＫとして入力される。
１ｆについて説明する。タイミング調整回路２１０ａ
は、クロック信号ＩＣＬＫのタイミングを調整してクロ
ック信号ＯＣＬＫを出力すると共に、シフトレジスタ部
２０１がカスケード信号ＩＣＤをシフトした信号をタイ
ミング調整してカスケード信号ＯＣＤとして出力する。
カスケード信号ＯＣＤ及びクロック信号ＯＣＬＫは、次
段のソースドライバユニット１０７にカスケード信号Ｉ
ＣＤ及びクロック信号ＩＣＬＫとして入力される。
【００１４】タイミング調整回路２１０ｂ，２１０ｃ，
２１０ｄは、クロック信号ＩＣＬＫに同期して、それぞ
れ表示データＩＲＤＴ，ＩＧＤＴ，ＩＢＤＴをタイミン
グ調整して表示データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴと
して出力する。なお、クロック信号ＯＣＬＫは、タイミ
ング調整回路２１０ａが出力する代わりに、タイミング
調整回路２１０ｂ等が出力するようにしてもよい。表示
データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴは、次段のソース
ドライバユニット１０７に表示データＩＲＤＴ，ＩＧＤ
Ｔ，ＩＢＤＴとして入力される。また、タイミング調整
回路２１０ｄは、表示データＯＢＤＴの他、クロック信
号ＩＣＬＫに同期して、データ反転信号ＩＩＮＶをタイ
ミング調整してデータ反転信号ＯＩＮＶとして出力する
ようにしてもよいし、別のタイミング調整回路がデータ
反転信号ＯＩＮＶを出力するようにしてもよい。
２１０ｄは、クロック信号ＩＣＬＫに同期して、それぞ
れ表示データＩＲＤＴ，ＩＧＤＴ，ＩＢＤＴをタイミン
グ調整して表示データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴと
して出力する。なお、クロック信号ＯＣＬＫは、タイミ
ング調整回路２１０ａが出力する代わりに、タイミング
調整回路２１０ｂ等が出力するようにしてもよい。表示
データＯＲＤＴ，ＯＧＤＴ，ＯＢＤＴは、次段のソース
ドライバユニット１０７に表示データＩＲＤＴ，ＩＧＤ
Ｔ，ＩＢＤＴとして入力される。また、タイミング調整
回路２１０ｄは、表示データＯＢＤＴの他、クロック信
号ＩＣＬＫに同期して、データ反転信号ＩＩＮＶをタイ
ミング調整してデータ反転信号ＯＩＮＶとして出力する
ようにしてもよいし、別のタイミング調整回路がデータ
反転信号ＯＩＮＶを出力するようにしてもよい。
【００１５】同様に、タイミング調整回路２０１ｅ及び
２１０ｆは、それぞれクロック信号ＩＣＬＫに同期し
て、ラッチパルスＩＬＰ及び極性反転信号ＩＰＯＬをタ
イミング調整してラッチパルスＯＬＰ及び極性反転信号
ＯＰＯＬとして出力する。ラッチパルスＯＬＰ及び極性
反転信号ＯＰＯＬは、それぞれ次段のソースドライバユ
ニット１０７にラッチパルスＩＬＰ及び極性反転信号Ｉ
ＰＯＬとして入力される。
２１０ｆは、それぞれクロック信号ＩＣＬＫに同期し
て、ラッチパルスＩＬＰ及び極性反転信号ＩＰＯＬをタ
イミング調整してラッチパルスＯＬＰ及び極性反転信号
ＯＰＯＬとして出力する。ラッチパルスＯＬＰ及び極性
反転信号ＯＰＯＬは、それぞれ次段のソースドライバユ
ニット１０７にラッチパルスＩＬＰ及び極性反転信号Ｉ
ＰＯＬとして入力される。
【００１６】以上のように、タイミング調整回路２１０
ａ〜２１０ｆは、クロック信号ＩＣＬＫに同期して、表
示データ又は制御信号をタイミング調整して、次段のソ
ースドライバユニット１０７に出力する。ここで、制御
信号は、上記のカスケード信号ＩＣＤ、ラッチパルスＩ
ＬＰ、データ反転信号ＩＩＮＶ及び極性反転信号ＩＰＯ
Ｌを含む。また、タイミング調整回路２１０ａ〜２１０
ｆのうちのいずれか１つがクロック信号ＯＣＬＫを出力
するようにすればよい。タイミング調整回路２１０ａ〜
２１０ｆは、すべて同じ回路構成であるので、タイミン
グ調整回路２１０ｂを例として以下説明する。この際、
タイミング調整回路２１０ｂは、表示データＯＲＤＴの
他に、クロック信号ＯＣＬＫを出力するものとして説明
する。
ａ〜２１０ｆは、クロック信号ＩＣＬＫに同期して、表
示データ又は制御信号をタイミング調整して、次段のソ
ースドライバユニット１０７に出力する。ここで、制御
信号は、上記のカスケード信号ＩＣＤ、ラッチパルスＩ
ＬＰ、データ反転信号ＩＩＮＶ及び極性反転信号ＩＰＯ
Ｌを含む。また、タイミング調整回路２１０ａ〜２１０
ｆのうちのいずれか１つがクロック信号ＯＣＬＫを出力
するようにすればよい。タイミング調整回路２１０ａ〜
２１０ｆは、すべて同じ回路構成であるので、タイミン
グ調整回路２１０ｂを例として以下説明する。この際、
タイミング調整回路２１０ｂは、表示データＯＲＤＴの
他に、クロック信号ＯＣＬＫを出力するものとして説明
する。
【００１７】図３（Ａ）は、タイミング調整回路２１０
ｂの構成例を示す。Ｄ型フリップフロップ３０１は、ク
ロック端子ＣＬＫにクロック信号ＩＣＬＫの線が接続さ
れ、入力端子Ｄに入力信号（表示データ）ＩＲＤＴの線
が接続され、出力端子Ｑに出力信号（表示データ）ＯＲ
ＤＴを出力するための線が接続される。インバータ３０
２は、入力端子にクロック信号ＩＣＬＫの線が接続さ
れ、出力端子にクロック信号ＯＣＬＫを出力するための
線が接続される。
ｂの構成例を示す。Ｄ型フリップフロップ３０１は、ク
ロック端子ＣＬＫにクロック信号ＩＣＬＫの線が接続さ
れ、入力端子Ｄに入力信号（表示データ）ＩＲＤＴの線
が接続され、出力端子Ｑに出力信号（表示データ）ＯＲ
ＤＴを出力するための線が接続される。インバータ３０
２は、入力端子にクロック信号ＩＣＬＫの線が接続さ
れ、出力端子にクロック信号ＯＣＬＫを出力するための
線が接続される。
【００１８】図４は、図３（Ａ）の動作を説明するため
のタイミングチャートである。フリップフロップ３０１
は、クロック信号ＩＣＬＫの立ち下がりエッジに同期し
て、入力信号ＩＲＤＴを出力信号ＯＲＤＴとして出力す
る。インバータ３０２は、クロック信号ＩＣＬＫを論理
反転（位相反転）してクロック信号ＯＣＬＫを出力す
る。この結果、クロック信号ＩＣＬＫ及びＯＣＬＫは、
互いに位相が反転しているので、クロストーク及びＥＭ
Ｉの作用を打ち消しあう。また、信号ＩＲＤＴ及びＯＲ
ＤＴは、変化点が時間的にずれているので、クロストー
ク及びＥＭＩのピークを時間的に分散させ、緩和させる
ことができる。以上の作用により、全体としてクロスト
ーク及びＥＭＩによる悪影響を防止することができる。
のタイミングチャートである。フリップフロップ３０１
は、クロック信号ＩＣＬＫの立ち下がりエッジに同期し
て、入力信号ＩＲＤＴを出力信号ＯＲＤＴとして出力す
る。インバータ３０２は、クロック信号ＩＣＬＫを論理
反転（位相反転）してクロック信号ＯＣＬＫを出力す
る。この結果、クロック信号ＩＣＬＫ及びＯＣＬＫは、
互いに位相が反転しているので、クロストーク及びＥＭ
Ｉの作用を打ち消しあう。また、信号ＩＲＤＴ及びＯＲ
ＤＴは、変化点が時間的にずれているので、クロストー
ク及びＥＭＩのピークを時間的に分散させ、緩和させる
ことができる。以上の作用により、全体としてクロスト
ーク及びＥＭＩによる悪影響を防止することができる。
【００１９】図５は、図３（Ａ）のインバータ３０２が
ないときのタイミングチャートであり、図４と比較しな
がら説明する。実際には、インバータ３０２をなくす
か、インバータ３０２の代わりにバッファを設けること
が考えられる。なお、図の簡明化のため、フリップフロ
ップが立ち上がりエッジに同期して動作する場合を例に
説明するが、立ち下がりエッジに同期する場合も同様で
ある。この場合、クロック信号ＯＣＬＫがクロック信号
ＩＣＬＫと同じ位相になる。また、信号ＩＲＤＴ及びＯ
ＲＤＴは、変化点が同じになる。この結果、クロック信
号ＩＣＬＫ及びＯＣＬＫは、互いに位相が同じであるの
で、その立ち上がりエッジ及び立ち下がりエッジにてク
ロストーク及びＥＭＩのピークが増大してしまう。ま
た、信号ＩＲＤＴ及びＯＲＤＴは、変化点が同じになる
ので、その変化点にてクロストーク及びＥＭＩのピーク
が増大してしまう。
ないときのタイミングチャートであり、図４と比較しな
がら説明する。実際には、インバータ３０２をなくす
か、インバータ３０２の代わりにバッファを設けること
が考えられる。なお、図の簡明化のため、フリップフロ
ップが立ち上がりエッジに同期して動作する場合を例に
説明するが、立ち下がりエッジに同期する場合も同様で
ある。この場合、クロック信号ＯＣＬＫがクロック信号
ＩＣＬＫと同じ位相になる。また、信号ＩＲＤＴ及びＯ
ＲＤＴは、変化点が同じになる。この結果、クロック信
号ＩＣＬＫ及びＯＣＬＫは、互いに位相が同じであるの
で、その立ち上がりエッジ及び立ち下がりエッジにてク
ロストーク及びＥＭＩのピークが増大してしまう。ま
た、信号ＩＲＤＴ及びＯＲＤＴは、変化点が同じになる
ので、その変化点にてクロストーク及びＥＭＩのピーク
が増大してしまう。
【００２０】本実施形態によれば、インバータ３０２を
設けることにより、図４に示すように、クロック信号Ｉ
ＣＬＫ及びＯＣＬＫの位相が反転し、信号ＩＲＤＴ及び
ＯＲＤＴの変化点がずれるので、クロストーク及びＥＭ
Ｉを防止することができる。
設けることにより、図４に示すように、クロック信号Ｉ
ＣＬＫ及びＯＣＬＫの位相が反転し、信号ＩＲＤＴ及び
ＯＲＤＴの変化点がずれるので、クロストーク及びＥＭ
Ｉを防止することができる。
【００２１】図３（Ｂ）は、タイミング調整回路２１０
ｂの他の構成例を示す。ここでは、図３（Ａ）のインバ
ータ３０２の代わりに、インバータ３０３を接続する。
インバータ３０３は、入力端子にクロック信号ＩＣＬＫ
の線が接続され、出力端子にクロック信号ＯＣＬＫを出
力するための線が接続される。フリップフロップ３０１
は、クロック端子ＣＬＫにインバータ３０３の出力端子
が接続され、入力端子Ｄに入力信号ＩＲＤＴの線が接続
され、出力端子Ｑに出力信号ＯＲＤＴを出力するための
線が接続される。図３（Ａ）の回路はインバータ３０２
が出力段に設けられるのに対し、図３（Ｂ）の回路はイ
ンバータ３０３が入力段に設けれる。図３（Ｂ）の回路
の動作は、図４と同じである。
ｂの他の構成例を示す。ここでは、図３（Ａ）のインバ
ータ３０２の代わりに、インバータ３０３を接続する。
インバータ３０３は、入力端子にクロック信号ＩＣＬＫ
の線が接続され、出力端子にクロック信号ＯＣＬＫを出
力するための線が接続される。フリップフロップ３０１
は、クロック端子ＣＬＫにインバータ３０３の出力端子
が接続され、入力端子Ｄに入力信号ＩＲＤＴの線が接続
され、出力端子Ｑに出力信号ＯＲＤＴを出力するための
線が接続される。図３（Ａ）の回路はインバータ３０２
が出力段に設けられるのに対し、図３（Ｂ）の回路はイ
ンバータ３０３が入力段に設けれる。図３（Ｂ）の回路
の動作は、図４と同じである。
【００２２】図３（Ｃ）は、タイミング調整回路２１０
ｂのさらに他の構成例を示す。この回路は、図３（Ａ）
の回路にバッファ３０４を設けたものである。バッファ
３０４は、入力端子にフリップフロップ３０１の出力端
子Ｑが接続され、出力端子に出力信号ＯＲＤＴを出力す
るための線が接続される。バッファ３０４は、インバー
タ３０２に対応し、出力信号ＯＲＤＴの遅延時間を調整
するためのものである。なお、同様に、図３（Ｂ）の回
路にバッファ３０４を追加してもよい。
ｂのさらに他の構成例を示す。この回路は、図３（Ａ）
の回路にバッファ３０４を設けたものである。バッファ
３０４は、入力端子にフリップフロップ３０１の出力端
子Ｑが接続され、出力端子に出力信号ＯＲＤＴを出力す
るための線が接続される。バッファ３０４は、インバー
タ３０２に対応し、出力信号ＯＲＤＴの遅延時間を調整
するためのものである。なお、同様に、図３（Ｂ）の回
路にバッファ３０４を追加してもよい。
【００２３】（第２の実施形態）本発明の第２の実施形
態による液晶表示装置は、図１及び図２に示す構成と基
本的に同じであり、タイミング調整回路２１０ａ〜２１
０ｆの内部構成のみが異なる。以下、タイミング調整回
路２１０ｂを例に説明する。
態による液晶表示装置は、図１及び図２に示す構成と基
本的に同じであり、タイミング調整回路２１０ａ〜２１
０ｆの内部構成のみが異なる。以下、タイミング調整回
路２１０ｂを例に説明する。
【００２４】図６（Ａ）は、本実施形態によるタイミン
グ調整回路２１０ｂの構成例を示す。この回路は、図３
（Ａ）の回路にバッファ６０１を追加したものである。
バッファ６０１は、入力端子にクロック信号ＩＣＬＫの
線が接続され、出力端子にクロック信号ＢＣＬＫの線が
接続される。バッファ６０１は、クロック信号ＩＣＬＫ
を増幅してクロック信号ＢＣＬＫとして出力する。
グ調整回路２１０ｂの構成例を示す。この回路は、図３
（Ａ）の回路にバッファ６０１を追加したものである。
バッファ６０１は、入力端子にクロック信号ＩＣＬＫの
線が接続され、出力端子にクロック信号ＢＣＬＫの線が
接続される。バッファ６０１は、クロック信号ＩＣＬＫ
を増幅してクロック信号ＢＣＬＫとして出力する。
【００２５】図７に示すように、入力クロック信号ＩＣ
ＫＬを基準にすると、クロック信号ＯＣＬＫは反転クロ
ック信号であり、クロック信号ＢＣＬＫは非反転クロッ
ク信号である。クロック信号ＯＣＬＫ及びＢＣＬＫは、
互いに位相が反転した信号である。クロック信号ＯＣＬ
Ｋ及びＢＣＬＫの線を互いに近接して図１のＴＡＢ１０
６及びプリント基板１０５上に配線することにより、両
者のクロストーク及びＥＭＩによる作用が打ち消しあ
い、クロストーク及びＥＭＩによる悪影響をより一層防
止することができる。なお、クロック信号ＢＣＬＫは、
ダミー線であり、回路動作には使用されない。
ＫＬを基準にすると、クロック信号ＯＣＬＫは反転クロ
ック信号であり、クロック信号ＢＣＬＫは非反転クロッ
ク信号である。クロック信号ＯＣＬＫ及びＢＣＬＫは、
互いに位相が反転した信号である。クロック信号ＯＣＬ
Ｋ及びＢＣＬＫの線を互いに近接して図１のＴＡＢ１０
６及びプリント基板１０５上に配線することにより、両
者のクロストーク及びＥＭＩによる作用が打ち消しあ
い、クロストーク及びＥＭＩによる悪影響をより一層防
止することができる。なお、クロック信号ＢＣＬＫは、
ダミー線であり、回路動作には使用されない。
【００２６】次段のソースドライバユニット１０７のフ
リップフロップ３０１のクロック端子ＣＬＫには、前段
のソースドライバユニット１０７のクロック信号ＯＣＬ
Ｋの線が接続される。なお、クロック信号ＢＣＬＫは、
クロック信号ＯＣＬＫに対して位相反転していればよい
ので、バッファ６０１は必ずしも必要ではない。その場
合、信号ＩＣＬＫの線は、信号ＢＣＬＫの線に直接接続
される。
リップフロップ３０１のクロック端子ＣＬＫには、前段
のソースドライバユニット１０７のクロック信号ＯＣＬ
Ｋの線が接続される。なお、クロック信号ＢＣＬＫは、
クロック信号ＯＣＬＫに対して位相反転していればよい
ので、バッファ６０１は必ずしも必要ではない。その場
合、信号ＩＣＬＫの線は、信号ＢＣＬＫの線に直接接続
される。
【００２７】図６（Ｂ）は、本実施形態によるタイミン
グ調整回路２１０ｂの他の構成例を示す。この回路は、
図６（Ａ）と同様に、図３（Ｂ）の回路にバッファ６０
２を設けたものである。バッファ６０２は、入力端子に
クロック信号ＩＣＬＫの線が接続され、出力端子にクロ
ック信号ＢＣＬＫの線が接続される。バッファ６０２
は、クロック信号ＩＣＬＫを増幅してクロック信号ＢＣ
ＬＫとして出力する。この回路の動作は、図７のタイミ
ングチャートと同じである。クロック信号ＯＣＬＫ及び
ＢＣＬＫが互いに位相が反転しているので、クロストー
ク及びＥＭＩによる悪影響をより一層防止することがで
きる。
グ調整回路２１０ｂの他の構成例を示す。この回路は、
図６（Ａ）と同様に、図３（Ｂ）の回路にバッファ６０
２を設けたものである。バッファ６０２は、入力端子に
クロック信号ＩＣＬＫの線が接続され、出力端子にクロ
ック信号ＢＣＬＫの線が接続される。バッファ６０２
は、クロック信号ＩＣＬＫを増幅してクロック信号ＢＣ
ＬＫとして出力する。この回路の動作は、図７のタイミ
ングチャートと同じである。クロック信号ＯＣＬＫ及び
ＢＣＬＫが互いに位相が反転しているので、クロストー
ク及びＥＭＩによる悪影響をより一層防止することがで
きる。
【００２８】（第３の実施形態）本発明の第３の実施形
態による液晶表示装置は、図１及び図２に示す構成と基
本的に同じであり、タイミング調整回路２１０ａ〜２１
０ｆの内部構成のみが異なる。以下、タイミング調整回
路２１０ｂを例に説明する。
態による液晶表示装置は、図１及び図２に示す構成と基
本的に同じであり、タイミング調整回路２１０ａ〜２１
０ｆの内部構成のみが異なる。以下、タイミング調整回
路２１０ｂを例に説明する。
【００２９】図８（Ａ）及び（Ｂ）は、本実施形態によ
るタイミング調整回路２１０ｂの構成例を示す。ソース
ドライバのうち、偶数番目のソースドライバユニット１
０７は図８（Ａ）の構成を有し、奇数番目のソースドラ
イバユニット１０７は図８（Ｂ）の構成を有する。
るタイミング調整回路２１０ｂの構成例を示す。ソース
ドライバのうち、偶数番目のソースドライバユニット１
０７は図８（Ａ）の構成を有し、奇数番目のソースドラ
イバユニット１０７は図８（Ｂ）の構成を有する。
【００３０】まず、図８（Ａ）の偶数番目のソースドラ
イバユニット１０７のタイミング調整回路２１０ｂの構
成例を説明する。フリップフロップ８０１は、クロック
端子ＣＬＫにクロック信号ＩＣＬＫの線が接続され、入
力端子Ｄに入力信号ＩＲＤＴの線が接続され、出力端子
Ｑに出力信号ＯＲＤＴの線が接続される。ここで、フリ
ップフロップ８０１は、クロック端子ＣＬＫに入力され
るクロック信号ＩＣＬＫの立ち下がりに同期して動作す
る。バッファ８０２は、入力端子にクロック信号ＩＣＬ
Ｋの線が接続され、出力端子にクロック信号ＯＣＬＫの
線が接続される。
イバユニット１０７のタイミング調整回路２１０ｂの構
成例を説明する。フリップフロップ８０１は、クロック
端子ＣＬＫにクロック信号ＩＣＬＫの線が接続され、入
力端子Ｄに入力信号ＩＲＤＴの線が接続され、出力端子
Ｑに出力信号ＯＲＤＴの線が接続される。ここで、フリ
ップフロップ８０１は、クロック端子ＣＬＫに入力され
るクロック信号ＩＣＬＫの立ち下がりに同期して動作す
る。バッファ８０２は、入力端子にクロック信号ＩＣＬ
Ｋの線が接続され、出力端子にクロック信号ＯＣＬＫの
線が接続される。
【００３１】図９（Ａ）は、図８（Ａ）の回路の動作を
説明するためのタイミングチャートである。フリップフ
ロップ８０１は、クロック信号ＩＣＬＫの立ち下がりエ
ッジに同期して、入力信号ＩＲＤＴを出力信号ＯＲＤＴ
として出力する。バッファ８０２は、クロック信号ＩＣ
ＬＫを同相で増幅してクロック信号ＯＣＬＫとして出力
する。
説明するためのタイミングチャートである。フリップフ
ロップ８０１は、クロック信号ＩＣＬＫの立ち下がりエ
ッジに同期して、入力信号ＩＲＤＴを出力信号ＯＲＤＴ
として出力する。バッファ８０２は、クロック信号ＩＣ
ＬＫを同相で増幅してクロック信号ＯＣＬＫとして出力
する。
【００３２】次に、図８（Ｂ）の奇数番目のソースドラ
イバユニット１０７のタイミング調整回路２１０ｂの構
成例を説明する。図８（Ｂ）の回路は、図８（Ａ）のフ
リップフロップ８０１の代わりにフリップフロップ８０
３を設けたものである。フリップフロップフロップ８０
３は、クロック端子ＣＬＫに入力されるクロック信号Ｉ
ＣＬＫの立ち上がりエッジに同期して動作する。
イバユニット１０７のタイミング調整回路２１０ｂの構
成例を説明する。図８（Ｂ）の回路は、図８（Ａ）のフ
リップフロップ８０１の代わりにフリップフロップ８０
３を設けたものである。フリップフロップフロップ８０
３は、クロック端子ＣＬＫに入力されるクロック信号Ｉ
ＣＬＫの立ち上がりエッジに同期して動作する。
【００３３】図９（Ｂ）は、図８（Ｂ）の回路の動作を
説明するためのタイミングチャートである。フリップフ
ロップ８０３は、クロック信号ＩＣＬＫの立ち上がりエ
ッジに同期して、入力信号ＩＲＤＴを出力信号ＯＲＤＴ
として出力する。バッファ８０２は、クロック信号ＩＣ
ＬＫを同相で増幅してクロック信号ＯＣＬＫとして出力
する。
説明するためのタイミングチャートである。フリップフ
ロップ８０３は、クロック信号ＩＣＬＫの立ち上がりエ
ッジに同期して、入力信号ＩＲＤＴを出力信号ＯＲＤＴ
として出力する。バッファ８０２は、クロック信号ＩＣ
ＬＫを同相で増幅してクロック信号ＯＣＬＫとして出力
する。
【００３４】偶数番目のソースドライバユニット１０７
と奇数番目のソースドライバユニット１０７とは交互に
カスケード接続される。図８（Ａ）の偶数番目の回路は
図９（Ａ）に示すようにクロック信号ＩＣＬＫの立ち下
がりエッジに同期して動作し、図８（Ｂ）の奇数番目の
回路は図９（Ｂ）に示すようにクロック信号ＩＣＬＫの
立ち上がりエッジに同期して動作する。その結果、偶数
番目の回路の出力信号ＯＲＤＴ（図９（Ａ））と奇数番
目の回路の出力信号ＯＲＤＴ（図９（Ｂ））とは変化点
がずれる。これにより、クロストーク及びＥＭＩのピー
クが分散され、クロストーク及びＥＭＩによる悪影響を
防止することができる。
と奇数番目のソースドライバユニット１０７とは交互に
カスケード接続される。図８（Ａ）の偶数番目の回路は
図９（Ａ）に示すようにクロック信号ＩＣＬＫの立ち下
がりエッジに同期して動作し、図８（Ｂ）の奇数番目の
回路は図９（Ｂ）に示すようにクロック信号ＩＣＬＫの
立ち上がりエッジに同期して動作する。その結果、偶数
番目の回路の出力信号ＯＲＤＴ（図９（Ａ））と奇数番
目の回路の出力信号ＯＲＤＴ（図９（Ｂ））とは変化点
がずれる。これにより、クロストーク及びＥＭＩのピー
クが分散され、クロストーク及びＥＭＩによる悪影響を
防止することができる。
【００３５】なお、図８（Ａ）及び（Ｂ）に示すよう
に、図３（Ｃ）と同様に、出力信号ＯＲＤＴの遅延時間
を調整するためのバッファ８０４を設けても良い。バッ
ファ８０４は、入力端子にフリップフロップ８０１及び
８０３の出力端子Ｑが接続され、出力端子に出力信号Ｏ
ＲＤＴの線が接続される。また、バッファ８０２及び８
０４の双方を削除してもよい。その場合、クロック信号
ＩＣＬＫの線は、クロック信号ＯＣＬＫの線に直接接続
される。また、図８（Ａ）の偶数番目の回路のフリップ
フロップ８０１がクロック信号ＩＣＬＫの立ち上がりに
同期して動作し、図８（Ｂ）の奇数番目の回路のフリッ
プフロップ８０３がクロック信号ＩＣＬＫの立ち下がり
に同期して動作するようにしてもよい。両者のフリップ
フロップが異なる方向のエッジに同期して動作すればよ
い。
に、図３（Ｃ）と同様に、出力信号ＯＲＤＴの遅延時間
を調整するためのバッファ８０４を設けても良い。バッ
ファ８０４は、入力端子にフリップフロップ８０１及び
８０３の出力端子Ｑが接続され、出力端子に出力信号Ｏ
ＲＤＴの線が接続される。また、バッファ８０２及び８
０４の双方を削除してもよい。その場合、クロック信号
ＩＣＬＫの線は、クロック信号ＯＣＬＫの線に直接接続
される。また、図８（Ａ）の偶数番目の回路のフリップ
フロップ８０１がクロック信号ＩＣＬＫの立ち上がりに
同期して動作し、図８（Ｂ）の奇数番目の回路のフリッ
プフロップ８０３がクロック信号ＩＣＬＫの立ち下がり
に同期して動作するようにしてもよい。両者のフリップ
フロップが異なる方向のエッジに同期して動作すればよ
い。
【００３６】ソースドライバユニット１０７をＴＡＢ１
０６上に形成する場合は、すべてのソースドライバユニ
ット１０７を同じ構成にする必要がある。そこで、図８
（Ａ）の回路と図８（Ｂ）の回路とを切り替えるための
ピンを設ける。ピンの位置に応じてハイレベル又はロー
ベルの制御信号が供給され、その制御信号に応じて図８
（Ａ）の回路又は図８（Ｂ）の回路に切り替えるように
すればよい。具体的には、制御信号に応じて、フリップ
フロップが立ち上がりエッジ又は立ち下がりエッジのい
ずれかに同期して動作するように切り替わる。なお、ソ
ースドライバユニット１０７をＴＡＢ１０６上に形成す
る場合に限定されない。ＣＯＧ(chip onglass)により、
図１のＴＦＴ基板１０１上に、ソースドライバユニット
１０７を形成してもよい。ソースドライバユニット１０
７は半導体チップであり、ＴＦＴ基板はガラス基板であ
る。
０６上に形成する場合は、すべてのソースドライバユニ
ット１０７を同じ構成にする必要がある。そこで、図８
（Ａ）の回路と図８（Ｂ）の回路とを切り替えるための
ピンを設ける。ピンの位置に応じてハイレベル又はロー
ベルの制御信号が供給され、その制御信号に応じて図８
（Ａ）の回路又は図８（Ｂ）の回路に切り替えるように
すればよい。具体的には、制御信号に応じて、フリップ
フロップが立ち上がりエッジ又は立ち下がりエッジのい
ずれかに同期して動作するように切り替わる。なお、ソ
ースドライバユニット１０７をＴＡＢ１０６上に形成す
る場合に限定されない。ＣＯＧ(chip onglass)により、
図１のＴＦＴ基板１０１上に、ソースドライバユニット
１０７を形成してもよい。ソースドライバユニット１０
７は半導体チップであり、ＴＦＴ基板はガラス基板であ
る。
【００３７】以上のように、第１及び第２の実施形態に
よれば、インバータが、入力クロック信号ＩＣＬＫを反
転して、次段のソースドライバユニットに出力クロック
信号ＯＣＬＫとして出力する。これにより、偶数番目の
ソースドライバユニットと奇数番目のソースドライバユ
ニットとでは、クロック信号が反転している。これらの
非反転クロック信号と反転クロック信号は、互いに相殺
され、クロストーク及び／又はＥＭＩの悪影響を防止す
ることができる。また、偶数番目のソースドライバユニ
ットと奇数番目のソースドライバユニットとでは、出力
信号ＯＲＤＴの時間的変化点が異なる。これにより、出
力信号の変化点が時間的に分散され、クロストーク及び
／又はＥＭＩの悪影響を防止することができる。
よれば、インバータが、入力クロック信号ＩＣＬＫを反
転して、次段のソースドライバユニットに出力クロック
信号ＯＣＬＫとして出力する。これにより、偶数番目の
ソースドライバユニットと奇数番目のソースドライバユ
ニットとでは、クロック信号が反転している。これらの
非反転クロック信号と反転クロック信号は、互いに相殺
され、クロストーク及び／又はＥＭＩの悪影響を防止す
ることができる。また、偶数番目のソースドライバユニ
ットと奇数番目のソースドライバユニットとでは、出力
信号ＯＲＤＴの時間的変化点が異なる。これにより、出
力信号の変化点が時間的に分散され、クロストーク及び
／又はＥＭＩの悪影響を防止することができる。
【００３８】第３の実施形態によれば、偶数番目のソー
スドライバユニットはクロック信号ＩＣＬＫの立ち下が
りエッジ又は立ち上がりエッジのいずれかに同期して動
作し、奇数番目のソースドライバユニットはそれとは異
なるクロック信号ＩＣＬＫの立ち上がりエッジ又は立ち
下がりエッジのいずれかに同期して動作する。その結
果、偶数番目及び奇数番目のソースドライバユニットの
出力信号ＯＲＤＴは互いに変化点がずれる。これによ
り、クロストーク及びＥＭＩのピークが分散され、クロ
ストーク及びＥＭＩによる悪影響を防止することができ
る。
スドライバユニットはクロック信号ＩＣＬＫの立ち下が
りエッジ又は立ち上がりエッジのいずれかに同期して動
作し、奇数番目のソースドライバユニットはそれとは異
なるクロック信号ＩＣＬＫの立ち上がりエッジ又は立ち
下がりエッジのいずれかに同期して動作する。その結
果、偶数番目及び奇数番目のソースドライバユニットの
出力信号ＯＲＤＴは互いに変化点がずれる。これによ
り、クロストーク及びＥＭＩのピークが分散され、クロ
ストーク及びＥＭＩによる悪影響を防止することができ
る。
【００３９】上記実施形態は、何れも本発明を実施する
にあたっての具体化の例を示したものに過ぎず、これら
によって本発明の技術的範囲が限定的に解釈されてはな
らないものである。すなわち、本発明はその技術思想、
またはその主要な特徴から逸脱することなく、様々な形
で実施することができる。
にあたっての具体化の例を示したものに過ぎず、これら
によって本発明の技術的範囲が限定的に解釈されてはな
らないものである。すなわち、本発明はその技術思想、
またはその主要な特徴から逸脱することなく、様々な形
で実施することができる。
【００４０】本発明の実施形態は、例えば以下のように
種々の適用が可能である。 （付記１）ゲート、ソース及びドレインを含む複数のト
ランジスタを有するトランジスタ基板と、共通電極を含
み、液晶を介して前記トランジスタ基板に対向して設け
られる共通基板と、前記複数のトランジスタのゲートを
駆動するためのゲートドライバと、複数のソースドライ
バユニットがカスケード接続され、前記複数のトランジ
スタのソースを駆動するためのソースドライバとを有
し、前記各ソースドライバユニットは、前段のソースド
ライバユニット又は外部から入力されるクロック信号の
線がクロック端子に接続され、前段のソースドライバユ
ニット又は外部から入力される入力信号の線が入力端子
に接続され、次段のソースドライバユニット又は外部に
出力信号を出力するための線が出力端子に接続されるフ
リップフロップと、前記前段のソースドライバユニット
又は外部から入力されるクロック信号の線が入力端子に
接続され、次段のソースドライバユニット又は外部にク
ロック信号を出力するための線が出力端子に接続される
インバータと、前記前段のソースドライバユニット又は
外部から入力される入力信号に応じて、前記トランジス
タ基板のトランジスタのソースに信号を出力するための
出力回路とを有する液晶表示装置。 （付記２）さらに、前記フリップフロップの出力端子が
入力端子に接続され、次段のソースドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
される遅延時間調整のためのバッファを有する付記１記
載の液晶表示装置。 （付記３）さらに、前記インバータが出力する反転クロ
ック信号を次段のソースドライバユニット又は外部に出
力するための第１の出力線と、前記前段のソースドライ
バユニット又は外部から入力するクロック信号の非反転
クロック信号を次段のソースドライバユニット又は外部
に出力するための第２の出力線とを有し、前記フリップ
フロップは、前段のソースドライバユニットの第１の出
力線又は外部から入力されるクロック信号の線がクロッ
ク端子に接続される付記１記載の液晶表示装置。 （付記４）前記フリップフロップの入力端子には表示デ
ータ又は制御信号が入力される付記１記載の液晶表示装
置。 （付記５）複数のドライバユニットがカスケード接続さ
れる液晶表示装置のドライバであって、前記各ドライバ
ユニットは、前段のドライバユニット又は外部から入力
されるクロック信号の線がクロック端子に接続され、前
段のドライバユニット又は外部から入力される入力信号
の線が入力端子に接続され、次段のドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
されるフリップフロップと、前記前段のドライバユニッ
ト又は外部から入力されるクロック信号の線が入力端子
に接続され、次段のドライバユニット又は外部にクロッ
ク信号を出力するための線が出力端子に接続されるイン
バータと、前記前段のドライバユニット又は外部から入
力される入力信号に応じて、液晶表示装置の駆動素子に
信号を出力するための出力回路とを有する液晶表示装置
のドライバ。 （付記６）さらに、前記フリップフロップの出力端子が
入力端子に接続され、次段のドライバユニット又は外部
に出力信号を出力するための線が出力端子に接続される
遅延時間調整のためのバッファを有する付記５記載の液
晶表示装置のドライバ。 （付記７）さらに、前記インバータが出力する反転クロ
ック信号を次段のドライバユニット又は外部に出力する
ための第１の出力線と、前記前段のドライバユニット又
は外部から入力するクロック信号の非反転クロック信号
を次段のドライバユニット又は外部に出力するための第
２の出力線とを有し、前記フリップフロップは、前段の
ドライバユニットの第１の出力線又は外部から入力され
るクロック信号の線がクロック端子に接続される付記５
記載の液晶表示装置のドライバ。 （付記８）前記フリップフロップの入力端子には表示デ
ータ又は制御信号が入力される付記５記載の液晶表示装
置のドライバ。 （付記９）ゲート、ソース及びドレインを含む複数のト
ランジスタを有するトランジスタ基板と、共通電極を含
み、液晶を介して前記トランジスタ基板に対向して設け
られる共通基板と、前記複数のトランジスタのゲートを
駆動するためのゲートドライバと、複数のソースドライ
バユニットがカスケード接続され、前記複数のトランジ
スタのソースを駆動するためのソースドライバとを有
し、前記各ソースドライバユニットは、前記前段のソー
スドライバユニット又は外部から入力されるクロック信
号の線が入力端子に接続され、次段のソースドライバユ
ニット又は外部にクロック信号を出力するための線が出
力端子に接続されるインバータと、前記インバータの出
力端子がクロック端子に接続され、前段のソースドライ
バユニット又は外部から入力される入力信号の線が入力
端子に接続され、次段のソースドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
るフリップフロップと、前記前段のソースドライバユニ
ット又は外部から入力される入力信号に応じて、前記ト
ランジスタ基板のトランジスタのソースに信号を出力す
るための出力回路とを有する液晶表示装置。 （付記１０）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のソースドライバユニット
又は外部に出力信号を出力するための線が出力端子に接
続される遅延時間調整のためのバッファを有する付記９
記載の液晶表示装置。 （付記１１）さらに、前記インバータが出力する反転ク
ロック信号を次段のソースドライバユニット又は外部に
出力するための第１の出力線と、前記前段のソースドラ
イバユニット又は外部から入力するクロック信号の非反
転クロック信号を次段のソースドライバユニット又は外
部に出力するための第２の出力線とを有し、前記フリッ
プフロップは、前段のソースドライバユニットの第１の
出力線又は外部から入力されるクロック信号の線がクロ
ック端子に接続される付記９記載の液晶表示装置。 （付記１２）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記９記載の液晶表示
装置。 （付記１３）複数のドライバユニットがカスケード接続
される液晶表示装置のドライバであって、前記各ドライ
バユニットは、前記前段のドライバユニット又は外部か
ら入力されるクロック信号の線が入力端子に接続され、
次段のドライバユニット又は外部にクロック信号を出力
するための線が出力端子に接続されるインバータと、前
記インバータの出力端子がクロック端子に接続され、前
段のドライバユニット又は外部から入力される入力信号
の線が入力端子に接続され、次段のドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
されるフリップフロップと、前記前段のドライバユニッ
ト又は外部から入力される入力信号に応じて、液晶表示
装置の駆動素子に信号を出力するための出力回路とを有
する液晶表示装置のドライバ。 （付記１４）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
る遅延時間調整のためのバッファを有する付記１３記載
の液晶表示装置のドライバ。 （付記１５）さらに、前記インバータが出力する反転ク
ロック信号を次段のドライバユニット又は外部に出力す
るための第１の出力線と、前記前段のドライバユニット
又は外部から入力するクロック信号の非反転クロック信
号を次段のドライバユニット又は外部に出力するための
第２の出力線とを有し、前記フリップフロップは、前段
のドライバユニットの第１の出力線又は外部から入力さ
れるクロック信号の線がクロック端子に接続される付記
１３記載の液晶表示装置のドライバ。 （付記１６）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記１３記載の液晶表
示装置のドライバ。 （付記１７）ゲート、ソース及びドレインを含む複数の
トランジスタを有するトランジスタ基板と、共通電極を
含み、液晶を介して前記トランジスタ基板に対向して設
けられる共通基板と、前記複数のトランジスタのゲート
を駆動するためのゲートドライバと、複数のソースドラ
イバユニットがカスケード接続され、前記複数のトラン
ジスタのソースを駆動するためのソースドライバとを有
し、前記ソースドライバ内の偶数番目のソースドライバ
ユニットは、前段のソースドライバユニット又は外部か
ら入力されるクロック信号の立ち上がりエッジ又は立ち
下がりエッジのいずれかのエッジに同期して、前段のソ
ースドライバユニット又は外部から入力される入力信号
に応じて、次段のソースドライバユニット又は外部に出
力信号を出力するためのフリップフロップと、前記前段
のソースドライバユニット又は外部から入力される入力
信号に応じて、前記トランジスタ基板のトランジスタの
ソースに信号を出力するための出力回路とを有し、前記
ソースドライバ内の奇数番目のソースドライバユニット
は、前段のソースドライバユニット又は外部から入力さ
れるクロック信号の立ち下がりエッジ又は立ち上がりエ
ッジのいずれかのエッジであって、前記偶数番目のソー
スドライバユニットのフリップフロップとは異なるエッ
ジに同期して、前段のソースドライバユニット又は外部
から入力される入力信号に応じて、次段のソースドライ
バユニット又は外部に出力信号を出力するためのフリッ
プフロップと、前記前段のソースドライバユニット又は
外部から入力される入力信号に応じて、前記トランジス
タ基板のトランジスタのソースに信号を出力するための
出力回路とを有する液晶表示装置。 （付記１８）さらに、前記前段のソースドライバユニッ
ト又は外部から入力するクロック信号の線が入力端子に
接続され、次段のソースドライバユニット又は外部にク
ロック信号を出力するための線が出力端子に接続される
増幅用バッファを有する付記１７記載の液晶表示装置。 （付記１９）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のソースドライバユニット
又は外部に出力信号を出力するための線が出力端子に接
続される遅延時間調整用バッファを有する付記１８記載
の液晶表示装置。 （付記２０）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記１７記載の液晶表
示装置。 （付記２１）偶数番目及び奇数番目のドライバユニット
が交互にカスケード接続される液晶表示装置のドライバ
であって、前記偶数番目のドライバユニットは、前段の
ドライバユニット又は外部から入力されるクロック信号
の立ち上がりエッジ又は立ち下がりエッジのいずれかの
エッジに同期して、前段のドライバユニット又は外部か
ら入力される入力信号に応じて、次段のドライバユニッ
ト又は外部に出力信号を出力するためのフリップフロッ
プと、前記前段のドライバユニット又は外部から入力さ
れる入力信号に応じて、液晶表示装置の駆動素子に信号
を出力するための出力回路とを有し、前記奇数番目のド
ライバユニットは、前段のドライバユニット又は外部か
ら入力されるクロック信号の立ち下がりエッジ又は立ち
上がりエッジのいずれかのエッジであって、前記偶数番
目のドライバユニットのフリップフロップとは異なるエ
ッジに同期して、前段のドライバユニット又は外部から
入力される入力信号に応じて、次段のドライバユニット
又は外部に出力信号を出力するためのフリップフロップ
と、前記前段のドライバユニット又は外部から入力され
る入力信号に応じて、液晶表示装置の駆動素子に信号を
出力するための出力回路とを有する液晶表示装置のドラ
イバ。 （付記２２）さらに、前記前段のドライバユニット又は
外部から入力するクロック信号の線が入力端子に接続さ
れ、次段のドライバユニット又は外部にクロック信号を
出力するための線が出力端子に接続される増幅用バッフ
ァを有する付記２１記載の液晶表示装置のドライバ。 （付記２３）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
る遅延時間調整のためのバッファを有する付記２２記載
の液晶表示装置のドライバ。 （付記２４）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記２１記載の液晶表
示装置のドライバ。
種々の適用が可能である。 （付記１）ゲート、ソース及びドレインを含む複数のト
ランジスタを有するトランジスタ基板と、共通電極を含
み、液晶を介して前記トランジスタ基板に対向して設け
られる共通基板と、前記複数のトランジスタのゲートを
駆動するためのゲートドライバと、複数のソースドライ
バユニットがカスケード接続され、前記複数のトランジ
スタのソースを駆動するためのソースドライバとを有
し、前記各ソースドライバユニットは、前段のソースド
ライバユニット又は外部から入力されるクロック信号の
線がクロック端子に接続され、前段のソースドライバユ
ニット又は外部から入力される入力信号の線が入力端子
に接続され、次段のソースドライバユニット又は外部に
出力信号を出力するための線が出力端子に接続されるフ
リップフロップと、前記前段のソースドライバユニット
又は外部から入力されるクロック信号の線が入力端子に
接続され、次段のソースドライバユニット又は外部にク
ロック信号を出力するための線が出力端子に接続される
インバータと、前記前段のソースドライバユニット又は
外部から入力される入力信号に応じて、前記トランジス
タ基板のトランジスタのソースに信号を出力するための
出力回路とを有する液晶表示装置。 （付記２）さらに、前記フリップフロップの出力端子が
入力端子に接続され、次段のソースドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
される遅延時間調整のためのバッファを有する付記１記
載の液晶表示装置。 （付記３）さらに、前記インバータが出力する反転クロ
ック信号を次段のソースドライバユニット又は外部に出
力するための第１の出力線と、前記前段のソースドライ
バユニット又は外部から入力するクロック信号の非反転
クロック信号を次段のソースドライバユニット又は外部
に出力するための第２の出力線とを有し、前記フリップ
フロップは、前段のソースドライバユニットの第１の出
力線又は外部から入力されるクロック信号の線がクロッ
ク端子に接続される付記１記載の液晶表示装置。 （付記４）前記フリップフロップの入力端子には表示デ
ータ又は制御信号が入力される付記１記載の液晶表示装
置。 （付記５）複数のドライバユニットがカスケード接続さ
れる液晶表示装置のドライバであって、前記各ドライバ
ユニットは、前段のドライバユニット又は外部から入力
されるクロック信号の線がクロック端子に接続され、前
段のドライバユニット又は外部から入力される入力信号
の線が入力端子に接続され、次段のドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
されるフリップフロップと、前記前段のドライバユニッ
ト又は外部から入力されるクロック信号の線が入力端子
に接続され、次段のドライバユニット又は外部にクロッ
ク信号を出力するための線が出力端子に接続されるイン
バータと、前記前段のドライバユニット又は外部から入
力される入力信号に応じて、液晶表示装置の駆動素子に
信号を出力するための出力回路とを有する液晶表示装置
のドライバ。 （付記６）さらに、前記フリップフロップの出力端子が
入力端子に接続され、次段のドライバユニット又は外部
に出力信号を出力するための線が出力端子に接続される
遅延時間調整のためのバッファを有する付記５記載の液
晶表示装置のドライバ。 （付記７）さらに、前記インバータが出力する反転クロ
ック信号を次段のドライバユニット又は外部に出力する
ための第１の出力線と、前記前段のドライバユニット又
は外部から入力するクロック信号の非反転クロック信号
を次段のドライバユニット又は外部に出力するための第
２の出力線とを有し、前記フリップフロップは、前段の
ドライバユニットの第１の出力線又は外部から入力され
るクロック信号の線がクロック端子に接続される付記５
記載の液晶表示装置のドライバ。 （付記８）前記フリップフロップの入力端子には表示デ
ータ又は制御信号が入力される付記５記載の液晶表示装
置のドライバ。 （付記９）ゲート、ソース及びドレインを含む複数のト
ランジスタを有するトランジスタ基板と、共通電極を含
み、液晶を介して前記トランジスタ基板に対向して設け
られる共通基板と、前記複数のトランジスタのゲートを
駆動するためのゲートドライバと、複数のソースドライ
バユニットがカスケード接続され、前記複数のトランジ
スタのソースを駆動するためのソースドライバとを有
し、前記各ソースドライバユニットは、前記前段のソー
スドライバユニット又は外部から入力されるクロック信
号の線が入力端子に接続され、次段のソースドライバユ
ニット又は外部にクロック信号を出力するための線が出
力端子に接続されるインバータと、前記インバータの出
力端子がクロック端子に接続され、前段のソースドライ
バユニット又は外部から入力される入力信号の線が入力
端子に接続され、次段のソースドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
るフリップフロップと、前記前段のソースドライバユニ
ット又は外部から入力される入力信号に応じて、前記ト
ランジスタ基板のトランジスタのソースに信号を出力す
るための出力回路とを有する液晶表示装置。 （付記１０）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のソースドライバユニット
又は外部に出力信号を出力するための線が出力端子に接
続される遅延時間調整のためのバッファを有する付記９
記載の液晶表示装置。 （付記１１）さらに、前記インバータが出力する反転ク
ロック信号を次段のソースドライバユニット又は外部に
出力するための第１の出力線と、前記前段のソースドラ
イバユニット又は外部から入力するクロック信号の非反
転クロック信号を次段のソースドライバユニット又は外
部に出力するための第２の出力線とを有し、前記フリッ
プフロップは、前段のソースドライバユニットの第１の
出力線又は外部から入力されるクロック信号の線がクロ
ック端子に接続される付記９記載の液晶表示装置。 （付記１２）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記９記載の液晶表示
装置。 （付記１３）複数のドライバユニットがカスケード接続
される液晶表示装置のドライバであって、前記各ドライ
バユニットは、前記前段のドライバユニット又は外部か
ら入力されるクロック信号の線が入力端子に接続され、
次段のドライバユニット又は外部にクロック信号を出力
するための線が出力端子に接続されるインバータと、前
記インバータの出力端子がクロック端子に接続され、前
段のドライバユニット又は外部から入力される入力信号
の線が入力端子に接続され、次段のドライバユニット又
は外部に出力信号を出力するための線が出力端子に接続
されるフリップフロップと、前記前段のドライバユニッ
ト又は外部から入力される入力信号に応じて、液晶表示
装置の駆動素子に信号を出力するための出力回路とを有
する液晶表示装置のドライバ。 （付記１４）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
る遅延時間調整のためのバッファを有する付記１３記載
の液晶表示装置のドライバ。 （付記１５）さらに、前記インバータが出力する反転ク
ロック信号を次段のドライバユニット又は外部に出力す
るための第１の出力線と、前記前段のドライバユニット
又は外部から入力するクロック信号の非反転クロック信
号を次段のドライバユニット又は外部に出力するための
第２の出力線とを有し、前記フリップフロップは、前段
のドライバユニットの第１の出力線又は外部から入力さ
れるクロック信号の線がクロック端子に接続される付記
１３記載の液晶表示装置のドライバ。 （付記１６）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記１３記載の液晶表
示装置のドライバ。 （付記１７）ゲート、ソース及びドレインを含む複数の
トランジスタを有するトランジスタ基板と、共通電極を
含み、液晶を介して前記トランジスタ基板に対向して設
けられる共通基板と、前記複数のトランジスタのゲート
を駆動するためのゲートドライバと、複数のソースドラ
イバユニットがカスケード接続され、前記複数のトラン
ジスタのソースを駆動するためのソースドライバとを有
し、前記ソースドライバ内の偶数番目のソースドライバ
ユニットは、前段のソースドライバユニット又は外部か
ら入力されるクロック信号の立ち上がりエッジ又は立ち
下がりエッジのいずれかのエッジに同期して、前段のソ
ースドライバユニット又は外部から入力される入力信号
に応じて、次段のソースドライバユニット又は外部に出
力信号を出力するためのフリップフロップと、前記前段
のソースドライバユニット又は外部から入力される入力
信号に応じて、前記トランジスタ基板のトランジスタの
ソースに信号を出力するための出力回路とを有し、前記
ソースドライバ内の奇数番目のソースドライバユニット
は、前段のソースドライバユニット又は外部から入力さ
れるクロック信号の立ち下がりエッジ又は立ち上がりエ
ッジのいずれかのエッジであって、前記偶数番目のソー
スドライバユニットのフリップフロップとは異なるエッ
ジに同期して、前段のソースドライバユニット又は外部
から入力される入力信号に応じて、次段のソースドライ
バユニット又は外部に出力信号を出力するためのフリッ
プフロップと、前記前段のソースドライバユニット又は
外部から入力される入力信号に応じて、前記トランジス
タ基板のトランジスタのソースに信号を出力するための
出力回路とを有する液晶表示装置。 （付記１８）さらに、前記前段のソースドライバユニッ
ト又は外部から入力するクロック信号の線が入力端子に
接続され、次段のソースドライバユニット又は外部にク
ロック信号を出力するための線が出力端子に接続される
増幅用バッファを有する付記１７記載の液晶表示装置。 （付記１９）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のソースドライバユニット
又は外部に出力信号を出力するための線が出力端子に接
続される遅延時間調整用バッファを有する付記１８記載
の液晶表示装置。 （付記２０）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記１７記載の液晶表
示装置。 （付記２１）偶数番目及び奇数番目のドライバユニット
が交互にカスケード接続される液晶表示装置のドライバ
であって、前記偶数番目のドライバユニットは、前段の
ドライバユニット又は外部から入力されるクロック信号
の立ち上がりエッジ又は立ち下がりエッジのいずれかの
エッジに同期して、前段のドライバユニット又は外部か
ら入力される入力信号に応じて、次段のドライバユニッ
ト又は外部に出力信号を出力するためのフリップフロッ
プと、前記前段のドライバユニット又は外部から入力さ
れる入力信号に応じて、液晶表示装置の駆動素子に信号
を出力するための出力回路とを有し、前記奇数番目のド
ライバユニットは、前段のドライバユニット又は外部か
ら入力されるクロック信号の立ち下がりエッジ又は立ち
上がりエッジのいずれかのエッジであって、前記偶数番
目のドライバユニットのフリップフロップとは異なるエ
ッジに同期して、前段のドライバユニット又は外部から
入力される入力信号に応じて、次段のドライバユニット
又は外部に出力信号を出力するためのフリップフロップ
と、前記前段のドライバユニット又は外部から入力され
る入力信号に応じて、液晶表示装置の駆動素子に信号を
出力するための出力回路とを有する液晶表示装置のドラ
イバ。 （付記２２）さらに、前記前段のドライバユニット又は
外部から入力するクロック信号の線が入力端子に接続さ
れ、次段のドライバユニット又は外部にクロック信号を
出力するための線が出力端子に接続される増幅用バッフ
ァを有する付記２１記載の液晶表示装置のドライバ。 （付記２３）さらに、前記フリップフロップの出力端子
が入力端子に接続され、次段のドライバユニット又は外
部に出力信号を出力するための線が出力端子に接続され
る遅延時間調整のためのバッファを有する付記２２記載
の液晶表示装置のドライバ。 （付記２４）前記フリップフロップの入力端子には表示
データ又は制御信号が入力される付記２１記載の液晶表
示装置のドライバ。
【００４１】
【発明の効果】以上説明したように、インバータは、入
力クロック信号を反転して、次段のソースドライバユニ
ットに出力する。これにより、偶数番目のソースドライ
バユニットと奇数番目のソースドライバユニットとで
は、クロック信号が反転している。これらの非反転クロ
ック信号と反転クロック信号は、互いに相殺され、クロ
ストーク及び／又はＥＭＩの悪影響を防止することがで
きる。また、偶数番目のソースドライバユニットと奇数
番目のソースドライバユニットとでは、フリップフロッ
プが相互に反転したクロック信号に同期して動作するの
で、出力信号の変化点が異なる。これにより、出力信号
の時間的変化点が分散され、クロストーク及び／又はＥ
ＭＩの悪影響を防止することができる。
力クロック信号を反転して、次段のソースドライバユニ
ットに出力する。これにより、偶数番目のソースドライ
バユニットと奇数番目のソースドライバユニットとで
は、クロック信号が反転している。これらの非反転クロ
ック信号と反転クロック信号は、互いに相殺され、クロ
ストーク及び／又はＥＭＩの悪影響を防止することがで
きる。また、偶数番目のソースドライバユニットと奇数
番目のソースドライバユニットとでは、フリップフロッ
プが相互に反転したクロック信号に同期して動作するの
で、出力信号の変化点が異なる。これにより、出力信号
の時間的変化点が分散され、クロストーク及び／又はＥ
ＭＩの悪影響を防止することができる。
【図１】本発明の第１の実施形態による液晶表示装置の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】ソースドライバユニットの構成を示すブロック
図である。
図である。
【図３】図３（Ａ）〜（Ｃ）は第１の実施形態によるタ
イミング調整回路の構成例を示す回路図である。
イミング調整回路の構成例を示す回路図である。
【図４】図３（Ａ）のタイミング調整回路の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図５】図３（Ａ）のタイミング調整回路の効果を説明
するための参考タイミングチャートである。
するための参考タイミングチャートである。
【図６】図６（Ａ）及び（Ｂ）は本発明の第２の実施形
態によるタイミング調整回路の構成例を示す回路図であ
る。
態によるタイミング調整回路の構成例を示す回路図であ
る。
【図７】図６（Ａ）のタイミング調整回路の動作を説明
するためのタイミングチャートである。
するためのタイミングチャートである。
【図８】図８（Ａ）及び（Ｂ）は本発明の第３の実施形
態によるタイミング調整回路の構成例を示す回路図であ
る。
態によるタイミング調整回路の構成例を示す回路図であ
る。
【図９】図９（Ａ）及び（Ｂ）は図８（Ａ）及び（Ｂ）
のタイミング調整回路の動作を説明するためのタイミン
グチャートである。
のタイミング調整回路の動作を説明するためのタイミン
グチャートである。
１０１ ＴＦＴ基板
１０２ 共通基板
１０３ タイミングコントローラ
１０４ ゲートドライバ
１０５ プリント基板
１０６ａ〜１０６ｚ ＴＡＢ
１０７ａ〜１０７ｚ ソースドライバユニット
１０８ 配線
１１１ ＭＯＳトランジスタ
１１２ 画素電極
２０１ シフトレジスタ部
２０２ データレジスタ部
２０３ ラッチ部
２０４ レベルシフト部
２０５ Ｄ／Ａコンバータ部
２０６ 出力部
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｒ
６８０ ６８０Ｇ
(72)発明者 福徳 章一
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 平木 克良
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 2H093 NA16 NC22 NC24 NC26 NC34
ND15 ND40 NE07
5C006 AC21 AF71 AF72 BB16 BC02
BC12 BF06 BF07 BF26 BF27
EB05 FA25 FA32
5C080 AA10 BB05 DD10 DD12 DD25
FF11 JJ02 JJ04 JJ06 KK02
Claims (10)
- 【請求項１】 ゲート、ソース及びドレインを含む複数
のトランジスタを有するトランジスタ基板と、 共通電極を含み、液晶を介して前記トランジスタ基板に
対向して設けられる共通基板と、 前記複数のトランジスタのゲートを駆動するためのゲー
トドライバと、 複数のソースドライバユニットがカスケード接続され、
前記複数のトランジスタのソースを駆動するためのソー
スドライバとを有し、 前記各ソースドライバユニットは、 前段のソースドライバユニット又は外部から入力される
クロック信号の線がクロック端子に接続され、前段のソ
ースドライバユニット又は外部から入力される入力信号
の線が入力端子に接続され、次段のソースドライバユニ
ット又は外部に出力信号を出力するための線が出力端子
に接続されるフリップフロップと、 前記前段のソースドライバユニット又は外部から入力さ
れるクロック信号の線が入力端子に接続され、次段のソ
ースドライバユニット又は外部にクロック信号を出力す
るための線が出力端子に接続されるインバータと、 前記前段のソースドライバユニット又は外部から入力さ
れる入力信号に応じて、前記トランジスタ基板のトラン
ジスタのソースに信号を出力するための出力回路とを有
する液晶表示装置。 - 【請求項２】 さらに、前記フリップフロップの出力端
子が入力端子に接続され、次段のソースドライバユニッ
ト又は外部に出力信号を出力するための線が出力端子に
接続される遅延時間調整のためのバッファを有する請求
項１記載の液晶表示装置。 - 【請求項３】 さらに、前記インバータが出力する反転
クロック信号を次段のソースドライバユニット又は外部
に出力するための第１の出力線と、 前記前段のソースドライバユニット又は外部から入力す
るクロック信号の非反転クロック信号を次段のソースド
ライバユニット又は外部に出力するための第２の出力線
とを有し、 前記フリップフロップは、前段のソースドライバユニッ
トの第１の出力線又は外部から入力されるクロック信号
の線がクロック端子に接続される請求項１記載の液晶表
示装置。 - 【請求項４】 複数のドライバユニットがカスケード接
続される液晶表示装置のドライバであって、 前記各ドライバユニットは、 前段のドライバユニット又は外部から入力されるクロッ
ク信号の線がクロック端子に接続され、前段のドライバ
ユニット又は外部から入力される入力信号の線が入力端
子に接続され、次段のドライバユニット又は外部に出力
信号を出力するための線が出力端子に接続されるフリッ
プフロップと、 前記前段のドライバユニット又は外部から入力されるク
ロック信号の線が入力端子に接続され、次段のドライバ
ユニット又は外部にクロック信号を出力するための線が
出力端子に接続されるインバータと、 前記前段のドライバユニット又は外部から入力される入
力信号に応じて、液晶表示装置の駆動素子に信号を出力
するための出力回路とを有する液晶表示装置のドライ
バ。 - 【請求項５】 さらに、前記フリップフロップの出力端
子が入力端子に接続され、次段のドライバユニット又は
外部に出力信号を出力するための線が出力端子に接続さ
れる遅延時間調整のためのバッファを有する請求項４記
載の液晶表示装置のドライバ。 - 【請求項６】 さらに、前記インバータが出力する反転
クロック信号を次段のドライバユニット又は外部に出力
するための第１の出力線と、 前記前段のドライバユニット又は外部から入力するクロ
ック信号の非反転クロック信号を次段のドライバユニッ
ト又は外部に出力するための第２の出力線とを有し、 前記フリップフロップは、前段のドライバユニットの第
１の出力線又は外部から入力されるクロック信号の線が
クロック端子に接続される請求項４記載の液晶表示装置
のドライバ。 - 【請求項７】 ゲート、ソース及びドレインを含む複数
のトランジスタを有するトランジスタ基板と、 共通電極を含み、液晶を介して前記トランジスタ基板に
対向して設けられる共通基板と、 前記複数のトランジスタのゲートを駆動するためのゲー
トドライバと、 複数のソースドライバユニットがカスケード接続され、
前記複数のトランジスタのソースを駆動するためのソー
スドライバとを有し、 前記各ソースドライバユニットは、 前記前段のソースドライバユニット又は外部から入力さ
れるクロック信号の線が入力端子に接続され、次段のソ
ースドライバユニット又は外部にクロック信号を出力す
るための線が出力端子に接続されるインバータと、 前記インバータの出力端子がクロック端子に接続され、
前段のソースドライバユニット又は外部から入力される
入力信号の線が入力端子に接続され、次段のソースドラ
イバユニット又は外部に出力信号を出力するための線が
出力端子に接続されるフリップフロップと、 前記前段のソースドライバユニット又は外部から入力さ
れる入力信号に応じて、前記トランジスタ基板のトラン
ジスタのソースに信号を出力するための出力回路とを有
する液晶表示装置。 - 【請求項８】 複数のドライバユニットがカスケード接
続される液晶表示装置のドライバであって、 前記各ドライバユニットは、 前記前段のドライバユニット又は外部から入力されるク
ロック信号の線が入力端子に接続され、次段のドライバ
ユニット又は外部にクロック信号を出力するための線が
出力端子に接続されるインバータと、 前記インバータの出力端子がクロック端子に接続され、
前段のドライバユニット又は外部から入力される入力信
号の線が入力端子に接続され、次段のドライバユニット
又は外部に出力信号を出力するための線が出力端子に接
続されるフリップフロップと、 前記前段のドライバユニット又は外部から入力される入
力信号に応じて、液晶表示装置の駆動素子に信号を出力
するための出力回路とを有する液晶表示装置のドライ
バ。 - 【請求項９】 ゲート、ソース及びドレインを含む複数
のトランジスタを有するトランジスタ基板と、 共通電極を含み、液晶を介して前記トランジスタ基板に
対向して設けられる共通基板と、 前記複数のトランジスタのゲートを駆動するためのゲー
トドライバと、 複数のソースドライバユニットがカスケード接続され、
前記複数のトランジスタのソースを駆動するためのソー
スドライバとを有し、 前記ソースドライバ内の偶数番目のソースドライバユニ
ットは、 前段のソースドライバユニット又は外部から入力される
クロック信号の立ち上がりエッジ又は立ち下がりエッジ
のいずれかのエッジに同期して、前段のソースドライバ
ユニット又は外部から入力される入力信号に応じて、次
段のソースドライバユニット又は外部に出力信号を出力
するためのフリップフロップと、 前記前段のソースドライバユニット又は外部から入力さ
れる入力信号に応じて、前記トランジスタ基板のトラン
ジスタのソースに信号を出力するための出力回路とを有
し、 前記ソースドライバ内の奇数番目のソースドライバユニ
ットは、 前段のソースドライバユニット又は外部から入力される
クロック信号の立ち下がりエッジ又は立ち上がりエッジ
のいずれかのエッジであって、前記偶数番目のソースド
ライバユニットのフリップフロップとは異なるエッジに
同期して、前段のソースドライバユニット又は外部から
入力される入力信号に応じて、次段のソースドライバユ
ニット又は外部に出力信号を出力するためのフリップフ
ロップと、 前記前段のソースドライバユニット又は外部から入力さ
れる入力信号に応じて、前記トランジスタ基板のトラン
ジスタのソースに信号を出力するための出力回路とを有
する液晶表示装置。 - 【請求項１０】 偶数番目及び奇数番目のドライバユニ
ットが交互にカスケード接続される液晶表示装置のドラ
イバであって、 前記偶数番目のドライバユニットは、 前段のドライバユニット又は外部から入力されるクロッ
ク信号の立ち上がりエッジ又は立ち下がりエッジのいず
れかのエッジに同期して、前段のドライバユニット又は
外部から入力される入力信号に応じて、次段のドライバ
ユニット又は外部に出力信号を出力するためのフリップ
フロップと、 前記前段のドライバユニット又は外部から入力される入
力信号に応じて、液晶表示装置の駆動素子に信号を出力
するための出力回路とを有し、 前記奇数番目のドライバユニットは、 前段のドライバユニット又は外部から入力されるクロッ
ク信号の立ち下がりエッジ又は立ち上がりエッジのいず
れかのエッジであって、前記偶数番目のドライバユニッ
トのフリップフロップとは異なるエッジに同期して、前
段のドライバユニット又は外部から入力される入力信号
に応じて、次段のドライバユニット又は外部に出力信号
を出力するためのフリップフロップと、 前記前段のドライバユニット又は外部から入力される入
力信号に応じて、液晶表示装置の駆動素子に信号を出力
するための出力回路とを有する液晶表示装置のドライ
バ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096903A JP2003295836A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置及びそのドライバ |
| US10/386,788 US7064739B2 (en) | 2002-03-29 | 2003-03-12 | Liquid crystal display and driver thereof |
| TW092105501A TW583637B (en) | 2002-03-29 | 2003-03-13 | Liquid crystal display and driver thereof |
| KR1020030017423A KR100764961B1 (ko) | 2002-03-29 | 2003-03-20 | 액정 표시 장치 및 그 드라이버 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002096903A JP2003295836A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置及びそのドライバ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003295836A true JP2003295836A (ja) | 2003-10-15 |
Family
ID=28449774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002096903A Pending JP2003295836A (ja) | 2002-03-29 | 2002-03-29 | 液晶表示装置及びそのドライバ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7064739B2 (ja) |
| JP (1) | JP2003295836A (ja) |
| KR (1) | KR100764961B1 (ja) |
| TW (1) | TW583637B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007035014A1 (en) * | 2005-09-23 | 2007-03-29 | Anapass Inc. | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling |
| WO2007035015A1 (en) * | 2005-09-23 | 2007-03-29 | Anapass Inc. | Display, column driver integrated circuit, and multi-level detector, and multi-level detection method |
| JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路，表示データ処理装置，および表示装置 |
| JP2012022665A (ja) * | 2010-07-16 | 2012-02-02 | Macroblock Inc | シリアルコントローラ及び双方向シリアルコントローラ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100959780B1 (ko) * | 2003-09-08 | 2010-05-27 | 삼성전자주식회사 | 액정 표시 장치와, 이의 구동 장치 및 방법 |
| KR20050094017A (ko) * | 2004-03-17 | 2005-09-26 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동회로 |
| CN100389448C (zh) * | 2004-05-21 | 2008-05-21 | 联咏科技股份有限公司 | 串行协议式面板显示系统与显示方法 |
| JP4678755B2 (ja) * | 2004-08-06 | 2011-04-27 | ルネサスエレクトロニクス株式会社 | 液晶表示装置，ソースドライバ，及びソースドライバ動作方法 |
| TWI292569B (en) | 2005-03-11 | 2008-01-11 | Himax Tech Ltd | Chip-on-glass liquid crystal display and transmission method thereof |
| KR100688538B1 (ko) | 2005-03-22 | 2007-03-02 | 삼성전자주식회사 | 디스플레이 패널에서 내부 메모리 스킴 변경을 통한 배치 면적을 최소화하는 디스플레이 패널 구동 회로 및 이를 이용한 디스플레이 패널 회로 구동 방법 |
| JP5027435B2 (ja) * | 2006-03-31 | 2012-09-19 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2007279399A (ja) * | 2006-04-06 | 2007-10-25 | Toshiba Corp | 表示制御装置 |
| TWI402796B (zh) * | 2008-01-09 | 2013-07-21 | Chunghwa Picture Tubes Ltd | 源極驅動電路與其顯示裝置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5592199A (en) * | 1993-01-27 | 1997-01-07 | Sharp Kabushiki Kaisha | Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same |
| JP3285168B2 (ja) | 1993-08-06 | 2002-05-27 | シャープ株式会社 | 表示装置の実装構造及び実装方法 |
| JPH06258651A (ja) | 1993-03-05 | 1994-09-16 | Nec Kagoshima Ltd | Ｔｆｔ液晶表示装置 |
| JP3585749B2 (ja) * | 1998-11-20 | 2004-11-04 | シャープ株式会社 | 半導体装置のシステム構成及びこの半導体装置のシステム構成を用いた液晶表示装置モジュール |
| KR100358644B1 (ko) | 1999-01-05 | 2002-10-30 | 삼성전자 주식회사 | 듀얼 시프트 클록 배선을 가지는 액정 표시 장치 |
| JP3054135B1 (ja) | 1999-02-05 | 2000-06-19 | シャープ株式会社 | 液晶表示装置 |
| JP3522628B2 (ja) * | 1999-11-09 | 2004-04-26 | シャープ株式会社 | 半導体装置および表示装置モジュール |
| JP4783890B2 (ja) | 2000-02-18 | 2011-09-28 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP3827917B2 (ja) * | 2000-05-18 | 2006-09-27 | 株式会社日立製作所 | 液晶表示装置および半導体集積回路装置 |
-
2002
- 2002-03-29 JP JP2002096903A patent/JP2003295836A/ja active Pending
-
2003
- 2003-03-12 US US10/386,788 patent/US7064739B2/en not_active Expired - Fee Related
- 2003-03-13 TW TW092105501A patent/TW583637B/zh not_active IP Right Cessation
- 2003-03-20 KR KR1020030017423A patent/KR100764961B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007035014A1 (en) * | 2005-09-23 | 2007-03-29 | Anapass Inc. | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling |
| WO2007035015A1 (en) * | 2005-09-23 | 2007-03-29 | Anapass Inc. | Display, column driver integrated circuit, and multi-level detector, and multi-level detection method |
| CN101273394B (zh) * | 2005-09-23 | 2010-09-08 | 安纳帕斯股份有限公司 | 利用时钟嵌入多电平信号的显示器、定时控制器以及列驱动器集成电路 |
| US9934712B2 (en) | 2005-09-23 | 2018-04-03 | Anapass Inc. | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling |
| US9934715B2 (en) | 2005-09-23 | 2018-04-03 | Anapass Inc. | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling |
| US10235918B2 (en) | 2005-09-23 | 2019-03-19 | Anapass Inc. | Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling |
| JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路，表示データ処理装置，および表示装置 |
| JP2012022665A (ja) * | 2010-07-16 | 2012-02-02 | Macroblock Inc | シリアルコントローラ及び双方向シリアルコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030078655A (ko) | 2003-10-08 |
| TW583637B (en) | 2004-04-11 |
| KR100764961B1 (ko) | 2007-10-08 |
| US20030184511A1 (en) | 2003-10-02 |
| TW200304635A (en) | 2003-10-01 |
| US7064739B2 (en) | 2006-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101542506B1 (ko) | 액정 표시 장치 | |
| KR101143531B1 (ko) | 액정 디스플레이 게이트 구동 장치 | |
| KR101252572B1 (ko) | 액정표시장치의 게이트구동회로 및 그 구동방법 | |
| KR100381064B1 (ko) | 시프트 레지스터 및 화상표시장치 | |
| US9129576B2 (en) | Gate driving waveform control | |
| US20080136809A1 (en) | Liquid crystal displays | |
| US20130069930A1 (en) | Shift register, scanning signal line drive circuit, and display device | |
| JP2004157508A (ja) | シフトレジスタ、該シフトレジスタを用いた液晶表示装置、及び液晶装置のスキャンライン駆動方法 | |
| WO1999028896A1 (fr) | Circuit de commande pour dispositif electro-optique, procede de commande du dispositif electro-optique, dispositif electro-optique, et dispositif electronique | |
| JP2005202408A (ja) | ディスプレイ装置 | |
| JP3739663B2 (ja) | 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置 | |
| JP2009092729A (ja) | 電気光学装置および電子機器 | |
| JP2003295836A (ja) | 液晶表示装置及びそのドライバ | |
| KR20070083102A (ko) | 표시 장치 및 이의 구동 방법 | |
| TW201619943A (zh) | 閘極驅動器及使用其之顯示裝置 | |
| JP4390451B2 (ja) | 表示装置およびデータ側駆動回路 | |
| JP3536657B2 (ja) | 電気光学装置の駆動回路、電気光学装置、及び電子機器 | |
| KR20040024915A (ko) | 액정표시장치 | |
| JPH1165536A (ja) | 画像表示装置、画像表示方法及びそれを用いた電子機器並びに投写型表示装置 | |
| KR101112063B1 (ko) | 게이트드라이버 및 이를 구비한 액정표시장치 | |
| JP3872747B2 (ja) | カスケード接続回路およびその回路を備えた電子装置 | |
| JP2004126551A (ja) | 電気光学装置、および電子機器 | |
| JP3891070B2 (ja) | タイミング調整回路、駆動回路、電気光学装置および電子機器 | |
| JP3942490B2 (ja) | インターフェース回路およびそれを備えた電子装置 | |
| JP2001057518A (ja) | レベルシフト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050131 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050131 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070508 |