JPH09269846A - Emi対策回路 - Google Patents
Emi対策回路Info
- Publication number
- JPH09269846A JPH09269846A JP8079256A JP7925696A JPH09269846A JP H09269846 A JPH09269846 A JP H09269846A JP 8079256 A JP8079256 A JP 8079256A JP 7925696 A JP7925696 A JP 7925696A JP H09269846 A JPH09269846 A JP H09269846A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- wiring
- circuit
- pattern
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
(57)【要約】
【課題】 電子回路から放射される電磁波放射ノイズを
減少させて機器の信頼性を向上し、また配線を小形化す
る。 【解決手段】 マスタークロック信号4aを論理素子P
LD2に含まれるバッファ9とインバータ10によっ
て、デバイス3に供給するクロック信号5aと、180
°位相差を有する反転クロック信号6aとに分配する。
クロック信号配線5と反転クロック信号配線6とを平行
かつ同長に配設する。
減少させて機器の信頼性を向上し、また配線を小形化す
る。 【解決手段】 マスタークロック信号4aを論理素子P
LD2に含まれるバッファ9とインバータ10によっ
て、デバイス3に供給するクロック信号5aと、180
°位相差を有する反転クロック信号6aとに分配する。
クロック信号配線5と反転クロック信号配線6とを平行
かつ同長に配設する。
Description
【0001】
【発明の属する技術分野】本発明は、クロック信号に基
づいて動作するデバイスを搭載した電子回路に関し、特
に電磁障害防止対策を施した電子回路に関するものであ
る。
づいて動作するデバイスを搭載した電子回路に関し、特
に電磁障害防止対策を施した電子回路に関するものであ
る。
【0002】
【従来の技術】電子機器の発達によりプリント配線基板
に形成される回路の高速化・高密度化に伴い、電磁障害
(EMI)に対する対策が重視されて種々の方法が実行
されているが、その方法の一つは基板を収容する筺体自
体をシールドしてシールドケースとするものである。し
かしながらこの方法は、ケース内の電磁波エネルギーが
ケーブルを通して外部に輻射される問題があって輻射ノ
イズを完全に抑えるには不充分である。
に形成される回路の高速化・高密度化に伴い、電磁障害
(EMI)に対する対策が重視されて種々の方法が実行
されているが、その方法の一つは基板を収容する筺体自
体をシールドしてシールドケースとするものである。し
かしながらこの方法は、ケース内の電磁波エネルギーが
ケーブルを通して外部に輻射される問題があって輻射ノ
イズを完全に抑えるには不充分である。
【0003】したがって、電子回路から放出される電磁
波自体を抑える方法が求められている。その例を挙げれ
ば、図5に示すように、印刷配線基板に形成された一対
の路線パターン41a,41bの一方を、分離した分割
パターン41cに形成してジャンパー線41dで接続
し、他方を配線41eのように引き回してジャンパー線
41dと立体的に交叉させることによって、分割パター
ン毎に生じる磁気による誘導電流を相殺し、一対の路線
パターンから生じる電磁波放射ノイズを消滅する方法が
実開昭57−178468号公報に開示されている。
波自体を抑える方法が求められている。その例を挙げれ
ば、図5に示すように、印刷配線基板に形成された一対
の路線パターン41a,41bの一方を、分離した分割
パターン41cに形成してジャンパー線41dで接続
し、他方を配線41eのように引き回してジャンパー線
41dと立体的に交叉させることによって、分割パター
ン毎に生じる磁気による誘導電流を相殺し、一対の路線
パターンから生じる電磁波放射ノイズを消滅する方法が
実開昭57−178468号公報に開示されている。
【0004】また、実開昭61−156116号公報に
おいては、図6に示すように、等間隔に配列した導電回
路パターン31,32を薄膜絶縁板33を中間に介して
表裏面にX字状に配設して、表裏の回路に発生する誘導
電流を相殺することによりノイズを抑える方法が開示さ
れている。
おいては、図6に示すように、等間隔に配列した導電回
路パターン31,32を薄膜絶縁板33を中間に介して
表裏面にX字状に配設して、表裏の回路に発生する誘導
電流を相殺することによりノイズを抑える方法が開示さ
れている。
【0005】また、特開平2−252299号公報の図
7(A),(B)に示すように、基板51上に設けられ
た信号パターン53を覆う絶縁層のソルダーレジスト5
5を介して、網目状の電磁シールド層58を設けること
により、信号パターン53からの発生ノイズを防止する
方法が開示されている。
7(A),(B)に示すように、基板51上に設けられ
た信号パターン53を覆う絶縁層のソルダーレジスト5
5を介して、網目状の電磁シールド層58を設けること
により、信号パターン53からの発生ノイズを防止する
方法が開示されている。
【0006】さらにまた、特開平4−220705号公
報の図8に示すように、複数のデバイス61〜65へク
ロック信号を供給する配線パターンを、少なくとも1個
のデバイスが接続されている部分パターン261〜26
5に分割して、デバイス毎の配線パターンを短縮し、各
部分パターンにゲート回路301〜304を挿入し、各
ゲート回路を介して各デバイスにクロック信号が供給さ
れるようにして、有害な電磁波放射を行うアンテナとし
て機能するクロック供給用配線パターンを短縮し、さら
に電流に基づく電磁波放射を抑えるためにクロック供給
用配線パターンとリターンアースパターンとで形成され
る電流ループを最小にしたものが開示されている。
報の図8に示すように、複数のデバイス61〜65へク
ロック信号を供給する配線パターンを、少なくとも1個
のデバイスが接続されている部分パターン261〜26
5に分割して、デバイス毎の配線パターンを短縮し、各
部分パターンにゲート回路301〜304を挿入し、各
ゲート回路を介して各デバイスにクロック信号が供給さ
れるようにして、有害な電磁波放射を行うアンテナとし
て機能するクロック供給用配線パターンを短縮し、さら
に電流に基づく電磁波放射を抑えるためにクロック供給
用配線パターンとリターンアースパターンとで形成され
る電流ループを最小にしたものが開示されている。
【0007】
【発明が解決しようとする課題】上述した従来の電磁障
害対策において、図5および図6に開示された従来例に
おいては、回路に用いられる配線パターンの配線が長く
なると共に複雑となるという欠点があり、図7に示す例
は、電磁シールド層8が信号パターンのほぼ全面を覆っ
ているので、分布静電容量が大となって信号パターンの
回路の動作速度が遅くなるという欠点がある。
害対策において、図5および図6に開示された従来例に
おいては、回路に用いられる配線パターンの配線が長く
なると共に複雑となるという欠点があり、図7に示す例
は、電磁シールド層8が信号パターンのほぼ全面を覆っ
ているので、分布静電容量が大となって信号パターンの
回路の動作速度が遅くなるという欠点がある。
【0008】また図8に示す従来例においては、クロッ
ク信号配線パターンを短縮したとはいえ、パターンから
は依然として電磁波放射ノイズが発生するという欠点が
あり、さらにゲート回路を各デバイス毎に挿入すること
により、各デバイスのクロック信号に遅延を生じるた
め、クロック同期式回路で使用する場合に回路が複雑に
なって、タイミング設計が困難になるという欠点があ
る。
ク信号配線パターンを短縮したとはいえ、パターンから
は依然として電磁波放射ノイズが発生するという欠点が
あり、さらにゲート回路を各デバイス毎に挿入すること
により、各デバイスのクロック信号に遅延を生じるた
め、クロック同期式回路で使用する場合に回路が複雑に
なって、タイミング設計が困難になるという欠点があ
る。
【0009】本発明の目的は、電子回路から放射される
高周波の電磁波放射ノイズを減少させて、電子回路自身
および周辺装置の誤動作を防止し、機器の信頼性の向上
をはかり、併せて電子回路内におけるクロック信号配線
の専有面積を小形化することにある。
高周波の電磁波放射ノイズを減少させて、電子回路自身
および周辺装置の誤動作を防止し、機器の信頼性の向上
をはかり、併せて電子回路内におけるクロック信号配線
の専有面積を小形化することにある。
【0010】
【課題を解決するための手段】本発明のEMI対策回路
は、電子回路に搭載された少なくとも1個のデバイス
に、クロック信号を供給する配線パターンに生じる電磁
障害を防止するために、マスタークロック信号を分割し
てデバイスに供給するクロック信号と、そのクロック信
号に対して180°の位相差を有する反転クロック信号
とに分配するための論理素子を有する配線パターンを具
備している。
は、電子回路に搭載された少なくとも1個のデバイス
に、クロック信号を供給する配線パターンに生じる電磁
障害を防止するために、マスタークロック信号を分割し
てデバイスに供給するクロック信号と、そのクロック信
号に対して180°の位相差を有する反転クロック信号
とに分配するための論理素子を有する配線パターンを具
備している。
【0011】論理素子は、各デバイス毎にクロック信号
を供給するバッファと、そのクロック信号と180°の
位相差を有する反転信号を出力するインバータとで構成
されており、さらに各バッファから各デバイスにクロッ
ク信号を供給する配線パターンと、各インバータから反
転クロック信号を出力する配線パターンとが、長さが同
じでかつ平行に配設されることが好適である。
を供給するバッファと、そのクロック信号と180°の
位相差を有する反転信号を出力するインバータとで構成
されており、さらに各バッファから各デバイスにクロッ
ク信号を供給する配線パターンと、各インバータから反
転クロック信号を出力する配線パターンとが、長さが同
じでかつ平行に配設されることが好適である。
【0012】上述の如く形成されたEMI対策回路にお
いては、デバイスに供給するクロック信号と、それと1
80°位相差を有する反転クロック信号とから、互いに
同レベルの電磁波放射ノイズが発生するが、クロック信
号と反転クロック信号を供給する各配線パターンが、互
いに平行でかつ長さを同一に配設されているため、電流
の流れる方向が逆となってビオ・サバールの法則により
互いの電磁波放射ノイズが相殺されることになり、この
ために電子回路から放射される電磁波放射ノイズは低減
されることになる。
いては、デバイスに供給するクロック信号と、それと1
80°位相差を有する反転クロック信号とから、互いに
同レベルの電磁波放射ノイズが発生するが、クロック信
号と反転クロック信号を供給する各配線パターンが、互
いに平行でかつ長さを同一に配設されているため、電流
の流れる方向が逆となってビオ・サバールの法則により
互いの電磁波放射ノイズが相殺されることになり、この
ために電子回路から放射される電磁波放射ノイズは低減
されることになる。
【0013】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図1は本発明の一つの実施の
形態を1個のデバイスについて説明した回路の略図であ
る。
図面を参照して説明する。図1は本発明の一つの実施の
形態を1個のデバイスについて説明した回路の略図であ
る。
【0014】水晶発振器(以下OSCと記す)1は、ク
ロック信号の発振源であってマスタークロック信号4a
を、論理素子すなわちプログラマブルロジックデバイス
(以下PLDと記す)2に対して出力する。マスターク
ロック信号4aは、PLD2を構成するバッファ9とイ
ンバータ10に分配供給され、バッファ9からはクロッ
ク信号配線5を通してデバイス3に対してクロック信号
5aが供給され、インバータ10からは、クロック信号
5aと180°位相差を有する反転クロック信号6a
が、反転クロック信号配線6を通して終端抵抗7,8に
送られる。終端抵抗7,8は、反転クロック信号6aの
反射を処理するための抵抗であって、その抵抗値は出力
側と入力側のレベルによって決まり、その一例を挙げれ
ば、 TTL出力−TTL入力 : 電源側680Ω グランド側1.2kΩ TTL出力−CMOS入力 : 電源側1.2KΩ グランド側なし CMOS出力−TTL入力 : 電源側220Ω グランド側330Ω CMOS出力−CMOS入力: 信号線に22Ω また、デバイス3に供給するクロック信号配線5には、
終端抵抗11,12を設けそれぞれ電源側、グランド側
に配設する。それらの各抵抗値にも上に示した例が適用
される。
ロック信号の発振源であってマスタークロック信号4a
を、論理素子すなわちプログラマブルロジックデバイス
(以下PLDと記す)2に対して出力する。マスターク
ロック信号4aは、PLD2を構成するバッファ9とイ
ンバータ10に分配供給され、バッファ9からはクロッ
ク信号配線5を通してデバイス3に対してクロック信号
5aが供給され、インバータ10からは、クロック信号
5aと180°位相差を有する反転クロック信号6a
が、反転クロック信号配線6を通して終端抵抗7,8に
送られる。終端抵抗7,8は、反転クロック信号6aの
反射を処理するための抵抗であって、その抵抗値は出力
側と入力側のレベルによって決まり、その一例を挙げれ
ば、 TTL出力−TTL入力 : 電源側680Ω グランド側1.2kΩ TTL出力−CMOS入力 : 電源側1.2KΩ グランド側なし CMOS出力−TTL入力 : 電源側220Ω グランド側330Ω CMOS出力−CMOS入力: 信号線に22Ω また、デバイス3に供給するクロック信号配線5には、
終端抵抗11,12を設けそれぞれ電源側、グランド側
に配設する。それらの各抵抗値にも上に示した例が適用
される。
【0015】PLD2には、OSC1から発生したマス
タークロック信号4aを入力してデバイス3に対してク
ロック信号5aを供給するためのバッファ9が設けられ
ている。さらにPLD2には、マスタークロック信号4
aを入力してクロック信号5aと180°位相差を有す
る反転クロック信号6aを出力するためのインバータ1
0が設けられている。
タークロック信号4aを入力してデバイス3に対してク
ロック信号5aを供給するためのバッファ9が設けられ
ている。さらにPLD2には、マスタークロック信号4
aを入力してクロック信号5aと180°位相差を有す
る反転クロック信号6aを出力するためのインバータ1
0が設けられている。
【0016】次にPLD2の動作を述べる。図3におい
て、OSC1から発生したマスタークロック波形17
は、PLD2内においてバッファ9を通りデバイス3に
供給するクロック波形18となって出力される。このと
き波形にはバッファ9により遅延時間20が発生する。
またマスタークロック波形17がインバータ10を通っ
て出力される反転クロック波形19は、クロック波形1
8と同じ遅延時間20を持ち、かつ180°位相差を持
った波形となって出力されるようにしなければならな
い。したがってPLD2には、同一素子内で異なる論理
を有するものを組み込んで使用する。このことは回路の
小形化にも効果がある。
て、OSC1から発生したマスタークロック波形17
は、PLD2内においてバッファ9を通りデバイス3に
供給するクロック波形18となって出力される。このと
き波形にはバッファ9により遅延時間20が発生する。
またマスタークロック波形17がインバータ10を通っ
て出力される反転クロック波形19は、クロック波形1
8と同じ遅延時間20を持ち、かつ180°位相差を持
った波形となって出力されるようにしなければならな
い。したがってPLD2には、同一素子内で異なる論理
を有するものを組み込んで使用する。このことは回路の
小形化にも効果がある。
【0017】図1に示す本発明によるEMI対策回路を
基板上に配設する場合、PL2のバッファ9からデバイ
ス3にクロック信号5aを供給するクロック信号配線5
と、インバータ10から出力される反転クロック信号6
aの反転クロック信号配線6とは、図2(A)に示すよ
うに同一平面上において平行かつ同長に配設する。配線
の長さはスルーホール13を含み50mm以内とするこ
とが好適である。
基板上に配設する場合、PL2のバッファ9からデバイ
ス3にクロック信号5aを供給するクロック信号配線5
と、インバータ10から出力される反転クロック信号6
aの反転クロック信号配線6とは、図2(A)に示すよ
うに同一平面上において平行かつ同長に配設する。配線
の長さはスルーホール13を含み50mm以内とするこ
とが好適である。
【0018】配線を同一平面上で行わない場合、すなわ
ち図2(B)の断面図に示すように、電源層21とグラ
ンド層22との間に挟まれたパターン層23があって、
電源層21とグランド層22との間にクロック配線が不
可能な場合には、電源層21とグランド層22に挟まれ
ないパターン層23aとパターン層23bに、それぞれ
クロック信号配線15および反転クロック信号配線16
とを配設するようにする。
ち図2(B)の断面図に示すように、電源層21とグラ
ンド層22との間に挟まれたパターン層23があって、
電源層21とグランド層22との間にクロック配線が不
可能な場合には、電源層21とグランド層22に挟まれ
ないパターン層23aとパターン層23bに、それぞれ
クロック信号配線15および反転クロック信号配線16
とを配設するようにする。
【0019】配線を同一長さで配線できない場合には、
図2(C)に示す同長配線パターン24により配線を行
って配線長を合わせることができる。
図2(C)に示す同長配線パターン24により配線を行
って配線長を合わせることができる。
【0020】以上述べたように本発明によるEMI対策
回路においては、マスターロック信号4aが発生してい
るとき、基板上の各配線に電流が流れ、その電流のため
に各配線にはビオ・サバールの法則による電界が生じ、
そこから電磁波放射ノイズが発生するが、PLD2のバ
ッファ9から発するクロック信号5aと、インバータ1
0から発する反転クロック信号6aとが互いに180°
の位相差を有し、かつクロック信号配線5と反転クロッ
ク信号配線6とが互いに平行で同じ長さに配設されてい
るため、両配線に流れる電流の向きが互いに逆方向とな
って、互いの電磁波放射ノイズを相殺することができ
る。
回路においては、マスターロック信号4aが発生してい
るとき、基板上の各配線に電流が流れ、その電流のため
に各配線にはビオ・サバールの法則による電界が生じ、
そこから電磁波放射ノイズが発生するが、PLD2のバ
ッファ9から発するクロック信号5aと、インバータ1
0から発する反転クロック信号6aとが互いに180°
の位相差を有し、かつクロック信号配線5と反転クロッ
ク信号配線6とが互いに平行で同じ長さに配設されてい
るため、両配線に流れる電流の向きが互いに逆方向とな
って、互いの電磁波放射ノイズを相殺することができ
る。
【0021】
【実施例】上述の本発明の実施の形態においては、1個
のデバイスについて説明したが、本発明はさらに図4に
示すように、マスタークロック信号4aに同期して作動
する複数の同期式デバイス31 ,32 ,33 ,・・・に
対応することができる。
のデバイスについて説明したが、本発明はさらに図4に
示すように、マスタークロック信号4aに同期して作動
する複数の同期式デバイス31 ,32 ,33 ,・・・に
対応することができる。
【0022】この場合PLD2を構成するバッファ9
1 ,92 ,93 ・・・と、これらの各々に対応するイン
バータ101 ,102 ,103 ・・・とは、それぞれ対
応するもの同志、互いに180°位相差を有するクロッ
ク信号と反転クロック信号(5 1a,61a),(52a,6
2a),(53a,63a)・・・を、各々同一遅延時間で発
生させ、かつクロック信号配線51 ,52 ,53 ・・・
と、これらの各々に対応する反転クロック信号配線6
1 ,62 ,63 ・・・とが、それぞれ対応するもの同
志、互いに平行でかつ同長に配設されることによって、
各デバイス毎に信号配線に生じる電磁波放射ノイズが相
殺されるので、電子回路より放射される電磁波放射ノイ
ズを低減させることができる。
1 ,92 ,93 ・・・と、これらの各々に対応するイン
バータ101 ,102 ,103 ・・・とは、それぞれ対
応するもの同志、互いに180°位相差を有するクロッ
ク信号と反転クロック信号(5 1a,61a),(52a,6
2a),(53a,63a)・・・を、各々同一遅延時間で発
生させ、かつクロック信号配線51 ,52 ,53 ・・・
と、これらの各々に対応する反転クロック信号配線6
1 ,62 ,63 ・・・とが、それぞれ対応するもの同
志、互いに平行でかつ同長に配設されることによって、
各デバイス毎に信号配線に生じる電磁波放射ノイズが相
殺されるので、電子回路より放射される電磁波放射ノイ
ズを低減させることができる。
【0023】上述の説明は、クロック信号によって生起
する電磁波放射ノイズの対策のみについて述べたが、ク
ロック信号以外の変動周期の多い信号線による電磁波放
射ノイズに対する対策にも本発明を適用することができ
る。
する電磁波放射ノイズの対策のみについて述べたが、ク
ロック信号以外の変動周期の多い信号線による電磁波放
射ノイズに対する対策にも本発明を適用することができ
る。
【0024】
【発明の効果】以上説明したように本発明は、電磁波放
射ノイズの発生源であるクロック信号の配線に、そのク
ロック信号と180°位相差のある反転クロック信号の
配線を平行かつ同長に配設して、両配線に流れる電流を
逆向きとしたため、両配線の電磁波放射ノイズを互いに
相殺することができるので、電子回路から放射される高
周波の電磁波放射ノイズを減少させて、電子回路自身お
よび周辺機器の誤作動を防止し、機器の信頼性を向上さ
せるという効果があり、さらに電子回路内のクロック信
号配線の専有面積を小形化することができるという効果
がある。
射ノイズの発生源であるクロック信号の配線に、そのク
ロック信号と180°位相差のある反転クロック信号の
配線を平行かつ同長に配設して、両配線に流れる電流を
逆向きとしたため、両配線の電磁波放射ノイズを互いに
相殺することができるので、電子回路から放射される高
周波の電磁波放射ノイズを減少させて、電子回路自身お
よび周辺機器の誤作動を防止し、機器の信頼性を向上さ
せるという効果があり、さらに電子回路内のクロック信
号配線の専有面積を小形化することができるという効果
がある。
【図1】本発明のEMI対策回路の略図である。
【図2】本発明のEMI対策回路の配線方法を示す図で
あって、(A)は配線が同一平面上にある場合の平面
図、(B)は配線が同一平面上にない場合の層の断面略
図、(C)は配線長を合わせる方法を示す図である。
あって、(A)は配線が同一平面上にある場合の平面
図、(B)は配線が同一平面上にない場合の層の断面略
図、(C)は配線長を合わせる方法を示す図である。
【図3】図1の回路のクロック信号の波形を示す図であ
る。
る。
【図4】本発明の別のEMI対策回路の略図である。
【図5】従来の技術による印刷配線基板の斜視図であ
る。
る。
【図6】従来の技術による別の配線基板の略図であっ
て、(A)は部分平面図、(B)は(A)のX−X断面
の略図である。
て、(A)は部分平面図、(B)は(A)のX−X断面
の略図である。
【図7】従来の技術による別の配線基板の略図であっ
て、(A)は部分断面図、(B)はシールド層の平面図
である。
て、(A)は部分断面図、(B)はシールド層の平面図
である。
【図8】従来の技術による別のEMI対策回路図であ
る。
る。
1 水晶発振器(OSC) 2 論理素子/プログラマブルロジックデバイス(P
LD) 3,31 ,32 ,33 ,61,62,63,64,65
デバイス 4a マスタークロック信号 5,51 ,52 ,53 ,15 クロック信号配線 5a クロック信号 6,61 ,62 ,63 ,16 反転クロック信号配線 6a 反転クロック信号 7,8,11,12 終端抵抗 9,91 ,92 ,93 バッファ 10,101 ,102 ,103 インバータ 13 スルーホール 17 マスタークロック波形 18 クロック波形 19 反転クロック波形 20 遅延時間 21 電源層 22 グランド層 23,23a,23b パターン層 24 同長配線パターン 31,32 導電回路パターン 33 絶縁薄膜 41a,41b 一対の路線パターン 41c 分割パターン 41d ジャンパー線 41e 他方の配線 51 基板 53 信号パターン 55 ソルダーレジスト 58 電磁シールド層 261,262,263,264,265 部分パタ
ーン 301,302,303,304 ゲート回路
LD) 3,31 ,32 ,33 ,61,62,63,64,65
デバイス 4a マスタークロック信号 5,51 ,52 ,53 ,15 クロック信号配線 5a クロック信号 6,61 ,62 ,63 ,16 反転クロック信号配線 6a 反転クロック信号 7,8,11,12 終端抵抗 9,91 ,92 ,93 バッファ 10,101 ,102 ,103 インバータ 13 スルーホール 17 マスタークロック波形 18 クロック波形 19 反転クロック波形 20 遅延時間 21 電源層 22 グランド層 23,23a,23b パターン層 24 同長配線パターン 31,32 導電回路パターン 33 絶縁薄膜 41a,41b 一対の路線パターン 41c 分割パターン 41d ジャンパー線 41e 他方の配線 51 基板 53 信号パターン 55 ソルダーレジスト 58 電磁シールド層 261,262,263,264,265 部分パタ
ーン 301,302,303,304 ゲート回路
Claims (3)
- 【請求項1】 電子回路に搭載された少なくとも1個の
デバイスに、クロック信号を供給する配線パターンに生
じる電磁障害を防止するEMI対策回路において、 マスタークロック信号を分割して、前記デバイスに供給
するクロック信号と、該クロック信号に対し180°の
位相差を有する反転クロック信号とに分配するための論
理素子を有する配線パターンを具備することを特徴とす
るEMI対策回路。 - 【請求項2】 前記論理素子が、前記デバイスに前記ク
ロック信号を供給するバッファと、前記反転クロック信
号を出力するインバータとを含む、請求項1に記載のE
MI対策回路。 - 【請求項3】 前記バッファから前記デバイスに前記ク
ロック信号を供給する配線パターンと、前記インバータ
から前記反転クロック信号を出力する配線パターンと
が、同長でかつ平行に配設される、請求項1または2に
記載のEMI対策回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8079256A JP2778576B2 (ja) | 1996-04-02 | 1996-04-02 | Emi対策回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8079256A JP2778576B2 (ja) | 1996-04-02 | 1996-04-02 | Emi対策回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09269846A true JPH09269846A (ja) | 1997-10-14 |
JP2778576B2 JP2778576B2 (ja) | 1998-07-23 |
Family
ID=13684782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8079256A Expired - Lifetime JP2778576B2 (ja) | 1996-04-02 | 1996-04-02 | Emi対策回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2778576B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000206943A (ja) * | 1999-01-05 | 2000-07-28 | Samsung Electronics Co Ltd | デュアルシフトクロック配線を有する液晶表示装置 |
JP2004338394A (ja) * | 2003-04-21 | 2004-12-02 | Seiko Epson Corp | 情報通信部材、情報通信部材を備える液体容器および液体噴射装置 |
JP2007065618A (ja) * | 2005-08-05 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007225760A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路,表示データ処理装置,および表示装置 |
US7372438B2 (en) | 2003-11-19 | 2008-05-13 | Samsung Sdi Co., Ltd. | Electroluminescent display |
US7450097B2 (en) | 2001-09-27 | 2008-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display |
US8031233B2 (en) | 2002-02-12 | 2011-10-04 | Sony Corporation | Solid-state image pickup device and method with time division video signal outputs |
JP2013111806A (ja) * | 2011-11-28 | 2013-06-10 | Sinfonia Technology Co Ltd | プリンタ |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6344667B1 (en) | 1998-03-02 | 2002-02-05 | Kabushiki Kaisha Toshiba | Wiring board with reduced radiation of undesired electromagnetic waves |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4914056A (ja) * | 1972-05-16 | 1974-02-07 | ||
JPS5511000A (en) * | 1978-07-10 | 1980-01-25 | Butler Newton Inc | Radiation pickup device |
JPH0319398A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 電波放射抑制機能を有する伝送路 |
JPH04134922A (ja) * | 1990-09-26 | 1992-05-08 | Hitachi Ltd | 半導体集積回路 |
JPH0675658A (ja) * | 1992-08-27 | 1994-03-18 | Kawasaki Steel Corp | 半導体集積回路 |
-
1996
- 1996-04-02 JP JP8079256A patent/JP2778576B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4914056A (ja) * | 1972-05-16 | 1974-02-07 | ||
JPS5511000A (en) * | 1978-07-10 | 1980-01-25 | Butler Newton Inc | Radiation pickup device |
JPH0319398A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 電波放射抑制機能を有する伝送路 |
JPH04134922A (ja) * | 1990-09-26 | 1992-05-08 | Hitachi Ltd | 半導体集積回路 |
JPH0675658A (ja) * | 1992-08-27 | 1994-03-18 | Kawasaki Steel Corp | 半導体集積回路 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000206943A (ja) * | 1999-01-05 | 2000-07-28 | Samsung Electronics Co Ltd | デュアルシフトクロック配線を有する液晶表示装置 |
US7450097B2 (en) | 2001-09-27 | 2008-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display |
US8031233B2 (en) | 2002-02-12 | 2011-10-04 | Sony Corporation | Solid-state image pickup device and method with time division video signal outputs |
JP2004338394A (ja) * | 2003-04-21 | 2004-12-02 | Seiko Epson Corp | 情報通信部材、情報通信部材を備える液体容器および液体噴射装置 |
US7372438B2 (en) | 2003-11-19 | 2008-05-13 | Samsung Sdi Co., Ltd. | Electroluminescent display |
JP2007065618A (ja) * | 2005-08-05 | 2007-03-15 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2007225760A (ja) * | 2006-02-22 | 2007-09-06 | Seiko Epson Corp | 電気光学装置、及びこれを備えた電子機器 |
JP2008107780A (ja) * | 2006-09-29 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 信号伝達回路,表示データ処理装置,および表示装置 |
JP2013111806A (ja) * | 2011-11-28 | 2013-06-10 | Sinfonia Technology Co Ltd | プリンタ |
Also Published As
Publication number | Publication date |
---|---|
JP2778576B2 (ja) | 1998-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004158605A (ja) | プリント配線基板、及びプリント配線基板の導電性筐体への取付方法 | |
JP3564053B2 (ja) | フレキシブルケーブル | |
JP2778576B2 (ja) | Emi対策回路 | |
JP2000286587A (ja) | 外部ケーブル接続用コネクタ部の電磁シールド構造 | |
JP3610225B2 (ja) | プリント配線板 | |
JP3610228B2 (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
JPH098482A (ja) | スイッチング素子の放熱方法 | |
JP4454388B2 (ja) | 半導体モジュール | |
JPH11220263A (ja) | プリント配線板 | |
JP2004303812A (ja) | 多層回路基板および同基板の電磁シールド方法 | |
JP2003218541A (ja) | Emi低減構造基板 | |
JP2001274558A (ja) | プリント配線基板 | |
JP3610221B2 (ja) | 多層プリント配線基板 | |
JP2000223800A (ja) | 配線基板及びその製造方法 | |
KR20080064620A (ko) | 인쇄회로기판 | |
JP2007158243A (ja) | 多層プリント回路基板 | |
JP3368042B2 (ja) | プリント配線板 | |
JP2005302799A (ja) | 多層プリント配線板 | |
JP2003347692A (ja) | プリント配線板、及び該プリント配線板で用いられる電磁波シールド方法 | |
JP2002185218A (ja) | マイクロストリップライン | |
JPH07235776A (ja) | 多層プリント配線基板 | |
JP2004022735A (ja) | 部品実装基板 | |
JP2003332753A (ja) | 多層プリント基板 | |
JPH01303783A (ja) | 多層印刷配線板 | |
JPH0982420A (ja) | コネクタ |