JP3610228B2 - 多層プリント配線板と該多層プリント配線板を搭載した電子機器 - Google Patents
多層プリント配線板と該多層プリント配線板を搭載した電子機器 Download PDFInfo
- Publication number
- JP3610228B2 JP3610228B2 JP06347298A JP6347298A JP3610228B2 JP 3610228 B2 JP3610228 B2 JP 3610228B2 JP 06347298 A JP06347298 A JP 06347298A JP 6347298 A JP6347298 A JP 6347298A JP 3610228 B2 JP3610228 B2 JP 3610228B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer
- pattern
- signal
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、ＥＭＣ（電磁適合性）に対応するための電子部品が実装された多層プリント配線板および、その多層プリント配線板を搭載した電子機器に関する。
【０００２】
【従来の技術】
電子機器の高速化が進み、デジタル回路におけるクロック周波数は、高速化の一途をたどる一方である。しかしながら、使用されるプリント配線板のデジタル回路では反射による信号波形の乱れが問題となり、誤動作などを引き起こしている。また、そこから発生する不要輻射ノイズなどにより他の電子機器の誤動作を引き起こしたりもする。これらの問題に対処するための一つの方法として、電源とグランドを安定させるため、専用の電源層とグランド層を持つ多層プリント配線板が使用されている。
【０００３】
図６は電源電圧が５Ｖの一般的な電源パターン構造の多層プリント配線板を各層ごとに示した平面図である。
【０００４】
本従来例は４層構造のプリント配線板であり、（ａ）は最上層の第１の信号層１１２の平面図、（ｂ）は第１の信号層１１２の下層に設けられた電源層１１３の平面図、（ｃ）は電源層１１３の下層に設けられたグランド層１１４の平面図、（ｄ）は最下層の第２の信号層１１５の平面図である。同図では、相互の位置関係を明確にするため（ｂ）〜（ｄ）は透視図で示してあり、（ａ）におけるＬＳＩ用ランド１０１との位置関係を明確にするため、（ｂ）〜（ｄ）にはＬＳＩ用ランド１０１の位置が破線で示されている。
【０００５】
なお、図６は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【０００６】
以下に各層の構造について詳細を説明する。
【０００７】
第１の信号層１１２には（ａ）に示すように、ＱＦＰ型のＬＳＩが実装されるＬＳＩ用ランド１０１、ＳＯＰ型のＩＣが実装されるＩＣ用ランド１０２、これらＬＳＩ用ランド１０１およびＩＣ用ランド１０２の電源用ランドに接続された５Ｖ電源パターン１０３ａ、ＬＳＩ及びＩＣのグランド用ランドに接続されたグランドパターン１０４、信号パターン１０５、クロック信号が伝達されるクロック信号パターン１０５’、層間接続のためのスルーホールと導通したスルーホール用ランド１０６が形成されている。
【０００８】
電源層１１３には（ｂ）に示すように、５Ｖ電源パターン１０３ａ、スルーホールランド１０６、クリアランスホール１０７が形成されている。５Ｖ電源パターン１０３ａはスルーホール用ランド１０６と導通しており、さらにスルーホールを介して上記第１の信号層の５Ｖ電源パターン１０３ａおよび後述する第２の信号層１１５の５Ｖ電源パターン１０３ａに電気的に接続されている。クリアランスホール１０７は、電源層１１３を貫通するスルーホールと、このスルーホールと５Ｖ電源パターン１０３ａとを電気的に絶縁する外周部より構成されている。
【０００９】
グランド層１１４には（ｃ）に示すように、グランドパターン１０４、スルーホール用ランド１０６、クリアランスホール１０７が形成されている。グランドパターン１０４はスルーホール用ランド１０６と導通しており、クリアランスホール１０７はグランド層１１４を貫通するスルーホールと、このスルーホールとグランドパターン１０４とを電気的に絶縁する外周部より構成されている。
【００１０】
第２の信号層１１５には（ｄ）に示すように、５Ｖ電源パターン１０３ａ、グランドパターン１０４、スルーホール用ランド１０６、ＬＳＩ及びＩＣの電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド１０８ａ、１０８ｂ、１０９ａ及び１０９ｂが形成されている。５Ｖ電源パターン１０３ａはスルーホールを介して、上記電源層１１３の５Ｖ電源パターン１０３ａにそれぞれ導通している。電源−グランド間バイパスコンデンサ用ランド１０８ａ、１０８ｂは、スルーホール用ランド１０６を介して電源層１１３の５Ｖ電源パターン１０３ａと、また電源−グランド間バイパスコンデンサ用ランド１０９ａ及び１０９ｂは、スルーホール用ランド１０６を介してグランド層１１４のグランドパターン１０４とそれぞれ電気的に接続されている。
【００１１】
上記の通りの多層プリント配線板の構造の場合、主としてクロック信号パターン１０５’直下の電源層１１３がクロック信号パターン１０５’を流れる高周波電流の帰路となる。
【００１２】
以下に、図６で示された４層のプリント配線板の断面構造を考慮した回路構成を示す図７を用いて、高周波電流の流路について説明する。
【００１３】
５Ｖ電源ライン２０３ａは電源を供給するための５Ｖ電源２０５に電気的に接続され、グランドライン２０４はグランド２０６に接地されている。また、バッファ回路２０１及びＩＣ回路２００の電源端子には電源−グランド間バイパスコンデンサ２０８が接続されている。５Ｖ電源ライン２０３ａとグランドライン２０４の間にはコンデンサとして機能する、破線で示すような浮遊容量２０７が派生する。
【００１４】
ＬＳＩの中のバッファ回路２０１は、ＩＣ回路２００に対してクロック信号を出力し、このクロック信号はクロック信号ライン２０２を電流２０９として流れる。ＩＣ回路２００からバッファ回路２０１へは、５Ｖ電源ライン２０３ａを帰路として帰路電流２１２が流れる。
【００１５】
図６と図７における主な要素の対応は、クロック信号が伝達されるクロック信号ライン２０２は第１の信号層１１２のクロック信号パターン１０５’に、５Ｖ電源ライン２０３ａは電源層１１２の５Ｖ電源パターン１０３ａに、グランドライン２０４はグランド層１１４のグランドパターン１０４にそれぞれ相当することとなる。
【００１６】
一般的に差動モードの放射を考えた時、最大放射の方向での電界強度は以下の式１で表わされる。（「実践ノイズ逓減技法」ｐ３２４、ジャテック出版）
Ｅ＝２６３×１０−１６（ｆ２ＡＩ）（１／ｒ） （式１）
ここで、 Ｅは電界強度［Ｖ／ｍ］、 ｆは周波数［Ｈｚ］、 Ａはループ面積［ｍ２］、 Ｉは電流［Ａ］、 ｒは受信アンテナまでの距離［ｍ］を表す。上記式１より、電界強度Ｅはループ面積Ａに比例することとなる。つまり、不要輻射ノイズが問題となるような高周波電流Ｉのループ面積Ａはできるだけ小さくすることが望ましい。ループ面積を小さくするには、デジタル信号線はできるだけ短く、かつ、帰路電流が流れるグランドまたは電源パターンはできるだけ信号線の近傍にそって配置することが望ましい。また、デジタル回路の中でも周波数が高い信号が流れるクロック信号線については、特にループ面積Ａを小さくする必要がある。
【００１７】
５Ｖ電源ライン２０３ａに相当する５Ｖ電源パターン１０３ａは図６（ｂ）に示されるように薄板状であり、信号ライン２０２直下にも存在することにより、帰路電流２１２は主に信号ライン２０２直下の部分を流れることができるため、電流２０９と帰路電流２１２で形成されるループ面積２１４は小さくなり、不要輻射ノイズも低く抑えられる。
【００１８】
【発明が解決しようとする課題】
しかしながら、近年において低消費電力化などの要求から、例えばデジタル回路において５Ｖと３．３Ｖ系電源に分ける場合や、同一電圧でもパワーマネジメントの要求から電源を分割する場合が多くなってきている。この場合、電源層は連続した一枚のパターンとはならずに、不連続な分割されたパターンとなる。
【００１９】
電源層はその近傍に配置されている信号線を流れる高周波電流の帰路としての役割もしているために、分離された電源パターンを横切るように信号線が配置された場合、帰路電流は信号電流の近傍を流れることができなくなる。
【００２０】
図８は２系統の電源電圧を必要とする、２分割された電源パターンを有する多層プリント配線板を各層ごとに示した平面図である。本従来例も上述した従来例と同様に４層構造となっているが、（ｂ）に示す電源層１３３では、５Ｖ電圧が必要なＱＦＰ型のＬＳＩには５Ｖ電源パターン１２３ａが電気的に接続され、３．３Ｖ電圧が必要なＳＯＰ型のＩＣには３．３Ｖ電源パターン１２３ｂが電気的に接続された構成となっている。５Ｖ電源パターン１２３ａと３．３Ｖ電源パターン１２３ｂは、非パターン部１２０により分割されることで絶縁されている。（ａ）の第１の信号層１３２のクロック信号パターン１２５’は、５Ｖ電源パターン１２３ａと３．３Ｖ電源パターン１２３ｂを分割する電源層１３３の非パターン部１２０を横断するように形成されている。
【００２１】
なお、図８は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００２２】
図９は図８で示した４層のプリント配線板の断面構造を考慮した回路構成を示す回路図である。クロック信号が伝達されるクロック信号ライン３０２は第１の信号層１３２のクロック信号パターン１２５’に、５Ｖ電源ライン３０３ａは５Ｖ電源パターン１２３ａに、３．３Ｖ電源ライン３０３ｂは３．３Ｖ電源パターン１２３ｂに、非接続部３１１は非パターン部１２０にそれぞれ相当する。その他の構成は図７と同様である。
【００２３】
クロック信号ライン３０２直下の５Ｖ電源ライン３０３ａと３．３Ｖ電源ライン３０３ｂは、非接続部３１１により分割されているため、破線で示す帰路電流３１２は最短経路でバッファ回路３０１に帰ることができず、浮遊容量３０７などの経路を経由して帰ることになり、電流３０９と帰路電流３１２で形成されるループ面積３１４は大きくなり、よって不要輻射ノイズも増大することとなる。そこで本発明は、分割された電源パターン間を横断する信号線が形成されている多層プリント配線板の発生する不要輻射ノイズが低減された多層プリント配線板及び電子部品が実装された該多層プリント配線板を搭載した電子機器を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するため本発明の多層プリント配線板は、高周波信号を出力する電子部品が実装され、少なくとも前記電子部品から出力された高周波信号が流れる信号線が設けられた第１の信号層と、前記第１の信号層の下層に設けられた、前記電子部品に電源を供給する電源層と、前記電源層の下層に設けられた、基準電位を与えるグランド層と、前記グランド層の下層である最下層に設けられた第２の信号層とを有し、前記電子部品は前記電源層、前記グランド層及び前記第２の信号層に電気的に接続されるとともに、前記電源層が、前記信号線の投影される位置で前記信号線と交差する方向に不連続部分で分割された、前記電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、前記第１の信号層の前記信号線の近傍で、前記不連続部分を横断する位置に少なくとも一つのコンデンサが実装されることで、分割された前記第１の導電パターンと前記第２の導電パターンが高周波的に接続されていることを特徴とする。
【００２５】
上記の通り構成された本発明の多層プリント配線板は、電源層が、信号線の投影される位置で信号線と交差する方向に不連続部分で分割された、電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、第１の信号層の信号線の近傍で、不連続部分を横断する位置にコンデンサが実装して、分割された第１の導電パターンと第２の導電パターンが高周波的に接続されているため、帰路電流は浮遊容量を帰路とせず、コンデンサを帰路の一部とした帰路を流れることとなり、信号線を流れる電流と帰路電流により形成されるループ面積が小さくなるので不要輻射ノイズが低減される。
【００３０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は本実施形態の多層プリント配線板を各層ごとに示した平面図である。
【００３１】
（ａ）は最上層の第１の信号層１２の平面図、（ｂ）は第１の信号層１２の下層に設けられた電源層１３の平面図、（ｃ）は電源層１３の下層に設けられたグランド層１４の平面図、（ｄ）は最下層の第２の信号層１５の平面図である。相互の位置関係を明確にするため（ｂ）〜（ｄ）は透視図で示してあり、（ａ）におけるＬＳＩ用ランド１との位置関係を明確にするため、（ｂ）〜（ｄ）にはＬＳＩ用ランド１の位置が破線で示されている。
【００３２】
なお、図１は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００３３】
以下、各層の構造について詳細を説明する。
【００３４】
第１の信号層１２には（ａ）に示すように、ＱＦＰ型のＬＳＩが実装されるＬＳＩ用ランド１、ＳＯＰ型のＩＣが実装されるＩＣ用ランド２、ＱＦＰ型のＬＳＩに５Ｖ電圧の電源を供給するため接続された５Ｖ電源パターン３ａ、およびＳＯＰ型のＩＣに３．３Ｖ電圧の電源を供給するため接続された３．３Ｖ電源パターン３ｂ、ＬＳＩ及びＩＣのグランド用ランドに接続されたグランドパターン４、信号パターン５、クロック信号が伝達されるクロック信号パターン５’、層間接続のためのスルーホールと導通したスルーホール用ランド６、６ａ、６ｂが形成されている。
【００３５】
電源層１３には（ｂ）に示すように、５Ｖ電源パターン３ａ、３．３Ｖ電源パターン３ｂ、スルーホールランド６、６ａ、６ｂ 、クリアランスホール７が形成されている。５Ｖ電源パターン３ａはスルーホールランド６と６ａ、３．３Ｖ電源パターン３ｂはスルーホールランド６、６ｂ と導通しており、さらにスルーホールを介して上記第１の信号層１２の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂおよび後述する第２の信号層１５の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂにそれぞれ接続されている。クリアランスホール７は、電源層１３を貫通するスルーホールと、このスルーホールと５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂとを絶縁する外周部より構成されている。本実施形態の場合、電源層１３は、５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂとに分割され、両者は非パターン部２０により絶縁されている。（ａ）の第１の信号層１２のクロック信号パターン５’は、電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂを分割する非パターン部２０を横断するように形成されている。
【００３６】
グランド層１４には（ｃ）に示すように、グランドパターン４、スルーホール用ランド６、クリアランスホール７、７ａ、７ｂが形成されている。グランドパターン４はスルーホール用ランド６と導通しており、クリアランスホール７、７ａ、７ｂ はグランド層１４を貫通するスルーホールと、このスルーホールとグランドパターン４とを絶縁する外周部より構成されている。
【００３７】
第２の信号層１５には（ｄ）に示すように、５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂ、グランドパターン４、スルーホール用ランド６、ＬＳＩの５Ｖ電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド８ａと９ａ、ＩＣの３．３Ｖ電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド８ｂと９ｂ、電源間バイパスコンデンサ用ランド１０と１１が形成されている。５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂはスルーホールを介して、上記電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂにそれぞれ導通している。電源間バイパスコンデンサ用ランド１０は、第２の信号層１５の５Ｖ電源パターン３ａとスルーホールを介して電源層１３の５Ｖ電源パターン３ａと導通している。また、電源間バイパスコンデンサ用ランド１１は、第２の信号層１５の３．３Ｖ電源パターン３ｂとスルーホールを介して電源層１３の３．３Ｖ電源パターン３ｂと導通している。電源間バイパスコンデンサ用ランド１０と１１のランド間は、電源間バイパス用のチップ型コンデンサ（不図示）が実装され、接続されることとなる。電源−グランド間バイパスコンデンサ用ランド８ａ、８ｂはスルーホール用ランド６を介して電源層１３の電源パターン３ａと、また電源−グランド間バイパスコンデンサ用ランド９ａ、９ｂは、スルーホール用ランド６を介してグランド層１４のグランドパターン４と電気的にそれぞれ接続されている。
【００３８】
上述のような４層のプリント配線板で、第１の信号層１２に配置されたＱＦＰ型のＬＳＩとＳＯＰ型のＩＣ間を結ぶ信号パターン５及びクロック信号パターン５’は、電源層１３に形成された５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂの境界部分、すなわち非パターン部２０を横切って配置されている。特にクロック信号パターン５’は高周波電流が流れるため不要輻射ノイズ源となり易い。
【００３９】
図２は図１で示された４層のプリント配線板の断面構造を考慮した回路構成を示す回路図である。クロック信号が伝達されるクロック信号ライン４０２は第１の信号層１２のクロック信号パターン５’に、５Ｖ電源ライン４０３ａは電源層１３の５Ｖ電源パターン３ａに、３．３Ｖ電源ライン４０３ｂは電源層１３の３．３Ｖ電源パターン３ｂに、グランドライン４０４はグランド層１４のグランドパターン４にそれぞれ相当する。また接続部４１１は電源間バイパスコンデンサ用ランド１０と１１とに相当する。
【００４０】
電源ライン４０３ａは電源を供給するための５Ｖ電源４０５に、また電源ライン４０３ｂは３．３Ｖ電源４１０にそれぞれ電気的に接続され、電源ライン４０３ａと電源ライン４０３ｂは電源間バイパスコンデンサ４１３により接続されている。グランドライン４０４はグランド４０６に接地されている。また、バッファ回路４０１及びＩＣ回路４００の電源端子には電源−グランド間バイパスコンデンサ４０８が接続されている。破線で示した浮遊容量４０７は５Ｖ電源ライン４０３ａあるい３．３Ｖ電源ライン４０３ｂとグランドライン４０４の間に派生したものである。
【００４１】
ＬＳＩの中のバッファ回路４０１は、ＩＣ回路４００に対して、クロック信号を出力し、この信号はクロック信号ライン４０２を高周波の電流４０９として流れる。ＩＣ回路４００からバッファ回路４０１へは、３．３Ｖ電源ライン４０３ｂ 、電源間バイパスコンデンサ４１３、５Ｖ電源ライン２０３ａを帰路として帰路電流４１２が流れる。
【００４２】
上記の構成とすることで、電流４０９及び帰路電流４１２により形成されるループ面積４１４は、図９に示した電流３０９及び浮遊容量３０７を通過する帰路電流３１２により形成されるループ面積３１４より小さくなり、よって不要輻射ノイズを低減することができる。
【００４３】
（第２の実施形態）
図３は、第１の実施形態と同様、本実施形態の多層プリント配線板を各層ごとに示した平面図である。
【００４４】
各層の基本構成は第１の実施形態と同様である。以下に、本実施形態の、第１の実施形態と異なる特徴について説明する。（ａ）に示すように第１の信号層３２には、後述する電源層３３の第２の５Ｖ電源パターン２３ｃと第２の信号層３５の電源間バイパスコンデンサ用ランド３２、３３のそれぞれに導通する、スルーホール用ランド２６ｃ１、２６ｃ２が新たに設けられている。
【００４５】
なお、図３は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００４６】
電源層３３には（ｂ）に示すように、第１の５Ｖ電源パターン２３ａと、３．３Ｖ電源パターン２３ｂ及び長時間使用しない時に自動的にｏｆｆとなる第２の５Ｖ電源パターン２３ｃとの、３つの電源パターンが形成されている。また、第１の５Ｖ電源パターン２３ａと第２の５Ｖ電源パターン２３ｃとの間は非パターン部４０ａで、第２の５Ｖ電源パターン２３ｃと３．３Ｖ電源パターン２３ｂの間は非パターン部４０ｂで、それぞれ絶縁されている。
【００４７】
グランド層３４は（ｃ）に示すように、クリアランスホール２７ｃ１、２７ｃ２が新たに設けられている。
【００４８】
第２の信号層３５には（ｄ）に示すように、第２の５Ｖ電源パターン２３ｃ１と２３ｃ２、電源間バイパスコンデンサ用ランド３２と３３が新たに設けられている。第２の５Ｖ電源パターン２３ｃ１と２３ｃ２はスルーホールを介して電源層３３の第２の５Ｖ電源パターン２３ｃにそれぞれ導通している。また、電源間バイパスコンデンサ用ランド３２は第２の５Ｖ電源パターン２３ｃ１と、電源間バイパスコンデンサ用ランド３３は第２の５Ｖ電源パターン２３ｃ２とそれぞれ導通している。
【００４９】
電源間バイパスコンデンサ用ランド３０と３２、３１と３３のランド間は、それぞれ電源間バイパス用のチップ型コンデンサ（不図示）が実装され、接続されることとなる。
【００５０】
上述のような４層のプリント配線板において、第１の信号層３２に配置されたＱＦＰ型ＬＳＩとＳＯＰ型ＩＣ間を結ぶ信号パターン２５及びクロック信号パターン２５’が、電源層３３に形成された非パターン部４０ａ及び４０ｂを横切って配置されている。特にクロック信号パターン２５’は高周波数電流が流れるため不要輻射ノイズ源となり易い。
【００５１】
本実施形態ではクロック信号パターン２５’の近傍に帰路電流が流れるための経路を電源間バイパス用のコンデンサを電源間バイパス用ランド３０と３２の間、３１と３３の間に、それぞれ１個ずつ接続することで経路を確保している。これにより、第１の実施形態と同じ理由によりループ面積は小さくなり、よって不要輻射ノイズを低減することができる。
【００５２】
（第３の実施形態）
図４は第１及び第２の実施形態と同様、本実施形態の多層プリント配線板を各層ごとに示した平面図である。本実施形態の第１の信号層５２、グランド層５４及び第２の信号層５５を構成する要素は、第１の実施形態の第１の信号層１２、グランド層１４及び第２の信号層１５とそれぞれ同様である。また電源層５３を構成する要素は、第２の実施形態の電源層３３と基本的に同様であるが、本実施形態の、電源層５３の第２の５Ｖ電源パターン４３ｃは、第２の実施形態の電源層３３では存在したスルーホール２６ｃ１及び２６ｃ２が省略されている点が異なる。
【００５３】
なお、図４は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００５４】
上述のように、構成された４層のプリント配線板において、第１の信号層５２に配置されたＱＦＰ型ＬＳＩとＳＯＰ型ＩＣ間を結ぶ信号パターン４５及びクロック信号パターン４５’が、電源層５３に形成された非パターン部６０ａ及び６０ｂを横切って配置されている。特にクロックパターン４５’は高周波電流が流れるため不要輻射ノイズ源となり易い。
【００５５】
本実施形態ではクロック信号パターン４５’の近傍に帰路電流が流れるための経路を、第２の信号層５５の電源間バイパス用ランド５０と５１の間に電源間バイパス用のチップ型コンデンサ（不図示）を接続することで確保している。これは電源層５３の非パターン部６０ａ、６０ｂ及び第２の５Ｖ電源パターン３ｃを横断するように配置されている。これにより、本実施形態もループ面積を小さくすることができ、よって不要輻射ノイズを低減することができる。
【００５６】
以上、本発明の多層プリント配線板について３つの実施形態を例に挙げて説明してきた。上述した３つの実施形態では、電源間バイパス用コンデンサを第２の信号層に実装した例を示したが、さらに望ましくはクロック信号パターンの近傍の第１の信号層に配置するのが良い。また電源間バイパス用コンデンサを複数個実装する場合には、これらを第１の信号層と第２の信号層とに分けて実装してもよい。
【００５７】
（第４の実施形態）
図５に本発明の第４の実施形態である電子機器の一部の概略断面図を示す。
【００５８】
図５において４層プリント配線板６００は、第１の実施形態で説明した図１の（ａ）〜（ｄ）の４層で構成される多層プリント配線板の断面図である。４層プリント配線板６００の上面に実装されているＱＦＰ型ＬＳＩ６０１は図１のＬＳＩ用ランド１に、ＳＯＰ型ＩＣ６０２はＩＣ用ランド２に、それぞれはんだで電気的に接続されている。同様に、下面に実装されているチップ型コンデンサの電源−グランド間バイパスコンデンサ６０８ａはＬＳＩ６０１用のバイパスコンデンサであり、図１では電源−グランド間バイパスコンデンサ用ランド８ａ、９ａにはんだで電気的に接続され、また電源−グランド間バイパスコンデンサ６０８ｂはＩＣ６０２用のバイパスコンデンサであり、図１では電源−グランド間バイパスコンデンサ用ランド８ｂ、９ｂにはんだで電気的に接続されることとなる。電源−グランド間バイパスコンデンサ６０８ａ及び６０８ｂは、図２の電源−グランド間バイパスコンデンサ４０８ａ及び４０８ｂにそれぞれ相当する。
【００５９】
チップ型コンデンサの電源間バイパスコンデンサ６１３は、図１では電源間バイパスコンデンサ用ランド１０、１１にはんだで電気的に接続され、図１では（ｂ）に示す電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂを接続されることとなる。電源間バイパスコンデンサ６１３は、図２の電源間バイパスコンデンサ４１３に相当する。
【００６０】
図１で示した部品以外に、図５の４層プリント配線板６００にはコネクタ６０３と電源用のケーブル６０４が図示されている。４層プリント配線板６００にはこのほかにも多くの部品が実装されているが、図５では省略してある。
【００６１】
筐体６０７は電子機器のフレームの一部を構成するもので、この筐体６０７には４層プリント配線板６００を取り付けるための支持具６０６が溶接で取り付けられており、４層プリント配線板６００は、この支持具６０６に例えばビス６０５で固定される。
【００６２】
一般に電子機器は、各国である一定レベル以上に不要輻射ノイズが発生しないように定められているが、電子機器からの不要輻射ノイズは、４層プリント配線板６００から直接放射されたり、あるいはコネクタ６０３を介してケーブル６０４に伝わり、ケーブル６０４から放射されたりする。
【００６３】
その対策として、例えばノイズ源を金属製の筐体６０７で囲い、不要輻射ノイズを電子機器の外部にもれないようにする対策などが行われている。しかしながら昇温対策など種々の理由で筐体６０７には開口部が存在し、そこから不要輻射ノイズがもれてしまい、対策に苦慮しているのが現実である。
【００６４】
本実施形態の４層プリント配線板６００を組み込んだ電子機器は電磁波シールドに多少の欠陥があっても低ノイズ化を実現できる。すなわち、図２で示したようにループ面積４１４を小さくしたことで、４層プリント配線板６００から直接発生する不要輻射ノイズを小さくできるだけでなく、プリント配線板の電源・グラウンドも安定となり、コネクタ６０３を介してケーブル６０４に伝わるノイズも小さくなりケーブル６０４からの不要輻射ノイズも小さくなる。
【００６５】
その結果、電子機器から発生する不要輻射ノイズを容易に小さくすることができる。
【００６６】
なお第１ないし第４の実施形態では、４層で構成されるプリント配線板を使用しているが層数は限定されない。また第４の実施形態の筐体６０７の材質も限定されず、金属製でも樹脂製でも良く、４層プリント配線板６００の筐体６０７への取り付け方法もビス止めに限定されるものでもない。
【００６７】
【発明の効果】
以上説明したように本発明は、電源層が、信号線の投影される位置で信号線と交差する方向に不連続部分で分割された、電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、第１の信号層の信号線の近傍で、不連続部分を横断する位置にコンデンサが実装して、分割された第１の導電パターンと第２の導電パターンが高周波的に接続されていることで、高周波電流と帰路電流により形成されるループ面積を小さくできる。その結果、ループ面積に比例する不要輻射ノイズの発生を小さく抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図２】本発明の第１の実施形態の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【図３】本発明の第２の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図４】本発明の第３の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図５】本発明の第４の実施形態である電子機器の概略断面図である。
【図６】従来の多層プリント配線板を各層ごとに示した平面図である。
【図７】図６の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【図８】従来の２分割された電源パターンを有する多層プリント配線板を各層ごとに示した平面図である。
【図９】図８の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【符号の説明】
１、２１、４１、１０１、１２１ ＬＳＩ用ランド
２、２２、４２、１０２、１２２ ＩＣ用ランド
３ａ、１０３ａ、１２３ａ ５Ｖ電源パターン
２３ａ、４３ａ 第１の５Ｖ電源パターン
３ｂ、２３ｂ、４３ｂ、１２３ｂ ３．３Ｖ電源パターン
２３ｃ、４３ｃ 第２の５Ｖ電源パターン
４、２４、４４、１０４、１２４ グランドパターン
５、２５，４５，１０５，１２５ 信号パターン
５’、２５’、４５’、１０５’、１２５’ クロック信号パターン
６、６ａ、６ｂ、２６、２６ａ、２６ｂ、２６ｃ１、２６ｃ２、４６、４６ａ、４６ｂ、１０６、１２６ スルーホール用ランド
７、７ａ、７ｂ、２７、２７ａ、２７ｂ、２７ｃ１、２７ｃ２、４７、４７ａ、４７ｂ、１０７、１２７ クリアランスホール
８ａ、８ｂ、９ａ、９ｂ、２８ａ、２８ｂ、２９ａ、２９ｂ、４８ａ、４８ｂ、４９ａ、４９ｂ、１０８ａ、１０８ｂ、１０９ａ、１０９ｂ 、１２８ａ、１２８ｂ、１２９ａ、１２９ｂ 電源−グランド間バイパスコンデンサ用ランド
１０、１１、３０、３１、３２，３３、５０，５１、 電源間バイパスコンデンサ用ランド
１２，３２，５２，１１２，１３２ 第１の信号層
１３，３３，５３，１１３，１３３ 電源層
１４，３４，５４，１１４，１３４ グランド層
１５，３５，５５，１１５，１３５ 第２の信号層
２０、４０ａ、４０ｂ、６０ａ、６０ｂ、１２０ 非パターン部
２００、３００，４００ ＩＣ回路
２０１、３０１，４０１ バッファ回路
２０２、３０２，４０２ クロック信号ライン
２０３ａ、３０３ａ、４０３ａ ５Ｖ電源ライン
２０４、３０４，４０４ グランドライン
２０５，３０５，４０５ ５Ｖ電源
２０６，３０６，４０６ グランド
２０７，３０７，４０７ 浮遊容量
２０８，３０８，４０８ａ、４０８ｂ，６０８ａ、６０８ｂ 電源−グランド間バイパスコンデンサ
２０９，３０９，４０９ 電流
２１２，３１２，４１２ 帰路電流
３０３ｂ、４０３ｂ ３．３Ｖ電源ライン
３１０，４１０ ３．３Ｖ電源
３１１ 非接続部
４１３、６１３ 電源間バイパスコンデンサ
２１４，３１４，４１４ ループ面積
６００ ４層プリント配線板
６０１ ＱＦＰ型ＬＳＩ
６０２ ＳＯＰ型ＩＣ
６０３ コネクタ
６０４ ケーブル
６０５ ビス
６０６ 支持具
６０７ 筐体
【発明の属する技術分野】
本発明は、ＥＭＣ（電磁適合性）に対応するための電子部品が実装された多層プリント配線板および、その多層プリント配線板を搭載した電子機器に関する。
【０００２】
【従来の技術】
電子機器の高速化が進み、デジタル回路におけるクロック周波数は、高速化の一途をたどる一方である。しかしながら、使用されるプリント配線板のデジタル回路では反射による信号波形の乱れが問題となり、誤動作などを引き起こしている。また、そこから発生する不要輻射ノイズなどにより他の電子機器の誤動作を引き起こしたりもする。これらの問題に対処するための一つの方法として、電源とグランドを安定させるため、専用の電源層とグランド層を持つ多層プリント配線板が使用されている。
【０００３】
図６は電源電圧が５Ｖの一般的な電源パターン構造の多層プリント配線板を各層ごとに示した平面図である。
【０００４】
本従来例は４層構造のプリント配線板であり、（ａ）は最上層の第１の信号層１１２の平面図、（ｂ）は第１の信号層１１２の下層に設けられた電源層１１３の平面図、（ｃ）は電源層１１３の下層に設けられたグランド層１１４の平面図、（ｄ）は最下層の第２の信号層１１５の平面図である。同図では、相互の位置関係を明確にするため（ｂ）〜（ｄ）は透視図で示してあり、（ａ）におけるＬＳＩ用ランド１０１との位置関係を明確にするため、（ｂ）〜（ｄ）にはＬＳＩ用ランド１０１の位置が破線で示されている。
【０００５】
なお、図６は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【０００６】
以下に各層の構造について詳細を説明する。
【０００７】
第１の信号層１１２には（ａ）に示すように、ＱＦＰ型のＬＳＩが実装されるＬＳＩ用ランド１０１、ＳＯＰ型のＩＣが実装されるＩＣ用ランド１０２、これらＬＳＩ用ランド１０１およびＩＣ用ランド１０２の電源用ランドに接続された５Ｖ電源パターン１０３ａ、ＬＳＩ及びＩＣのグランド用ランドに接続されたグランドパターン１０４、信号パターン１０５、クロック信号が伝達されるクロック信号パターン１０５’、層間接続のためのスルーホールと導通したスルーホール用ランド１０６が形成されている。
【０００８】
電源層１１３には（ｂ）に示すように、５Ｖ電源パターン１０３ａ、スルーホールランド１０６、クリアランスホール１０７が形成されている。５Ｖ電源パターン１０３ａはスルーホール用ランド１０６と導通しており、さらにスルーホールを介して上記第１の信号層の５Ｖ電源パターン１０３ａおよび後述する第２の信号層１１５の５Ｖ電源パターン１０３ａに電気的に接続されている。クリアランスホール１０７は、電源層１１３を貫通するスルーホールと、このスルーホールと５Ｖ電源パターン１０３ａとを電気的に絶縁する外周部より構成されている。
【０００９】
グランド層１１４には（ｃ）に示すように、グランドパターン１０４、スルーホール用ランド１０６、クリアランスホール１０７が形成されている。グランドパターン１０４はスルーホール用ランド１０６と導通しており、クリアランスホール１０７はグランド層１１４を貫通するスルーホールと、このスルーホールとグランドパターン１０４とを電気的に絶縁する外周部より構成されている。
【００１０】
第２の信号層１１５には（ｄ）に示すように、５Ｖ電源パターン１０３ａ、グランドパターン１０４、スルーホール用ランド１０６、ＬＳＩ及びＩＣの電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド１０８ａ、１０８ｂ、１０９ａ及び１０９ｂが形成されている。５Ｖ電源パターン１０３ａはスルーホールを介して、上記電源層１１３の５Ｖ電源パターン１０３ａにそれぞれ導通している。電源−グランド間バイパスコンデンサ用ランド１０８ａ、１０８ｂは、スルーホール用ランド１０６を介して電源層１１３の５Ｖ電源パターン１０３ａと、また電源−グランド間バイパスコンデンサ用ランド１０９ａ及び１０９ｂは、スルーホール用ランド１０６を介してグランド層１１４のグランドパターン１０４とそれぞれ電気的に接続されている。
【００１１】
上記の通りの多層プリント配線板の構造の場合、主としてクロック信号パターン１０５’直下の電源層１１３がクロック信号パターン１０５’を流れる高周波電流の帰路となる。
【００１２】
以下に、図６で示された４層のプリント配線板の断面構造を考慮した回路構成を示す図７を用いて、高周波電流の流路について説明する。
【００１３】
５Ｖ電源ライン２０３ａは電源を供給するための５Ｖ電源２０５に電気的に接続され、グランドライン２０４はグランド２０６に接地されている。また、バッファ回路２０１及びＩＣ回路２００の電源端子には電源−グランド間バイパスコンデンサ２０８が接続されている。５Ｖ電源ライン２０３ａとグランドライン２０４の間にはコンデンサとして機能する、破線で示すような浮遊容量２０７が派生する。
【００１４】
ＬＳＩの中のバッファ回路２０１は、ＩＣ回路２００に対してクロック信号を出力し、このクロック信号はクロック信号ライン２０２を電流２０９として流れる。ＩＣ回路２００からバッファ回路２０１へは、５Ｖ電源ライン２０３ａを帰路として帰路電流２１２が流れる。
【００１５】
図６と図７における主な要素の対応は、クロック信号が伝達されるクロック信号ライン２０２は第１の信号層１１２のクロック信号パターン１０５’に、５Ｖ電源ライン２０３ａは電源層１１２の５Ｖ電源パターン１０３ａに、グランドライン２０４はグランド層１１４のグランドパターン１０４にそれぞれ相当することとなる。
【００１６】
一般的に差動モードの放射を考えた時、最大放射の方向での電界強度は以下の式１で表わされる。（「実践ノイズ逓減技法」ｐ３２４、ジャテック出版）
Ｅ＝２６３×１０−１６（ｆ２ＡＩ）（１／ｒ） （式１）
ここで、 Ｅは電界強度［Ｖ／ｍ］、 ｆは周波数［Ｈｚ］、 Ａはループ面積［ｍ２］、 Ｉは電流［Ａ］、 ｒは受信アンテナまでの距離［ｍ］を表す。上記式１より、電界強度Ｅはループ面積Ａに比例することとなる。つまり、不要輻射ノイズが問題となるような高周波電流Ｉのループ面積Ａはできるだけ小さくすることが望ましい。ループ面積を小さくするには、デジタル信号線はできるだけ短く、かつ、帰路電流が流れるグランドまたは電源パターンはできるだけ信号線の近傍にそって配置することが望ましい。また、デジタル回路の中でも周波数が高い信号が流れるクロック信号線については、特にループ面積Ａを小さくする必要がある。
【００１７】
５Ｖ電源ライン２０３ａに相当する５Ｖ電源パターン１０３ａは図６（ｂ）に示されるように薄板状であり、信号ライン２０２直下にも存在することにより、帰路電流２１２は主に信号ライン２０２直下の部分を流れることができるため、電流２０９と帰路電流２１２で形成されるループ面積２１４は小さくなり、不要輻射ノイズも低く抑えられる。
【００１８】
【発明が解決しようとする課題】
しかしながら、近年において低消費電力化などの要求から、例えばデジタル回路において５Ｖと３．３Ｖ系電源に分ける場合や、同一電圧でもパワーマネジメントの要求から電源を分割する場合が多くなってきている。この場合、電源層は連続した一枚のパターンとはならずに、不連続な分割されたパターンとなる。
【００１９】
電源層はその近傍に配置されている信号線を流れる高周波電流の帰路としての役割もしているために、分離された電源パターンを横切るように信号線が配置された場合、帰路電流は信号電流の近傍を流れることができなくなる。
【００２０】
図８は２系統の電源電圧を必要とする、２分割された電源パターンを有する多層プリント配線板を各層ごとに示した平面図である。本従来例も上述した従来例と同様に４層構造となっているが、（ｂ）に示す電源層１３３では、５Ｖ電圧が必要なＱＦＰ型のＬＳＩには５Ｖ電源パターン１２３ａが電気的に接続され、３．３Ｖ電圧が必要なＳＯＰ型のＩＣには３．３Ｖ電源パターン１２３ｂが電気的に接続された構成となっている。５Ｖ電源パターン１２３ａと３．３Ｖ電源パターン１２３ｂは、非パターン部１２０により分割されることで絶縁されている。（ａ）の第１の信号層１３２のクロック信号パターン１２５’は、５Ｖ電源パターン１２３ａと３．３Ｖ電源パターン１２３ｂを分割する電源層１３３の非パターン部１２０を横断するように形成されている。
【００２１】
なお、図８は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００２２】
図９は図８で示した４層のプリント配線板の断面構造を考慮した回路構成を示す回路図である。クロック信号が伝達されるクロック信号ライン３０２は第１の信号層１３２のクロック信号パターン１２５’に、５Ｖ電源ライン３０３ａは５Ｖ電源パターン１２３ａに、３．３Ｖ電源ライン３０３ｂは３．３Ｖ電源パターン１２３ｂに、非接続部３１１は非パターン部１２０にそれぞれ相当する。その他の構成は図７と同様である。
【００２３】
クロック信号ライン３０２直下の５Ｖ電源ライン３０３ａと３．３Ｖ電源ライン３０３ｂは、非接続部３１１により分割されているため、破線で示す帰路電流３１２は最短経路でバッファ回路３０１に帰ることができず、浮遊容量３０７などの経路を経由して帰ることになり、電流３０９と帰路電流３１２で形成されるループ面積３１４は大きくなり、よって不要輻射ノイズも増大することとなる。そこで本発明は、分割された電源パターン間を横断する信号線が形成されている多層プリント配線板の発生する不要輻射ノイズが低減された多層プリント配線板及び電子部品が実装された該多層プリント配線板を搭載した電子機器を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記目的を達成するため本発明の多層プリント配線板は、高周波信号を出力する電子部品が実装され、少なくとも前記電子部品から出力された高周波信号が流れる信号線が設けられた第１の信号層と、前記第１の信号層の下層に設けられた、前記電子部品に電源を供給する電源層と、前記電源層の下層に設けられた、基準電位を与えるグランド層と、前記グランド層の下層である最下層に設けられた第２の信号層とを有し、前記電子部品は前記電源層、前記グランド層及び前記第２の信号層に電気的に接続されるとともに、前記電源層が、前記信号線の投影される位置で前記信号線と交差する方向に不連続部分で分割された、前記電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、前記第１の信号層の前記信号線の近傍で、前記不連続部分を横断する位置に少なくとも一つのコンデンサが実装されることで、分割された前記第１の導電パターンと前記第２の導電パターンが高周波的に接続されていることを特徴とする。
【００２５】
上記の通り構成された本発明の多層プリント配線板は、電源層が、信号線の投影される位置で信号線と交差する方向に不連続部分で分割された、電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、第１の信号層の信号線の近傍で、不連続部分を横断する位置にコンデンサが実装して、分割された第１の導電パターンと第２の導電パターンが高周波的に接続されているため、帰路電流は浮遊容量を帰路とせず、コンデンサを帰路の一部とした帰路を流れることとなり、信号線を流れる電流と帰路電流により形成されるループ面積が小さくなるので不要輻射ノイズが低減される。
【００３０】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照して説明する。
（第１の実施形態）
図１は本実施形態の多層プリント配線板を各層ごとに示した平面図である。
【００３１】
（ａ）は最上層の第１の信号層１２の平面図、（ｂ）は第１の信号層１２の下層に設けられた電源層１３の平面図、（ｃ）は電源層１３の下層に設けられたグランド層１４の平面図、（ｄ）は最下層の第２の信号層１５の平面図である。相互の位置関係を明確にするため（ｂ）〜（ｄ）は透視図で示してあり、（ａ）におけるＬＳＩ用ランド１との位置関係を明確にするため、（ｂ）〜（ｄ）にはＬＳＩ用ランド１の位置が破線で示されている。
【００３２】
なお、図１は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００３３】
以下、各層の構造について詳細を説明する。
【００３４】
第１の信号層１２には（ａ）に示すように、ＱＦＰ型のＬＳＩが実装されるＬＳＩ用ランド１、ＳＯＰ型のＩＣが実装されるＩＣ用ランド２、ＱＦＰ型のＬＳＩに５Ｖ電圧の電源を供給するため接続された５Ｖ電源パターン３ａ、およびＳＯＰ型のＩＣに３．３Ｖ電圧の電源を供給するため接続された３．３Ｖ電源パターン３ｂ、ＬＳＩ及びＩＣのグランド用ランドに接続されたグランドパターン４、信号パターン５、クロック信号が伝達されるクロック信号パターン５’、層間接続のためのスルーホールと導通したスルーホール用ランド６、６ａ、６ｂが形成されている。
【００３５】
電源層１３には（ｂ）に示すように、５Ｖ電源パターン３ａ、３．３Ｖ電源パターン３ｂ、スルーホールランド６、６ａ、６ｂ 、クリアランスホール７が形成されている。５Ｖ電源パターン３ａはスルーホールランド６と６ａ、３．３Ｖ電源パターン３ｂはスルーホールランド６、６ｂ と導通しており、さらにスルーホールを介して上記第１の信号層１２の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂおよび後述する第２の信号層１５の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂにそれぞれ接続されている。クリアランスホール７は、電源層１３を貫通するスルーホールと、このスルーホールと５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂとを絶縁する外周部より構成されている。本実施形態の場合、電源層１３は、５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂとに分割され、両者は非パターン部２０により絶縁されている。（ａ）の第１の信号層１２のクロック信号パターン５’は、電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂを分割する非パターン部２０を横断するように形成されている。
【００３６】
グランド層１４には（ｃ）に示すように、グランドパターン４、スルーホール用ランド６、クリアランスホール７、７ａ、７ｂが形成されている。グランドパターン４はスルーホール用ランド６と導通しており、クリアランスホール７、７ａ、７ｂ はグランド層１４を貫通するスルーホールと、このスルーホールとグランドパターン４とを絶縁する外周部より構成されている。
【００３７】
第２の信号層１５には（ｄ）に示すように、５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂ、グランドパターン４、スルーホール用ランド６、ＬＳＩの５Ｖ電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド８ａと９ａ、ＩＣの３．３Ｖ電源とグランド間に配置される電源−グランド間バイパスコンデンサ用ランド８ｂと９ｂ、電源間バイパスコンデンサ用ランド１０と１１が形成されている。５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂはスルーホールを介して、上記電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂにそれぞれ導通している。電源間バイパスコンデンサ用ランド１０は、第２の信号層１５の５Ｖ電源パターン３ａとスルーホールを介して電源層１３の５Ｖ電源パターン３ａと導通している。また、電源間バイパスコンデンサ用ランド１１は、第２の信号層１５の３．３Ｖ電源パターン３ｂとスルーホールを介して電源層１３の３．３Ｖ電源パターン３ｂと導通している。電源間バイパスコンデンサ用ランド１０と１１のランド間は、電源間バイパス用のチップ型コンデンサ（不図示）が実装され、接続されることとなる。電源−グランド間バイパスコンデンサ用ランド８ａ、８ｂはスルーホール用ランド６を介して電源層１３の電源パターン３ａと、また電源−グランド間バイパスコンデンサ用ランド９ａ、９ｂは、スルーホール用ランド６を介してグランド層１４のグランドパターン４と電気的にそれぞれ接続されている。
【００３８】
上述のような４層のプリント配線板で、第１の信号層１２に配置されたＱＦＰ型のＬＳＩとＳＯＰ型のＩＣ間を結ぶ信号パターン５及びクロック信号パターン５’は、電源層１３に形成された５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂの境界部分、すなわち非パターン部２０を横切って配置されている。特にクロック信号パターン５’は高周波電流が流れるため不要輻射ノイズ源となり易い。
【００３９】
図２は図１で示された４層のプリント配線板の断面構造を考慮した回路構成を示す回路図である。クロック信号が伝達されるクロック信号ライン４０２は第１の信号層１２のクロック信号パターン５’に、５Ｖ電源ライン４０３ａは電源層１３の５Ｖ電源パターン３ａに、３．３Ｖ電源ライン４０３ｂは電源層１３の３．３Ｖ電源パターン３ｂに、グランドライン４０４はグランド層１４のグランドパターン４にそれぞれ相当する。また接続部４１１は電源間バイパスコンデンサ用ランド１０と１１とに相当する。
【００４０】
電源ライン４０３ａは電源を供給するための５Ｖ電源４０５に、また電源ライン４０３ｂは３．３Ｖ電源４１０にそれぞれ電気的に接続され、電源ライン４０３ａと電源ライン４０３ｂは電源間バイパスコンデンサ４１３により接続されている。グランドライン４０４はグランド４０６に接地されている。また、バッファ回路４０１及びＩＣ回路４００の電源端子には電源−グランド間バイパスコンデンサ４０８が接続されている。破線で示した浮遊容量４０７は５Ｖ電源ライン４０３ａあるい３．３Ｖ電源ライン４０３ｂとグランドライン４０４の間に派生したものである。
【００４１】
ＬＳＩの中のバッファ回路４０１は、ＩＣ回路４００に対して、クロック信号を出力し、この信号はクロック信号ライン４０２を高周波の電流４０９として流れる。ＩＣ回路４００からバッファ回路４０１へは、３．３Ｖ電源ライン４０３ｂ 、電源間バイパスコンデンサ４１３、５Ｖ電源ライン２０３ａを帰路として帰路電流４１２が流れる。
【００４２】
上記の構成とすることで、電流４０９及び帰路電流４１２により形成されるループ面積４１４は、図９に示した電流３０９及び浮遊容量３０７を通過する帰路電流３１２により形成されるループ面積３１４より小さくなり、よって不要輻射ノイズを低減することができる。
【００４３】
（第２の実施形態）
図３は、第１の実施形態と同様、本実施形態の多層プリント配線板を各層ごとに示した平面図である。
【００４４】
各層の基本構成は第１の実施形態と同様である。以下に、本実施形態の、第１の実施形態と異なる特徴について説明する。（ａ）に示すように第１の信号層３２には、後述する電源層３３の第２の５Ｖ電源パターン２３ｃと第２の信号層３５の電源間バイパスコンデンサ用ランド３２、３３のそれぞれに導通する、スルーホール用ランド２６ｃ１、２６ｃ２が新たに設けられている。
【００４５】
なお、図３は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００４６】
電源層３３には（ｂ）に示すように、第１の５Ｖ電源パターン２３ａと、３．３Ｖ電源パターン２３ｂ及び長時間使用しない時に自動的にｏｆｆとなる第２の５Ｖ電源パターン２３ｃとの、３つの電源パターンが形成されている。また、第１の５Ｖ電源パターン２３ａと第２の５Ｖ電源パターン２３ｃとの間は非パターン部４０ａで、第２の５Ｖ電源パターン２３ｃと３．３Ｖ電源パターン２３ｂの間は非パターン部４０ｂで、それぞれ絶縁されている。
【００４７】
グランド層３４は（ｃ）に示すように、クリアランスホール２７ｃ１、２７ｃ２が新たに設けられている。
【００４８】
第２の信号層３５には（ｄ）に示すように、第２の５Ｖ電源パターン２３ｃ１と２３ｃ２、電源間バイパスコンデンサ用ランド３２と３３が新たに設けられている。第２の５Ｖ電源パターン２３ｃ１と２３ｃ２はスルーホールを介して電源層３３の第２の５Ｖ電源パターン２３ｃにそれぞれ導通している。また、電源間バイパスコンデンサ用ランド３２は第２の５Ｖ電源パターン２３ｃ１と、電源間バイパスコンデンサ用ランド３３は第２の５Ｖ電源パターン２３ｃ２とそれぞれ導通している。
【００４９】
電源間バイパスコンデンサ用ランド３０と３２、３１と３３のランド間は、それぞれ電源間バイパス用のチップ型コンデンサ（不図示）が実装され、接続されることとなる。
【００５０】
上述のような４層のプリント配線板において、第１の信号層３２に配置されたＱＦＰ型ＬＳＩとＳＯＰ型ＩＣ間を結ぶ信号パターン２５及びクロック信号パターン２５’が、電源層３３に形成された非パターン部４０ａ及び４０ｂを横切って配置されている。特にクロック信号パターン２５’は高周波数電流が流れるため不要輻射ノイズ源となり易い。
【００５１】
本実施形態ではクロック信号パターン２５’の近傍に帰路電流が流れるための経路を電源間バイパス用のコンデンサを電源間バイパス用ランド３０と３２の間、３１と３３の間に、それぞれ１個ずつ接続することで経路を確保している。これにより、第１の実施形態と同じ理由によりループ面積は小さくなり、よって不要輻射ノイズを低減することができる。
【００５２】
（第３の実施形態）
図４は第１及び第２の実施形態と同様、本実施形態の多層プリント配線板を各層ごとに示した平面図である。本実施形態の第１の信号層５２、グランド層５４及び第２の信号層５５を構成する要素は、第１の実施形態の第１の信号層１２、グランド層１４及び第２の信号層１５とそれぞれ同様である。また電源層５３を構成する要素は、第２の実施形態の電源層３３と基本的に同様であるが、本実施形態の、電源層５３の第２の５Ｖ電源パターン４３ｃは、第２の実施形態の電源層３３では存在したスルーホール２６ｃ１及び２６ｃ２が省略されている点が異なる。
【００５３】
なお、図４は本実施形態をわかり易く説明するために４層で構成される多層プリント配線板の一部を切り出したものであり、実際の基板はもっと大きくまた多くの部品が実装されている。
【００５４】
上述のように、構成された４層のプリント配線板において、第１の信号層５２に配置されたＱＦＰ型ＬＳＩとＳＯＰ型ＩＣ間を結ぶ信号パターン４５及びクロック信号パターン４５’が、電源層５３に形成された非パターン部６０ａ及び６０ｂを横切って配置されている。特にクロックパターン４５’は高周波電流が流れるため不要輻射ノイズ源となり易い。
【００５５】
本実施形態ではクロック信号パターン４５’の近傍に帰路電流が流れるための経路を、第２の信号層５５の電源間バイパス用ランド５０と５１の間に電源間バイパス用のチップ型コンデンサ（不図示）を接続することで確保している。これは電源層５３の非パターン部６０ａ、６０ｂ及び第２の５Ｖ電源パターン３ｃを横断するように配置されている。これにより、本実施形態もループ面積を小さくすることができ、よって不要輻射ノイズを低減することができる。
【００５６】
以上、本発明の多層プリント配線板について３つの実施形態を例に挙げて説明してきた。上述した３つの実施形態では、電源間バイパス用コンデンサを第２の信号層に実装した例を示したが、さらに望ましくはクロック信号パターンの近傍の第１の信号層に配置するのが良い。また電源間バイパス用コンデンサを複数個実装する場合には、これらを第１の信号層と第２の信号層とに分けて実装してもよい。
【００５７】
（第４の実施形態）
図５に本発明の第４の実施形態である電子機器の一部の概略断面図を示す。
【００５８】
図５において４層プリント配線板６００は、第１の実施形態で説明した図１の（ａ）〜（ｄ）の４層で構成される多層プリント配線板の断面図である。４層プリント配線板６００の上面に実装されているＱＦＰ型ＬＳＩ６０１は図１のＬＳＩ用ランド１に、ＳＯＰ型ＩＣ６０２はＩＣ用ランド２に、それぞれはんだで電気的に接続されている。同様に、下面に実装されているチップ型コンデンサの電源−グランド間バイパスコンデンサ６０８ａはＬＳＩ６０１用のバイパスコンデンサであり、図１では電源−グランド間バイパスコンデンサ用ランド８ａ、９ａにはんだで電気的に接続され、また電源−グランド間バイパスコンデンサ６０８ｂはＩＣ６０２用のバイパスコンデンサであり、図１では電源−グランド間バイパスコンデンサ用ランド８ｂ、９ｂにはんだで電気的に接続されることとなる。電源−グランド間バイパスコンデンサ６０８ａ及び６０８ｂは、図２の電源−グランド間バイパスコンデンサ４０８ａ及び４０８ｂにそれぞれ相当する。
【００５９】
チップ型コンデンサの電源間バイパスコンデンサ６１３は、図１では電源間バイパスコンデンサ用ランド１０、１１にはんだで電気的に接続され、図１では（ｂ）に示す電源層１３の５Ｖ電源パターン３ａと３．３Ｖ電源パターン３ｂを接続されることとなる。電源間バイパスコンデンサ６１３は、図２の電源間バイパスコンデンサ４１３に相当する。
【００６０】
図１で示した部品以外に、図５の４層プリント配線板６００にはコネクタ６０３と電源用のケーブル６０４が図示されている。４層プリント配線板６００にはこのほかにも多くの部品が実装されているが、図５では省略してある。
【００６１】
筐体６０７は電子機器のフレームの一部を構成するもので、この筐体６０７には４層プリント配線板６００を取り付けるための支持具６０６が溶接で取り付けられており、４層プリント配線板６００は、この支持具６０６に例えばビス６０５で固定される。
【００６２】
一般に電子機器は、各国である一定レベル以上に不要輻射ノイズが発生しないように定められているが、電子機器からの不要輻射ノイズは、４層プリント配線板６００から直接放射されたり、あるいはコネクタ６０３を介してケーブル６０４に伝わり、ケーブル６０４から放射されたりする。
【００６３】
その対策として、例えばノイズ源を金属製の筐体６０７で囲い、不要輻射ノイズを電子機器の外部にもれないようにする対策などが行われている。しかしながら昇温対策など種々の理由で筐体６０７には開口部が存在し、そこから不要輻射ノイズがもれてしまい、対策に苦慮しているのが現実である。
【００６４】
本実施形態の４層プリント配線板６００を組み込んだ電子機器は電磁波シールドに多少の欠陥があっても低ノイズ化を実現できる。すなわち、図２で示したようにループ面積４１４を小さくしたことで、４層プリント配線板６００から直接発生する不要輻射ノイズを小さくできるだけでなく、プリント配線板の電源・グラウンドも安定となり、コネクタ６０３を介してケーブル６０４に伝わるノイズも小さくなりケーブル６０４からの不要輻射ノイズも小さくなる。
【００６５】
その結果、電子機器から発生する不要輻射ノイズを容易に小さくすることができる。
【００６６】
なお第１ないし第４の実施形態では、４層で構成されるプリント配線板を使用しているが層数は限定されない。また第４の実施形態の筐体６０７の材質も限定されず、金属製でも樹脂製でも良く、４層プリント配線板６００の筐体６０７への取り付け方法もビス止めに限定されるものでもない。
【００６７】
【発明の効果】
以上説明したように本発明は、電源層が、信号線の投影される位置で信号線と交差する方向に不連続部分で分割された、電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、第１の信号層の信号線の近傍で、不連続部分を横断する位置にコンデンサが実装して、分割された第１の導電パターンと第２の導電パターンが高周波的に接続されていることで、高周波電流と帰路電流により形成されるループ面積を小さくできる。その結果、ループ面積に比例する不要輻射ノイズの発生を小さく抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図２】本発明の第１の実施形態の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【図３】本発明の第２の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図４】本発明の第３の実施形態の多層プリント配線板を各層ごとに示した平面図である。
【図５】本発明の第４の実施形態である電子機器の概略断面図である。
【図６】従来の多層プリント配線板を各層ごとに示した平面図である。
【図７】図６の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【図８】従来の２分割された電源パターンを有する多層プリント配線板を各層ごとに示した平面図である。
【図９】図８の多層プリント配線板の断面構造を考慮した回路構成を示す回路図である。
【符号の説明】
１、２１、４１、１０１、１２１ ＬＳＩ用ランド
２、２２、４２、１０２、１２２ ＩＣ用ランド
３ａ、１０３ａ、１２３ａ ５Ｖ電源パターン
２３ａ、４３ａ 第１の５Ｖ電源パターン
３ｂ、２３ｂ、４３ｂ、１２３ｂ ３．３Ｖ電源パターン
２３ｃ、４３ｃ 第２の５Ｖ電源パターン
４、２４、４４、１０４、１２４ グランドパターン
５、２５，４５，１０５，１２５ 信号パターン
５’、２５’、４５’、１０５’、１２５’ クロック信号パターン
６、６ａ、６ｂ、２６、２６ａ、２６ｂ、２６ｃ１、２６ｃ２、４６、４６ａ、４６ｂ、１０６、１２６ スルーホール用ランド
７、７ａ、７ｂ、２７、２７ａ、２７ｂ、２７ｃ１、２７ｃ２、４７、４７ａ、４７ｂ、１０７、１２７ クリアランスホール
８ａ、８ｂ、９ａ、９ｂ、２８ａ、２８ｂ、２９ａ、２９ｂ、４８ａ、４８ｂ、４９ａ、４９ｂ、１０８ａ、１０８ｂ、１０９ａ、１０９ｂ 、１２８ａ、１２８ｂ、１２９ａ、１２９ｂ 電源−グランド間バイパスコンデンサ用ランド
１０、１１、３０、３１、３２，３３、５０，５１、 電源間バイパスコンデンサ用ランド
１２，３２，５２，１１２，１３２ 第１の信号層
１３，３３，５３，１１３，１３３ 電源層
１４，３４，５４，１１４，１３４ グランド層
１５，３５，５５，１１５，１３５ 第２の信号層
２０、４０ａ、４０ｂ、６０ａ、６０ｂ、１２０ 非パターン部
２００、３００，４００ ＩＣ回路
２０１、３０１，４０１ バッファ回路
２０２、３０２，４０２ クロック信号ライン
２０３ａ、３０３ａ、４０３ａ ５Ｖ電源ライン
２０４、３０４，４０４ グランドライン
２０５，３０５，４０５ ５Ｖ電源
２０６，３０６，４０６ グランド
２０７，３０７，４０７ 浮遊容量
２０８，３０８，４０８ａ、４０８ｂ，６０８ａ、６０８ｂ 電源−グランド間バイパスコンデンサ
２０９，３０９，４０９ 電流
２１２，３１２，４１２ 帰路電流
３０３ｂ、４０３ｂ ３．３Ｖ電源ライン
３１０，４１０ ３．３Ｖ電源
３１１ 非接続部
４１３、６１３ 電源間バイパスコンデンサ
２１４，３１４，４１４ ループ面積
６００ ４層プリント配線板
６０１ ＱＦＰ型ＬＳＩ
６０２ ＳＯＰ型ＩＣ
６０３ コネクタ
６０４ ケーブル
６０５ ビス
６０６ 支持具
６０７ 筐体
Claims (1)
- 高周波信号を出力する電子部品が実装され、少なくとも前記電子部品から出力された高周波信号が流れる信号線が設けられた第１の信号層と、前記第１の信号層の下層に設けられた、前記電子部品に電源を供給する電源層と、前記電源層の下層に設けられた、基準電位を与えるグランド層と、前記グランド層の下層である最下層に設けられた第２の信号層とを有し、前記電子部品は前記電源層、前記グランド層及び前記第２の信号層に電気的に接続されるとともに、前記電源層が、前記信号線の投影される位置で前記信号線と交差する方向に不連続部分で分割された、前記電子部品にそれぞれ電圧の異なる電源を供給する、第１の導電パターンと、第２の導電パターン、及び長時間使用しないときは自動的に電源供給を休止する電源に接続された、第１の導電パターンと同電圧である第３の導電パターンを有する多層プリント配線板において、
前記第１の信号層の前記信号線の近傍で、前記不連続部分を横断する位置に少なくとも一つのコンデンサが実装されることで、分割された前記第１の導電パターンと前記第２の導電パターンが高周波的に接続されていることを特徴とする多層プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06347298A JP3610228B2 (ja) | 1998-03-13 | 1998-03-13 | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06347298A JP3610228B2 (ja) | 1998-03-13 | 1998-03-13 | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261238A JPH11261238A (ja) | 1999-09-24 |
| JP3610228B2 true JP3610228B2 (ja) | 2005-01-12 |
Family
ID=13230219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06347298A Expired - Fee Related JP3610228B2 (ja) | 1998-03-13 | 1998-03-13 | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3610228B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038451A (ja) * | 2012-10-19 | 2013-02-21 | Nagano Oki Denki Kk | 多層プリント配線板 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3232562B2 (ja) | 1999-10-22 | 2001-11-26 | 日本電気株式会社 | 電磁干渉抑制部品および電磁干渉抑制回路 |
| JP2001127387A (ja) * | 1999-10-29 | 2001-05-11 | Fuji Xerox Co Ltd | プリント配線基板 |
| NL1014192C2 (nl) * | 2000-01-26 | 2001-08-08 | Industree B V | Printplaat. |
| JP3892650B2 (ja) | 2000-07-25 | 2007-03-14 | 株式会社日立製作所 | 液晶表示装置 |
| JP4844080B2 (ja) | 2005-10-18 | 2011-12-21 | 日本電気株式会社 | 印刷配線板及びその電源雑音抑制方法 |
| JP4893114B2 (ja) * | 2006-06-07 | 2012-03-07 | 株式会社村田製作所 | 多層配線基板 |
| JP5034453B2 (ja) | 2006-11-16 | 2012-09-26 | 株式会社デンソー | 電子部品内蔵型多層基板 |
| JP2009135213A (ja) * | 2007-11-29 | 2009-06-18 | Mitsubishi Electric Corp | プリント配線板 |
| JP2010062180A (ja) * | 2008-09-01 | 2010-03-18 | Nagano Oki Denki Kk | 多層プリント配線板 |
| JP2010109262A (ja) * | 2008-10-31 | 2010-05-13 | Nec Access Technica Ltd | プリント配線基板 |
| CN102918938B (zh) * | 2010-06-02 | 2015-08-05 | 日本电气株式会社 | 配线板和电子装置 |
| JP5141806B2 (ja) * | 2011-08-29 | 2013-02-13 | 株式会社村田製作所 | 多層配線基板 |
-
1998
- 1998-03-13 JP JP06347298A patent/JP3610228B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013038451A (ja) * | 2012-10-19 | 2013-02-21 | Nagano Oki Denki Kk | 多層プリント配線板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11261238A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3610228B2 (ja) | 多層プリント配線板と該多層プリント配線板を搭載した電子機器 | |
| US7594105B2 (en) | Multilayer print circuit board | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| JP2001160663A (ja) | 回路基板 | |
| JP5084153B2 (ja) | プリント基板 | |
| JP4405605B2 (ja) | 液晶表示装置 | |
| Armstrong | PCB design techniques for lowest-cost EMC compliance. Part 1 | |
| JP2778576B2 (ja) | Ｅｍｉ対策回路 | |
| JPH11220263A (ja) | プリント配線板 | |
| JP2977018B2 (ja) | インタフェースケーブル接続用コネクタ | |
| US6175506B1 (en) | Multilayer printed circuit board | |
| JP3499399B2 (ja) | 高周波回路のシールド構造 | |
| JP3941590B2 (ja) | 電磁波シールド層を備えるプリント配線板 | |
| JP2010062180A (ja) | 多層プリント配線板 | |
| JP3956665B2 (ja) | 多層プリント配線板 | |
| JP3610127B2 (ja) | 印刷回路基板及び印刷回路基板の設計方法 | |
| JPH1041629A (ja) | 多層プリント回路基板 | |
| JP3104109B2 (ja) | 電子回路モジュール装置 | |
| JPH11259172A (ja) | 電子機器 | |
| JP2001135898A (ja) | プリント配線板 | |
| JPH1140947A (ja) | 多層プリント配線板 | |
| JP2819775B2 (ja) | 混成集積回路装置 | |
| JP2000090752A (ja) | ケーブル、電子機器、およびケーブルの製造方法 | |
| JPH0745935A (ja) | プリント配線基板 | |
| JP2001053545A (ja) | 高周波回路部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040805 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040805 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041006 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041018 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |