JP4893114B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4893114B2
JP4893114B2 JP2006158986A JP2006158986A JP4893114B2 JP 4893114 B2 JP4893114 B2 JP 4893114B2 JP 2006158986 A JP2006158986 A JP 2006158986A JP 2006158986 A JP2006158986 A JP 2006158986A JP 4893114 B2 JP4893114 B2 JP 4893114B2
Authority
JP
Japan
Prior art keywords
power supply
mounting land
input
ground
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006158986A
Other languages
English (en)
Other versions
JP2007329282A (ja
Inventor
大介 田中
治彦 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006158986A priority Critical patent/JP4893114B2/ja
Publication of JP2007329282A publication Critical patent/JP2007329282A/ja
Application granted granted Critical
Publication of JP4893114B2 publication Critical patent/JP4893114B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、多層配線基板、特に、端子配列がBAG(Ball Grid Array)タイプのデジタルICを搭載するための多層配線基板に関する。
電子機器の小型化及び高機能化により、多層配線基板におけるデータ処理速度の高速化が進んでいる。これに伴って不要放射ノイズが問題となり、多層配線基板におけるデジタル回路の設計にはノイズ対策のための設計が必要となっている。
ノイズ対策のために用いるノイズ対策部品、例えばバイパスコンデンサは、ICを搭載する多層配線基板において、ICの動作により電源端子に発生する高周波電流をグランドへ帰還させる役割を果たす。これによって、高周波電流が多層配線基板全体に伝搬して生じる不要放射ノイズを低減する。しかし、これらのノイズ対策部品によるノイズ対策効果を発揮するためには、実装構造に注意する必要があり、実装構造によっては十分なノイズ対策が得られない場合がある。
デジタル機器におけるIC電源系のノイズ対策として、2端子コンデンサを複数個並列接続して使用することが知られている。また、多層配線基板として、ノイズが重畳された配線と他の配線を空間的に分離し、これらを3端子型のノイズ対策部品を介して接続することも知られている。
例えば、従来のIC電源系のノイズ対策として、特許文献1に示すような多層配線基板の実装構造が知られている。図10及び図11に示すように、多層配線基板100は、概略、第1の信号電極層140、電源電極層120、グランド電極層130及び第2の信号電極層110をこの順で積み上げて積層体を構成したものである。多層配線基板100の上面にはIC160が実装され、裏面には3端子コンデンサ146が実装される。
第1の信号電極層140は、絶縁性シートの裏面に、3端子コンデンサ146の入力端子146aが接続される入力側実装用ランド142、該入力側実装用ランド142に接続された入力側電源供給パターン141、3端子コンデンサ146の出力端子146bが接続される出力側実装用ランド143、該出力側実装用ランド143に接続された出力側電源供給パターン144及び3端子コンデンサのグランド端子146cが接続されるグランド側実装用ランド145を設けたものである。
電源電極層120は、絶縁性シートの表面に電源電極121を設けたものである。グランド電極層130は、絶縁性シートの表面全面にグランド電極Gを設けたものである。第2の信号電極層110は、絶縁性シートの表面にIC実装用ランド111を設けたものである。
さらに、多層配線基板100の内部には、電源電極121と出力側電源供給パターン144を接続するための複数の第1の電源供給導体(ビアホール導体)152と、電源電極121とIC電源端子実装用ランド111aを接続するための複数の第2の電源供給導体(ビアホール導体)151と、グランド電極Gとグランド側実装用ランド145を接続するための複数のグランド接続導体(ビアホール導体)153とが設けられている。
この多層配線基板100によれば、ノイズ源であるIC160の電源端子に接続している電源配線(第2の電源供給導体151、第1の電源供給導体152、電源電極121、出力側電源供給パターン144)と外部電源に接続される電源供給配線(入力側実装用ランド142、入力側電源供給パターン141)とを空間的に分離し、それらの配線を3端子コンデンサ146を介して接続している。
しかし、この多層配線基板100は、電源配線を流れる高周波電流をグランドへ帰還させることは可能であるが、電源配線と電源供給配線が近接する場合、両者が電磁結合して高周波電流が多層配線基板100全体に伝搬してしまう。このため、不要放射ノイズを充分に低減することができないという問題点があった。図12は、この多層配線基板100の放射ノイズの測定結果を示す。
特開2003−297963号公報
そこで、本発明の目的は、不要放射ノイズを十分に低減することができる多層配線基板を提供することにある。
前記目的を達成するため、第1の発明に係る多層配線基板は、
(A)3端子型電子部品の入力端子が接続される入力側実装用ランド、該入力側実装用ランドに接続した入力側電源供給パターン、3端子型電子部品の出力端子が接続される出力側実装用ランド、該出力側実装用ランドに接続した出力側電源供給パターン及び3端子型電子部品のグランド端子が接続されるグランド側実装用ランドを、それぞれ裏面に設け、3端子型電子部品を裏面に実装する第1の信号電極層と、
グランド電極を表面に設けたグランド電極層と、
電源電極を表面に設けた電源電極層と、
ICを表面に実装する第2の信号電極層とが、第1の信号電極層、グランド電極層、電源電極層及び第2の信号電極層の順で積み上げられて積層体が構成され、
(B)電源電極と出力側電源供給パターンを接続するための複数の第1の電源供給導体と、
電源電極とICを接続するための複数の第2の電源供給導体と、
グランド電極とグランド側実装用ランドを電気的に接続するための複数のグランド接続導体とが、積層体内に設けられ、
(C)電源電極が、複数の第1の電源供給導体を介して、出力側電源供給パターンによって電源電極からみて電流経路が実質的に一つに束ねられた状態で、出力側実装用ランドに電気的に接続され、
(D)平面透視状態で3端子型電子部品がICと重なるように配置され、
(E)1の電源供給導体、第2の電源供給導体、電源電極、出力側電源供給パターン及び出力側実装用ランドと、入力側電源供給パターン及び入力側実装用ランドとの間に、グランド電極、グランド接続導体及びグランド側実装用ランドが配置され、
(F)第1の電源供給導体、第2の電源供給導体、電源電極、出力側電源供給パターン及び出力側実装用ランドと、入力側電源供給パターン及び入力側実装用ランドとが対向しないように配置されていること、
を特徴とする。
本発明に係る多層配線基板においては、第1の電源供給導体、第2の電源供給導体、電源電極、出力側電源供給パターン及び出力側実装用ランドと、入力側電源供給パターン及び入力側実装用ランドとが電磁的に分離され、両者は3端子型電子部品を介して接続している。
本発明によれば、電源配線を流れる高周波電流をグランドへ帰還させることができるとともに、電源配線と電源供給配線を電磁的に分離できるため、高周波電流が多層配線基板全体に伝搬することを防止できる。この結果、不要放射ノイズを充分に低減することができる多層配線基板を得ることができる。
以下に、本発明に係る多層配線基板の実施例について添付図面を参照して説明する。なお、各実施例において同じ部材、部分には共通する符号を付し、重複した説明は省略する。
(第1実施例、図1〜図3参照)
図1及び図2に示すように、第1実施例である多層配線基板3Aは、概略、第1の信号電極層40、グランド電極層30、電源電極層20及び第2の信号電極層10をこの順で積み上げて積層体を構成したものである。多層配線基板3Aの上面にはIC60が実装され、裏面には3端子コンデンサ46が実装される。
第1の信号電極層40は、絶縁性シートの裏面に、入力側実装用ランド42、該入力側実装用ランド42に接続された入力側電源供給パターン41、出力側実装用ランド43、該出力側実装用ランド43に接続された出力側電源供給パターン44及びグランド側実装用ランド45を設けたものである。
3端子コンデンサ46の入力端子46aは入力側実装用ランド42にはんだ付けされ、3端子コンデンサ46の出力端子46bは出力側実装用ランド43にはんだ付けされ、3端子コンデンサ46のグランド端子46cはグランド側実装用ランド45にはんだ付けされる。
グランド電極層30は、絶縁性シートの表面全面にグランド電極Gを設けたものである。電源電極層20は、絶縁性シートの表面に電源電極21を設けたものである。第2の信号電極層10は、絶縁性シートの表面にIC実装用ランド11を設けたものである。IC実装用ランド11のうち電源端子実装用ランド12は、IC60の電源端子61と接続するためのものである。
さらに、多層配線基板3Aの内部には、電源電極21と出力側電源供給パターン44を接続するための複数の第1の電源供給導体(ビアホール導体)52と、電源電極21とIC電源端子実装用ランド12を接続するための複数の第2の電源供給導体(ビアホール導体)51と、グランド電極Gとグランド側実装用ランド45を接続するための複数のグランド接続導体(ビアホール導体)53とが設けられている。
この多層配線基板3Aによれば、電源電極21が、複数の第1の電源供給導体52を介して、出力側電源供給パターン44によって電源電極21からみて電流経路が実質的に一つに束ねられた状態で、出力側実装用ランド43に電気的に接続されている。
さらに、ノイズ源であるIC60の電源端子61に接続している電源配線(第2の電源供給導体51、電源電極21、第1の電源供給導体52、出力側電源供給パターン44)と外部電源に接続される電源供給配線(入力側実装用ランド42、入力側電源供給パターン41)とを空間的に分離し、それらの配線を3端子コンデンサ46を介して接続している。
従って、IC60の電源端子61に発生するノイズは、IC60の電源端子61,電源端子実装用ランド12、第2の電源供給導体51、電源電極21、第1の電源供給導体52、出力側電源供給パターン44、出力側実装用ランド43、3端子コンデンサ46、入力側実装用ランド42,入力側電源供給パターン41の順に伝搬される。つまり、高周波電流の伝搬経路が実質上一つとなり、高周波電流が必ず3端子コンデンサ46を経由する構造となる。これにより、3端子コンデンサ46のノイズ除去効果を発揮することができる。
また、グランド電極G、グランド接続導体53及びグランド側実装用ランド45が、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43と、入力側電源供給パターン41及び入力側実装用ランド42とが、直接に対向しないように、電源電極21と入力側電源供給パターン41との間に配置されている。
これにより、電源電極21と入力側電源供給パターン41との間の電磁結合が遮断され、高周波電流が3端子コンデンサ46を経由しないで入力側電源供給パターン41へ伝搬するのを防止できる。
なお、グランド電極Gはグランド電極層30全面に形成されているが、この実装構造による効果を得るためには、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43と、入力側電源供給パターン41及び入力側実装用ランド42とが直接に対向しなければよい。従って、グランド電極Gは、入力側電源供給パターン41及び入力側実装用ランド42に対向し、その大きさは少なくとも入力側電源供給パターン41及び入力側実装用ランド42を合わせた大きさと同じだけあればよい。
さらに、多層配線基板3Aを平面透視したときに、3端子コンデンサ46がIC60と重なるように配置されている。これにより、IC60の電源端子61から出力側実装用ランド43への配線距離が短くなり、電源配線によって生じるインダクタンス及び電気抵抗による3端子コンデンサ46の電気特性劣化を小さくすることができる。
本第1実施例によれば、電源配線を流れる高周波電流をグランドへ帰還させることができるとともに、電源配線と電源供給配線を電磁的に分離できるため、高周波電流が多層配線基板全体に伝搬してしまうおそれがなくなる。この結果、IC60への電源供給配線を伝搬する不要放射ノイズを充分に低減することができる。図3は、多層配線基板3Aの放射ノイズの測定結果を示すグラフである。
(第2実施例、図4〜図6参照)
次に、第2実施例である多層配線基板3Bについて、図4〜図6を参照して説明する。この多層配線基板3Bは、前記多層配線基板3Aと基本的には同様の構成を備え、異なるのは、入力側電源供給パターン41が積層体の内部に配設されていること、並びに、平面透視したときに3端子コンデンサ46がIC60から半分重なる程度に比較的離れて配置されていることである。なお、多層配線基板3Bの内部には、入力側実装用ランド42と入力側電源供給パターン41を接続するための複数の第3の電源供給導体(ビアホール導体)54が設けられている。
この多層配線基板3Bによれば、電源電極21が、複数の第1の電源供給導体52を介して、出力側電源供給パターン44によって電源電極21からみて電流経路が実質的に一つに束ねられた状態で、出力側実装用ランド43に電気的に接続されている。
さらに、ノイズ源であるIC60の電源端子61に接続している電源配線(第2の電源供給導体51、第1の電源供給導体52、電源電極21、出力側電源供給パターン44)と外部電源に接続される電源供給配線(入力側実装用ランド42、第3の電源供給導体54、入力側電源供給パターン41)とを空間的に分離し、それらの配線を3端子コンデンサ46を介して接続している。
また、グランド電極G、グランド接続導体53及びグランド側実装用ランド45が、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43と、入力側電源供給パターン41、第3の電源供給導体54及び入力側実装用ランド42とが、直接に対向しないように、電源電極21と入力側電源供給パターン41との間に配置されている。
これにより、電源電極21と入力側電源供給パターン41との間の電磁結合が遮断され、高周波電流が3端子コンデンサ46を経由しないで入力側電源供給パターン41へ伝搬するのを防止できる。
図6は、多層配線基板3Bの放射ノイズの測定結果を示すグラフである。多層配線基板3Bは前記多層配線基板3Aより若干だけ不要放射ノイズの低減効果が劣るが、ノイズ低減を十分に達成している。
(第3実施例、図7〜図9参照)
次に、第3実施例である多層配線基板3Cについて、図7〜図9を参照して説明する。この多層配線基板3Cは、前記多層配線基板3Aと基本的には同様の構成を備え、異なるのは、第1の信号電極層40、電源電極層20、グランド電極層30及び第2の信号電極層10をこの順で積み上げて積層体を構成したことである。
そして、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43と、入力側電源供給パターン41及び入力側実装用ランド42とが対向しないように配置されている。即ち、多層配線基板3Cを平面透視したとき、入力側電源供給パターン41及び入力側実装用ランド43が、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43に一部でも重ならないように配置されている。
これにより、構造上、電源電極21と入力側電源供給パターン41との間に、電磁結合遮断のためのグランド電極Gを配置することができない多層配線基板であっても、第1の電源供給導体52、第2の電源供給導体51、電源電極21、出力側電源供給パターン44及び出力側実装用ランド43と、入力側電源供給パターン41及び入力側実装用ランド42と間の電磁結合を小さくすることができ、高周波電流が3端子コンデンサ46を経由しないで入力側電源供給パターン41へ伝搬するのを防止できる。図9は、多層配線基板3Cの放射ノイズの測定結果を示すグラフである。
(他の実施例)
なお、本発明に係る多層配線基板は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができることは勿論である。
本発明に係る多層配線基板の第1実施例を示す模式分解斜視図。 図1に示した多層配線基板の模式断面図。 図1に示した多層配線基板の放射ノイズの測定結果を示すグラフ。 本発明に係る多層配線基板の第2実施例を示す模式分解斜視図。 図4に示した多層配線基板の模式断面図。 図4に示した多層配線基板の放射ノイズの測定結果を示すグラフ。 本発明に係る多層配線基板の第3実施例を示す模式分解斜視図。 図7に示した多層配線基板の模式断面図。 図7に示した多層配線基板の放射ノイズの測定結果を示すグラフ。 従来の多層配線基板を示す模式分解斜視図。 図10に示した多層配線基板の模式断面図。 図10に示した多層配線基板の放射ノイズの測定結果を示すグラフ。
符号の説明
3A,3B,3C…多層配線基板
10…第2の信号電極層
20…電源電極層
21…電源電極
30…グランド電極層
40…第1の信号電極層
41…入力側電源供給パターン
42…入力側実装用ランド
43…出力側実装用ランド
44…出力側電源供給パターン
45…グランド側実装用ランド
46…3端子コンデンサ
51…第2の電源供給導体
52…第1の電源供給導体
53…グランド接続導体
60…IC
G…グランド電極

Claims (1)

  1. (A)3端子型電子部品の入力端子が接続される入力側実装用ランド、該入力側実装用ランドに接続した入力側電源供給パターン、3端子型電子部品の出力端子が接続される出力側実装用ランド、該出力側実装用ランドに接続した出力側電源供給パターン及び3端子型電子部品のグランド端子が接続されるグランド側実装用ランドを、それぞれ裏面に設け、3端子型電子部品を裏面に実装する第1の信号電極層と、
    グランド電極を表面に設けたグランド電極層と、
    電源電極を表面に設けた電源電極層と、
    ICを表面に実装する第2の信号電極層とが、第1の信号電極層、グランド電極層、電源電極層及び第2の信号電極層の順で積み上げられて積層体が構成され、
    (B)電源電極と出力側電源供給パターンを接続するための複数の第1の電源供給導体と、
    電源電極とICを接続するための複数の第2の電源供給導体と、
    グランド電極とグランド側実装用ランドを電気的に接続するための複数のグランド接続導体とが、積層体内に設けられ、
    (C)電源電極が、複数の第1の電源供給導体を介して、出力側電源供給パターンによって電源電極からみて電流経路が実質的に一つに束ねられた状態で、出力側実装用ランドに電気的に接続され、
    (D)平面透視状態で3端子型電子部品がICと重なるように配置され、
    (E)1の電源供給導体、第2の電源供給導体、電源電極、出力側電源供給パターン及び出力側実装用ランドと、入力側電源供給パターン及び入力側実装用ランドとの間に、グランド電極、グランド接続導体及びグランド側実装用ランドが配置され、
    (F)第1の電源供給導体、第2の電源供給導体、電源電極、出力側電源供給パターン及び出力側実装用ランドと、入力側電源供給パターン及び入力側実装用ランドとが対向しないように配置されていること、
    を特徴とする多層配線基板。
JP2006158986A 2006-06-07 2006-06-07 多層配線基板 Active JP4893114B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006158986A JP4893114B2 (ja) 2006-06-07 2006-06-07 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006158986A JP4893114B2 (ja) 2006-06-07 2006-06-07 多層配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011185904A Division JP5141806B2 (ja) 2011-08-29 2011-08-29 多層配線基板

Publications (2)

Publication Number Publication Date
JP2007329282A JP2007329282A (ja) 2007-12-20
JP4893114B2 true JP4893114B2 (ja) 2012-03-07

Family

ID=38929552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006158986A Active JP4893114B2 (ja) 2006-06-07 2006-06-07 多層配線基板

Country Status (1)

Country Link
JP (1) JP4893114B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6153319B2 (ja) * 2011-12-08 2017-06-28 キヤノン株式会社 プリント回路板、プリント配線板及び電子機器
JP6500832B2 (ja) 2016-05-13 2019-04-17 株式会社村田製作所 積層コンデンサの実装構造、及び、積層コンデンサの実装方法
JP7414147B2 (ja) 2020-07-29 2024-01-16 株式会社村田製作所 回路基板及び電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610228B2 (ja) * 1998-03-13 2005-01-12 キヤノン株式会社 多層プリント配線板と該多層プリント配線板を搭載した電子機器
JP3625394B2 (ja) * 1999-05-12 2005-03-02 新光電気工業株式会社 コンデンサが内蔵された配線回路基板
JP3855549B2 (ja) * 1999-08-23 2006-12-13 富士ゼロックス株式会社 プリント配線基板
JP2001223449A (ja) * 2000-02-09 2001-08-17 Toshiba Corp 多層プリント基板
JP2003297963A (ja) * 2002-04-03 2003-10-17 Matsushita Electric Ind Co Ltd 多層回路基板および電子機器

Also Published As

Publication number Publication date
JP2007329282A (ja) 2007-12-20

Similar Documents

Publication Publication Date Title
JP5034453B2 (ja) 電子部品内蔵型多層基板
KR101385167B1 (ko) 프린트 회로판
US9515027B2 (en) Printed circuit board
US9699887B2 (en) Circuit board and electronic device
JP2004128409A (ja) 集積回路チップモジュール
JP5402830B2 (ja) 多層配線基板
JP5494586B2 (ja) 電圧変換モジュール
JP2006222370A (ja) 異種材料の組み合わせによる回路基板
JP6504960B2 (ja) プリント基板
JP4854345B2 (ja) コンデンサシート及び電子回路基板
JP4893114B2 (ja) 多層配線基板
JP5439900B2 (ja) ランド構造
JP6472344B2 (ja) ノイズフィルタ及びプリント基板
JP5141806B2 (ja) 多層配線基板
JP2007335618A (ja) プリント回路基板
CN107347228B (zh) 高频噪声应对电路基板
JP4817110B2 (ja) 多層回路基板及びicパッケージ
JP6425632B2 (ja) プリント基板
JP5454991B2 (ja) ランド構造
US20090032922A1 (en) Semiconductor Package, Printed Wiring Board Structure and Electronic Apparatus
JP2011146454A (ja) ノイズ対策構造
JP7143954B2 (ja) 伝送線路基板および電子機器
JP7276455B2 (ja) 伝送線路、および電子機器
WO2021049399A1 (ja) 電子部品モジュール
JP2016178142A (ja) 部品内蔵電源モジュール、部品内蔵モジュール及び部品内蔵モジュールの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111205

R150 Certificate of patent or registration of utility model

Ref document number: 4893114

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3