CN107347228B - 高频噪声应对电路基板 - Google Patents

高频噪声应对电路基板 Download PDF

Info

Publication number
CN107347228B
CN107347228B CN201710174101.4A CN201710174101A CN107347228B CN 107347228 B CN107347228 B CN 107347228B CN 201710174101 A CN201710174101 A CN 201710174101A CN 107347228 B CN107347228 B CN 107347228B
Authority
CN
China
Prior art keywords
wiring pattern
chip component
frequency noise
wiring
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710174101.4A
Other languages
English (en)
Other versions
CN107347228A (zh
Inventor
石渡祐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107347228A publication Critical patent/CN107347228A/zh
Application granted granted Critical
Publication of CN107347228B publication Critical patent/CN107347228B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

本发明涉及高频噪声应对电路基板，具备：布线基板，具有与成为高频噪声产生源的IC电连接的布线图案；一对焊盘，设置于布线基板的安装面；以及芯片部件，具有直六面体形状的由磁性体(铁氧体)构成的主体部和设置于主体部的两端部的一对外部电极，一对外部电极与一对焊盘连接，在从与安装面垂直的方向观察的情况下，主体部配置在布线图案上。

Description

高频噪声应对电路基板
技术领域
本发明涉及高频噪声应对电路基板。
背景技术
近年来，例如在以智能手机为代表的移动终端等电子设备中，伴随着高性能化、多功能化，基于低电压/大电流的高速驱动化正在进展。伴随着高速驱动化，在IC等电子部件中，由于开关元件的高速的开关等而产生高频噪声。由于噪声会给电子设备的动作带来不良影响，所以需要噪声对策。
例如，在日本特开平10－163027号公报中公开了一种具备被铺设在印刷电路基板上的印刷图案和粘贴在该印刷图案的附近的磁性体的电感元件，并通过切削磁性体的一部分将印刷图案的电感向减少的方向调整，能够连续地高精度地对电感进行调整。在日本特开平10－163027号公报中，公开了通过将该电感元件用于电子电路，可得到调整精度良好的低通滤波器。
另外，在日本实开昭61－66911号公报中，公开了一种在铁氧体片材的内部配设有导体的层叠型磁珠片式电感器(bead chip inductor)。另外，作为应对高频噪声的措施，也有一种使用了层叠线圈形状的高频用电感器的措施。
然而，在专利文献1所公开的电感元件中，为了对电感进行微调，需要将磁性体粘贴于印刷电路基板。在这样的将噪声应对部件粘贴于基板的情况下，例如必须由人用手进行粘贴。因此，针对基板的安装性降低。
另外，在专利文献2所公开的层叠型磁珠片式电感器中，在铁氧体的内部利用导体形成有图案。在利用这样的在内部设置有图案的部件来进行噪声应对的情况下，会在部件的内部的图案与外部电极之间、图案间产生杂散电容，针对噪声的高频特性由于该杂散电容而降低。因此，存在不能抑制高频带(例如，10GHz以上的频带)的噪声的传导的可能性。
另外，在使用上述的高频电感器来进行高频的噪声应对的情况下，能够抑制噪声的传导，但存在噪声被电感器反射的可能性。该被反射的噪声会二次放射，给周边的部件带来不良影响。
发明内容
本发明是为了消除上述问题点而完成的，其目的在于，提供一种安装性优异且能够抑制高频噪声的传导以及反射的高频噪声应对电路基板。
在本发明涉及的高频噪声应对电路基板中，若噪声(电流)流入布线图案则在布线图案的周围产生磁场，但由于在该布线图案上配置有由磁性体构成的芯片部件(主体部)，所以能够利用该磁性体来吸收磁场能量。由此，能够抑制布线图案中的噪声的传导，并且能够抑制芯片部件中的噪声的反射。特别是在芯片部件中，由于在由磁性体构成的主体部的内部未形成有导体图案，所以在与外部电极之间不会产生杂散电容。因此，在本发明涉及的高频噪声应对电路基板中，针对噪声的高频特性(例如，透过特性、反射特性)优异，能够抑制高频带中的噪声的传导以及反射。另外，在本发明涉及的高频噪声应对电路基板中，由于在布线基板的安装面设置有一对焊盘，且在芯片部件设置有一对外部电极，所以能够使用用于安装被安装于布线基板的其他芯片部件的安装机来安装该芯片部件。这样，根据本发明涉及的高频噪声应对电路基板，安装性优异，且能够抑制高频噪声的传导以及反射。
在本发明涉及的高频噪声应对电路基板中，优选磁性体是铁氧体。通过使用铁氧体，因高频噪声而产生的磁场能量的吸收率高。
在本发明涉及的高频噪声应对电路基板中，优选铁氧体是六方晶型铁氧体。该六方晶型铁氧体在高频带中磁导率不下降。因此，通过使用该六方晶型铁氧体，与其他铁氧体相比噪声的吸收量增多，还能够吸收频率高的噪声。
在本发明涉及的高频噪声应对电路基板中，优选布线图案设置于安装面，主体部配置于覆盖布线图案的一部分的位置。通过这样构成，能够利用配置于布线图案的最近的芯片部件的主体部(磁性体)，高效地吸收因在布线图案中传导的高频噪声而产生的磁场能量。
在本发明涉及的高频噪声应对电路基板中，优选布线基板是多层布线基板，布线图案设置于布线基板的内部，主体部配置在设于内部的布线图案上。通过这样构成，能够利用芯片部件的主体部(磁性体)吸收因在基板内部的布线图案中传导的高频噪声而产生的磁场能量，能够抑制基板内部的布线图案中的高频噪声的传导以及反射。
在本发明涉及的高频噪声应对电路基板中，优选焊盘不与布线图案连接。通过这样，由于因在布线图案中传导的高频噪声而产生的磁场不被焊盘(金属物)遮蔽，所以芯片部件中的磁场能量的吸收率高。
附图说明
通过与附图相关联地理解的与本发明相关的如下的详细说明，本发明的上述以及其他目的、特征、方面以及优点会变得清楚。
图1是表示实施方式涉及的高频噪声应对电路基板的结构的俯视图。
图2是沿着图1的II－II线的剖视图。
图3是表示针对在布线图案中传导的噪声的透过特性的比较例的图。
图4是表示针对在布线图案中传导的噪声的反射特性的比较例的图。
图5A以及图5B是表示实施方式涉及的芯片部件的其他配置例的图，图5A是俯视图，图5B是沿着图5A的III－III线的剖视图。
图6A以及图6B是表示将实施方式涉及的布线图案配置于布线基板的内部的情况下的结构的图，图6A是俯视图，图6B是沿着图6A的IV－IV线的剖视图。
具体实施方式
以下，参照附图对本发明的优选实施方式进行详细说明。此外，图中对于相同或者相当部分使用相同附图标记。另外，在各图中，对于相同要素标注相同附图标记并省略重复的说明。
参照图1以及图2，对实施方式涉及的高频噪声应对电路基板1进行说明。图1是表示实施方式涉及的高频噪声应对电路基板1的结构的俯视图。图2是沿着图1的II－II线的剖视图。
高频噪声应对电路基板1是抑制高频带的噪声(高频噪声)的传导以及反射的电路。在实施方式中，该抑制对象的噪声的高频带是10GHz以上的频带。高频噪声应对电路基板1被构成为布线基板10。在布线基板10的安装面10a(上表面或者下表面)，表面安装有IC11(相当于技术方案中所记载的集成电路)、芯片部件20等电子部件。在布线基板10的安装面10a设置有布线图案30。布线基板10例如是多层布线基板。此外，在图1、图2中仅示出安装于布线基板10的IC11和芯片部件20，对于安装于布线基板10的各种芯片部件等其他电子部件省略了图示。另外，在图1、图2中仅示出设置于布线基板10的布线图案30，对于设置于布线基板10的接地图案等其他图案省略了图示。
IC11被安装于安装面10a。IC11与布线图案30电连接。IC11例如是CPU、基带IC、PMIC(电源管理IC(作成电源的IC))、存储器。在IC11中，例如由于由开关元件进行高速开关，所以产生高频带的噪声。因此，在IC11中产生的高频带的噪声(电流)流入与IC11连接的布线图案30。
芯片部件20被安装于安装面10a。芯片部件20是高频噪声应对部件，在布线基板10中，当从与安装面10a垂直的方向观察(俯视)的情况下，芯片部件20被配置在高频噪声的传导路径(布线图案30)上。芯片部件20具有主体部21和一对外部电极22、23。芯片部件20是与安装于布线基板10的其他芯片部件同样的大致直六面体形状。芯片部件20的尺寸具有与安装于布线基板10的其他芯片部件相同的尺寸，例如为1.0mm×0.5mm×0.5mm。
主体部21是直六面体形状。主体部21由铁氧体材料形成。铁氧体是以氧化铁为主要成分、且显示出磁性的陶瓷，是磁性体的一种。作为铁氧体，例如有MnZn系的铁氧体、NiZn系的铁氧体。能够根据主体部21所使用的铁氧体的种类，对频带进行调整以便能够吸收应对对象的噪声。另外，通过增大主体部21的尺寸，能够增加高频噪声的吸收量。
特别优选主体部21所使用的铁氧体是六方晶型铁氧体。六方晶型铁氧体将构成铁氧体的分子的晶粒的排列方式变成六方晶型结晶构造而生成为铁氧体材料。六方晶型铁氧体在高频带下磁导率不会下降。因此，通过使用该六方晶型铁氧体，与使用其他构造的铁氧体的情况相比噪声的吸收量增多，也能够吸收高的频率的噪声。
一对外部电极22、23被设置于主体部21。一个外部电极22被设置于主体部21的在长边方向对置的一个端部(至少是端面，也可以设置于侧面的一部分、主面的一部分)。外部电极23被设置于主体部21的在长边方向对置的另一个端部。外部电极22、23例如具有Cu电极以及形成为覆盖Cu电极的镀覆层(例如，镍镀覆层和覆盖该镍镀覆层的锡镀覆层)。
布线图案30设置于布线基板10的安装面10a。布线图案30例如是电源图案、信号图案。布线图案30例如是由铜箔等构成的印刷布线图案。布线图案30与IC11电连接。在布线图案30设置有焊盘(land)40、41。
焊盘40、41是被设置于布线基板10的安装面10a、用于将芯片部件20安装于布线基板10的焊盘。优选焊盘40、41被配置于接近IC11的位置。焊盘40、41被配置于布线图案30的规定的各位置。焊盘40与焊盘41的间隔基于芯片部件20的外部电极22与外部电极23的间隔来决定。焊盘40、41的形状、大小基于外部电极22、23的形状、大小等来决定。
芯片部件20的一个外部电极22通过钎焊等与一个焊盘40接合并连接。另外，芯片部件20的另一个外部电极23通过钎焊等与另一个焊盘41接合并连接。由此，芯片部件20被安装于布线基板10。在安装芯片部件20时，使用与安装于布线基板10的其他芯片部件相同的安装机。安装于布线基板10的芯片部件20(主体部21)被配置为覆盖布线图案30的一部分。芯片部件20的长边方向与布线图案30的方向大致并行。
对安装于该布线基板10的芯片部件20的作用进行说明。若在IC11中产生高频噪声，则该高频噪声(电流)流经布线图案30。若高频噪声(电流)流入布线图案30，则在布线图案30的周围产生磁场(磁通量)。由于在该布线图案30上配置有由铁氧体构成的芯片部件20(主体部21)，所以磁场能量被铁氧体吸收。由此，可抑制布线图案30中的朝向芯片部件20的下游侧的高频噪声的传导。另外，可抑制高频噪声被芯片部件20反射。其中，芯片部件20(主体部21)覆盖布线图案30的部分越多，则能够吸收越多的磁场能量。
特别是，在芯片部件20的主体部21的内部未形成导体的图案(例如，线圈图案)。因此，在芯片部件20中，在与外部电极22、23之间不会产生杂散电容。结果，芯片部件20的针对噪声的高频带域中的特性(透过特性、反射特性)优异。由此，在芯片部件20中，能够抑制10GHz以上的高频带的噪声的传导，并且能够抑制噪声的反射。
参照图3以及图4，对针对在布线图案中传导的噪声的频率特性(透过特性、反射特性)的比较例进行说明。在该比较例中，对使用了实施方式涉及的芯片部件20作为噪声应对部件的情况、使用了以往的噪声应对部件作为噪声应对部件的情况以及未使用噪声应对部件的情况进行比较。作为以往的噪声应对部件，是两种芯片铁氧体磁珠(将铁氧体磁珠电感器形成为芯片形状)和高频用的芯片电感器。对于透过、反射的频率特性而言，例如使用网络分析仪来测定。
首先，参照图3，对针对在布线图案中传导的噪声的透过特性的比较例进行说明。图3是表示针对在布线图案中传导的噪声的透过特性的比较例的图。在图3中，横轴是频率(10MHz以上)，纵轴是S21(透过系数)。该S21(透过系数)表示从噪声应对部件的输入端朝向输出端的噪声(电流)的透过特性，值越小则表示噪声越难透过。在图3中，用虚线(刻度较大)P1表示的曲线图表示使用了一个芯片铁氧体磁珠的情况下的透过特性，用虚线(刻度较小)P2表示的曲线图表示使用了另一个芯片铁氧体磁珠的情况下的透过特性，用单点划线P3表示的曲线图表示使用了高频用的芯片电感器的情况下的透过特性，用双点划线P4表示的曲线图表示未使用噪声应对部件的情况下的透过特性，用实线P5表示的曲线图表示使用了实施方式涉及的芯片部件20的情况下的透过特性。
在使用了各芯片铁氧体磁珠的情况下，如由透过特性P1、P2表示那样，在10GHz以上的频带得不到小的S21，容易透过10GHz以上的高频噪声。在使用了高频用的芯片电感器的情况下，如由透过特性P3表示那样，在10GHz以上的频带得不到小的S21，容易透过10GHz以上的高频噪声。在使用了实施方式涉及的芯片部件20的情况下，如由透过特性P5表示那样，在10GHz以上的频带S21变小，难以透过10GHz以上的高频噪声(针对10GHz以上的高频带的噪声，透过特性优异)。此外，在未使用噪声应对部件的情况下，在10GHz以上的频带S21变小，但与使用了实施方式涉及的芯片部件20的情况相比S21较大，与实施方式涉及的芯片部件20相比，10GHz以上的高频带下的透过特性较差。
接下来，参照图4，对针对在布线图案中传导的噪声的反射特性的比较例进行说明。图4是表示针对在布线图案中传导的噪声的反射特性的比较例的图。在图4中，横轴是频率(10MHz以上)，纵轴是S11(反射系数)。该S11(反射系数)表示噪声应对部件的输入端的噪声(电流)的反射特性，值越小则表示噪声越难反射。在图4中，用虚线(刻度较大)R1表示的曲线图表示使用了一个芯片铁氧体磁珠的情况下的反射特性，用虚线(刻度较小)R2表示的曲线图表示使用了另一个芯片铁氧体磁珠的情况下的反射特性，用单点划线R3表示的曲线图表示使用了高频用的芯片电感器的情况下的反射特性，用双点划线R4表示的曲线图表示未使用噪声应对部件的情况下的反射特性，用实线R5表示的曲线图表示使用了芯片部件20的情况下的反射特性。
在使用了各芯片铁氧体磁珠的情况下，如用反射特性R1、R2表示那样，S11大，对噪声进行反射。在使用了高频用的芯片电感器的情况下，如用反射特性R3表示那样，在10GHz以上的频带得不到小的S11，容易反射10GHz以上的高频噪声。在使用了实施方式涉及的芯片部件20的情况下，如用反射特性R5表示那样，在10GHz以上的频带S11变小，难以反射10GHz以上的高频噪声(针对10GHz以上的高频带的噪声，反射特性优异)。此外，在未使用噪声应对部件的情况下，在10GHz以上的频带S11变小，但与使用了实施方式涉及的芯片部件20的情况相比S11较大，与实施方式涉及的芯片部件20相比，10GHz以上的高频带下的反射特性较差。
根据该透过特性以及反射特性也可知，在使用了实施方式涉及的芯片部件20的情况下，难以透过并且难以反射10GHz以上的高频噪声。因此，能够抑制布线图案30中的朝向芯片部件20的下游侧的高频噪声的传导。另外，由于通过芯片部件20高频噪声难以被反射至上游侧，所以也能够抑制高频噪声被二次放射。
此外，在使用了实施方式涉及的芯片部件20的情况下，如透过特性P5、反射特性R5的各例所示那样，在10GHz以上的频带中具有S21、S11非常低的各频率。该各频率能够根据芯片部件20所使用的铁氧体的种类等来调整。
根据实施方式涉及的高频噪声应对电路基板1，通过在从与安装面10a相垂直的方向观察的情况下，使由铁氧体构成的芯片部件20(主体部21)配置在布线图案30上，从而能够抑制布线图案30中的高频噪声的传导以及反射。此外，由于芯片部件20在由铁氧体构成的主体部21内未形成导体图案，所以在与外部电极22、23之间不会产生杂散电容，针对噪声的高频带下的特性(透过特性、反射特性)优异。
根据实施方式涉及的高频噪声应对电路基板1，由于在安装面10a设置有一对焊盘40、41，在芯片部件20设置有一对外部电极22、23，所以能够使用用于安装被安装于布线基板10的其他芯片部件的安装机来安装该芯片部件20，安装性优异。由此，在安装芯片部件20作为高频噪声应对部件的情况下，能够抑制安装所需要的时间、成本等。
根据实施方式涉及的高频噪声应对电路基板1，由于芯片部件20的主体部21使用铁氧体，所以芯片部件的磁场能量的吸收率高。另外，根据实施方式涉及的高频噪声应对电路基板1，在芯片部件20的主体部21使用了六方晶型铁氧体的情况下，能够吸收更高的频带的高频噪声。
根据实施方式涉及的高频噪声应对电路基板1，由于传导高频噪声的布线图案30被设置于布线基板10的安装面10a，芯片部件20的主体部21被配置于覆盖该安装面10a的布线图案30的一部分的位置，所以能够利用配置于布线图案30的最近的芯片部件20高效地吸收由高频噪声产生的磁场能量。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述实施方式，能够进行各种变形。例如，在上述实施方式中，使用铁氧体来形成芯片部件20的主体部21，但也能够应用铁氧体以外的磁性体。
在上述实施方式中，成为在传导高频噪声的布线图案30一体地设置一对焊盘40、41的结构，但也可以成为一对焊盘40、41不与布线图案30连接的结构。即使在这样构成的情况下，也能够利用芯片部件20的主体部21的铁氧体吸收由高频噪声产生的磁场能量，能够抑制高频噪声的传导以及反射。
在上述实施方式中，成为在布线图案30上设置一个作为高频噪声应对部件的芯片部件20的结构，但也可以设置多个芯片部件20。这样，通过设置多个芯片部件20，使得由铁氧体覆盖布线图案30的部分增多，能够吸收更多的磁场能量。
在上述实施方式中，成为相对于传导高频噪声的布线图案30的方向并行地配置作为高频噪声应对部件的芯片部件20的结构，但也可以相对于布线图案30的方向交叉地配置芯片部件20(长边方向)。例如，参照图5A、图5B，对芯片部件20的其他方向的配置的一个例子进行说明。图5A、图5B是表示实施方式涉及的芯片部件20的其他配置例的图，图5A是俯视图，图5B是沿着图5A的III－III线的剖视图。在该图5A、图5B所示的高频噪声应对电路基板2中，在布线基板10的安装面10a设置一对焊盘42、43，该一对焊盘42、43隔着布线图案30配置。芯片部件20的一个外部电极22与一个焊盘42连接。另外，芯片部件20的另一个外部电极23与另一个焊盘43连接。由此，芯片部件20被配置为安装于布线基板10，且与布线图案30交叉(大致正交)。在该高频噪声应对电路基板2的情况下，由于因在布线图案30中传导的高频噪声而产生的磁场(磁通量)不被焊盘42、43(金属物)遮蔽，所以芯片部件20中的磁场能量的吸收率高。
在上述实施方式中，成为传导高频噪声的布线图案30被设置于布线基板10的安装面10a(基板表面)，芯片部件20被安装于安装面10a的结构，但在基板内部设置有布线图案的情况下也能够应用。例如，参照图6A、图6B，对在布线基板12的内部设置有布线图案31的情况的一个例子进行说明。图6A、图6B是表示将实施方式涉及的布线图案31配置于布线基板12的内部的情况的结构的图，图6A是俯视图，图6B是沿着图6A的IV－IV线的剖视图。
在该高频噪声应对电路基板3的情况下，传导高频噪声的布线图案31被设置于布线基板12(多层布线基板)的内部。IC11经由形成为在厚度方向贯通绝缘层12b的层间贯通孔32与布线图案31电连接。焊盘44、45被设置于布线基板12的安装面12a，并在与安装面12a垂直的方向被配置于布线图案31的上方。焊盘44、45被配置于在与布线图案31之间仅存在绝缘层12b且在与布线图案31之间没有金属物(例如，接地图案)的位置。芯片部件20的一个外部电极22与一个焊盘44连接。另外，芯片部件20的另一个外部电极23与另一个焊盘45连接。
由此，芯片部件20被安装于布线基板12，并经由绝缘层12b配置在布线图案31的上方并且与布线图案31并行。在该高频噪声应对电路基板3的情况下，能够利用芯片部件20的主体部21(铁氧体)吸收因在基板内部的布线图案31中传导的高频噪声而产生的磁场能量，能够抑制基板内部的布线图案31中的高频噪声的传导以及反射。但是，是芯片部件20(主体部21)存在于以布线图案31为中心而产生的磁场内的情况。此外，在图6A、图6B所示的例子中，与基板内部的布线图案31并行地配置了芯片部件20，但也可以与布线图案31交叉地配置芯片部件20。
对本发明的实施方式进行了说明，但应认为本次公开的实施方式在所有的点都是例示而不是限制性的内容。本发明的范围通过技术方案来表示，包含与技术方案等同的意思以及范围内的所有变更。

Claims (6)

1.一种高频噪声应对电路基板，其特征在于，具备：
布线基板，具有电连接有集成电路的布线图案；
一对焊盘，设置于上述布线基板的安装面；以及
芯片部件，具有直六面体形状的由磁性体构成的主体部和设置于上述主体部的两端部的一对外部电极，
上述一对焊盘分别与上述布线图案连接，
上述一对外部电极与上述一对焊盘连接，
在从与上述安装面垂直的方向观察的情况下，上述芯片部件配置在上述布线图案上且与上述布线图案大致并行，
上述主体部在内部未设置导体图案。
2.根据权利要求1所述的高频噪声应对电路基板，其特征在于，
上述磁性体是铁氧体。
3.根据权利要求2所述的高频噪声应对电路基板，其特征在于，
上述铁氧体是六方晶型铁氧体。
4.根据权利要求1～3中任一项所述的高频噪声应对电路基板，其特征在于，
上述布线图案被设置于上述安装面，
上述芯片部件被配置于覆盖上述布线图案的一部分的位置。
5.根据权利要求1～3中任一项所述的高频噪声应对电路基板，其特征在于，
上述布线基板是多层布线基板，
上述布线图案被设置于上述布线基板的内部，
上述芯片部件被配置在设于上述内部的上述布线图案上。
6.根据权利要求4所述的高频噪声应对电路基板，其特征在于，
上述布线基板是多层布线基板，
上述布线图案被设置于上述布线基板的内部，
上述芯片部件被配置在设于上述内部的上述布线图案上。
CN201710174101.4A 2016-05-06 2017-03-22 高频噪声应对电路基板 Active CN107347228B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-093253 2016-05-06
JP2016093253A JP6451689B2 (ja) 2016-05-06 2016-05-06 高周波ノイズ対策回路

Publications (2)

Publication Number Publication Date
CN107347228A CN107347228A (zh) 2017-11-14
CN107347228B true CN107347228B (zh) 2020-01-17

Family

ID=60244185

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710174101.4A Active CN107347228B (zh) 2016-05-06 2017-03-22 高频噪声应对电路基板

Country Status (3)

Country Link
US (1) US10103112B2 (zh)
JP (1) JP6451689B2 (zh)
CN (1) CN107347228B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11136985B2 (en) 2018-08-31 2021-10-05 Baker Hughes, A Ge Company, Llc High frequency AC noise suppression within transformers
CN217216514U (zh) * 2019-12-13 2022-08-16 株式会社村田制作所 电路装置以及滤波器电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567896A (ja) * 1991-09-09 1993-03-19 Canon Inc フイルタ装置
CN1168081A (zh) * 1996-06-10 1997-12-17 株式会社村田制作所 防噪声电子元器件
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314023Y2 (zh) 1984-10-09 1991-03-28
JPH10163027A (ja) 1996-12-03 1998-06-19 Matsushita Electric Ind Co Ltd インダクタンス素子とこれを用いた電子回路
US6749768B2 (en) * 2000-04-28 2004-06-15 Tdk Corporation Magnetic ferrite powder, magnetic ferrite sinter, layered ferrite part, and process for producing layered ferrite part
JP2003115691A (ja) * 2001-10-04 2003-04-18 Tdk Corp フィルム状ｅｍｉフィルタ
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US7145217B2 (en) * 2005-01-25 2006-12-05 Kyocera Corporation Chip-type noise filter, manufacturing method thereof, and semiconductor package
JP2010171290A (ja) * 2009-01-26 2010-08-05 Tdk Corp 電子回路モジュール
JP2013115053A (ja) * 2011-11-24 2013-06-10 Murata Mfg Co Ltd ノイズ対策電子部品の回路基板への実装構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567896A (ja) * 1991-09-09 1993-03-19 Canon Inc フイルタ装置
CN1168081A (zh) * 1996-06-10 1997-12-17 株式会社村田制作所 防噪声电子元器件
CN101840910A (zh) * 2009-03-16 2010-09-22 株式会社瑞萨科技 半导体器件及其制造方法

Also Published As

Publication number Publication date
US10103112B2 (en) 2018-10-16
JP2017201667A (ja) 2017-11-09
CN107347228A (zh) 2017-11-14
US20170323861A1 (en) 2017-11-09
JP6451689B2 (ja) 2019-01-16

Similar Documents

Publication Publication Date Title
KR101445543B1 (ko) 고주파 회로 모듈
KR102163414B1 (ko) 코일 전자부품
JP6391885B1 (ja) 回路基板
JP5928621B2 (ja) アンテナ装置および通信端末装置
JPWO2018159290A1 (ja) 薄膜シールド層付き電子部品
KR101560476B1 (ko) 전자 회로 및 전자 기기
JP2017201761A (ja) 高周波ノイズ対策回路
JP5356520B2 (ja) 配線基板、フィルタデバイスおよび携帯機器
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
CN107347228B (zh) 高频噪声应对电路基板
JP5686232B1 (ja) アンテナ装置および通信端末装置
US8964400B2 (en) Circuitry arrangement for reducing a tendency towards oscillations
WO2017179586A1 (ja) 表面実装型シールド部材及び回路モジュール
JP2013153041A (ja) ノイズ抑制構造体
JP6425632B2 (ja) プリント基板
JP6015813B2 (ja) 多層回路モジュール
JP2006279603A (ja) 弾性表面波装置
JP5141806B2 (ja) 多層配線基板
KR102052762B1 (ko) 공통모드필터 및 공통모드필터가 구비된 전자장치
JP2018107221A (ja) 多層回路基板
JP2017017254A (ja) 多層プリント基板
JP2012069814A (ja) プリント回路板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant