JP6451689B2 - 高周波ノイズ対策回路 - Google Patents

高周波ノイズ対策回路 Download PDF

Info

Publication number
JP6451689B2
JP6451689B2 JP2016093253A JP2016093253A JP6451689B2 JP 6451689 B2 JP6451689 B2 JP 6451689B2 JP 2016093253 A JP2016093253 A JP 2016093253A JP 2016093253 A JP2016093253 A JP 2016093253A JP 6451689 B2 JP6451689 B2 JP 6451689B2
Authority
JP
Japan
Prior art keywords
wiring pattern
frequency noise
chip component
noise
ferrite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016093253A
Other languages
English (en)
Other versions
JP2017201667A (ja
Inventor
祐 石渡
祐 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016093253A priority Critical patent/JP6451689B2/ja
Priority to CN201710174101.4A priority patent/CN107347228B/zh
Priority to US15/480,421 priority patent/US10103112B2/en
Publication of JP2017201667A publication Critical patent/JP2017201667A/ja
Application granted granted Critical
Publication of JP6451689B2 publication Critical patent/JP6451689B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0233—Filters, inductors or a magnetic substance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/008—Electric or magnetic shielding of printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/08—Magnetic details
    • H05K2201/083—Magnetic materials
    • H05K2201/086—Magnetic materials for inductive purposes, e.g. printed inductor with ferrite core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Filters And Equalizers (AREA)
  • Noise Elimination (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、高周波ノイズ対策回路に関する。
近年、例えば、スマートフォンに代表される携帯端末などの電子機器では、高性能化、多機能化に伴い、低電圧・大電流による高速駆動化が進んでいる。高速駆動化に伴い、ＩＣなどの電子部品では、スイッチング素子による高速のスイッチングなどにより高周波ノイズが発生する。ノイズは電子機器の動作に悪影響を及ぼすので、ノイズ対策が必要となる。
例えば、特許文献１には、プリント基板上に敷設されたプリントパターンと、このプリントパターンの近傍に貼り付けられた磁性体とを備えるインダクタンス素子であって、磁性体の一部を切削してプリントパターンのインダクタンスを減じる方向に調整することで、インダクタンスを連続的に精度良く調整できることが開示されている。特許文献１には、このインダクタンス素子を電子回路に用いることで、調整精度の良いローパスフィルタが得られることが開示されている。
また、特許文献２には、フェライトシートの内部に導体を配設した積層型ビーズチップインダクタが開示されている。また、高周波ノイズ対策としては、積層コイル形状の高周波用インダクタを用いた対策もある。
特開平１０−１６３０２７号公報 実願昭５９−１５２８７６号（実開昭６１−６６９１１号）のマイクロフィルム
ところで、特許文献１に開示のインダクタンス素子では、インダクタンスを微調整するために、磁性体をプリント基板に貼り付ける必要がある。このようなノイズ対策部品を基板に貼り付ける場合、例えば、人が手で貼り付けたりしなければならない。そのため、基板への実装性が低下する。
また、特許文献２に開示の積層型ビーズチップインダクタでは、フェライトの内部に導体でパターンが形成されている。このような内部にパターンが設けられた部品でノイズ対策を行う場合、部品の内部のパターンと外部電極との間やパターン間で浮遊容量が発生し、この浮遊容量によりノイズに対する高周波特性が低下する。そのため、高周波数帯（例えば、１０ＧＨｚ以上の周波数帯）のノイズの伝導を抑制できないおそれがある。
また、上述した高周波インダクタを用いて高周波のノイズ対策を行う場合、ノイズの伝導を抑制することはできるが、インダクタでノイズを反射してしまうおそれがある。この反射されたノイズは、二次的に放射され、周辺の部品に対して悪影響を及ぼす。
本発明は、上記問題点を解消する為になされたものであり、実装性に優れ、高周波ノイズの伝導及び反射を抑制することが可能な高周波ノイズ対策回路を提供することを目的とする。
本発明に係る高周波ノイズ対策回路は、集積回路が電気的に接続された配線パターンを有する配線基板と、配線基板の実装面に設けられた一対のランドと、直方体形状の磁性体からなる本体部と本体部の両端部に設けられた一対の外部電極とを有するチップ部品と、を備え、一対の外部電極は、一対のランドに接続され、本体部は、実装面に対して垂直な方向から見た場合に配線パターン上に配置されることを特徴とする。
本発明に係る高周波ノイズ対策回路では、配線パターンにノイズ（電流）が流れると配線パターンの周囲に磁界が発生するが、その配線パターン上に磁性体からなるチップ部品（本体部）が配置されているので、この磁性体により磁界エネルギを吸収することができる。これにより、配線パターンでのノイズの伝導を抑制することができると共に、チップ部品でのノイズの反射を抑制することができる。特に、チップ部品では、磁性体からなる本体部の内部に導体パターンが形成されていないので、外部電極との間に浮遊容量が発生しない。そのため、本発明に係る高周波ノイズ対策回路では、ノイズに対する高周波特性（例えば、透過特性、反射特性）が優れており、高周波数帯でのノイズの伝導及び反射を抑制することができる。また、本発明に係る高周波ノイズ対策回路では、配線基板の実装面に一対のランドが設けられ、チップ部品に一対の外部電極が設けられているので、このチップ部品を配線基板に実装されている他のチップ部品を実装するための実装機を用いて実装することができる。このように、本発明に係る高周波ノイズ対策回路によれば、実装性に優れ、高周波ノイズの伝導及び反射を抑制することが可能となる。
本発明に係る高周波ノイズ対策回路では、磁性体は、フェライトであることが好ましい。フェライトを用いることで、高周波ノイズによって発生する磁界エネルギの吸収率が高い。
本発明に係る高周波ノイズ対策回路では、フェライトは、六方晶フェライトであることが好ましい。この六方晶フェライトは、高周波帯において透磁率が下がることがない。そのため、この六方晶フェライトを用いることで、他のフェライトと比べてノイズの吸収量が多くなり、高い周波数のノイズも吸収することができる。
本発明に係る高周波ノイズ対策回路では、配線パターンは実装面に設けられ、本体部は配線パターンの一部を覆う箇所に配置されることが好ましい。このように構成することで、配線パターンの直近に配置されるチップ部品の本体部（磁性体）により、配線パターンを伝導する高周波ノイズによって発生する磁界エネルギを効率良く吸収することができる。
本発明に係る高周波ノイズ対策回路では、配線基板は多層配線基板であり、配線パターンは配線基板の内部に設けられ、本体部は内部に設けられた配線パターン上に配置されることが好ましい。このように構成することで、チップ部品の本体部（磁性体）により基板内部の配線パターンを伝導する高周波ノイズによって発生する磁界エネルギを吸収することができ、基板内部の配線パターンでの高周波ノイズの伝導及び反射を抑制することができる。
本発明に係る高周波ノイズ対策回路では、ランドは、配線パターンに接続されていないことが好ましい。このようにすることで、配線パターンを伝導する高周波ノイズによって発生する磁界がランド（金属物）で遮られないので、チップ部品での磁界エネルギの吸収率が高い。
本発明によれば、実装性に優れ、高周波ノイズの伝導及び反射を抑制することが可能となる。
実施形態に係る高周波ノイズ対策回路の構成を示す平面図である。 図１のＩＩ−ＩＩ線に沿った断面図である。 配線パターンを伝導するノイズに対する透過特性の比較例を示す図である。 配線パターンを伝導するノイズに対する反射特性の比較例を示す図である。 実施形態に係るチップ部品の他の配置例を示す図であり、（ａ）が平面図であり、（ｂ）が図５（ａ）のＩＩＩ−ＩＩＩ線に沿った断面図である。 実施形態に係る配線パターンが配線基板の内部に配置される場合の構成を示す図であり、（ａ）が平面図であり、（ｂ）が図６（ａ）のＩＶ−ＩＶ線に沿った断面図である。
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、図中、同一又は相当部分には同一符号を用いることとする。また、各図において、同一要素には同一符号を付して重複する説明を省略する。
図１及び図２を参照して、実施形態に係る高周波ノイズ対策回路１について説明する。図１は、実施形態に係る高周波ノイズ対策回路１の構成を示す平面図である。図２は、図１のＩＩ−ＩＩ線に沿った断面図である。
高周波ノイズ対策回路１は、高周波数帯のノイズ（高周波ノイズ）の伝導及び反射を抑制する回路である。実施形態では、この抑制対象のノイズの高周波数帯は、１０ＧＨｚ以上の周波数帯である。高周波ノイズ対策回路１は、配線基板１０に構成される。配線基板１０の実装面１０ａ（上面又は下面）には、ＩＣ１１（特許請求の範囲に記載の集積回路に相当）、チップ部品２０などの電子部品が表面実装されている。配線基板１０の実装面１０ａには、配線パターン３０が設けられている。配線基板１０は、例えば、多層配線基板である。なお、図１、図２には配線基板１０に実装されたＩＣ１１とチップ部品２０のみを示しているが、配線基板１０に実装された各種チップ部品などの他の電子部品については図示を省略している。また、図１、図２には配線基板１０に設けられた配線パターン３０のみを示しているが、配線基板１０に設けられたグランドパターンなどの他のパターンについては図示を省略している。
ＩＣ１１は、実装面１０ａに実装されている。ＩＣ１１は、配線パターン３０に電気的に接続されている。ＩＣ１１は、例えば、ＣＰＵ、ベースバンドＩＣ、ＰＭＩＣ（パワーマネージメントＩＣ（電源を作るＩＣ））、メモリである。ＩＣ１１では、例えば、スイッチング素子で高速スイッチングを行うことで、高周波数帯のノイズを発生する。したがって、ＩＣ１１が接続される配線パターン３０には、ＩＣ１１で発生した高周波数帯のノイズ（電流）が流れる。
チップ部品２０は、実装面１０ａに実装されている。チップ部品２０は、高周波ノイズ対策部品であり、配線基板１０において実装面１０に対して垂直な方向から見た場合（平面視した場合）に高周波ノイズの伝導経路（配線パターン３０）上に配置されている。チップ部品２０は、本体部２１と、一対の外部電極２２，２３と、を有している。チップ部品２０は、配線基板１０に実装される他のチップ部品と同様の略直方体形状である。チップ部品２０のサイズは、配線基板１０に実装される他のチップ部品と同様のサイズを有しており、例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍである。
本体部２１は、直方体形状である。本体部２１は、フェライト材料で形成されている。フェライトは、酸化鉄を主成分とし、磁性を示すセラミックスであり、磁性体の一種である。フェライトとしては、例えば、ＭｎＺｎ系のフェライト、ＮｉＺｎ系のフェライトがある。本体部２１に用いるファライトの種類により、対策対象のノイズを吸収できるように周波数帯を調整することができる。また、本体部２１のサイズを大きくすることで、高周波ノイズの吸収量を多くすることができる。
特に、本体部２１に用いるフェライトは、六方晶フェライトが好ましい。六方晶フェライトは、フェライトを構成する分子の粒の並び方を六方晶型結晶構造に変えてフェライト材料として生成されている。六方晶フェライトは、高周波帯において透磁率が下がることがない。そのため、この六方晶フェライトを用いることにより、他の構造のフェライトを用いた場合と比べてノイズの吸収量が多くなり、高い周波数のノイズも吸収することができる。
一対の外部電極２２，２３は、本体部２１に設けられている。一方の外部電極２２は、本体部２１の長手方向において対向する一方の端部に設けられている（少なくとも端面であり、側面の一部や主面の一部に設けられてもよい）。外部電極２３は、本体部２１の長手方向において対向する他方の端部に設けられている。外部電極２２，２３は、例えば、Ｃｕ電極と、Ｃｕ電極を覆うように形成されたメッキ層（例えば、ニッケルメッキ層とこのニッケルメッキ層を覆うスズメッキ層）と、を有している。
配線パターン３０は、配線基板１０の実装面１０ａに設けられている。配線パターン３０は、例えば、電源パターン、信号パターンである。配線パターン３０は、例えば、銅箔などからなるプリント配線パターンである。配線パターン３０には、ＩＣ１１が電気的に接続されている。配線パターン３０には、ランド４０，４１が設けられている。
ランド４０，４１は、配線基板１０の実装面１０ａに設けられ、配線基板１０にチップ部品２０を実装するためのランドである。ランド４０，４１は、ＩＣ１１に近い箇所に配置されるのと好ましい。ランド４０，４１は、配線パターン３０の所定の各箇所に配置される。ランド４０とランド４１との間隔は、チップ部品２０の外部電極２２と外部電極２３との間隔に基づいて決められる。ランド４０，４１の形状や大きさは、外部電極２２，２３の形状や大きさなどに基づいて決められる。
チップ部品２０の一方の外部電極２２は、一方のランド４０にはんだ付けなどで接合され、接続される。また、チップ部品２０の他方の外部電極２３は、他方のランド４１にはんだ付けなどで接合され、接続される。これにより、チップ部品２０は、配線基板１０に実装される。チップ部品２０を実装する場合、配線基板１０に実装される他のチップ部品と同じ実装機が用いられる。配線基板１０に実装されたチップ部品２０（本体部２１）は、配線パターン３０の一部を覆うように配置されている。チップ部品２０の長手方向は、配線パターン３０の方向と略並行である。
この配線基板１０に実装されたチップ部品２０の作用について説明する。ＩＣ１１で高周波ノイズが発生すると、この高周波ノイズ（電流）が配線パターン３０を流れる。配線パターン３０に高周波ノイズ（電流）が流れると、配線パターン３０の周りに磁界（磁束）が発生する。この配線パターン３０上にはフェライトからなるチップ部品２０（本体部２１）が配置されているので、フェライトにより磁界エネルギが吸収される。これにより、配線パターン３０におけるチップ部品２０の下流側への高周波ノイズの伝導が抑制される。また、高周波ノイズのチップ部品２０での反射が抑制される。なお、チップ部品２０（本体部２１）が配線パターン３０を覆っている部分が多いほど、磁界エネルギを多く吸収することができる。
特に、チップ部品２０の本体部２１の内部には、導体のパターン（例えば、コイルパターン）が形成されていない。そのため、チップ部品２０では、外部電極２２，２３との間に浮遊容量が発生しない。その結果、チップ部品２０は、ノイズに対する高周波帯域での特性（透過特性、反射特性）が優れている。これにより、チップ部品２０では、１０ＧＨｚ以上の高い周波数帯のノイズの伝導を抑制することができると共に、ノイズの反射を抑制することができる。
図３及び図４を参照して、配線パターンを伝導するノイズに対する周波数特性（透過特性、反射特性）の比較例を説明する。この比較例では、ノイズ対策部品として実施形態に係るチップ部品２０を用いた場合と、従来のノイズ対策部品を用いた場合と、ノイズ対策部品を用いない場合とを比較する。従来のノイズ対策部品としては、２種類のチップフェライトビーズ（フェライトビーズインダクタをチップ形状にしたもの）と高周波用のチップインダクタである。透過や反射の周波数特性は、例えば、ネットワークアナライザを用いて測定される。
まず、図３を参照して、配線パターンを伝導するノイズに対する透過特性の比較例を説明する。図３は、配線パターンを伝導するノイズに対する透過特性の比較例を示す図である。図３では、横軸が周波数（１０ＭＨｚ以上）であり、縦軸がＳ２１（透過係数）である。このＳ２１（透過係数）は、ノイズ対策部品の入力端から出力端へのノイズ（電流）の透過特性を示し、値が小さいほどノイズが透過し難いことを示す。図３では、破線（刻み幅が大）Ｐ１で示すグラフが一方のチップフェライトビーズを用いた場合の透過特性を示しており、破線（刻み幅が小）Ｐ２で示すグラフが他方のチップフェライトビーズを用いた場合の透過特性を示しており、一点鎖線Ｐ３で示すグラフが高周波用のチップインダクタを用いた場合の透過特性を示しており、二点鎖線Ｐ４で示すグラフがノイズ対策部品を用いていない場合の透過特性を示しており、実線Ｐ５で示すグラフが実施形態に係るチップ部品２０を用いた場合の透過特性を示している。
各チップフェライトビーズを用いた場合、透過特性Ｐ１，Ｐ２で示すように、１０ＧＨｚ以上の周波数帯では小さいＳ２１が得られず、１０ＧＨｚ以上の高周波ノイズを透過し易い。高周波用のチップインダクタを用いた場合、透過特性Ｐ３で示すように、１０ＧＨｚ以上の周波数帯では小さいＳ２１が得られず、１０ＧＨｚ以上の高周波ノイズを透過し易い。実施形態に係るチップ部品２０を用いた場合、透過特性Ｐ５で示すように、１０ＧＨｚ以上の周波数帯ではＳ２１が小さくなっており、１０ＧＨｚ以上の高周波ノイズを透過し難い（１０ＧＨｚ以上の高周波数帯のノイズに対して透過特性が優れている）。なお、ノイズ対策部品を用いていない場合、１０ＧＨｚ以上の周波数帯でＳ２１が小さくなっているが、実施形態に係るチップ部品２０を用いた場合よりはＳ２１が大きく、実施形態に係るチップ部品２０よりも１０ＧＨｚ以上の高周波数帯での透過特性が劣る。
次に、図４を参照して、配線パターンを伝導するノイズに対する反射特性の比較例を説明する。図４は、配線パターンを伝導するノイズに対する反射特性の比較例を示す図である。図４では、横軸が周波数（１０ＭＨｚ以上）であり、縦軸がＳ１１（反射係数）である。このＳ１１（反射係数）は、ノイズ対策部品の入力端でのノイズ（電流）の反射特性を示し、値が小さいほどノイズが反射し難いことを示す。図４では、破線（刻み幅が大）Ｒ１で示すグラフが一方のチップフェライトビーズを用いた場合の反射特性を示しており、破線（刻み幅が小）Ｒ２で示すグラフが他方のチップフェライトビーズを用いた場合の反射特性を示しており、一点鎖線Ｒ３で示すグラフが高周波用のチップインダクタを用いた場合の反射特性を示しており、二点鎖線Ｒ４で示すグラフがノイズ対策部品を用いていない場合の反射特性を示しており、実線Ｒ５で示すグラフがチップ部品２０を用いた場合の反射特性を示している。
各チップフェライトビーズを用いた場合、反射特性Ｒ１，Ｒ２で示すように、Ｓ１１が大きく、ノイズを反射する。高周波用のチップインダクタを用いた場合、反射特性Ｒ３で示すように、１０ＧＨｚ以上の周波数帯では小さいＳ１１が得られず、１０ＧＨｚ以上の高周波ノイズを反射し易い。実施形態に係るチップ部品２０を用いた場合、反射特性Ｒ５で示すように、１０ＧＨｚ以上の周波数帯ではＳ１１が小さくなっており、１０ＧＨｚ以上の高周波ノイズを反射し難い（１０ＧＨｚ以上の高周波数帯のノイズに対して反射特性が優れている）。なお、ノイズ対策部品を用いていない場合、１０ＧＨｚ以上の周波数帯でＳ１１が小さくなっているが、実施形態に係るチップ部品２０を用いた場合よりはＳ１１が大きく、実施形態に係るチップ部品２０よりも１０ＧＨｚ以上の高周波数帯での反射特性が劣る。
この透過特性及び反射特性からも判るように、実施形態に係るチップ部品２０を用いた場合、１０ＧＨｚ以上の高周波ノイズを透過し難くかつ反射し難い。そのため、配線パターン３０におけるチップ部品２０の下流側への高周波ノイズの伝導を抑制することができる。また、チップ部品２０で高周波ノイズが上流側に反射され難いので、高周波ノイズが二次的に放射されるのも抑制することができる。
なお、実施形態に係るチップ部品２０を用いた場合、透過特性Ｐ５、反射特性Ｒ５の各例で示すように、１０ＧＨｚ以上の周波数帯においてＳ２１、Ｓ１１が非常に低くなっている各周波数がある。この各周波数は、チップ部品２０に用いるフェライトの種類などにより調整可能である。
実施形態に係る高周波ノイズ対策回路１によれば、フェライトからなるチップ部品２０（本体部２１）を実装面１０ａに対して垂直な方向から見た場合に配線パターン３０上に配置させることで、配線パターン３０での高周波ノイズの伝導及び反射を抑制することができる。なお、チップ部品２０は、フェライトからなる本体部２１内に導体パターンが形成されていないので、外部電極２２，２３との間に浮遊容量が発生せず、ノイズに対する高周波数帯での特性（透過特性、反射特性）が優れている。
実施形態に係る高周波ノイズ対策回路１によれば、実装面１０ａに一対のランド４０，４１が設けられ、チップ部品２０に一対の外部電極２２，２３が設けられているので、このチップ部品２０を配線基板１０に実装されている他のチップ部品を実装するための実装機を用いて実装でき、実装性に優れている。これにより、高周波ノイズ対策部品としてチップ部品２０を実装する場合、実装に要する時間やコストなどを抑えることができる。
実施形態に係る高周波ノイズ対策回路１によれば、チップ部品２０の本体部２１にフェライトを用いているので、チップ部品での磁界エネルギの吸収率が高い。また、実施形態に係る高周波ノイズ対策回路１によれば、チップ部品２０の本体部２１に六方晶フェライトを用いた場合、より高い周波数帯の高周波ノイズを吸収することができる。
実施形態に係る高周波ノイズ対策回路１によれば、高周波ノイズが伝導する配線パターン３０が配線基板１０の実装面１０ａに設けられ、チップ部品２０の本体部２１がその実装面１０ａの配線パターン３０の一部を覆う箇所に配置されているので、配線パターン３０の直近に配置されたチップ部品２０により高周波ノイズで発生する磁界エネルギを効率良く吸収することができる。
以上、本発明の実施の形態について説明したが、本発明は、上記実施形態に限定されるものではなく種々の変形が可能である。例えば、上記実施形態ではチップ部品２０の本体部２１をフェライトを用いて形成したが、フェライト以外の磁性体も適用することができる。
上記実施形態では高周波ノイズが伝導する配線パターン３０に一対のランド４０，４１が一体で設けられる構成としたが、一対のランド４０，４１が配線パターン３０に接続されていない構成としてもよい。このように構成した場合でも、チップ部品２０の本体部２１のフェライトにより、高周波ノイズによって発生する磁界エネルギを吸収でき、高周波ノイズの伝導及び反射を抑制することができる。
上記実施形態では配線パターン３０上に高周波ノイズ対策部品であるチップ部品２０を１個設ける構成としたが、チップ部品２０を複数個設けてもよい。このように、チップ部品２０を複数個設けることで、フェライトで配線パターン３０を覆っている部分が多くなり、磁界エネルギをより多く吸収することができる。
上記実施形態では高周波ノイズが伝導する配線パターン３０の方向に対して並行に高周波ノイズ対策部品であるチップ部品２０を配置する構成としたが、配線パターン３０の方向に対してチップ部品２０（長手方向）を交差するように配置してもよい。例えば、図５を参照して、チップ部品２０の他の方向での配置の一例を説明する。図５は、実施形態に係るチップ部品２０の他の配置例を示す図であり、（ａ）が平面図であり、（ｂ）が図５（ａ）のＩＩＩ−ＩＩＩ線に沿った断面図である。この図５に示す高周波ノイズ対策回路２では、配線基板１０の実装面１０ａに一対のランド４２，４３が設けられ、この一対のランド４２，４３が配線パターン３０を挟んで配置されている。チップ部品２０の一方の外部電極２２は、一方のランド４２に接続される。また、チップ部品２０の他方の外部電極２３は、他方のランド４３に接続される。これにより、チップ部品２０は、配線基板１０に実装され、配線パターン３０に対して交差（略直交）するように配置される。この高周波ノイズ対策回路２の場合、配線パターン３０を伝導する高周波ノイズによって発生する磁界（磁束）がランド４２，４３（金属物）で遮られないので、チップ部品２０での磁界エネルギの吸収率が高い。
上記実施形態では高周波ノイズが伝導する配線パターン３０が配線基板１０の実装面１０ａ（基板表面）に設けられ、チップ部品２０が実装面１０ａに実装される構成としたが、基板内部に配線パターンが設けられている場合でも適用できる。例えば、図６を参照して、配線基板１２の内部に配線パターン３１が設けられている場合の一例を説明する。図６は、実施形態に係る配線パターン３１が配線基板１２の内部に配置される場合の構成を示す図であり、（ａ）が平面図であり、（ｂ）が図６（ａ）のＩＶ−ＩＶ線に沿った断面図である。
この高周波ノイズ対策回路３の場合、高周波ノイズが伝導する配線パターン３１が配線基板１２（多層配線基板）の内部に設けられている。ＩＣ１１は、絶縁層１２ｂを厚み方向に貫通するように形成された層間貫通ビア３２を介して、配線パターン３１に電気的に接続されている。ランド４４，４５は、配線基板１２の実装面１２ａに設けられ、実装面１２ａに対して垂直な方向において配線パターン３１の上方に配置されている。ランド４４、４５は、配線パターン３１との間に絶縁層１２ｂのみが存在し、配線パターン３１との間に金属物（例えば、グランドパターン）がない箇所に配置されている。チップ部品２０の一方の外部電極２２は、一方のランド４４に接続される。また、チップ部品２０の他方の外部電極２３は、他方のランド４５に接続される。
これにより、チップ部品２０は、配線基板１２に実装され、絶縁層１２ｂを介して配線パターン３１の上方かつ配線パターン３１に並行に配置される。この高周波ノイズ対策回路３の場合、チップ部品２０の本体部２１（フェライト）により基板内部の配線パターン３１を伝導する高周波ノイズによって発生する磁界エネルギを吸収でき、基板内部の配線パターン３１での高周波ノイズの伝導及び反射を抑制することができる。但し、チップ部品２０（本体部２１）が、配線パターン３１を中心に発生している磁界内に存在する場合である。なお、図６に示す例では、基板内部の配線パターン３１に並行にチップ部品２０を配置させたが、配線パターン３１に交差するようにチップ部品２０を配置させてもよい。
１，２，３ 高周波ノイズ対策回路
１０，１２ 配線基板
１０ａ，１２ａ 実装面
１１ ＩＣ（集積回路）
２０ チップ部品
２１ 本体部
２２，２３ 外部電極
３０，３１ 配線パターン
４０，４１，４２，４３，４４，４５ ランド

Claims (5)

  1. 集積回路が電気的に接続された配線パターンを有する配線基板と、
    前記配線基板の実装面に設けられた一対のランドと、
    直方体形状の磁性体からなる本体部と前記本体部の両端部に設けられた一対の外部電極とを有するチップ部品と、
    を備え、
    前記一対のランドそれぞれは、前記配線パターンに接続され、
    前記一対の外部電極は、前記一対のランドに接続され、
    前記チップ部品は、前記実装面に対して垂直な方向から見た場合に、前記配線パターン上に、かつ、前記配線パターンと略並行に配置されることを特徴とする高周波ノイズ対策回路。
  2. 前記磁性体は、フェライトであることを特徴とする請求項１に記載の高周波ノイズ対策回路。
  3. 前記フェライトは、六方晶フェライトであることを特徴とする請求項２に記載の高周波ノイズ対策回路。
  4. 前記配線パターンは、前記実装面に設けられ、
    前記チップ部品は、前記配線パターンの一部を覆う箇所に配置されることを特徴とする請求項１〜請求項３の何れか一項に記載の高周波ノイズ対策回路。
  5. 前記配線基板は、多層配線基板であり、
    前記配線パターンは、前記配線基板の内部に設けられ、
    前記チップ部品は、前記内部に設けられた前記配線パターン上に配置されることを特徴とする請求項１〜請求項４の何れか一項に記載の高周波ノイズ対策回路。
JP2016093253A 2016-05-06 2016-05-06 高周波ノイズ対策回路 Active JP6451689B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016093253A JP6451689B2 (ja) 2016-05-06 2016-05-06 高周波ノイズ対策回路
CN201710174101.4A CN107347228B (zh) 2016-05-06 2017-03-22 高频噪声应对电路基板
US15/480,421 US10103112B2 (en) 2016-05-06 2017-04-06 Circuit board with measure against high frequency noise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016093253A JP6451689B2 (ja) 2016-05-06 2016-05-06 高周波ノイズ対策回路

Publications (2)

Publication Number Publication Date
JP2017201667A JP2017201667A (ja) 2017-11-09
JP6451689B2 true JP6451689B2 (ja) 2019-01-16

Family

ID=60244185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016093253A Active JP6451689B2 (ja) 2016-05-06 2016-05-06 高周波ノイズ対策回路

Country Status (3)

Country Link
US (1) US10103112B2 (ja)
JP (1) JP6451689B2 (ja)
CN (1) CN107347228B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11136985B2 (en) * 2018-08-31 2021-10-05 Baker Hughes, A Ge Company, Llc High frequency AC noise suppression within transformers
WO2021117393A1 (ja) 2019-12-13 2021-06-17 株式会社村田製作所 回路装置、およびフィルタ回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0314023Y2 (ja) 1984-10-09 1991-03-28
JPH0567896A (ja) * 1991-09-09 1993-03-19 Canon Inc フイルタ装置
JPH09331185A (ja) * 1996-06-10 1997-12-22 Murata Mfg Co Ltd ノイズ対策した電子部品
JPH10163027A (ja) 1996-12-03 1998-06-19 Matsushita Electric Ind Co Ltd インダクタンス素子とこれを用いた電子回路
KR100562490B1 (ko) * 2000-04-28 2006-03-21 티디케이가부시기가이샤 자성 페라이트 분말, 자성 페라이트 소결체, 적층형페라이트 부품 및 적층형 페라이트 부품의 제조방법
JP2003115691A (ja) * 2001-10-04 2003-04-18 Tdk Corp フィルム状ｅｍｉフィルタ
JP4524454B2 (ja) * 2004-11-19 2010-08-18 ルネサスエレクトロニクス株式会社 電子装置およびその製造方法
US7145217B2 (en) * 2005-01-25 2006-12-05 Kyocera Corporation Chip-type noise filter, manufacturing method thereof, and semiconductor package
JP2010171290A (ja) * 2009-01-26 2010-08-05 Tdk Corp 電子回路モジュール
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
JP2013115053A (ja) * 2011-11-24 2013-06-10 Murata Mfg Co Ltd ノイズ対策電子部品の回路基板への実装構造

Also Published As

Publication number Publication date
US10103112B2 (en) 2018-10-16
CN107347228A (zh) 2017-11-14
US20170323861A1 (en) 2017-11-09
JP2017201667A (ja) 2017-11-09
CN107347228B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
US7929320B2 (en) Inductor built-in wiring board having shield function
US9697946B2 (en) Electronic component
WO2018159290A1 (ja) 薄膜シールド層付き電子部品
JP2017201761A (ja) 高周波ノイズ対策回路
US10879142B2 (en) Electronic component
US9401242B2 (en) Composite electronic component and composite electronic component manufacturing method
US9099764B2 (en) Electronic circuit and electronic device
WO2010137083A1 (ja) 配線基板、フィルタデバイスおよび携帯機器
JP2017123365A (ja) コイル部品及びこれを備える回路基板
JP6451689B2 (ja) 高周波ノイズ対策回路
JP2005167468A (ja) 電子装置および半導体装置
JP2012238797A (ja) 多層回路モジュール
JP2014528167A (ja) 振動傾向を低減する回路配置
JP4671333B2 (ja) 多層プリント回路基板と電子機器
JP6015813B2 (ja) 多層回路モジュール
JP2010272585A (ja) フリップチップ実装構造
JP3111672U (ja) 高周波電子部品
EP1893011B1 (en) Semiconductor circuit board and semiconductor circuit
JP2006279603A (ja) 弾性表面波装置
JP6395638B2 (ja) 無線装置
JP6343871B2 (ja) 部品実装多層配線基板
JP6669312B2 (ja) モジュール部品および電源回路
JP6584569B1 (ja) プリント基板
JP5736949B2 (ja) 高周波回路モジュール
JP2018107221A (ja) 多層回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181126

R150 Certificate of patent or registration of utility model

Ref document number: 6451689

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150