JP3625394B2 - コンデンサが内蔵された配線回路基板 - Google Patents

コンデンサが内蔵された配線回路基板 Download PDF

Info

Publication number
JP3625394B2
JP3625394B2 JP13111099A JP13111099A JP3625394B2 JP 3625394 B2 JP3625394 B2 JP 3625394B2 JP 13111099 A JP13111099 A JP 13111099A JP 13111099 A JP13111099 A JP 13111099A JP 3625394 B2 JP3625394 B2 JP 3625394B2
Authority
JP
Japan
Prior art keywords
low dielectric
dielectric layer
layer
capacitor
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13111099A
Other languages
English (en)
Other versions
JP2000323801A (ja
Inventor
正行 佐々木
直寛 真篠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP13111099A priority Critical patent/JP3625394B2/ja
Publication of JP2000323801A publication Critical patent/JP2000323801A/ja
Application granted granted Critical
Publication of JP3625394B2 publication Critical patent/JP3625394B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、信号線路や電源線路が備えられた配線回路基板にコンデンサが一体に内蔵されてなる、コンデンサが内蔵された配線回路基板に関する。
【0002】
【従来の技術】
上記の配線回路基板に、その信号線路を伝わる高周波信号に含まれるノイズを排除するためのバイパスコンデンサ、又はその電源ノイズを排除するためのコンデンサを備える場合には、従来一般に、その配線回路基板表面にチップコンデンサを外付けにより実装している。
【0003】
【発明が解決しようとする課題】
しかしながら、高周波信号に含まれるノイズを排除するためのチップコンデンサ、又は電源ノイズを排除するためのチップコンデンサを、上記のようにして、配線回路基板の表面に外付けにより実装した場合には、そのチップコンデンサの丈分、配線回路基板が厚くなってしまい、その配線回路基板の薄型化が図れなかった。
【0004】
また、高周波信号に含まれるノイズを排除するためのバイパスコンデンサを、上記のようにして、配線回路基板の表面に外付けにより実装した場合には、そのコンデンサと配線回路基板の信号線路とを接続する信号線路部分が、配線回路基板の表面に露出した状態等となって、その信号線路部分の特性インピーダンスを、所定値の50Ω等に的確にマッチングさせることができなかった。
【0005】
本発明は、このような課題を解消可能な、上記のバイパスコンデンサや電源ノイズを排除するためのコンデンサが一体に内蔵されて、そのコンデンサと信号線路とを接続する信号線路部分の特性インピーダンスが所定値の50Ω等に的確にマッチングされてなる、コンデンサが内蔵された配線回路基板(以下、配線回路基板という)を提供することを目的としている。
【0006】
【課題を解決するための手段】
上記の目的を達成するために、本発明の第1の配線回路基板は、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれ、強誘電体層と第1低誘電体層との境界面、及び強誘電体層と第2低誘電体層との境界面には、導体パッドが前記強誘電体層を挟んで対向させて配置されて、その対向させて配置された一対の導体パッドと、該一対の導体パッドに挟まれた前記強誘電体層部分とによりコンデンサが形成され、前記強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面の前記導体パッドとは異なる部分には、高周波信号を伝える信号線路が形成され、その信号線路の特性インピーダンスが、該信号線路に対して前記強誘電体層側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層により所定値にマッチングされてなることを特徴としている。
【0007】
本発明の配線回路基板においては、前記コンデンサは、前記信号線路を伝わる高周波信号に含まれるノイズを排除するためのバイパスコンデンサであっても良く、又は、電源ノイズを排除するためのコンデンサであっても良い。
【0008】
この配線回路基板においては、高周波信号に含まれるノイズを除去したり電源ノイズを除去したりするコンデンサが、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれてなる配線回路基板の、強誘電体層と第1低誘電体層との境界面、及び強誘電体層と第2低誘電体層との境界面に対向させて配置された一対の導体パッドと、その一対の導体パッドに挟まれた強誘電体層部分とにより形成されている。
換言すれば、上記のコンデンサが、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれてなる配線回路基板に一体に内蔵されている。
【0009】
そのため、上記のコンデンサを備えたために、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれてなる配線回路基板の丈が高くなるのを防いで、そのコンデンサが内蔵された配線回路基板を薄型化できる。
【0010】
また、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に備えられた信号線路の特性インピーダンスを、該信号線路に対して前記の強誘電体層側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路との間の距離を調整することにより、所定値の50Ω等に的確にマッチングさせることができる。
【0011】
また、強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路と同じ強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に、上記のコンデンサを構成する導体パッドが配置されていて、その信号線路と導体パッドとを距離短く一連に直接に接続できる構造をしている。
即ち、強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路を上記のコンデンサに距離短く一連に接続できる構造をしている。
そのため、上記のコンデンサが高周波信号に含まれるノイズを除去するバイパスコンデンサの場合には、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に備えられた上記のコンデンサを構成する導体パッドと信号線路とを一連に接続する該信号線路と同じ境界面に形成された信号線路部分の特性インピーダンスを、該信号線路部分に対して前記強誘電体層側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路部分との間の距離を調整することにより、所定値の50Ω等に的確にマッチングさせることができる。それと共に、上記のコンデンサと信号線路との間を一連に接続する信号線路部分の距離を短縮して、その信号線路部分の高周波特性を向上させることができる。
【0012】
本発明の配線回路基板においては、前記強誘電体層が、比誘電率が100以上のPZT(Pb、Zr、Tiを含む強誘電体)、SrTiO 又はBaTiO のうちの一種類以上の強誘電体、若しくは比誘電率が100以上のPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体を含む有機絶縁樹脂からなり、前記第1及び第2低誘電体層が、有機絶縁材のPPE(Poly Phenylene Ether)又はBT(Bismaleimide Triazine)レジンからなることを好適としている。
【0013】
PZTは、その比誘電率が約1000であり、SrTiO は、その比誘電率が約200であり、BaTiO は、その比誘電率が約300である。
コンデンサの容量Cは、数式で示すと、次のようになる。
C=εS/D; ε=ε ・ε
ここで、εは誘電率を示し、ε は、コンデンサを構成する一対の導体パッドの間に介在させた強誘電体層の比誘電率を示し、ε は真空中の誘電率を示し、Sはコンデンサを構成する導体パッドの面積を示し、Dは、コンデンサを構成する一対の導体パッド間の距離を示している。
【0014】
そのため、強誘電体層が比誘電率が100以上のPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体、若しくは比誘電率が100以上のPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体を含む有機絶縁樹脂からなる配線回路基板にあっては、その比誘電率が100以上の強誘電体、若しくは比誘電率が100以上の強誘電体を含む有機絶縁樹脂からなる強誘電体層を一対の導体パッドの間に介在させてなるコンデンサの容量Cを充分に大きくできる。そして、その容量Cの大きいコンデンサにより、配線回路基板の信号線路を伝わる高周波信号に含まれるノイズを的確に排除したり、配線回路基板の電源線路を伝わる電源ノイズを的確に排除したりできる。
【0015】
有機絶縁材のPPE又はBTレジンからなる第1及び第2低誘電体層の比誘電率ε は、3〜4であって、PZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体、若しくはPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体を含む有機絶縁樹脂からなる強誘電体層の比誘電率ε に比べて、約0.015〜0.03倍と大幅に低い。
【0016】
そのため、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路の特性インピーダンスは、該信号線路に対して強誘電体層が配置された側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路との間の距離により決定される。そして、その信号線路の特性インピーダンスが、該信号線路に対して強誘電体層が配置された側と同じ側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層の影響をほとんど受けることがない。
【0017】
その結果、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路の特性インピーダンスを、該信号線路に対して強誘電体層が配置された側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路との間の距離を調整することにより、所定値の50Ω等に正確にマッチングさせることができる。
【0018】
【発明の実施の形態】
次に、本発明の実施の形態を図面に従い説明する。
図1ないし図3は本発明の配線回路基板の好適な実施の形態を示し、図1ないし図3はその断面図である。以下に、この配線回路基板を説明する。
【0019】
図の配線回路基板は、強誘電体層10が、第1低誘電体層20と第2低誘電体層30とで挟まれてなるサンドイッチ構造をしている。
強誘電体層10は、比誘電率が100以上のPZT、SrTiO 又はBaTiO 等のうちの一種類以上の無機質系材からなる強誘電体、若しくは比誘電率が100以上のPZT、SrTiO 又はBaTiO 等のうちの一種類以上の強誘電体の粉末を分散させて混入させた有機絶縁樹脂から形成されている。
第1低誘電体層20及び第2低誘電体層30は、PPE又はBTレジン等の有機絶縁材から形成されている。
【0020】
上記の強誘電体層10と第1低誘電体層20との境界面、及び上記の強誘電体層10と第2低誘電体層30との境界面には、Cu等からなる導体パッド50a、50bが対向させて配置されている。そして、その対向させて配置された一対の導体パッド50a、50bと、その一対の導体パッド50a、50bに挟まれた強誘電体層10部分とにより、前述の高周波信号に含まれるノイズや電源ノイズを排除するためのコンデンサ60が形成されている。
【0021】
上記の強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面には、上記のコンデンサ60を構成している導体パッド50a又は/及び導体パッド50bと共に、高周波信号を伝えるCu等からなる信号線路70が形成されている。
具体的には、図1に示した配線回路基板では、強誘電体層10と第1低誘電体層20及び第2低誘電体層30との境界面に、信号線路70が上下に対向させて並べて形成されている。
図2に示した配線回路基板では、強誘電体層10と第1低誘電体層20及び第2低誘電体層30との境界面に、信号線路70が上下に千鳥状に離隔させて並べて形成されている。
図3に示した配線回路基板では、強誘電体層10と第1低誘電体層20又は第2低誘電体層30との境界面(図は強誘電体層10と第1低誘電体層20との境界面としている)に、信号線路70が並べて形成されている。
そして、上記のコンデンサ60が高周波信号に含まれるノイズを除去するバイパスコンデンサの場合には、その信号線路70が、同じ強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に配置されたコンデンサ60を構成している導体パッド50a又は/及び導体パッド50bに距離短く一連に接続されている。
他方、上記のコンデンサ60が電源ノイズを排除するためのコンデンサである場合には、その強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面等に形成された電源電流を流す電源線路(図示せず)が、強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に配置されたコンデンサ60を構成している導体パッド50a又は/及び導体パッド50bに一連に接続されている。
【0022】
第1低誘電体層20及び第2低誘電体層30の外側面には、Cu等からなるグランド層80、90が広く備えられている。そして、そのグランド層80又は/及びグランド層90により、上記の強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に形成された信号線路70の特性インピーダンスが所定値の50Ω等にマッチングされている。
【0023】
具体的には、図1に示した配線回路基板にあっては、その強誘電体層10と第1低誘電体層20との境界面に形成された信号線路70と、該信号線路に対して強誘電体層10側とは反対側の第1低誘電体層20の外側面に備えられたグランド層80との間の距離が調整されて、その信号線路70の特性インピーダンスが所定値の50Ω等にマッチングされている。それと共に、その強誘電体層10と第2低誘電体層30との境界面に形成された信号線路70と、該信号線路に対して強誘電体層10側とは反対側の第2低誘電体層30の外側面に備えられたグランド層90との間の距離が調整されて、その信号線路70の特性インピーダンスが所定値の50Ω等にマッチングされている。
【0024】
図2に示した配線回路基板にあっては、上記の構成に加えて、その強誘電体層10を挟んで、その隣合う信号線路70が上下に千鳥状に離隔させて並べて配置されていて、その隣合う信号線路70の間にクロストークが発生するのが防止されている。
【0025】
図3に示した配線回路基板にあっては、その強誘電体層10と第1低誘電体層20又は第2低誘電体層30との境界面(図は強誘電体層10と第1低誘電体層20との境界面としている)に形成された信号線路70と、該信号線路に対して強誘電体層10側とは反対側の第1低誘電体層20又は第2低誘電体層30の外側面に備えられたグランド層80又はグランド層90(図は第1低誘電体層20の外側面に備えらえたグランド層80としている)との間の距離が調整されて、その信号線路70の特性インピーダンスが所定値の50Ω等にマッチングされている。
【0026】
図1ないし図3に示した配線回路基板は、以上のように構成されていて、この配線回路基板においては、高周波信号に含まれるノイズを除去したり電源ノイズを排除したりするコンデンサ60が、強誘電体層10が第1低誘電体層20と第2低誘電体層30とで挟まれてなる配線回路基板部分に一体に内蔵されていて、そのコンデンサ60により、強誘電体層10が第1低誘電体層20と第2低誘電体層30とで挟まれてなる配線回路基板の丈が高くなるのを防ぐことができる。
【0027】
また、その強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に形成された信号線路70の特性インピーダンスを、該信号線路に対して強誘電体層10が配置された側とは反対側の第1低誘電体層20又は/及び第2低誘電体層30の外側面に備えられたグランド層80又は/及びグランド層90と該グランド層に第1低誘電体層20又は/及び第2低誘電体層30を介して対向する上記の信号線路70との間の距離を調整することにより、所定値の50Ω等に正確にマッチングさせることができる。
【0028】
また、上記のコンデンサ60が高周波信号に含まれるノイズを除去するバイパスコンデンサの場合には、その強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に形成された信号線路70を、該信号線路と同じ強誘電体層10と第1低誘電体層20又は/及び第2低誘電体層30との境界面に形成されたコンデンサ60を構成している導体パッド50a又は/及び導体パッド50bに距離短く一連に直接に接続できる。そして、コンデンサ60を構成している導体パッド50a又は/及び導体パッド50bに信号線路70を一連に接続する信号線路70と同じ境界面に形成された信号線路70部分の高周波特性を向上させたり、その信号線路70部分の特性インピーダンスを、該信号線路70部分に対して強誘電体層10側とは反対側の第1低誘電体層20又は/及び第2低誘電体層30の外側面に備えられたグランド層80又は/及びグランド層90と該グランド層に第1低誘電体層20又は/及び第2低誘電体層30を介して対向する上記の信号線路70部分との間の距離を調整することにより、所定値の50Ω等に的確にマッチングさせたりできる。
【0029】
また、コンデンサ60を構成している一対の導体パッド50a、50bの間に、比誘電率が100以上のPZT、SrTiO 又はBaTiO 等のうちの一種類以上の強誘電体、若しくは比誘電率が100以上のPZT、SrTiO 又はBaTiO 等のうちの一種類以上の強誘電体を含む有機絶縁樹脂からなる強誘電体層10を介在させていて、そのコンデンサ60の容量Cを充分に大きくできる。そして、その容量Cの大きいコンデンサ60により、信号線路70を伝わる高周波信号に含まれるノイズを的確に排除したり、その電源線路(図示せず)を伝わる電源ノイズを的確に排除したりできる。
【0030】
上述の配線回路基板においては、コンデンサ60を構成する一対の導体パッド50a、50bに挟まれる強誘電体層10を極力薄く形成して、そのコンデンサ60の容量を充分に大きくすることが好ましい。ただし、強誘電体層10を薄くし過ぎることは、強誘電体層10と第1低誘電体層20及び第2低誘電体層30との境界面に形成される上下の信号線路70の間でクロストークが生ずる虞があるため、避けるのが良い。
【0031】
【発明の効果】
以上説明したように、本発明の配線回路基板によれば、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれてなる配線回路基板部分に、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路を伝わる高周波信号に含まれるノイズを除去するためのコンデンサ、又はその強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面等に形成された電源線路を伝わる電源ノイズを排除するためのコンデンサを一体に内蔵できる。そして、そのコンデンサにより、強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれてなる配線回路基板の丈が高くなるのを防いで、その配線回路基板を薄型化できる。
【0032】
また、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路の特性インピーダンスを、該信号線路に対して強誘電体層が配置された側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路との間の距離を調整することにより、所定値の50Ω等に的確にマッチングさせることができる。
【0033】
また、上記のコンデンサが高周波信号に含まれるノイズを除去するバイパスコンデンサの場合は、その強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成された信号線路を、該信号線路と同じ強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面に形成されたコンデンサを構成している導体パッドに距離短く一連に直接に接続できる。そして、コンデンサを構成している導体パッドと信号線路との間を接続する信号線路と同じ境界面に形成された信号線路部分の特性インピーダンスを、該信号線路部分に対して強誘電体層が配置された側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層と該グランド層に第1低誘電体層又は/及び第2低誘電体層を介して対向する上記の信号線路部分との間の距離を調整することにより、所定値の50Ω等に的確にマッチングさせることができる。それと共に、そのコンデンサを構成している導体パッドと信号線路との間を接続する信号線路部分の距離を短縮して、その信号線路部分の高周波特性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の配線回路基板の概略構造を示す断面図である。
【図2】本発明の配線回路基板の概略構造を示す断面図である。
【図3】本発明の配線回路基板の概略構造を示す断面図である。
【符号の説明】
10 強誘電体層
20 第1低誘電体層
30 第2低誘電体層
50a、50b 導体パッド
60 コンデンサ
70 信号線路
80、90 グランド層

Claims (4)

  1. 強誘電体層が第1低誘電体層と第2低誘電体層とで挟まれ、強誘電体層と第1低誘電体層との境界面、及び強誘電体層と第2低誘電体層との境界面には、導体パッドが前記強誘電体層を挟んで対向させて配置されて、その対向させて配置された一対の導体パッドと、該一対の導体パッドに挟まれた前記強誘電体層部分とによりコンデンサが形成され、前記強誘電体層と第1低誘電体層又は/及び第2低誘電体層との境界面の前記導体パッドとは異なる部分には、高周波信号を伝える信号線路が形成され、その信号線路の特性インピーダンスが、該信号線路に対して前記強誘電体層側とは反対側の第1低誘電体層又は/及び第2低誘電体層の外側面に備えられたグランド層により所定値にマッチングされてなることを特徴とするコンデンサが内蔵された配線回路基板。
  2. 前記コンデンサが、前記信号線路を伝わる高周波信号に含まれるノイズを排除するためのバイパスコンデンサである請求項1記載のコンデンサが内蔵された配線回路基板。
  3. 前記コンデンサが、電源ノイズを排除するためのコンデンサである請求項1記載のコンデンサが内蔵された配線回路基板。
  4. 前記強誘電体層が、比誘電率が100以上のPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体、若しくは比誘電率が100以上のPZT、SrTiO 又はBaTiO のうちの一種類以上の強誘電体を含む有機絶縁樹脂からなり、前記第1及び第2低誘電体層が、有機絶縁材のPPE又はBTレジンからなる請求項1、2又は3記載のコンデンサが内蔵された配線回路基板。
JP13111099A 1999-05-12 1999-05-12 コンデンサが内蔵された配線回路基板 Expired - Fee Related JP3625394B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13111099A JP3625394B2 (ja) 1999-05-12 1999-05-12 コンデンサが内蔵された配線回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13111099A JP3625394B2 (ja) 1999-05-12 1999-05-12 コンデンサが内蔵された配線回路基板

Publications (2)

Publication Number Publication Date
JP2000323801A JP2000323801A (ja) 2000-11-24
JP3625394B2 true JP3625394B2 (ja) 2005-03-02

Family

ID=15050226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13111099A Expired - Fee Related JP3625394B2 (ja) 1999-05-12 1999-05-12 コンデンサが内蔵された配線回路基板

Country Status (1)

Country Link
JP (1) JP3625394B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10113912B4 (de) * 2001-03-21 2006-09-28 Siemens Ag Elektronische Vorrichtung
JP2007019530A (ja) * 2002-07-18 2007-01-25 Hitachi Chem Co Ltd 半導体装置および無線電子装置
JP4893114B2 (ja) * 2006-06-07 2012-03-07 株式会社村田製作所 多層配線基板
JP5091720B2 (ja) * 2008-02-29 2012-12-05 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
JP2000323801A (ja) 2000-11-24

Similar Documents

Publication Publication Date Title
JP3495727B2 (ja) 半導体パッケージおよびその製造方法
US7978031B2 (en) High frequency module provided with power amplifier
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US7029962B2 (en) Methods for forming a high performance capacitor
US5886406A (en) Power-ground plane for a C4 flip-chip substrate
US6894396B2 (en) Semiconductor device with capacitor
KR960039602A (ko) 고주파전력 증폭회로장치
US20020060366A1 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
EP1360721A2 (en) Electronic package having embedded capacitors and method of fabrication therefor
JPH07235632A (ja) コンデンサユニットおよびコンデンサユニット内蔵電子回路装置
JP2002329976A (ja) 多層配線基板
JP3625394B2 (ja) コンデンサが内蔵された配線回路基板
JP3161831B2 (ja) 回路素子モジュール
JPH05299906A (ja) 高周波多層集積回路
JP2007266182A (ja) 半導体装置及び半導体装置の製造方法
JP3081786B2 (ja) 高周波半導体装置
JPS60225449A (ja) 半導体集積回路パツケ−ジ
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
JP2005210074A (ja) 多層基板及びパワーアンプモジュール
JP2001291799A (ja) 配線基板
US6337791B1 (en) Capacitor featuring internal electrode with pad
JPH09321176A (ja) 半導体用パッケージ
JP3081335B2 (ja) 多層リードフレーム及びこれを用いた半導体装置
JPS5930303A (ja) 高周波混成集積回路の整合回路素子
JP3100036B2 (ja) 多層基板を用いたvco等の高周波回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041007

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041129

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3625394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees