JP2000294733A - 高周波フリップチップ実装基板のパターンレイアウト - Google Patents
高周波フリップチップ実装基板のパターンレイアウトInfo
- Publication number
- JP2000294733A JP2000294733A JP11096250A JP9625099A JP2000294733A JP 2000294733 A JP2000294733 A JP 2000294733A JP 11096250 A JP11096250 A JP 11096250A JP 9625099 A JP9625099 A JP 9625099A JP 2000294733 A JP2000294733 A JP 2000294733A
- Authority
- JP
- Japan
- Prior art keywords
- reactance element
- pattern
- integrated circuit
- semiconductor integrated
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リアクタンス素子を有する半導体集積回路をフ
リップチップ実装する場合、特性劣化を起こさないパタ
ーンレイアウトを提供する。 【解決手段】共振子を構成するリアクタンス素子を内蔵
した半導体集積回路がフリップチップ実装された高周波
回路基板において、前述の半導体集積回路のリアクタン
ス素子下面には導体パターンを設けないことを特徴とす
る。
リップチップ実装する場合、特性劣化を起こさないパタ
ーンレイアウトを提供する。 【解決手段】共振子を構成するリアクタンス素子を内蔵
した半導体集積回路がフリップチップ実装された高周波
回路基板において、前述の半導体集積回路のリアクタン
ス素子下面には導体パターンを設けないことを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波無線機器等
に用いられる半導体集積回路とそれを基板上に実装する
際に形成するパターンの最適化設計技術に関する。
に用いられる半導体集積回路とそれを基板上に実装する
際に形成するパターンの最適化設計技術に関する。
【０００２】
【従来の技術】図5、6に、従来の半導体集積回路の基板
への実装方式である、ワイヤーボンディング実装の実装
形態を示す。図5において、半導体集積回路１は回路基
板４の上に接着剤（図示せず）により固定される。トラ
ンジスタ等の半導体集積回路内の素子は図において半導
体集積回路１の上面部分（以下能動面と呼ぶ）に形成さ
れている。6は半導体集積回路上面に形成されたパッド
であって、通常一辺が100μm程度のアルミ電極である。
ワイヤーボンディングにより半導体集積回路を基板上に
実装する場合、基板上に設けられた電極パターン３ａと
前述のパッド6とをアルミ等のワイヤーでそれぞれ接続
し、電気的な導通を図っている。
への実装方式である、ワイヤーボンディング実装の実装
形態を示す。図5において、半導体集積回路１は回路基
板４の上に接着剤（図示せず）により固定される。トラ
ンジスタ等の半導体集積回路内の素子は図において半導
体集積回路１の上面部分（以下能動面と呼ぶ）に形成さ
れている。6は半導体集積回路上面に形成されたパッド
であって、通常一辺が100μm程度のアルミ電極である。
ワイヤーボンディングにより半導体集積回路を基板上に
実装する場合、基板上に設けられた電極パターン３ａと
前述のパッド6とをアルミ等のワイヤーでそれぞれ接続
し、電気的な導通を図っている。
【０００３】図６は、図5に示した実装形態を基板上面
の矢印の方向より見たワイヤーボンディングでの実装例
を示す図である。ワイヤーボンディングは半導体集積回
路１の４辺の各パッドと基板上の電極との間にそれぞれ
設けられている。通常ワイヤー自身のインピーダンスは
2〜3ｎＨ程度であり、主に1ＧＨｚ以上の周波数領域に
おいてはこのワイヤー自身のインピーダンスが高周波阻
止回路として動作するため、回路の高周波特性に影響を
与える。
の矢印の方向より見たワイヤーボンディングでの実装例
を示す図である。ワイヤーボンディングは半導体集積回
路１の４辺の各パッドと基板上の電極との間にそれぞれ
設けられている。通常ワイヤー自身のインピーダンスは
2〜3ｎＨ程度であり、主に1ＧＨｚ以上の周波数領域に
おいてはこのワイヤー自身のインピーダンスが高周波阻
止回路として動作するため、回路の高周波特性に影響を
与える。
【０００４】一方、図１は、ワイヤーボンディングに対
してフリップチップ実装と呼ばれる実装方式であって、
半導体集積回路１が基板４に対して能動面を下にして
（能動面を基板側に向けて）実装される方式である。半
導体集積回路のパッド６と基板上の電極３とがバンプと
呼ばれる金属部分２により接続される。この接続法式は
図５との対比からも明らかなように、ワイヤー１０が不
要であるため、前述のワイヤーの高周波阻止特性が小さ
く、回路の高周波特性への影響が小さい。このため、今
日では特に１ＧＨｚ以上の高周波回路の実装においてフ
リップチップ方式の利点が認識されるようになってきて
いる。
してフリップチップ実装と呼ばれる実装方式であって、
半導体集積回路１が基板４に対して能動面を下にして
（能動面を基板側に向けて）実装される方式である。半
導体集積回路のパッド６と基板上の電極３とがバンプと
呼ばれる金属部分２により接続される。この接続法式は
図５との対比からも明らかなように、ワイヤー１０が不
要であるため、前述のワイヤーの高周波阻止特性が小さ
く、回路の高周波特性への影響が小さい。このため、今
日では特に１ＧＨｚ以上の高周波回路の実装においてフ
リップチップ方式の利点が認識されるようになってきて
いる。
【０００５】また、半導体集積回路の集積技術の進歩に
より、図２の５に示すようにオンチップレゾネータと呼
ばれる共振回路のリアクタンス素子が半導体集積回路能
動面に形成されることも行われるようになってきてい
る。
より、図２の５に示すようにオンチップレゾネータと呼
ばれる共振回路のリアクタンス素子が半導体集積回路能
動面に形成されることも行われるようになってきてい
る。
【０００６】
【発明が解決しようとする課題】さて、高周波回路の実
装においてはフリップチップ方式が高周波特性の劣化が
小さいため利用価値が高いが、一方半導体集積回路内に
共振回路を構成するリアクタンス素子が形成されている
場合、回路基板上に形成されるパターンレイアウトによ
り影響を受けやすいという問題点を有する。ことに、前
述のリアクタンス素子に向かい合う基板上の位置にグラ
ンドパターン等の比較的大きな電極が配置されている場
合には、リアクタンス素子のQの低下、インピーダンス
の変化による周波数ずれ、などの問題がおきる。また、
他の信号が伝送される配線ラインなどがリアクタンス素
子の近傍に配置される場合には他信号からの共振回路へ
のクロストークにより混信が生じたり、回路の動作不良
等が発生することが起こる。
装においてはフリップチップ方式が高周波特性の劣化が
小さいため利用価値が高いが、一方半導体集積回路内に
共振回路を構成するリアクタンス素子が形成されている
場合、回路基板上に形成されるパターンレイアウトによ
り影響を受けやすいという問題点を有する。ことに、前
述のリアクタンス素子に向かい合う基板上の位置にグラ
ンドパターン等の比較的大きな電極が配置されている場
合には、リアクタンス素子のQの低下、インピーダンス
の変化による周波数ずれ、などの問題がおきる。また、
他の信号が伝送される配線ラインなどがリアクタンス素
子の近傍に配置される場合には他信号からの共振回路へ
のクロストークにより混信が生じたり、回路の動作不良
等が発生することが起こる。
【０００７】
【課題を解決するための手段】上記課題を解決する為
に、請求項１に係る本発明の高周波フリップチップ実装
基板のパターンレイアウトは、共振子を構成するリアク
タンス素子を内蔵した半導体集積回路がフリップチップ
実装された高周波回路基板において、前述の半導体集積
回路のリアクタンス素子下面には導体パターンを設けな
いことを特徴とする。
に、請求項１に係る本発明の高周波フリップチップ実装
基板のパターンレイアウトは、共振子を構成するリアク
タンス素子を内蔵した半導体集積回路がフリップチップ
実装された高周波回路基板において、前述の半導体集積
回路のリアクタンス素子下面には導体パターンを設けな
いことを特徴とする。
【０００８】請求項２に係る本発明の高周波フリップチ
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、少なくとも前
述の半導体集積回路が実装されている実装面においては
前述の半導体集積回路のリアクタンス素子下面には導体
パターンを設けないことを特徴とする。
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、少なくとも前
述の半導体集積回路が実装されている実装面においては
前述の半導体集積回路のリアクタンス素子下面には導体
パターンを設けないことを特徴とする。
【０００９】請求項３に係る本発明の高周波フリップチ
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、少なくとも前
述の半導体集積回路が実装されている実装面及び実装面
から見て1層目の内層パターンのにおいては前述の半導
体集積回路のリアクタンス素子下面には導体パターンを
設けないことを特徴とする。
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、少なくとも前
述の半導体集積回路が実装されている実装面及び実装面
から見て1層目の内層パターンのにおいては前述の半導
体集積回路のリアクタンス素子下面には導体パターンを
設けないことを特徴とする。
【００１０】請求項４に係る本発明の高周波フリップチ
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、すべての層の
パターンにわたって前述の半導体集積回路のリアクタン
ス素子下面には導体パターンを設けないことを特徴とす
る。
ップ実装基板のパターンレイアウトは、請求項1におい
て高周波回路基板が多層基板である場合、すべての層の
パターンにわたって前述の半導体集積回路のリアクタン
ス素子下面には導体パターンを設けないことを特徴とす
る。
【００１１】上記構成によれば、リアクタンス素子のＱ
の低下、インピーダンスの変化による周波数ずれ、他の
信号からの共振回路へのクロストーク、回路の動作不良
等の発生を抑制する効果を有する。
の低下、インピーダンスの変化による周波数ずれ、他の
信号からの共振回路へのクロストーク、回路の動作不良
等の発生を抑制する効果を有する。
【００１２】
【発明の実施の形態】以下、図面を用いて、本発明の実
施形態を説明する。
施形態を説明する。
【００１３】図１は、一般的なフリップ実装方式の側面
図である。半導体集積回路１は能動面を下方に向けて配
置される。半導体集積回路の端子配線用のバンプ２と基
板上の電極パターン３は熱圧着等によって直接はんだ付
けされ回路基板４上に構成される。図２は図１における
実装構造の上方（矢印の方向）からの半導体集積回路の
透視図である。図２において、半導体集積回路上に形成
されたリアクタンス素子５、端子用のパッド６および能
動面に形成されている半導体素子（図示せず）はそれぞ
れ回路基板４に向かい合って配置されることになる。一
般的にリアクタンス素子を半導体上に形成する場合、そ
の上面であるアルミ配線のレイヤー（電極層）に形成す
ることが通常である。
図である。半導体集積回路１は能動面を下方に向けて配
置される。半導体集積回路の端子配線用のバンプ２と基
板上の電極パターン３は熱圧着等によって直接はんだ付
けされ回路基板４上に構成される。図２は図１における
実装構造の上方（矢印の方向）からの半導体集積回路の
透視図である。図２において、半導体集積回路上に形成
されたリアクタンス素子５、端子用のパッド６および能
動面に形成されている半導体素子（図示せず）はそれぞ
れ回路基板４に向かい合って配置されることになる。一
般的にリアクタンス素子を半導体上に形成する場合、そ
の上面であるアルミ配線のレイヤー（電極層）に形成す
ることが通常である。
【００１４】さて、図３は請求項１に係る本発明の実施
例を示す実装透視図であって、半導体集積回路上面の透
視図、及び回路基板のレイアウト透視図からなる。６の
パッドから基板の電極に電気的に接続され、７のように
配線パターンを引き出し回路の必要部分に配線される。
破線の部分は基板４に内蔵される内層のパターンを示し
ている。図４にこの内層パターンのレイアウトを示す。
図４は本発明の一実施例を示すフリップ実装に用いられ
る内装パターンであって、アース等に用いられる連続し
た同一電極８の一部に電極を削除した部分９を有する。
この内装を有する回路基板４上に共振用のリアクタンス
素子５を有する半導体集積回路１をフリップチップ実装
した場合、図３に示すように、リアクタンス素子の下面
には内層における電極パターンが存在しない構成となっ
ている。従って、リアクタンス素子は電極８からの影響
を受け難い。本実施例では基板が少なくとも内層一枚を
含む図となっているが、実際には内層に２層（基板の
表、裏面をあわせて４層）あるいは内層に４層（板の
表、裏面をあわせて６層）の多層基板が通常用いられて
いる。こうした多層基板を用いる場合、各層すべてにわ
たって、リアクタンス素子の下面９に示すエリアに電極
パターンを設けないようにすることがリアクタンス素子
の特性を劣化させないために望ましい。
例を示す実装透視図であって、半導体集積回路上面の透
視図、及び回路基板のレイアウト透視図からなる。６の
パッドから基板の電極に電気的に接続され、７のように
配線パターンを引き出し回路の必要部分に配線される。
破線の部分は基板４に内蔵される内層のパターンを示し
ている。図４にこの内層パターンのレイアウトを示す。
図４は本発明の一実施例を示すフリップ実装に用いられ
る内装パターンであって、アース等に用いられる連続し
た同一電極８の一部に電極を削除した部分９を有する。
この内装を有する回路基板４上に共振用のリアクタンス
素子５を有する半導体集積回路１をフリップチップ実装
した場合、図３に示すように、リアクタンス素子の下面
には内層における電極パターンが存在しない構成となっ
ている。従って、リアクタンス素子は電極８からの影響
を受け難い。本実施例では基板が少なくとも内層一枚を
含む図となっているが、実際には内層に２層（基板の
表、裏面をあわせて４層）あるいは内層に４層（板の
表、裏面をあわせて６層）の多層基板が通常用いられて
いる。こうした多層基板を用いる場合、各層すべてにわ
たって、リアクタンス素子の下面９に示すエリアに電極
パターンを設けないようにすることがリアクタンス素子
の特性を劣化させないために望ましい。
【００１５】あるいは、回路の配線に用いられるパター
ンを、リアクタンス素子の下面9に示すエリアに設けな
いようにすることが望ましい。
ンを、リアクタンス素子の下面9に示すエリアに設けな
いようにすることが望ましい。
【００１６】配線の都合上、集積度をあげるためリアク
タンス素子の下面9に示すエリアにパターンを設ける場
合、少なくとも前述の半導体集積回路が実装されている
実装面及び実装面から見て１層目の内層パターンにおい
ては回路の配線に用いられるパターンを設けないことが
望ましい。
タンス素子の下面9に示すエリアにパターンを設ける場
合、少なくとも前述の半導体集積回路が実装されている
実装面及び実装面から見て１層目の内層パターンにおい
ては回路の配線に用いられるパターンを設けないことが
望ましい。
【００１７】
【発明の効果】以上述べたように本発明によれば、前述
のリアクタンス素子に向かい合う基板上の位置にグラン
ドパターン等の比較的大きな電極が配置されている場合
に起こる、リアクタンス素子のＱの低下、インピーダン
スの変化による周波数ずれ、などの問題を防止するのに
適当な基板レイアウトを提供することができる。また、
他の信号が伝送される配線ラインなどがリアクタンス素
子の近傍に配置される場合に他信号からの共振回路への
クロストークにより混信が生じたり、回路の動作不良等
が発生することが無い基板レイアウトを提供することが
できる。
のリアクタンス素子に向かい合う基板上の位置にグラン
ドパターン等の比較的大きな電極が配置されている場合
に起こる、リアクタンス素子のＱの低下、インピーダン
スの変化による周波数ずれ、などの問題を防止するのに
適当な基板レイアウトを提供することができる。また、
他の信号が伝送される配線ラインなどがリアクタンス素
子の近傍に配置される場合に他信号からの共振回路への
クロストークにより混信が生じたり、回路の動作不良等
が発生することが無い基板レイアウトを提供することが
できる。
【図１】本発明におけるフリップチップ実装の構造を示
す側面図。
す側面図。
【図２】本発明におけるフリップチップ実装の構造を示
す半導体集積回路透視図。
す半導体集積回路透視図。
【図３】本発明におけるフリップチップ実装の基板電極
レイアウトを示す透視図。
レイアウトを示す透視図。
【図４】本発明におけるフリップチップ実装の基板電極
レイアウトを示す内層パターン図。
レイアウトを示す内層パターン図。
【図５】ワイヤーボンディング実装方式の構造を示す実
装側面図。
装側面図。
【図６】ワイヤーボンディング実装方式の構造を示す実
装上面図。
装上面図。
１．半導体集積回路 ２．バンプ ３．基板電極パターン ４．回路基板 ５．リアクタンス素子 ６．半導体集積回路のパッド ７．配線パターン ８．内層パターン ９．リアクタンス素子下面のエリア １０．ボンディングワイヤー ３a．ワイヤーボンディング用基板電極
Claims (4)
- 【請求項１】共振子を構成するリアクタンス素子を内蔵
した半導体集積回路がフリップチップ実装された高周波
回路基板において、前述の半導体集積回路のリアクタン
ス素子下面には導体パターンを設けないことを特徴とす
る高周波フリップチップ実装基板のパターンレイアウ
ト。 - 【請求項２】請求項1において高周波回路基板が多層基
板である場合、少なくとも前述の半導体集積回路が実装
されている実装面においては前述の半導体集積回路のリ
アクタンス素子下面には導体パターンを設けないことを
特徴とする高周波フリップチップ実装基板のパターンレ
イアウト。 - 【請求項３】請求項1において高周波回路基板が多層基
板である場合、少なくとも前述の半導体集積回路が実装
されている実装面及び実装面から見て1層目の内層パタ
ーンのにおいては前述の半導体集積回路のリアクタンス
素子下面には導体パターンを設けないことを特徴とする
高周波フリップチップ実装基板のパターンレイアウト。 - 【請求項４】請求項1において高周波回路基板が多層基
板である場合、すべての層のパターンにわたって前述の
半導体集積回路のリアクタンス素子下面には導体パター
ンを設けないことを特徴とする高周波フリップチップ実
装基板のパターンレイアウト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09625099A JP3580173B2 (ja) | 1999-04-02 | 1999-04-02 | 高周波無線用フリップチップ実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09625099A JP3580173B2 (ja) | 1999-04-02 | 1999-04-02 | 高周波無線用フリップチップ実装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000294733A true JP2000294733A (ja) | 2000-10-20 |
| JP3580173B2 JP3580173B2 (ja) | 2004-10-20 |
Family
ID=14159979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09625099A Expired - Fee Related JP3580173B2 (ja) | 1999-04-02 | 1999-04-02 | 高周波無線用フリップチップ実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3580173B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374051A (ja) * | 2001-04-10 | 2002-12-26 | Nec Corp | 回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器 |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
| JP2008205422A (ja) * | 2006-07-03 | 2008-09-04 | Nec Electronics Corp | 半導体装置 |
| US8860178B2 (en) | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
-
1999
- 1999-04-02 JP JP09625099A patent/JP3580173B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002374051A (ja) * | 2001-04-10 | 2002-12-26 | Nec Corp | 回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器 |
| JP2008205422A (ja) * | 2006-07-03 | 2008-09-04 | Nec Electronics Corp | 半導体装置 |
| US8860178B2 (en) | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| US9721917B2 (en) | 2006-07-03 | 2017-08-01 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| US11393782B2 (en) | 2006-07-03 | 2022-07-19 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| JP2007208294A (ja) * | 2007-04-27 | 2007-08-16 | Hitachi Ltd | Ｒｆｉｄタグ付きプリント基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3580173B2 (ja) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6479758B1 (en) | Wiring board, semiconductor package and semiconductor device | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| KR100891763B1 (ko) | 반도체 장치 | |
| US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
| CN110556365B (zh) | 用于集成电路晶片的匹配电路 | |
| JP2005150748A (ja) | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 | |
| KR100326904B1 (ko) | 세라믹패키지내부에밀봉된saw필터 | |
| JP3443408B2 (ja) | 配線基板及びそれを用いた半導体装置 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| JP4190111B2 (ja) | 高周波モジュール | |
| US6717255B2 (en) | Chip carrier for a high-frequency electronic package | |
| JP2002252300A (ja) | 基板および半導体チップパッケージ | |
| JP3554886B2 (ja) | 配線基板 | |
| US20030217858A1 (en) | Packaging structure with low switching noises | |
| JP4171218B2 (ja) | 表面実装モジュール | |
| JP3580173B2 (ja) | 高周波無線用フリップチップ実装体 | |
| JP2006211620A (ja) | フィルタ及びデュプレクサ | |
| US8288269B2 (en) | Methods for avoiding parasitic capacitance in an integrated circuit package | |
| TW200428610A (en) | Semiconductor device | |
| JP2003243439A (ja) | 半導体装置およびその製造方法 | |
| WO2006011068A1 (en) | Electronic device comprising an integrated circuit and a capacitance element | |
| JP2003124430A (ja) | 集積回路装置および集積回路用コンデンサ | |
| JP2882396B2 (ja) | 半導体装置 | |
| KR102652073B1 (ko) | 고주파 ic 대응 mlcc 실장기술 | |
| JP4026052B2 (ja) | 半導体装置及び半導体装置の設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |