KR102652073B1 - 고주파 ic 대응 mlcc 실장기술 - Google Patents

고주파 ic 대응 mlcc 실장기술 Download PDF

Info

Publication number
KR102652073B1
KR102652073B1 KR1020210159610A KR20210159610A KR102652073B1 KR 102652073 B1 KR102652073 B1 KR 102652073B1 KR 1020210159610 A KR1020210159610 A KR 1020210159610A KR 20210159610 A KR20210159610 A KR 20210159610A KR 102652073 B1 KR102652073 B1 KR 102652073B1
Authority
KR
South Korea
Prior art keywords
voltage transmission
semiconductor chip
chip
passive element
printed circuit
Prior art date
Application number
KR1020210159610A
Other languages
English (en)
Other versions
KR20230072912A (ko
Inventor
오철민
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to KR1020210159610A priority Critical patent/KR102652073B1/ko
Publication of KR20230072912A publication Critical patent/KR20230072912A/ko
Application granted granted Critical
Publication of KR102652073B1 publication Critical patent/KR102652073B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

전원무결성을 높이면서도 반도체칩 패키지의 소형화가 가능한 인쇄회로기판 및 반도체칩 패키지가 개시된다. 본 발명에 따른 인쇄회로기판은 내부에 위치하는, 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층; 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드 및 제2기판전압전송패드; 및 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 형성된 수동소자;를 포함한다.

Description

고주파 IC 대응 MLCC 실장기술{MLCC mounting method for high-frequency IC}
본 발명은 인쇄회로기판 및 반도체칩 패키지에 관한 것으로, 보다 상세하게는 전원무결성을 높이면서도 반도체칩 패키지의 소형화가 가능한 인쇄회로기판 및 반도체칩 패키지에 관한 것이다.
고주파 모듈 패키지는 일반적으로 고주파 집적 회로(Radio Frequency Integrated Circuit)와 수동 소자들의 조합으로 구성된다. 고주파 IC는 VCO, LNA, 필터, PAM, 믹서(Mixer) 또는 안테나 등을 포함하고, 수동 소자로는 저항, 커패시터 또는 인덕터 등을 포함한다.
이 때, 고주파 IC와 전원부는 기판을 통해 연결되어 있는데, 기판에는 수동 소자들이 실장되게 된다. 도 1은 종래 반도체칩 패키지의 회로도이다. 도 1을 참조하면, 고주파 IC와 전원부(POWER) 사이에 기판 내 구리배선이나 수동소자들에 의한 회로 저항성분이 존재한다.
회로 내에서의 신호무결성(Signal Integrity) 이외에도 공급전압이 노이즈없이 고주파 IC 소자에 전달되는 정도인 전원무결성(Power Integrity)도 우수해야 전체 회로시스템의 효율성이 높아진다. 특히, 고주파 IC 회로 시스템에서는 높은 주파수로 인하여 스위칭 노이즈, IR-drop, Resonance 또는 EMI 등 다양한 문제가 발생될 수 있다. 또한, 도 1과 같이 고주파 IC와 전원부 사이에 회로저항성분이 다수 존재하면 PI 특성이 낮아져 전체 회로시스템의 효율성을 저하시킨다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 전원무결성을 높이면서도 반도체칩 패키지의 소형화가 가능한 인쇄회로기판 및 반도체칩 패키지를 제공하는데 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일측면에 따른 인쇄회로기판은 내부에 위치하는, 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층; 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드 및 제2기판전압전송패드; 및 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 형성된 수동소자;를 포함한다.
수동소자는 칩 커패시터, 칩 인덕터 및 칩 레지스터 중 적어도 하나일 수 있다.
칩 커패시터는 MLCC(Multi Layered Ceramic Capacitor)일 수 있다.
전압전송배선층은, 외부전원이 인쇄회로기판의 반도체칩이 실장되는 제1면에 위치할 수 있도록 형성될 수 있다.
전압전송배선층은, 외부전원이 인쇄회로기판의 반도체칩이 실장되지 않는 제2면에 위치할 수 있도록 형성될 수 있다.
수동소자는 제1수동소자전극 및 제2수동소자전극을 연결하는 중심선이 수평으로 위치하도록 형성될 수 있다.
본 발명의 다른 측면에 따르면, 내부에 위치하는, 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층, 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드 및 제2기판전압전송패드 및 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 형성된 수동소자를 포함하는 인쇄회로기판; 및 인쇄회로기판 상에 실장된 반도체칩;을 포함하는 반도체칩 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 반도체칩의 일표면에 형성된, 외부전원으로부터 전압을 전송받기 위하여 반도체칩이 실장될 인쇄회로기판에 형성된 제1전압전송배선 및 제2전압전송배선이 연결될 제1칩전압전송패드 및 제2칩전압전송패드; 및 제1칩전압전송패드에 부착되는, 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1칩전압전송패드와 전기적으로 연결되는 제1수동소자전극 및 반도체칩이 실장될 인쇄회로기판의 제2전압전송배선과 전기적으로 연결되는 제2수동소자전극을 포함하는 수동소자;를 포함하는 반도체칩이 제공된다.
제1칩전압전송패드 및 제2칩전압전송패드에는 반도체칩이 실장될 인쇄회로기판에 형성된 제1기판전압전송패드 및 제2기판전압전송패드와 전기적으로 연결되기 위한 솔더볼이 부착된 것일 수 있다.
본 발명의 또다른 측면에 따르면, 내부에 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층, 및 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결된 제1기판전압전송패드 및 제2기판전압전송패드를 포함하는 인쇄회로기판; 및 인쇄회로기판 상에 실장된 반도체칩의 일표면에 형성된, 외부전원으로부터 전압을 전송받기 위하여 반도체칩이 실장될 인쇄회로기판에 형성된 제1전압전송배선 및 제2전압전송배선이 연결될 제1칩전압전송패드 및 제2칩전압전송패드 및 제1칩전압전송패드에 부착되는, 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1칩전압전송패드와 전기적으로 연결되는 제1수동소자전극 및 반도체칩이 실장될 인쇄회로기판의 제2전압전송배선과 전기적으로 연결되는 제2수동소자전극을 포함하는 수동소자를 포함하는 반도체칩;을 포함하는 반도체칩 패키지가 제공된다.
본 발명의 또다른 측면에 따르면, 내부에 위치하는, 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층, 반도체칩이 실장될 표면에 형성되어, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될, 제1기판전압전송패드 및 제2기판전압전송패드를 포함하는 인쇄회로기판을 준비하는 단계; 및 제1칩전압전송패드 및 제2칩전압전송패드는 제1기판전압전송패드 및 제2기판전압전송패드와 전기적으로 연결되고, 수동소자를 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 반도체칩을 인쇄회로기판에 실장하는 단계;를 포함하는 반도체칩 패키지 제조방법이 제공된다.
수동소자는 제1수동소자전극 및 제2수동소자전극을 연결하는 중심선이 수평으로 위치하도록 형성된 것일 수 있다.
본 발명은 전원부에서 발생하는 노이즈를 고주파 IC 전원부에 도달하기 전에 제거하고 전압 강하를 막아주는 디커플링 효과를 극대화하기 위해 수동소자를 IC 칩과 기판 사이에 실장하여 고주파 IC 전원부이 입력되는 전원 노이즈를 최대한 억제하여 신뢰성 높은 반도체칩 패키지를 얻을 수 있는 효과가 있다.
도 1은 종래 반도체칩 패키지의 회로도이다.
도 2는 본 발명의 일실시예에 따른 인쇄회로기판의 단면도이고, 도 3은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이며, 도 4는 본 발명의 또다른 실시예에 따른 인쇄회로기판의 단면도이다.
도 5는 본 발명의 또다른 실시예에 따른 반도체칩의 단면도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체칩의 단면도이다.
도 7은 본 발명의 또다른 실시예에 따른 반도체칩 패키지의 단면도이고, 도 8은 반도체칩 패키지의 회로도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 첨부된 도면에서 특정 패턴을 갖도록 도시되거나 소정두께를 갖는 구성요소가 있을 수 있으나, 이는 설명 또는 구별의 편의를 위한 것이므로 특정패턴 및 소정두께를 갖는다고 하여도 본 발명이 도시된 구성요소에 대한 특징만으로 한정되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 인쇄회로기판의 단면도이고, 도 3은 본 발명의 다른 실시예에 따른 인쇄회로기판의 단면도이며, 도 4는 본 발명의 또다른 실시예에 따른 인쇄회로기판의 단면도이다. 본 실시예에 따른 인쇄회로기판(100)은 내부에 위치하는, 외부전원(P)으로부터 전압을 전송하기 위한 제1전압전송배선(111) 및 제2전압전송배선(113)을 포함하는 전압전송배선층(110); 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드(112) 및 제2기판전압전송패드(114); 및 제1수동소자전극(121) 및 제2수동소자전극(122)을 포함하는 수동소자(120)로서, 제1수동소자전극(121)은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극(122)은 제2전압전송배선(113)과 전기적으로 연결되도록 형성된 수동소자(120);를 포함한다.
본 발명에 따른 인쇄회로기판(100)은 절연층 및 전도층을 포함하여 회로가 인쇄된 기판으로서, 도 2에서 전압전송배선층(110)은 내부에 외부전원(P)으로부터 파워라인(power line) 및 그라운드라인(ground line)으로 연결되어 전압을 반도체칩(미도시)으로 전송하기 위한 제1전압전송배선(111) 및 제2전압전송배선(113)을 포함한다. 도 2에는 도시되어 있지 않지만, 전압전송배선층(110)에는 전압전송을 위한 배선 이외에도 다른 회로배선이 형성되어 있을 수 있다.
전압전송배선층(110)은 절연층과 금속배선층, 예를 들면 구리배선층을 포함하고, 구리배선층은 제1전압전송배선(111) 및 제2전압전송배선(113)를 구성한다. 전압전송배선층(110)의 표면에는 제1기판전압전송패드(112) 및 제2기판전압전송패드(114)가 위치하여, 반도체칩이 실장될 때 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결된다.
본 발명에 따른 인쇄회로기판(100)은 전압전송배선층(110)의 표면에 제1수동소자전극(121) 및 제2수동소자전극(122)을 포함하는 수동소자(120)를 더 포함한다. 수동소자(120)는 칩 커패시터, 칩 인덕터 및 칩 레지스터와 같은 수동소자로서, 반도체칩과 함께 회로 시스템을 구성한다. 칩 커패시터는 다층세라믹커패시터(MLCC, Multi Layered Ceramic Capacitor)일 수 있다.
수동소자(120)는 제1수동소자전극(121)를 통해 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극(122)을 통해 제2전압전송배선(113)과 전기적으로 연결되도록 형성된다. 도 2를 참조하면 상면 및 하면에 전극이 각각 형성된 수동소자(120)가 전압전송배선층(110)의 반도체칩이 실장될 영역에 위치하고 있다. 반도체칩은 제1기판전압전송패드(112) 및 제2기판전압전송패드(114)와 전기적으로 연결되는 동시에 수동소자(120)의 제2수동소자전극(122)과도 전기적으로 연결되어, 수동소자(120) 및 반도체칩의 거리가 최소화되어 전원논이즈를 최소화할 수 있다.
전압전송배선층(110)에는 제1전압전송배선(111) 및 제2전압전송배선(113)가 위치하는데, 배선의 형상과 위치는 반도치칩의 위치, 수동소자의 위치 및 외부전원(P)의 위치에 따라 상이하다. 도 2의 경우, 외부전원(P)은 전압전송배선층(110)의 우측 상면, 즉 반도체칩이 실장되는 면에 위치하고 있다. 이와 달리 도 3의 경우에는 외부전원(P)이 전압전송배선층(110)의 좌측 하부에 위치하고 있어, 반도체칩이 실장되는 면이 아닌 다른 면에 위치하고 있다. 외부전원(P)의 위치에 따라 제1전압전송배선(111) 및 제2전압전송배선(113) 등의 위치가 상이하고, 아울러 수동소자(120)의 위치도 달라질 수 있다.
수동소자(120)는 도 2에서와 같이 제1수동소자전극(121) 및 제2수동소자전극(122)을 연결하는 중심선이 수직하게 위치하도록 형성될 수 있다. 또는 수동소자(120)는 도 4에서와 같이 제1수동소자전극(121) 및 제2수동소자전극(122)을 연결하는 중심선이 수평으로 위치하도록 형성될 수 있다. 수동소자의 높이와 폭을 고려하여, 수동소자(120)의 높이가 높은 경우에는 도 4에서와 같이 위치시키면, 반도체칩이 실장되는 위치가 낮아져 반도체칩 패키지의 소형화가 가능하다.
본 발명의 다른 측면에 따르면, 내부에 위치하는, 외부전원(P)으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층, 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드 및 제2기판전압전송패드 및 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 형성된 수동소자를 포함하는 인쇄회로기판; 및 인쇄회로기판 상에 실장된 반도체칩;을 포함하는 반도체칩 패키지가 제공된다. 이하, 도 7을 참조하여 반도체칩 패키지에 대하여 더 설명하기로 한다.
도 5는 본 발명의 또다른 실시예에 따른 반도체칩의 단면도이고, 도 6은 본 발명의 또다른 실시예에 따른 반도체칩의 단면도이다. 본 실시예에 따른 반도체칩(200)은 일표면에 형성된, 외부전원(미도시)으로부터 전압을 전송받기 위하여 반도체칩(200)이 실장될 인쇄회로기판(미도시)에 형성된 제1전압전송배선 및 제2전압전송배선이 연결될 제1칩전압전송패드(212) 및 제2칩전압전송패드(214); 및 제1칩전압전송패드(212)에 부착되는, 제1수동소자전극(221) 및 제2수동소자전극(222)을 포함하는 수동소자(220)로서, 제1칩전압전송패드(212)와 전기적으로 연결되는 제1수동소자전극(221) 및 반도체칩(200)이 실장될 인쇄회로기판의 제2전압전송배선과 전기적으로 연결되는 제2수동소자전극(222)을 포함하는 수동소자(220);를 포함한다.
본 실시예에 따른 반도체칩(200)은 외부전원(미도시)으로부터 전압을 전송받기 위하여 제1칩전압전송패드(212) 및 제2칩전압전송패드(214)을 통해 인쇄회로기판(미도시)의 제1전압전송배선 및 제2전압전송배선과 전기적으로 연결된다.
수동소자(220)는 반도체칩(200)의 인쇄회로기판에 실장될 영역에 위치한다. 수동소자(220)는 제1수동소자전극(221)과 제1칩전압전송패드(212)에 부착되어 위치한다.
수동소자(220)는 도 5에서와 같이 제1수동소자전극(221) 및 제2수동소자전극(222)을 연결하는 중심선이 수직하게 위치하도록 형성될 수 있다. 또는 수동소자(220)는 도 6에서와 같이 제1수동소자전극(221) 및 제2수동소자전극(222)을 연결하는 중심선이 수평으로 위치하도록 형성될 수 있다. 수동소자의 높이와 폭을 고려하여, 수동소자(220)의 높이가 높은 경우에는 도 6에서와 같이 위치시키면, 반도체칩이 실장되는 위치가 낮아져 반도체칩 패키지의 소형화가 가능하다.
제1칩전압전송패드(212) 및 제2칩전압전송패드(214)에는 반도체칩(200)이 실장될 인쇄회로기판에 형성된 제1기판전압전송패드 및 제2기판전압전송패드와 전기적으로 연결되기 위한 솔더볼(230)이 부착될 수 있다.
본 발명의 다른 측면에 따르면, 내부에 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층, 및 반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결된 제1기판전압전송패드 및 제2기판전압전송패드를 포함하는 인쇄회로기판; 및 인쇄회로기판 상에 실장된 반도체칩의 일표면에 형성된, 외부전원으로부터 전압을 전송받기 위하여 반도체칩이 실장될 인쇄회로기판에 형성된 제1전압전송배선 및 제2전압전송배선이 연결될 제1칩전압전송패드 및 제2칩전압전송패드 및 제1칩전압전송패드에 부착되는, 제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1칩전압전송패드와 전기적으로 연결되는 제1수동소자전극 및 반도체칩이 실장될 인쇄회로기판의 제2전압전송배선과 전기적으로 연결되는 제2수동소자전극을 포함하는 수동소자를 포함하는 반도체칩;을 포함하는 반도체칩 패키지가 제공된다. 이하, 도 7을 참조하여 반도체칩 패키지에 대하여 더 설명하기로 한다.
본 발명에 따른 반도체칩 패키지는 본 발명의 실시예에 따른 도 2 내지 도 4 중 어느 하나의 인쇄회로기판에 반도체칩이 실장된 것일 수 있고, 또는 본 발명의 실시예에 따른 도 5 또는 6에 따른 반도체칩이 인쇄회로기판에 실장된 것일 수 있다. 본 발명에 따른 반도체칩 패키지에서 수동소자는 인쇄회로기판에 부착된 것일 수 있고, 이와 달리 반도체칩에 부착된 것일 수 있다.
도 7은 본 발명의 또다른 실시예에 따른 반도체칩 패키지의 단면도이고, 도 8은 반도체칩 패키지의 회로도이다. 본 실시예에 따르면, 내부에 위치하는, 외부전원(P)으로부터 전압을 전송하기 위한 제1전압전송배선(111) 및 제2전압전송배선(113)을 포함하는 전압전송배선층(110), 반도체칩이 실장될 표면에 형성되어, 반도체칩의 제1칩전압전송패드(212) 및 제2칩전압전송패드(214)와 각각 연결될, 제1기판전압전송패드(112) 및 제2기판전압전송패드(114)를 포함하는 인쇄회로기판을 준비하는 단계; 및 제1칩전압전송패드(212) 및 제2칩전압전송패드(214)는 제1기판전압전송패드(112) 및 제2기판전압전송패드(114)와 전기적으로 연결되고, 수동소자(120)를 제1수동소자전극(121)은 반도체칩의 제1칩전압전송패드(212)와 전기적으로 연결되고, 제2수동소자전극(122)은 제2전압전송배선(113)과 전기적으로 연결되도록 반도체칩을 인쇄회로기판에 실장하는 단계;를 포함하는 반도체칩 패키지 제조방법이 제공된다.
본 실시예의 반도체칩 실장방법에서, 수동소자(120)는 반도체칩 측에 위치하거나 또는 인쇄회로기판에 위치할 수 있다. 수동소자(120)는 도 7에서와 같이 제1수동소자전극(121) 및 제2수동소자전극(122)을 연결하는 중심선이 수직으로 위치하도록 형성되거나, 또는 제1수동소자전극(121) 및 제2수동소자전극(122)을 연결하는 중심선이 수평으로 위치하도록 형성될 수 있다. 수동소자(120)의 높이가 높으면, 도 7과 달리 중심선이 수평으로 위치하도록 수동소자(120)를 눕히는 방식으로 위치시키면 솔더볼(230)의 크기를 조절하여 반도체칩과 인쇄회로기판의 간격을 좁힐 수 있어 반도체칩 패키지(1000)의 소형화를 유도할 수 있다.
외부전원(P)과 반도체칩 사이의 전압전송배선층(110) 표면에 수동소자(120)를 별도로 실장하면, 도 1에서와 같이 외부전원(P)으로부터의 전압전송시 노이즈가 발생할 수 있다. 이와 달리, 본 실시예에서는 반도체칩의 전원부 단자에 수동소자(120)를 직접 연결하기 때문에 반도체칩의 전원부에 들어가는 전원 노이즈를 최대한 억제할 수 있다.
이상, 본 발명의 실시예들에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 인쇄회로기판
110: 전압전송배선층
111: 제1전압전송배선
112: 제1기판전압전송패드
113: 제2전압전송배선
114: 제2기판전압전송패드
120, 220: 수동소자
121, 221: 제1수동소자전극
122, 222: 제2수동소자전극
P: 외부전원
200: 반도체칩
210: 반도체본체
212: 제1칩전압전송패드
214: 제2칩전압전송패드
230: 솔더볼
1000: 반도체칩 패키지

Claims (12)

  1. 내부에 위치하는, 외부전원에 연결되어 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층;
    반도체칩이 실장될 표면에 형성된, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될 제1기판전압전송패드 및 제2기판전압전송패드; 및
    제1수동소자전극 및 제2수동소자전극을 포함하는 수동소자로서, 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 형성된 수동소자;를 포함하는 인쇄회로기판으로서,
    수동소자는 제1수동소자전극 및 제2수동소자전극을 연결하는 중심선이 수평으로 위치하도록 형성된 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    수동소자는 칩 커패시터, 칩 인덕터 및 칩 레지스터 중 적어도 하나인 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 2에 있어서,
    칩 커패시터는 MLCC(Multi Layered Ceramic Capacitor)인 것을 특징으로 하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    전압전송배선층은, 외부전원이 인쇄회로기판의 반도체칩이 실장되는 제1면에 위치할 수 있도록 형성된 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 1에 있어서,
    전압전송배선층은, 외부전원이 인쇄회로기판의 반도체칩이 실장되지 않는 제2면에 위치할 수 있도록 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 내부에 위치하는, 외부전원으로부터 전압을 전송하기 위한 제1전압전송배선 및 제2전압전송배선을 포함하는 전압전송배선층 및 반도체칩이 실장될 표면에 형성되어, 반도체칩의 제1칩전압전송패드 및 제2칩전압전송패드와 각각 연결될, 제1기판전압전송패드 및 제2기판전압전송패드를 포함하는 인쇄회로기판을 준비하는 단계; 및
    제1칩전압전송패드 및 제2칩전압전송패드는 제1기판전압전송패드 및 제2기판전압전송패드와 전기적으로 연결되고, 수동소자를 제1수동소자전극은 반도체칩의 제1칩전압전송패드와 전기적으로 연결되고, 제2수동소자전극은 제2전압전송배선과 전기적으로 연결되도록 반도체칩을 인쇄회로기판에 실장하는 단계;를 포함하는 반도체칩 패키지 제조방법으로서,
    수동소자는 제1수동소자전극 및 제2수동소자전극을 연결하는 중심선이 수평으로 위치하도록 형성된 것을 특징으로 하는 반도체칩 패키지 제조방법.
  12. 삭제
KR1020210159610A 2021-11-18 2021-11-18 고주파 ic 대응 mlcc 실장기술 KR102652073B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210159610A KR102652073B1 (ko) 2021-11-18 2021-11-18 고주파 ic 대응 mlcc 실장기술

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210159610A KR102652073B1 (ko) 2021-11-18 2021-11-18 고주파 ic 대응 mlcc 실장기술

Publications (2)

Publication Number Publication Date
KR20230072912A KR20230072912A (ko) 2023-05-25
KR102652073B1 true KR102652073B1 (ko) 2024-03-29

Family

ID=86541756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210159610A KR102652073B1 (ko) 2021-11-18 2021-11-18 고주파 ic 대응 mlcc 실장기술

Country Status (1)

Country Link
KR (1) KR102652073B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340535A (ja) * 2004-05-27 2005-12-08 Kyocera Corp 電子部品実装基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210017635A (ko) * 2019-08-09 2021-02-17 삼성전자주식회사 전원공급 보조장치를 구비한 인쇄회로기판, 및 이를 구비한 전자기기
KR20210128295A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 반도체 칩과 커패시터를 포함한 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340535A (ja) * 2004-05-27 2005-12-08 Kyocera Corp 電子部品実装基板

Also Published As

Publication number Publication date
KR20230072912A (ko) 2023-05-25

Similar Documents

Publication Publication Date Title
US7679930B2 (en) Multilayered printed circuit board
US6377464B1 (en) Multiple chip module with integrated RF capabilities
US6218729B1 (en) Apparatus and method for an integrated circuit having high Q reactive components
US7239525B2 (en) Circuit board structure with embedded selectable passive components and method for fabricating the same
US6555920B2 (en) Vertical electronic circuit package
US7321166B2 (en) Wiring board having connecting wiring between electrode plane and connecting pad
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
US20080017407A1 (en) Interposer and electronic device using the same
US20110316119A1 (en) Semiconductor package having de-coupling capacitor
US20020191368A1 (en) Electronic assembly with laterally connected capacitors and manufacturing method
CN111696970B (zh) 半导体装置
KR20000071919A (ko) 다층 멀티칩 모듈
JP4010881B2 (ja) 半導体モジュール構造
KR102652073B1 (ko) 고주파 ic 대응 mlcc 실장기술
EP2228823B1 (en) Flip chip assembly with improved HF-performance
CN112768425B (zh) 一种多芯片模块
JP2006059955A (ja) 半導体装置
JP2000294733A (ja) 高周波フリップチップ実装基板のパターンレイアウト
CN117352505A (zh) 芯片封装结构及封装方法、电子设备
KR20060062542A (ko) 집적된 고주파 능력을 구비한 다중 칩 모듈
JP2008227105A (ja) 伝送線路実装基板
KR20100024308A (ko) 다층 기판 구조의 통신모듈

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant