CN117352505A - 芯片封装结构及封装方法、电子设备 - Google Patents

芯片封装结构及封装方法、电子设备 Download PDF

Info

Publication number
CN117352505A
CN117352505A CN202311399455.0A CN202311399455A CN117352505A CN 117352505 A CN117352505 A CN 117352505A CN 202311399455 A CN202311399455 A CN 202311399455A CN 117352505 A CN117352505 A CN 117352505A
Authority
CN
China
Prior art keywords
passive component
rewiring layer
chip
electrically connected
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311399455.0A
Other languages
English (en)
Inventor
谢文旭
谭凌云
姬信伟
罗勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Yuxian Microelectronics Co ltd
Original Assignee
Shenzhen Yuxian Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Yuxian Microelectronics Co ltd filed Critical Shenzhen Yuxian Microelectronics Co ltd
Priority to CN202311399455.0A priority Critical patent/CN117352505A/zh
Publication of CN117352505A publication Critical patent/CN117352505A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及一种芯片封装结构及封装方法、电子设备，芯片封装结构包括第一再布线层、裸芯片及被动元器件，第一再布线层具有彼此相对的第一侧和第二侧，第一再布线层内设有第一引线，裸芯片设于第一侧，裸芯片上设有若干第一管脚，被动元器件设于第二侧，被动元器件上设有若干电极引脚，其中，第一管脚与电极引脚通过第一引线电性连接。本申请的芯片封装结构中，被动元器件与裸芯片之间的距离更近，电流在第一再布线层中被重新分配，被动元器件过滤电源噪声的效果更佳。

Description

芯片封装结构及封装方法、电子设备
技术领域
本申请涉及半导体封装技术领域，特别是涉及芯片封装结构及封装方法、电子设备。
背景技术
随着集成电子技术的发展，芯片的封装结构朝着高集成度，小尺寸的方向发展。
相关技术中，通常将电阻、电容、电感等被动元器件设置在封装基板上位于裸芯片四周，或与裸芯片相对的位置处，导致被动元器件距离裸芯片的距离较远，过滤电源噪声的效果较差，影响使用效果。
发明内容
基于此，有必要针对被动元器件距离裸芯片的距离较远，过滤电源噪声的效果较差，影响使用效果的问题，提供一种芯片封装结构及封装方法、电子设备。
根据本申请的一个方面，本申请实施例提供一种芯片封装结构，包括：第一再布线层，具有彼此相对的第一侧和第二侧，第一再布线层内设有第一引线；裸芯片，设于第一侧，裸芯片上设有若干第一管脚；及被动元器件，设于第二侧，被动元器件上设有若干电极引脚；其中，第一管脚与电极引脚通过第一引线电性连接。
在其中一个实施例中，芯片封装结构还包括设于第二侧的第一铜柱；裸芯片上还设有若干第二管脚，第一再布线层内还设有第二引线，第二管脚与第一铜柱通过第二引线电性连接。
在其中一个实施例中，芯片封装结构还包括设于第二侧的介质层，被动元器件与第一铜柱通过介质层彼此间隔且绝缘。
在其中一个实施例中，芯片封装结构还包括设于被动元器件背离第一再布线层一侧的基板；基板内设有用于与外部电路电性连接的第二铜柱，第二铜柱的一端与第一铜柱电性连接。
在其中一个实施例中，芯片封装结构还包括设于被动元器件与基板之间的第二再布线层，第二再布线层内设有第三引线；第二铜柱与第一铜柱通过第三引线电性连接。
在其中一个实施例中，第二再布线层上设有绝缘胶，被动元器件通过绝缘胶与第二再布线层连接。
在其中一个实施例中，被动元器件上设有2n个电极引脚，n为正整数，每个电极引脚分别通过第一引线与第一管脚电性连接。
在其中一个实施例中，芯片封装结构包括多个裸芯片，至少一个裸芯片与被动元器件电性连接；和/或芯片封装结构包括多个被动元器件，每个被动元器件分别与裸芯片电性连接。
根据本申请的另一个方面，本申请实施例还提供一种芯片封装方法，包括以下步骤：制备第一再布线层，第一再布线层具有彼此相对的第一侧和第二侧，第一再布线层内设有第一引线；在第一侧布置裸芯片，裸芯片上设有若干第一管脚；在第二侧布置被动元器件，被动元器件上设有若干电极引脚；令第一管脚与电极引脚通过第一引线电性连接。
根据本申请的另一个方面，本申请实施例还提供一种电子设备，包括：如上述的芯片封装结构。
上述的芯片封装结构，通过将裸芯片和被动元器件分别设置在第一再布线层的第一侧和第二侧，并通过第一再布线层内的第一引线将裸芯片的第一管脚与被动元器件的电极引脚电性连接，如此，被动元器件与裸芯片之间的距离更近，电流在第一再布线层中被重新分配，被动元器件过滤电源噪声的效果更佳。
附图说明
图1为相关技术中的芯片封装结构的整体结构示意图。
图2为本申请一个实施例提供的芯片封装结构的整体结构示意图。
图3为本申请一个实施例提供的芯片封装方法的流程图。
具体实施方式中的附图标号如下：
100：第一再布线层，100a：第一侧，100b：第二侧；
200：裸芯片，210：第一管脚，220：第二管脚；
300：被动元器件，310：电极引脚，320：绝缘胶；
400：第一铜柱；
500：介质层；
600：基板，610：第二铜柱，620：第三管脚；
700：第二再布线层。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似改进，因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中，需要理解的是，若有出现这些术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等，这些术语指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，若有出现这些术语“第一”、“第二”，这些术语仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，若有出现术语“多个”，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，若有出现术语“安装”、“相连”、“连接”、“固定”等，这些术语应做广义理解。例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，若有出现第一特征在第二特征“上”或“下”等类似的描述，其含义可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，若元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。若一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。如若存在，本申请所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
图1为相关技术中的芯片封装结构的整体结构示意图。
如图1所示，在相关技术中，芯片封装结构中的封装基板11的上表面设置有裸芯片12，被动元器件13设置在封装基板11的上表面上位于裸芯片12四周的位置处，被动元器件14设置在封装基板11的下表面上与裸芯片12相对的位置处，其中，被动元器件13、14可以是电阻、电容、电感等，如此导致被动元器件13、14距离裸芯片12的距离较远，过滤电源噪声的效果较差，影响使用效果。例如，当电容设置在封装基板11的上表面上位于裸芯片12四周的位置处时，在水平方向上，电容与裸芯片12中心电源区域的距离长达数毫米至数十毫米，也就意味着电源需要经过封装基板11上这么长的距离才能到达电容，不仅会引起电容与裸芯片12之间的寄生电感，还会影响到电源的噪声滤波效果。而当电容设置在封装基板11的下表面上与裸芯片12相对的位置处时，在竖直方向上，电容与裸芯片12中心电源区域的距离为数毫米，电源需要闯过封装基板12上的过孔，此过程中存在额外损耗，并且，电容会占据封装基板12底部用于设置管脚的区域的面积，导致封装管脚数量减少。
为了至少部分解决上述问题，本申请提供一种芯片封装结构，通过将裸芯片和被动元器件分别设置在第一再布线层的第一侧和第二侧，并通过第一再布线层内的第一引线将裸芯片的第一管脚与被动元器件的电极引脚电性连接，如此，被动元器件与裸芯片之间的距离更近，电流在第一再布线层中被重新分配，被动元器件过滤电源噪声的效果更佳。
图2示出了本申请一个实施例提供的芯片封装结构的整体结构示意图。
请参阅图2，本申请实施例提供一种芯片封装结构，该芯片封装结构包括第一再布线层100、裸芯片200及被动元器件300，第一再布线层100具有彼此相对的第一侧100a和第二侧100b，第一再布线层100内设有第一引线，裸芯片200设于第一侧100a，裸芯片200上设有若干第一管脚210，被动元器件300设于第二侧100b，被动元器件300上设有若干电极引脚310，其中，第一管脚210与电极引脚310通过第一引线电性连接。
第一再布线层100具体可以包括导电线和不导电介质，例如，硅片和设于硅片上的铜走线，其中，铜走线可以在硅片的表面沿任意方向延伸，或者沿硅片的厚度方向贯穿硅片的相对两侧表面。进一步地，第一再布线层100可以包括一层或者多层子布线层，多层子布线层的具体层数不限，可以根据实际使用需求来确定，每一层子布线层的厚度、面积、形状相同或者相异，相邻两层子布线层之间可以采用铜孔实现电性连接。
第一再布线层100具有彼此相对的第一侧100a和第二侧100b，在图2中，第一再布线层100的上侧即为其第一侧100a，第一再布线层100的下侧即为其第二侧100b，第一再布线层100内设有第一引线，第一引线的相对的两端分别设置在第一侧100a和第二侧100b。
裸芯片200上设有若干第一管脚210，若干第一管脚210的数量可以是一个，也可以是多个，若干第一管脚210设置在裸芯片200朝向第一再布线层100的一侧，便于第一管脚210与第一引线在第一侧100a的一端电性连接。
被动元器件300上设有若干电极引脚310，被动元器件300是指在电路中不能产生能量增益的元件，它们主要用于对电流、电压和频率进行调整、过滤、储存和传输，被动元器件300不依赖外部电源来放大信号，而只是根据电路的特性来对信号进行处理。若干电极引脚310的数量可以是一个，也可以是多个，若干电极引脚310设置在被动元器件300朝向第一再布线层100的一侧，便于电极引脚310与第一引线在第二侧100b的一端电性连接。
本申请实施例的芯片封装结构通过将裸芯片200和被动元器件300分别设置在第一再布线层100的第一侧100a和第二侧100b，并通过第一再布线层100内的第一引线将裸芯片200的第一管脚210与被动元器件300的电极引脚310电性连接，如此，被动元器件300与裸芯片200之间的距离更近，电流在第一再布线层100中被重新分配，被动元器件300过滤电源噪声的效果更佳。
在一些实施例中，可选地，芯片封装结构还包括设于第二侧100b的第一铜柱400；裸芯片200上还设有若干第二管脚220，第一再布线层100内还设有第二引线，第二管脚220与第一铜柱400通过第二引线电性连接。第一铜柱400可用于与外部电路之间的电性连接，即在本实施例中，在裸芯片200上设置第二管脚220，通过第二管脚220与第一再布线层100中的第二引线的电性连接，就可以利用第一铜柱400来实现裸芯片200与外部电路之间的电性连接。并且，由于裸芯片200的电信号传递至第一铜柱400之前需要经过第一再布线层100内的第二引线重新分配，使得裸芯片200与外部电路之间的信号传递也能够具有信号扇出位置的优化，减少信号之间的串扰的效果。若干第二管脚220的数量可以是一个，也可以是多个，若干第二管脚220设置在裸芯片200朝向第一再布线层100的一侧，并可以与第一管脚210并排设置，第二引线与第二管脚220对应设置。
在一些实施例中，可选地，芯片封装结构还包括设于第二侧100b的介质层500，被动元器件300与第一铜柱400通过介质层500彼此间隔且绝缘。在本实施例中，介质层500用于将被动元器件300与第一铜柱400绝缘间隔开，便于各个被动元器件300与第一铜柱400的布置，避免被动元器件300与第一铜柱400之间相互干扰，并且，介质层500的设置对被动元器件300和第一铜柱400起到保护作用，其中，介质层500可采用硅介质层500（SiliconInterposer）技术形成，第一铜柱400可以贯穿介质层500相对两侧的表面，从而便于第一铜柱400与其他导电结构之间的连接。
在一些实施例中，可选地，芯片封装结构还包括设于被动元器件300背离第一再布线层100一侧的基板600；基板600内设有用于与外部电路电性连接的第二铜柱610，第二铜柱610的一端与第一铜柱400电性连接。在本实施例中，通过基板600的设置，为裸芯片200的排布提供基准，对裸芯片200、第一再布线层100、被动元器件300等起到支撑和保护作用。在基板600内设置第二铜柱610，将第二铜柱610的一端与第一铜柱400电性连接，将第二铜柱610的另一端配置为用于与外部电路电性连接，使得芯片与外部电路之间的连接更便捷。并且，在基板600背离被动元器件300的一侧还设有若干第三管脚620，第三管脚620与第二铜柱610电性连接，通过第三管脚620可将基板600与外部电路电性连接。相较于相关技术中的方案，如此设置，基板600上第三管脚620的设置区域的面积不会被被动元器件300所侵占，因此，第三管脚620的数量更多，便于使用。
在一些实施例中，可选地，芯片封装结构还包括设于被动元器件300与基板600之间的第二再布线层700，第二再布线层700内设有第三引线；第二铜柱610与第一铜柱400通过第三引线电性连接。其中，第二再布线层700的结构及材质与第一再布线层100相同或相异。由于被动元器件300与基板600之间设有第二再布线层700，使得裸芯片200的电信号通过第二管脚220传递至第一铜柱400后，需要先经过第二再布线层700内的第三引线重新分配后再进一步传递至第二铜柱610，基于此，通过对第二再布线层700内的走线的设计，能够达到优化信号扇出位置、实现阻抗控制、减少信号间串扰、增强电源供电等效果。
如上文中所述的，被动元器件300设于第一再布线层100的第二侧100b，基板600设于被动元器件300背离第一再布线层100的一侧，被动元器件300与基板600之间设有第二再布线层700，而被动元器件300通过其电极引脚310与裸芯片200的第一管脚210电性连接，因此，被动元器件300与第二再布线层700之间应保持相对绝缘，因此，在一些实施例中，可选地，第二再布线层700上设有绝缘胶320，被动元器件300通过绝缘胶320与第二再布线层700连接。一个方面，绝缘胶320可以将被动元器件300粘接在第二再布线层700的表面上，另一方面，由于绝缘胶320的存在，被动元器件300的电极引脚310并不直接与第二再布线层700接触，使得被动元器件300与第二再布线层700之间能够保持相对绝缘。
被动元器件300上设有若干电极引脚310，若干电极引脚310的数量可以是一个，也可以是多个，在一些实施例中，可选地，被动元器件300上设有2n个电极引脚310，n为正整数，每个电极引脚310分别通过第一引线与第一管脚210电性连接。也就是说，被动元器件300上的电极引脚310的数量可以是2个、4个、6个、8个等偶数个，不同的电极引脚310可以用于分别与第一再布线层100内不同的第一引线相连接。示例性地，第一再布线层100内的第一引线包括用于连接电源的电源引线，还包括用于接地的接地引线等，被动元器件300的电极引脚310的数量可以是2个，2个电极引脚310分别与第一再布线层100内电源引线和接地引线电性连接。当然，在其他的实施例中，被动元器件300上的电极引脚310的数量可以根据实际使用需求来设置。
如图2所示，芯片封装结构中裸芯片200的数量可以是一个，在一些实施例中，可选地，芯片封装结构包括多个裸芯片200，至少一个裸芯片200与被动元器件300电性连接。即裸芯片200的数量也可以为多个，根据实际应用场景来设置，在这些裸芯片200中，至少一个裸芯片200与被动元器件300电性连接。
如图2所示，芯片封装结构中被动元器件300的数量可以是两个，在一些实施例中，可选地，芯片封装结构包括多个被动元器件300，每个被动元器件300分别与裸芯片200电性连接。即被动元器件300的数量也可以为一个或多个，根据实际应用场景来设置，这些被动元器件300分别与相同的或不同的裸芯片200电性连接。
图3示出了本申请一个实施例提供的芯片封装方法的流程图。
基于同样的发明目的，请结合图2并参阅图3，本申请实施例还提供一种芯片封装方法，该封装方法包括以下步骤：
S102、制备第一再布线层100，第一再布线层100具有彼此相对的第一侧100a和第二侧100b，第一再布线层100内设有第一引线。
S104、在第一侧100a布置裸芯片200，裸芯片200上设有若干第一管脚210。
S106、在第二侧100b布置被动元器件300，被动元器件300上设有若干电极引脚310。
S108、令第一管脚210与电极引脚310通过第一引线电性连接。
本申请实施例的芯片封装方法通过将裸芯片200和被动元器件300分别设置在第一再布线层100的第一侧100a和第二侧100b，并通过第一再布线层100内的第一引线将裸芯片200的第一管脚210与被动元器件300的电极引脚310电性连接，如此，被动元器件300与裸芯片200之间的距离更近，电流在第一再布线层100中被重新分配，被动元器件300过滤电源噪声的效果更佳。
基于同样的发明目的，本申请实施例还提供一种电子设备，该电子设备包括如上述任意一个实施例中所述的芯片封装结构。
本申请实施例的电子设备，由于采用了如上述任意一个实施例中所述的芯片封装结构，被动元器件300与裸芯片200之间的距离更近，电流在第一再布线层100中被重新分配，被动元器件300过滤电源噪声的效果更佳。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片封装结构，其特征在于，包括：
第一再布线层，具有彼此相对的第一侧和第二侧，所述第一再布线层内设有第一引线；
裸芯片，设于所述第一侧，所述裸芯片上设有若干第一管脚；及
被动元器件，设于所述第二侧，所述被动元器件上设有若干电极引脚；
其中，所述第一管脚与所述电极引脚通过所述第一引线电性连接。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括设于所述第二侧的第一铜柱；
所述裸芯片上还设有若干第二管脚，所述第一再布线层内还设有第二引线，所述第二管脚与所述第一铜柱通过所述第二引线电性连接。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片封装结构还包括设于所述第二侧的介质层，所述被动元器件与所述第一铜柱通过所述介质层彼此间隔且绝缘。
4.根据权利要求2所述的芯片封装结构，其特征在于，所述芯片封装结构还包括设于所述被动元器件背离所述第一再布线层一侧的基板；
所述基板内设有用于与外部电路电性连接的第二铜柱，所述第二铜柱的一端与所述第一铜柱电性连接。
5.根据权利要求4所述的芯片封装结构，其特征在于，所述芯片封装结构还包括设于所述被动元器件与所述基板之间的第二再布线层，所述第二再布线层内设有第三引线；
所述第二铜柱与所述第一铜柱通过所述第三引线电性连接。
6.根据权利要求5所述的芯片封装结构，其特征在于，所述第二再布线层上设有绝缘胶，所述被动元器件通过所述绝缘胶与所述第二再布线层连接。
7.根据权利要求1所述的芯片封装结构，其特征在于，所述被动元器件上设有2n个所述电极引脚，n为正整数，每个所述电极引脚分别通过所述第一引线与所述第一管脚电性连接。
8.根据权利要求1至7任一项所述的芯片封装结构，其特征在于，所述芯片封装结构包括多个所述裸芯片，至少一个所述裸芯片与所述被动元器件电性连接；和/或
所述芯片封装结构包括多个所述被动元器件，每个所述被动元器件分别与所述裸芯片电性连接。
9.一种芯片封装方法，其特征在于，包括以下步骤：
制备第一再布线层，所述第一再布线层具有彼此相对的第一侧和第二侧，所述第一再布线层内设有第一引线；
在所述第一侧布置裸芯片，所述裸芯片上设有若干第一管脚；
在所述第二侧布置被动元器件，所述被动元器件上设有若干电极引脚；
令所述第一管脚与所述电极引脚通过所述第一引线电性连接。
10.一种电子设备，其特征在于，包括：
如权利要求1至8任一项所述的芯片封装结构。
CN202311399455.0A 2023-10-26 2023-10-26 芯片封装结构及封装方法、电子设备 Pending CN117352505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311399455.0A CN117352505A (zh) 2023-10-26 2023-10-26 芯片封装结构及封装方法、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311399455.0A CN117352505A (zh) 2023-10-26 2023-10-26 芯片封装结构及封装方法、电子设备

Publications (1)

Publication Number Publication Date
CN117352505A true CN117352505A (zh) 2024-01-05

Family

ID=89362876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311399455.0A Pending CN117352505A (zh) 2023-10-26 2023-10-26 芯片封装结构及封装方法、电子设备

Country Status (1)

Country Link
CN (1) CN117352505A (zh)

Similar Documents

Publication Publication Date Title
US8942002B2 (en) Three dimensional passive multi-component structures
WO2003003456A2 (en) Electronic assembly with vertically connected capacitors and manufacturing method
CN100550369C (zh) 具有用以实现全栅格插座的空隙的阵列电容器
CN115551239B (zh) 一种厚薄膜电路基板接地方法及厚薄膜电路
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
EP1104026B1 (en) Ground plane for a semiconductor chip
US7342805B2 (en) Capacitor plate for substrate components
US9907180B2 (en) Multilayer electronic device and manufacturing method therefor
KR100657434B1 (ko) 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법
CN111564426A (zh) 射频前端模组、射频通信装置和电子设备
KR20030063433A (ko) 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법
US10453774B1 (en) Thermally enhanced substrate
TWI567905B (zh) 半導體裝置
CN111696970A (zh) 半导体装置
KR100427111B1 (ko) 에너지 조절 회로 조립체
US8829648B2 (en) Package substrate and semiconductor package
CN117352505A (zh) 芯片封装结构及封装方法、电子设备
US6859352B1 (en) Capacitor sheet
US20090086453A1 (en) Package with passive component support assembly
CN212113714U (zh) 射频前端模组、射频通信装置和电子设备
US20050167797A1 (en) Structure package
JP2003218472A (ja) モジュールおよび表面実装モジュール
US7221046B2 (en) System to control effective series resistance of power delivery circuit
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
KR102652073B1 (ko) 고주파 ic 대응 mlcc 실장기술

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination