CN115551239B - 一种厚薄膜电路基板接地方法及厚薄膜电路 - Google Patents

一种厚薄膜电路基板接地方法及厚薄膜电路 Download PDF

Info

Publication number
CN115551239B
CN115551239B CN202211488033.6A CN202211488033A CN115551239B CN 115551239 B CN115551239 B CN 115551239B CN 202211488033 A CN202211488033 A CN 202211488033A CN 115551239 B CN115551239 B CN 115551239B
Authority
CN
China
Prior art keywords
metal
ceramic substrate
holes
ground
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211488033.6A
Other languages
English (en)
Other versions
CN115551239A (zh
Inventor
王韧
唐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan SIP Electronic Technology Co Ltd
Original Assignee
Sichuan SIP Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan SIP Electronic Technology Co Ltd filed Critical Sichuan SIP Electronic Technology Co Ltd
Priority to CN202211488033.6A priority Critical patent/CN115551239B/zh
Publication of CN115551239A publication Critical patent/CN115551239A/zh
Application granted granted Critical
Publication of CN115551239B publication Critical patent/CN115551239B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/467—Adding a circuit layer by thin film methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种厚薄膜电路基板接地方法及厚薄膜电路，接地方法包括以下步骤：提供第一导电层、第一陶瓷基板、电源层、第二陶瓷基板、第一金属地、第三陶瓷基板、第二导电层、第四陶瓷基板、第二金属地；在第一导电层设置分布参数和集总参数；在第一金属地设置网格型缺陷地结构和多个第三金属通孔；在第一陶瓷基板、电源层、第二陶瓷基板上贯通加工若干第一金属通孔，在第一金属地、第三陶瓷基板、第二导电层、第四陶瓷基板、第二金属地上贯通加工若干第二金属通孔；按照自上而下的顺序叠合并对位，第一金属通孔、第二金属通孔通过金属线连接。可以消除高频条件下分布效应导致的传输特性漂移现象，使集成电路的散热性能更好。

Description

一种厚薄膜电路基板接地方法及厚薄膜电路
技术领域
本发明涉及微波射频技术领域，具体涉及微波组件接地技术，尤其涉及一种厚薄膜电路基板接地方法及厚薄膜电路。
背景技术
随着电子设备小型化、轻量化、高可靠性要求的日益提高，对微波组件结构小型化和轻量化提出了要求，同时，也对微波组件结构设计和相适应的制造工艺提出了要求。
微波组件内模块组装的接地点焊接具有与传统集成电路焊接不同的特点： 1）微波组件内不同的模块对应不同的连接方式，因此焊接的类型较多；2）微波组件内的模块大多与微波电路板连接，而微波电路板不允许打焊接孔，焊接只能在印制板表面进行，基板接地结合力较弱； 3）微波组件的电性能对寄生参数、尺寸与结构的偏差和不一致性较敏感，必须严格控制焊点；4）当集成电路工作在微波频段后，导体表面流过的高频电流会产生集肤效应，使导体的有限导电面积减小，高频电阻增大，而且沿线各处都存在损耗，形成分布电阻效应；同时高频电流还会在导线周围产生沿线分布的高频磁场，形成分布电感效应；又由于导线间有电压，故导线间存在沿线分布的高频电场，形成分布电容效应。此外，由于导线周围介质非理想绝缘，存在漏电现象，形成分布电导效应。这些分布效应微波波段时的影响必须予以考虑； 5）常规的微波电路基板的接地面与腔体内表面的地接触在一起，不可能实现理想的面接触，肉眼观察时微波电路基板的接地面光滑平整，但实际上表面是凹凸不平的，只有几个点接触，接地效果不佳。
另外，当微带电路与腔体之间的接地连接存在缺陷时，将导致微波电路的参数发生频率漂移、传输损耗增加；接地缺陷的位置对微波网络的传输系数和反射系数受影响程度起着关键作用，当接地缺陷位于微波元件、传输线、微波无源网络下方时影响最大；在微波元件、传输线、微波无源网络正下方的接地缺陷大小决定着微波网络的传输系数和反射系数变化的幅度，因此在微波电路装配工艺设计，特别是微波单元电路板与微波腔体之间的接触至关重要。微波单元电路板与微波腔体之间的装配方式和接触性能好坏将直接影响微波组件的性能，必须小心设计微波单元电路板的接地方式。
发明内容
为解决现有技术不足，本发明提供一种厚薄膜电路基板接地方法及厚薄膜电路，应用于微波组件，可以消除高频条件下分布效应导致的传输特性漂移现象，使集成电路的散热性能更好。
为了实现本发明的目的，拟采用以下方案：
一种厚薄膜电路基板接地方法，包括以下步骤：
提供第一导电层、第二导电层，在第一导电层设置分布参数和集总参数，分布参数包括射频信号传输线，集总参数包括电感、电容、电阻、二极管；
提供第一金属地、第二金属地，在第一金属地设置网格型缺陷地结构，在网格型缺陷地结构上设置多个第三金属通孔；
提供电源层；
提供第一陶瓷基板、第二陶瓷基板、第三陶瓷基板、第四陶瓷基板；
在第一陶瓷基板、电源层、第二陶瓷基板上贯通加工若干第一金属通孔，在第一金属地、第三陶瓷基板、第二导电层、第四陶瓷基板、第二金属地上贯通加工若干第二金属通孔；
按照自上而下的顺序将第一导电层、第一陶瓷基板、电源层、第二陶瓷基板、第一金属地、第三陶瓷基板、第二导电层、第四陶瓷基板、第二金属地叠合并对位，使各金属通孔对齐，第一金属通孔、第二金属通孔通过金属线连接。
进一步的，电源层设有低频电路、射频电路。
进一步的，分布参数（如微带线、带状线）采用薄膜电路工艺，集总参数（工作在低频的电路，如直流偏置电路）采用厚膜电路工艺。
进一步的，将网格型缺陷地结构等效为第一LC谐振电路，等效电路表示为：
Figure DEST_PATH_IMAGE001
Figure DEST_PATH_IMAGE002
其中，第一金属地与第一导电层的耦合电容为C1，耦合电感为L1，Z0g是网格型缺陷地结构的等效特性阻抗，ω0和ωC分别为中心角频率和3dB截止频率处的角频率，f0为谐振电路的中心频率。
进一步的，将垂直互连的金属通孔等效为第二LC谐振电路，等效电路表示为：
Figure DEST_PATH_IMAGE004
其中，垂直互连的金属通孔与第一金属地之间的寄生电容为 C2，垂直互连的金属通孔本身存在寄生电感 L2 ，焊盘和金属通孔的半径分别是 R 和r，μ0是 LTCC 的磁导率，εr和ε0分别是LTCC的相对介电常数和真空介电常数，t为板材厚度。
一种厚薄膜电路，包括自上而下依次设置的第一导电层、第一陶瓷基板、电源层、第二陶瓷基板、第一金属地、第三陶瓷基板、第二导电层、第四陶瓷基板、第二金属地。
第一导电层上设置有分布参数和集总参数，分布参数包括射频信号传输线，集总参数包括低频工作条件下元器件，如电感、电容、电阻、二极管，还有工作在低频的电路，如直流偏置电路；
第一陶瓷基板贯穿有若干第一金属通孔，并向下贯通至第二陶瓷基板，第一金属地贯穿有若干第二金属通孔，并向下贯通至第二金属地，第一金属通孔、第二金属通孔通过金属线连接，也就是通过第一金属地连接；
第一金属地设有网格型缺陷地结构，用于接地。
进一步的，电源层设有低频电路、射频电路。
进一步的，分布参数采用薄膜电路工艺，集总参数采用厚膜电路工艺。
进一步的，网格型缺陷地结构分布有多个第三金属通孔。
本发明的有益效果在于：
1、将传统多层PCB基板结构变成基于厚薄膜工艺的三维集成多层结构，减小整体尺寸和加工成本；金属地采用网格型缺陷地结构接地，导电层采用垂直互连的金属过孔接地，通过综合调节网格型缺陷地结构的疏密和金属过孔的半径及位置等参数可以消除高频条件下分布效应导致的传输特性漂移现象，实现良好接地，同时进一步提高基板散热效率。
2、针对电感、电容、电阻、二极管等集总参数采用厚膜使用丝网漏印技术来排布电路，针对射频信号传输线等分布参数采用薄膜真空沉积或溅射技术实现，进一步提高电路集成度和小型化。
3、将网格型缺陷地结构、垂直互连的金属过孔分别等效为第一LC谐振电路、第二LC谐振电路。
附图说明
图1为实施例的厚薄膜电路结构图；
图2为实施例的网格型缺陷地结构图；
图3为实施例的网格型缺陷地结构等效电路图；
图4为实施例的第三金属过孔其中一种分布图；
图5为实施例的垂直互连的金属过孔等效电路图；
附图标记：第一导电层-1、第一陶瓷基板-2、电源层-3、第二陶瓷基板-4、第一金属地-5、第三陶瓷基板-6、第二导电层-7、第四陶瓷基板-8、第二金属地-9。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面结合附图对本发明的实施方式进行详细说明，但本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例。
本申请实施例的一个方面，提供一种厚薄膜电路基板接地方法，包括以下步骤：
如图1所示，提供第一导电层1、第一陶瓷基板2、电源层3、第二陶瓷基板4、第一金属地5、第三陶瓷基板6、第二导电层7、第四陶瓷基板8、第二金属地9各一个。
其中，如图1所示，在第一陶瓷基板2、电源层3、第二陶瓷基板4上贯通加工第一金属通孔，在第一金属地5、第三陶瓷基板6、第二导电层7、第四陶瓷基板8、第二金属地9上贯通加工第二金属通孔。
其中，在第一导电层1设置分布参数和集总参数，分布参数包括射频信号传输线，集总参数包括电感、电容、电阻、二极管，其中，如图2所示，在第一金属地5设置网格型缺陷地结构，L1~L5是水平金属接地线，W1~W5第竖直金属接地线，网格型缺陷地结构还构成了微带线，用于散热；如图4所示，在网格型缺陷地结构上设置多个第三金属通孔，每一列顶格设置的孔用于连通第一金属通孔，第一排~第五排分别对应的第二~第六格中设置的孔用于连通第二金属通孔，网格型缺陷地结构上的孔可以沿横向或纵向进行调节，总之，通过综合调节网格型缺陷地结构的疏密和第三金属过孔的半径及位置等参数可以消除高频条件下分布效应导致的传输特性漂移现象。
其中，电源层3设有低频电路、射频电路。
如图1所示，按照自上而下的顺序将第一导电层1、第一陶瓷基板2、电源层3、第二陶瓷基板4、第一金属地5、第三陶瓷基板6、第二导电层7、第四陶瓷基板8、第二金属地9叠合并对位，第一金属通孔对齐且垂直互连，第二金属通孔对齐且垂直互连，第一金属通孔、第二金属通孔通过金属线连接。
在以上接地方法中，由于采用基于厚膜的多层结构，布线层数较多，设计走线可以更加灵活，装配密度高，体积小；奇数层之间都被陶瓷基板隔开，陶瓷基板具有良好的导热系数，并且具有绝缘隔离效果，避免层间干扰；针对电感、电容、电阻、二极管等集总参数采用厚膜使用丝网漏印技术来排布电路，针对射频信号传输线等分布参数采用薄膜真空沉积或溅射技术实现，进一步提高电路集成度和小型化。
更具体的，如图2、图3所示，将网格型缺陷地结构等效为第一LC谐振电路，等效电路表示为：
Figure 109371DEST_PATH_IMAGE001
Figure 760933DEST_PATH_IMAGE002
其中，第一金属地5与第一导电层1的耦合电容为C1，耦合电感为L1，Z0g是网格型缺陷地结构的等效特性阻抗，ω0和ωC分别为中心角频率和3dB截止频率处的角频率，f0为谐振电路的中心频率。注意，在网格型缺陷地结构的等效电路中，图3中的Z1表示该电路的等效特性阻抗，即Z0g等于Z1。
更具体的，如图4、图5所示，将垂直互连的金属通孔等效为第二LC谐振电路，等效电路表示为：
Figure DEST_PATH_IMAGE004A
其中，垂直互连的金属通孔与第一金属地5之间的寄生电容为 C2，垂直互连的金属通孔本身存在寄生电感 L2 ，焊盘和金属通孔的半径分别是 R 和r，μ0是 LTCC 的磁导率，εr和ε0分别是LTCC的相对介电常数和真空介电常数，t为单个板材厚度。注意，在金属通孔的等效电路中，图5中的Z2表示该电路的等效特性阻抗，即Z0g等于Z2。
综上，第一金属地5采用网格型缺陷地结构接地，第一导电层1采用垂直互连的金属过孔接地，并且将网格型缺陷地结构、垂直互连的金属过孔均等效为LC谐振电路，通过综合调节网格型缺陷地结构的疏密和金属过孔的半径及位置等参数可以消除高频条件下分布效应导致的传输特性漂移现象，实现良好接地，同时进一步提高基板散热效率。
本申请实施例的另一个方面，提供一种厚薄膜电路，采用上述实施例所述的厚薄膜电路基板接地方法获得。
本实例的一种厚薄膜电路，如图1所示，包括自上而下依次设置的第一导电层1、第一陶瓷基板2、电源层3、第二陶瓷基板4、第一金属地5、第三陶瓷基板6、第二导电层7、第四陶瓷基板8、第二金属地9。
具体的，第一导电层1上通过薄膜电路工艺设置有分布参数，通过厚膜电路工艺设置有集总参数，分布参数包括射频信号传输线，集总参数包括电感、电容、电阻、二极管。
具体的，第一陶瓷基板2贯穿有若干第一金属通孔，并向下贯通至第二陶瓷基板4，第一金属地5贯穿有若干第二金属通孔，并向下贯通至第二金属地9，第一金属通孔、第二金属通孔通过金属线连接，实现第一导电层1采用金属过孔接地的目的。
第一金属地5设有网格型缺陷地结构，网格型缺陷地结构分布有多个第三金属通孔，实现第一金属地5采用金属过孔接地的目的。
综上，将传统多层PCB基板结构变成基于厚膜工艺的三维集成多层结构，不仅减小整体尺寸和加工成本，并且消除了高频条件下分布效应导致的传输特性漂移现象，同时集成电路的散热性能更好。
以上实施例仅用于说明本发明的技术思想及特点，并不表示是唯一的或是限制本发明。本领域技术人员应理解，在不脱离本发明的范围情况下，对本发明进行的各种改变或同等替换，均属于本发明保护的范围。

Claims (9)

1.一种厚薄膜电路基板接地方法，其特征在于，包括以下步骤：
提供第一导电层（1）、第二导电层（7），在第一导电层（1）设置分布参数和集总参数，分布参数包括射频信号传输线，集总参数包括电感、电容、电阻、二极管；
提供第一金属地（5）、第二金属地（9），在第一金属地（5）设置网格型缺陷地结构，在网格型缺陷地结构上设置多个第三金属通孔；
提供电源层（3）；
提供第一陶瓷基板（2）、第二陶瓷基板（4）、第三陶瓷基板（6）、第四陶瓷基板（8）；
在第一陶瓷基板（2）、电源层（3）、第二陶瓷基板（4）上贯通加工若干第一金属通孔，在第一金属地（5）、第三陶瓷基板（6）、第二导电层（7）、第四陶瓷基板（8）、第二金属地（9）上贯通加工若干第二金属通孔；
按照自上而下的顺序将第一导电层（1）、第一陶瓷基板（2）、电源层（3）、第二陶瓷基板（4）、第一金属地（5）、第三陶瓷基板（6）、第二导电层（7）、第四陶瓷基板（8）、第二金属地（9）叠合并对位，使各金属通孔对齐，第一金属通孔、第二金属通孔通过金属线连接；
第一导电层（1）、第二导电层（7）通过垂直互连的金属过孔接地，网格型缺陷地结构设有水平金属接地线L1~L5和竖直金属接地线W1~W5，每一列顶格设置的第三金属通孔用于连通第一金属通孔，第一排~第五排分别对应的第二~第六格中设置的第三金属通孔用于连通第二金属通孔。
2.根据权利要求1所述的厚薄膜电路基板接地方法，其特征在于，电源层（3）设有低频电路、射频电路。
3.根据权利要求1所述的厚薄膜电路基板接地方法，其特征在于，分布参数采用薄膜电路工艺，集总参数采用厚膜电路工艺。
4.根据权利要求1所述的厚薄膜电路基板接地方法，其特征在于，将具有网格型缺陷地结构的第一金属地（5）等效为第一LC谐振电路，等效电路表示为：
Figure QLYQS_1
Figure QLYQS_2
其中，第一金属地（5）与第一导电层（1）的耦合电容为C1，耦合电感为L1，Z0g是第一金属地（5）的等效特性阻抗，ω0和ωC分别为中心角频率和3dB截止频率处的角频率，f0为谐振电路的中心频率。
5.根据权利要求1所述的厚薄膜电路基板接地方法，其特征在于，将垂直互连的金属通孔等效为第二LC谐振电路，等效电路表示为：
Figure QLYQS_3
其中，垂直互连的金属通孔与第一金属地（5）之间的寄生电容为 C2，垂直互连的金属通孔本身存在寄生电感 L2 ，焊盘和金属通孔的半径分别是 R 和r，μ0是 LTCC 的磁导率，εr和ε0分别是LTCC的相对介电常数和真空介电常数，t为单个板材厚度。
6.一种厚薄膜电路，其特征在于，采用如权利要求2~5中任意一项所述的厚薄膜电路基板接地方法获得。
7.一种厚薄膜电路，其特征在于，包括自上而下依次设置的第一导电层（1）、第一陶瓷基板（2）、电源层（3）、第二陶瓷基板（4）、第一金属地（5）、第三陶瓷基板（6）、第二导电层（7）、第四陶瓷基板（8）、第二金属地（9）；
第一导电层（1）上设置有分布参数和集总参数，分布参数包括射频信号传输线，集总参数包括电感、电容、电阻、二极管；
第一陶瓷基板（2）贯穿有若干第一金属通孔，并向下贯通至第二陶瓷基板（4），第一金属地（5）贯穿有若干第二金属通孔，并向下贯通至第二金属地（9），第一金属通孔、第二金属通孔通过金属线连接；
第一导电层（1）、第二导电层（7）通过垂直互连的金属过孔接地；第一金属地（5）设有网格型缺陷地结构，用于接地；网格型缺陷地结构分布有多个第三金属通孔，网格型缺陷地结构设有水平金属接地线L1~L5和竖直金属接地线W1~W5，每一列顶格设置的第三金属通孔用于连通第一金属通孔，第一排~第五排分别对应的第二~第六格中设置的第三金属通孔用于连通第二金属通孔。
8.根据权利要求7所述的厚薄膜电路，其特征在于，电源层（3）设有低频电路、射频电路。
9.根据权利要求7所述的厚薄膜电路，其特征在于，分布参数采用薄膜电路工艺，集总参数采用厚膜电路工艺。
CN202211488033.6A 2022-11-25 2022-11-25 一种厚薄膜电路基板接地方法及厚薄膜电路 Active CN115551239B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211488033.6A CN115551239B (zh) 2022-11-25 2022-11-25 一种厚薄膜电路基板接地方法及厚薄膜电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211488033.6A CN115551239B (zh) 2022-11-25 2022-11-25 一种厚薄膜电路基板接地方法及厚薄膜电路

Publications (2)

Publication Number Publication Date
CN115551239A CN115551239A (zh) 2022-12-30
CN115551239B true CN115551239B (zh) 2023-03-14

Family

ID=84722063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211488033.6A Active CN115551239B (zh) 2022-11-25 2022-11-25 一种厚薄膜电路基板接地方法及厚薄膜电路

Country Status (1)

Country Link
CN (1) CN115551239B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115734464B (zh) * 2023-01-06 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜电路基板tr组件及其封装方法
CN115720414B (zh) * 2023-01-10 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜防打火电路板形成方法
CN115881715B (zh) * 2023-02-09 2023-05-30 四川斯艾普电子科技有限公司 一种基于厚薄膜电路基板的lange电桥及其制备方法
CN115802596B (zh) * 2023-02-13 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜陶瓷线路板及其制作方法
CN115776763B (zh) * 2023-02-13 2023-05-05 四川斯艾普电子科技有限公司 一种厚薄膜电路基板平衡式限幅场放

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098456A (ja) * 1995-06-23 1997-01-10 Hitachi Ltd 多層配線基板の製造方法
JPH11103176A (ja) * 1997-09-29 1999-04-13 Mitsubishi Electric Corp 多層高周波回路基板及びこれを用いた高周波装置
JPH11150373A (ja) * 1997-11-17 1999-06-02 Sony Corp 多層配線基板およびその製造方法
JPH11150374A (ja) * 1997-11-18 1999-06-02 Sony Corp 多層配線基板およびその製造方法
WO2001063993A1 (en) * 2000-02-23 2001-08-30 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
JP2009188272A (ja) * 2008-02-07 2009-08-20 Jtekt Corp 多層回路基板
WO2018147381A1 (ja) * 2017-02-13 2018-08-16 日立金属株式会社 平面アンテナ
CN114188300A (zh) * 2021-12-03 2022-03-15 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098456A (ja) * 1995-06-23 1997-01-10 Hitachi Ltd 多層配線基板の製造方法
JPH11103176A (ja) * 1997-09-29 1999-04-13 Mitsubishi Electric Corp 多層高周波回路基板及びこれを用いた高周波装置
JPH11150373A (ja) * 1997-11-17 1999-06-02 Sony Corp 多層配線基板およびその製造方法
JPH11150374A (ja) * 1997-11-18 1999-06-02 Sony Corp 多層配線基板およびその製造方法
WO2001063993A1 (en) * 2000-02-23 2001-08-30 Kulicke & Soffa Holdings, Inc. Printed wiring board with controlled line impedance
JP2009188272A (ja) * 2008-02-07 2009-08-20 Jtekt Corp 多層回路基板
WO2018147381A1 (ja) * 2017-02-13 2018-08-16 日立金属株式会社 平面アンテナ
CN114188300A (zh) * 2021-12-03 2022-03-15 武汉利之达科技股份有限公司 一种薄膜厚膜混合集成陶瓷基板及其制备方法

Also Published As

Publication number Publication date
CN115551239A (zh) 2022-12-30

Similar Documents

Publication Publication Date Title
CN115551239B (zh) 一种厚薄膜电路基板接地方法及厚薄膜电路
US8094429B2 (en) Multilayer capacitors and methods for making the same
US7307829B1 (en) Integrated broadband ceramic capacitor array
US7019959B2 (en) Method for forming a printed circuit board and a printed circuit board formed thereby
US7216422B2 (en) Method of forming a capacitor assembly in a circuit board
US20030151133A1 (en) RF transition for an area array package
US20080273311A1 (en) Enhanced Localized Distributive Capacitance for Circuit Boards
KR100726458B1 (ko) 기판조립체
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
WO2010107514A1 (en) Chip carrier with inductor for impedance tuning
CN102638931B (zh) 电子组件、使寄生电容最小的方法及电路板结构制造方法
KR100907325B1 (ko) 다층구조를 갖는 매립식 커패시터 코어
US9773725B2 (en) Coreless multi-layer circuit substrate with minimized pad capacitance
US20130250528A1 (en) Circuit module
KR20010049422A (ko) 고주파 모듈
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP4027802B2 (ja) 配線構造
TWM472195U (zh) 半導體晶片的測試裝置
US20050178583A1 (en) Structure of a circuit board for improving the performance of routing traces
JP7482602B2 (ja) 薄膜キャパシタ内蔵基板及びその製造方法
US7102874B2 (en) Capacitive apparatus and manufacturing method for a built-in capacitor with a non-symmetrical electrode
CN115881715B (zh) 一种基于厚薄膜电路基板的lange电桥及其制备方法
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
US6969912B2 (en) Embedded microelectronic capacitor incorporating ground shielding layers and method for fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant