KR20030063433A

KR20030063433A - 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법

Info

Publication number: KR20030063433A
Application number: KR10-2003-7008135A
Authority: KR
Inventors: 데이비드 피구에로아; 마이클 제이. 워크; 조지 피. 로드리구에즈; 훵 도
Original assignee: 인텔 코오퍼레이션
Priority date: 2000-12-19
Filing date: 2001-11-27
Publication date: 2003-07-28
Also published as: CN1327461C; MY124519A; EP1344232A2; CN1481563A; US20020075630A1; US6483692B2; AU2002217954A1; JP2004531049A; WO2002050852A2; KR100543853B1; WO2002050852A3

Abstract

커패시터(도 6-9)는 하나 이상의 확장 표면 랜드(604, 704,804,904; 도 6-9)를 포함한다. 일실시예에서, 각각의 확장 표면 랜드는 커패시터의 상부 및 하부면 상의 랜드이며, 커패시터의 폭(614; 도 6)의 적어도 30% 또는 커패시터의 길이(914; 도 9)의 적어도 20%와 동일한 랜드 길이를 갖는다. 집적 회로 패키지(1102; 도 11)내에 삽입될때, 2개 이상의 비어(1112)는 확장 표면 랜드(1108)에 전기적으로 접속될 수 있다.

Description

확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 {CAPACITOR WITH EXTENDED SURFACE LANDS AND METHOD OF FABRICATION THEREFOR}

전자 회로, 특히 컴퓨터 및 기기 회로는 최근 매우 강력하고 빠르게 되었다. 관련된 고주파 과도현상과 함께 회로 주파수가 계속 증가함에 따라, 전원 및 접지선의 잡음이 점점 문제가 되었다. 이러한 잡음을 감소시키기 위하여, 디커플링(decoupling) 커패시터로 알려진 커패시터가 회로에 안정한 신호 또는 안정한 전력을 공급하는 데 종종 사용된다. 커패시터는 또한 전자 회로(예를 들어, 프로세서)가 파워 다운될때 전압 오버슈트를 완충하고 장치가 파워업될때 전압 강하를 완충하는데 이용된다.

디커플링 커패시터와 전압 오버슈트 또는 강하를 완충하는 커패시터는 일반적으로 커패시터의 유효성을 증가시키기 위하여 다이 로드(die load)에 실질적이고 밀접하게 배치되어 있다. 종종, 다이가 장착되는 패키지의 다이측 또는 랜드측 표면에 커패시터가 장착된다. 도 1은 다이측 커패시터(106)와 랜드측 커패시터(108)를 갖는 종래 기술의 집적 회로 패키지(102)의 단면도이다. 다이측 커패시터(106)는 집적 회로 다이(104)와 동일한 패키지 측면 상에 장착된다. 반대로, 랜드측 커패시터(108)는 다이(104)와 반대의 패키지 측면(102)에 장착된다.

도 2 는 도 1 에 도시된 커패시터의 전기적 특성을 시뮬레이트하는 전기 회로를 도시한다. 회로는 다이로드(202)를 나타내며, 이는 적절하게 기능하도록 커패시턴스 또는 잡음 완충을 필요로 할 수 있다. 커패시턴스의 일부는 다이 상에 위치한, 커패시터(204)에 의해 모델링된 커패시턴스에 의해 공급될 수 있다. 그러나, 다른 커패시턴스는 오프칩(off-chip) 커패시터(206)에 의해 지시된 바와 같이 오프칩으로 제공되어야 한다. 오프칩 커패시터(206)는 예를 들어 도 1에 도시된 다이측 커패시터(106) 및/또는 랜드측 커패시터(108)일 수 있다.

본래, 오프칩 커패시터(206)는 제조 제한에 의해 다이 로드(202)로부터 약간의 거리만큼 떨어져 있고, 소형이다. 따라서, 인덕터(208)에 의해 모델링된 약간의 인덕턴스가 다이 로드와 오프칩 커패시터(206)사이에 존재한다. 인덕터(208)의 값은 다이 로드(202)로부터 커패시터(206)를 통해 다시 다이 로드(202)까지의 전기적 거리인 "루프 면적"과 관련된다. 인덕터(208)는 오프칩 커패시터(206)의 응답 시간을 늦추는 경향이 있으므로, 루프 면적을 최소화하여, 인덕터(208)의 값을 감소시키는 것이 바람직하다.

도 1을 참조하면, 다이측 커패시터(106)는 일반적으로 다이(104)의 주위에 장착되고, 패키지(102)의 트레이스, 비어, 및 평면(도시하지 않음)을 통해 다이 상의 다양한 포인트에 커패시턴스를 제공한다. 다이측 커패시터(106)가 주변에 장착되기 때문에, 다이 로드와 커패시터(106)간의 경로 길이는 다이 로드와커패시터(106)간의 비교적 높은 인덕턴스 특징을 초래할 수 있다.

대조적으로, 랜드측 커패시터(108)는 다이(104)의 하부에, 따라서 일부 다이 로드 하부에 직접 장착될 수 있다. 그러나, 패키지는 또한 핀 또는 랜드 등의 랜드측 커넥터(도시하지 않음)를 포함한다. 어떤 경우, 패키지의 랜드측 상에 커패시터(108)를 배치하면 이들 커넥터와 간섭을 일으킨다. 그러므로, 랜드측 커패시터(108)의 사용은 인덕턴스 문제에 대하여 항상 수락가능한 해결책은 아니다.

도 3은 종래기술에 따라 전압 오버슈트 또는 강하를 완충하거나 디커플링 커패시터로서 사용될 수 있는 8개 콘택의 개별 커패시터(300)의 평면도이다. 콘택(302)은 커패시터(300)내의 내부 커패시터 구조의 전극에 전기적 접속을 제공한다. 상부좌측의 콘택(302)로부터 시계방향으로 콘택(302)의 극성은 포지티브 및 네가티브를 교번한다. 이것은 대향하는 콘택이 반대 극성을 갖도록 한다(즉, 콘택은 서로 직접 대향한다). 각각의 콘택(302)은 커패시터(300)의 상부면(308)과 하부면 상에 표면 랜드(304)를 포함한다.

도 4를 참조하면, 종래기술에 따른 개별 커패시터의 측면도가 도시되어 있으며, 각 상부 및 하부 랜드쌍은 커패시터의 측면(404) 상의 측면 종단부(402)를 통해 전기적으로 접속된다. 내부 전극(도시하지 않음)은 측면 종단부(402)와 전기적으로 접속되어, 표면 랜드(304)와도 전기적으로 접속된다.

랜드(304)의 길이는 치수(312)로 표시된다. 일반적으로 랜드 길이는 신뢰성있는 표면 장착 솔더 부착을 허용하는 길이로 설계된다. 표면 랜드(304)의 길이(312)와 커패시터(300)의 폭(310)의 비는 일반적으로 대부분의 장치와 거의 동일하다. 예를 들어, 1.3밀리미터(mm)의 폭(310)을 갖는 커패시터는 커패시터(300)의 폭(310)의 약 23%인 약 0.3mm의 길이(312)를 갖는 랜드(304)를 갖는다.

커패시터는 가끔 더 많은 콘택 또는 더 적은 콘택을 갖는다. 예를 들어, 도 5는 종래기술에 따른 10개의 콘택의 개별 커패시터(500)의 평면도를 나타낸다. 8개의 콘택(502)은 커패시터(500)의 측면을 접촉시키고, 여기서는 "측면 콘택"이라 한다. 2개의 콘택(504)은 커패시터(500)의 단부를 접촉시키고, 여기서는 "단부 콘택"이라 한다. 상부좌측의 콘택(502)으로부터 시계 방향으로, 콘택(502, 504)의 극성은 포지티브 및 네가티브를 교번한다. 도 3에 도시된 커패시터와 달리, 이것은 대향하는 측면 콘택(502)은 동일 극성을 갖는 반면, 단부 콘택(504)은 반대 극성을 갖게 한다.

측면 및 단부 콘택 표면 랜드의 길이는 각각 치수(512, 514)로 표시된다. 도 3에 도시된 커패시터(300)처럼, 측면 콘택 표면 랜드의 길이(512)와 커패시터(500)의 폭(510)의 비는 일반적으로 대부분의 커패시터에 대하여 거의 동일(예를 들어, 약 23%)하다. 또한, 단부 콘택 표면 랜드의 길이(514)와 커패시터(500)의 길이(516)의 비는 일반적으로 거의 동일하다. 예를 들어, 2.0mm의 길이(516)를 갖는 커패시터는 커패시터(500)의 길이(516)의 약 15%인 약 0.3mm의 길이(514)를 갖는 단부 콘택 랜드를 갖는다.

전자 장치가 진보함에 따라, 디커플링, 전압 완충, 전하 공급을 위해 감소된 인덕턴스와 높은 커패시턴스의 필요성이 점차 증가하였다. 또한, 패키지 커넥터와 간섭하지 않고 산업을 소정의 장치 크기와 패킹 밀도로 제한하지 않는 커패시턴스의 해결책을 필요로 한다. 따라서, 전자 장치 및 그 패키지의 제조 및 동작에서의 다른 커패시턴스 해결책이 필요하다.

본 발명은 일반적으로 개별 커패시터에 관한 것으로, 특히 개별 커패시터의 표면 상의 표면 랜드 및 커패시터 제조 방법에 관한 것이다.

도 1은 종래기술에 따른 다이 측면 및 랜드 측면 커패시터를 갖는 집적 회로 패키지의 단면도.

도 2는 도 1에 도시된 커패시터의 전기적 특성을 시뮬레이트하는 전기 회로를 나타내는 도면.

도 3은 종래기술에 따른 8개의 콘택의 개별 커패시터의 평면도.

도 4는 종래기술에 따른 개별 커패시터의 측면도.

도 5는 종래기술에 따른 10개의 콘택의 개별 커패시터의 평면도.

도 6은 본 발명의 일실시예에 따른 확장 표면 랜드 커패시터의 평면도.

도 7은 본 발명의 제 2 실시예에 따른 확장 표면 랜드 커패시터의 평면도.

도 8은 본 발명의 제 3 실시예에 따른 확장 표면 랜드 커패시터의 평면도.

도 9는 본 발명의 제 4 실시예에 따른 확장 표면 랜드 커패시터의 평면도.

도 10은 본 발명의 일실시예에 따른 삽입된 확장 표면 랜드 커패시터를 포함하는 전자 패키지의 평면도.

도 11은 도 10에 도시된 전자 패키지의 선(A-A)의 단면도.

도 12는 도 6에 도시된 확장 표면 랜드 커패시터의 선(A-A)의 단면도.

도 13은 도 7에 도시된 확장 표면 랜드 커패시터의 선(A-A)의 단면도.

도 14는 본 발명의 일실시예에 따른 확장 표면 랜드 커패시터를 제조하는 방법의 플로우챠트.

도 15-17은 본 발명의 일실시예에 따른 확장 표면 랜드 커패시터를 제조하는 다양한 단계를 나타내는 개략적 단면도.

도 18은 본 발명의 다양한 실시예에 따른 하나 이상의 삽입된 확장 표면 랜드 커패시터를 각각 포함할 수 있는 집적 회로 패키지, 인터포저, 소켓, 및 인쇄 회로 기판을 나타내는 도면.

도 19는 본 발명의 일실시예에 따른 범용 전자 시스템을 나타내는 도면.

본 발명의 다양한 실시예는 하나 이상의 확장 표면 랜드를 포함하는 커패시터를 제공한다. 다양한 실시예에서, "확장 표면 랜드"(또한 여기서는 "확장 랜드"라 지칭된다)는 커패시터의 길이의 적어도 20% 또는 커패시터의 폭의 적어도 30%와 동일한 랜드 길이를 갖는 커패시터의 상부 및 하부면 상의 랜드이다. "확장 랜드 커패시터"라 지칭되는 하나 이상의 확장 랜드를 포함하는 커패시터는 전자 회로 기판(예를 들어, 집적 회로 패키지, 인터포저(interposer), 소켓, 또는 인쇄 회로(PC) 기판)의 표면에 장착되거나, 또는 전자 회로 기판내에 삽입될 수 있다.

기판 상에 장착되거나 기판내에 삽입될때, 다양한 실시예의 확장 랜드 커패시터는 몇개의 이점을 제공한다. 먼저, 확장 표면 랜드는 종래기술의 랜드를 이용하는 것보다 커패시터에 실질적으로 더 신뢰성있는 접속을 제공할 수 있다. 확장 랜드 커패시터가 기판의 표면에 장착되거나 기판내에 삽입될때, 확장 랜드의 실질적인 부분은 기판내의 트레이스 또는 기판 표면 상에 전기적으로 접속될 수 있다.접속부가 종래기술의 랜드를 갖는 커패시터보다 더 크기 때문에, 접속부는 더 큰 전류를 운송할 수 있고, 진동 손상 및 다른 형태의 피로를 덜 받게 될 것이다.

일 실시예에서, 확장 랜드 커패시터가 기판내에 삽입될 때, 다수의 비어가 각각의 확장 표면 랜드에 접속될 수 있으며, 이는 종래기술의 랜드를 갖는 커패시터에서는 불가능하다. 이들 비어중의 하나가 (예를 들어, 고전류때문에) 접속되지 않을 경우에도, 다른 비어는 커패시터로부터 및 커패시터로 전류를 이송할 수 있다. 삽입된 커패시터로의 신뢰성있는 접속은 커패시터와 그 로드간의 인덕턴스가 기판에서 기판으로 계속적으로 일정하게 유지되도록 확보하는 데 중요하다.

확장 표면 랜드를 이용하는 또다른 이점은 종래기술의 랜드를 이용한 것보다 커패시터에 더 많은 전류 이송 용량을 제공할 수 있다는 점이다. 종래의 단일 랜드는 랜드의 면적, 또는 랜드에 전류를 운반하는 비어 또는 다른 접속부의 단면적에 의해 제한되는 전류 이송 용량을 갖는다. 대조적으로, 확장 표면 랜드는 다수의 종래 비어 또는 보다 큰 접속부가 각각의 랜드에 전기적으로 접속되도록 하여, 확장 랜드 및 내부 커패시터 구조물로 운송될 수 있는 전류량을 증가시킨다.

위에서 언급된 확장 랜드 커패시터를 이용하는 또다른 이점은 커패시터와 로드 사이의 인덕턴스와 저항이 감소할 수 있다는 것이다. 이것은 더 많은 또는 더 큰 접속부(예를 들어, 비어 또는 트레이스)가 커패시터와 로드사이에 존재할 수 있기 때문이다. 또한, 커패시터는 다이 하부의 기판내에 삽입될 수 있기 때문에, 루프 면적, 따라서, 인덕턴스는 표면 장착 장치에서보다 더 작아질 수 있다.

도 6은 본 발명의 일실시예에 따른 확장 랜드 커패시터(600)의 평면도이다.커패시터(600)는 커패시터(600)내의 내부 커패시터 구조물(도시하지 않음)의 전극에 전기적 접속을 제공하는 8개의 콘택을 포함한다. 상부좌측의 콘택으로부터 시계방향으로, 콘택의 극성은 포지티브와 네가티브를 교번한다. 이것은 대향하는 콘택이 반대 극성을 갖는 결과를 초래한다(즉, 콘택은 서로 직접 대향한다).

각각의 콘택은 커패시터(600)의 상부면 및/또는 하부면 상에 표면 랜드(604)를 포함한다. 각각의 상부 및 하부 랜드쌍은 커패시터(600)의 측면 상의 측면 종단부(도시하지 않음)를 통해 전기적으로 접속된다. 내부 커패시터 구조의 전극의 각각은 측면 종단부에 하나걸러 하나씩, 따라서 표면 랜드(604)와 전기적으로 접속되어 있고, 이는 도 12 및 13과 관련하여 이하에서 상세히 설명된다.

커패시터(600)의 폭은 치수(614)로 표시된다. 용어 "길이" 및 "폭"은 많은 도면에서 커패시터의 특정 치수를 설명하기 위하여 사용되었지만, 이들 용어는 본 발명이 직사각형 형상 커패시터에만 적용될 수 있음을 의미하는 것이 아니다. 대조적으로, 본 발명의 다양한 실시예는 직사각형 형상, 정사각형 형상, 및 다른 형상을 갖는 커패시터에 적용가능하다.

하나 이상의 표면 랜드(604)는 확장 표면 랜드이다. 일실시예에서, "확장 표면 랜드"는 커패시터(600)의 폭(614)의 적어도 30%와 동일한 랜드 길이(610)를 갖는 커패시터의 상부 또는 하부면 상의 측면 랜드이고, "측면 랜드"는 커패시터(600)의 상부 에지(606) 또는 하부 에지(608)을 접촉하는 표면 랜드이다. 예를 들어, 1.3mm의 폭(614)을 갖는 확장 랜드 커패시터는 약 0.39mm 이상의 길이(610)를 갖는 랜드(604)를 가질 것이다. 확장 표면 랜드는 종래의 랜드가 커패시터의 폭의 30% 미만인 랜드 길이를 갖는다는 점에서 종래기술의 커패시터에 사용된 종래의 랜드와 다르다. 여기에서 사용된 바와 같이, "랜드 길이"는 커패시터와 에지에 수직인 방향으로 커패시터의 에지로부터 랜드의 단부까지의 표면 랜드의 길이로서 정의된다.

다른 실시예에서, "확장 표면 랜드"는, 확장 표면 랜드와 커패시터의 대향 에지를 접촉하는 표면 랜드 사이의 갭(612)이 커패시터(600)의 폭(614)의 5% 이하이도록 랜드 길이(610)를 갖는 커패시터의 상부 또는 하부면 상의 측면 랜드이다. 이전의 예를 사용하면, 1.3mm의 폭(614)을 갖는 확장 랜드 커패시터는 약 0.07mm 이하의 랜드(604)간의 갭(612)을 가질 것이다. 또한, 확장 표면 랜드는 1.3mm보다 크거나 작은 폭의 커패시터에서 구현될 수 있다.

도 6은 8개 콘택 커패시터(600)를 설명하였지만, 다른 실시예에서 커패시터는 더 많은 또는 더 적은 콘택을 가질 수 있다. 도 7은 본 발명의 제 2 실시예에 따른 6개의 콘택을 갖는 확장 표면 랜드 커패시터(700)의 평면도이다. 커패시터(700)는 콘택의 수와 확장 표면 랜드의 구조가 다르다는 점을 제외하고 커패시터(600; 도 6)과 유사하다.

각각의 콘택은 커패시터(700)의 상부 및/또는 하부면 상의 표면 랜드(702, 704)를 포함한다. 각각의 상부 및 하부 랜드쌍은 커패시터(700)의 측면 상의 하나 이상의 측면 종단부(도시하지 않음)을 통해 전기적으로 접속된다. 6개의 콘택은 커패시터(700)내의 내부 커패시터 구조물(도시하지 않음)의 전극에 전기적 접속을 제공한다. 내부 커패시터 구조물의 전극의 각각은 도 12와 도 13과 관련하여 상세하게 후술하는 바와 같이 측면 종단부와 하나걸러 하나씩 전기적으로 접속된다.

6개의 콘택중 4개는 상부 또는 하부 에지(722, 724)로부터만 연장하는 표면 랜드(702)를 포함하고, 6개의 콘택중 2개는 상부 및 하부 에지(722, 724) 양쪽으로부터 연장하고 좌측 에지(728) 또는 우측 에지(726)로부터도 연장하는 표면 랜드(704)를 포함한다. 하나 이상의 표면 랜드(702)는, 다양한 실시예에서, 종래의 랜드일 수 있고, 확장 랜드일 수 있다.

대조적으로, 표면 랜드(704)는 일실시예에서 확장 표면 랜드이다. 확장 랜드(704)의 각각은 2개의 도전성 세그먼트(706, 708)를 포함한다. 제 1 세그먼트(706)는 커패시터(700)의 폭(730)을 가로질러 상부 에지(722)로부터 하부 에지(724)로 연장한다. 제 2 세그먼트(708)는 제 1 세그먼트(706) 각각의 거의 중심으로부터 커패시터(700)의 우측 에지(726) 또는 좌측 에지(728)로 수직적으로 연장한다. 따라서, 각각의 확장 랜드(704)는 일실시예에서 "T"형상 랜드를 형성한다.

이 실시예에서, "확장 표면 랜드"는 커패시터의 전체폭(730)을 연장하는 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 랜드이다. "확장 표면 랜드"는 또한 이 실시예에 따라 커패시터의 전체폭을 연장하는 랜드 길이를 갖는 제 1 세그먼트와 제 1 세그먼트로부터 커패시터의 좌측 또는 우측 에지로 연장하는 랜드 길이를 갖는 제 2 세그먼트를 갖는 커패시터의 상부 또는 하부면 상의 랜드로서 정의될 수 있다. 다른 실시예에서, "확장 표면 랜드"는 커패시터의 전체폭을 연장하는 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 단부 랜드이고, "단부 랜드"는 커패시터의 좌측 에지 또는 우측 에지를 접촉하는 표면 랜드이다.

랜드(702)는 커패시터 에지(722, 724)와 한번만 접촉하고, 확장 랜드(704)의 각각은 커패시터 에지(722, 724, 726, 728)와 3번 접촉한다. 따라서, 랜드(702) 및 랜드(704)는 총 10번 에지(722, 724, 726, 728)와 접촉한다. 상부좌측의 표면 랜드(702)로부터 시계방향으로 가면서, 랜드가 에지(722, 724, 726, 728)와 접촉할때마다 랜드(702)와 랜드(704)의 극성을 관찰하면, 극성은 에지를 따라 포지티브 및 네가티브를 교번한다.

도 8은 본 발명의 제 3 실시예에 따른 6개의 콘택을 갖는 확장 표면 랜드 커패시터(800)의 평면도이다. 커패시터(800)는 확장 표면 랜드의 구조와 콘택의 수가 다르다는 점을 제외하고, 커패시터(600; 도 6)와 유사하다.

각각의 콘택은 커패시터(800)의 상부 및/또는 하부면 상의 표면 랜드(802, 804)를 포함한다. 각각의 상부 및 하부 랜드쌍은 커패시터(800)의 측면 상의 하나 또는 2개의 측면 종단부(도시하지 않음)를 통해 전기적으로 접속된다. 6개의 콘택은 커패시터내의 내부 커패시터 구조물(도시하지 않음)의 전극에 전기적 접속을 제공한다. 내부 커패시터 구조물의 전극의 각각은 도 12및 13과 관련하여 후술하는 바와 같이 측면 종단부에 하나걸러 하나씩 전기적으로 접속된다.

6개의 콘택중 2개는 좌측 또는 우측 에지(828, 826)로부터만 연장하는 표면 랜드(802)를 포함하고, 6개의 콘택중 4개는 커패시터(800)의 폭(810)을 가로질러 상부 에지(822)로부터 하부 에지(824)로 연장하는 표면 랜드(804)를 포함한다. 하나 이상의 표면 랜드(802)는 다양한 실시예에서 종래의 랜드일 수 있거나 또는 확장 랜드일 수 있다.

대조적으로, 표면 랜드(804)는 일실시예에서 확장 표면 랜드이다. 이 실시예에서, "확장 표면 랜드"는 커패시터의 전체 폭을 연장하는 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 랜드이다.

랜드(802)는 커패시터 에지(826, 828)와 단 한번만 접촉하고, 각각의 확장 랜드(804)는 두번 커패시터 에지(822, 824)와 접촉한다. 따라서, 랜드(802)와 랜드(804)는 총 10번 에지(822, 824, 826, 828)과 접촉한다. 상부 좌측 표면 랜드(804)로부터 시계방향으로 가면서, 에지(822, 824, 826, 828)와 접촉할때마다 랜드(802, 804)의 극성을 살펴보면, 극성은 에지를 따라 포지티브 및 네가티브를 교번한다.

도 9는 본 발명의 제 4 실시예에 따른 10개의 콘택을 갖는 확장 표면 랜드 커패시터(900)의 평면도이다. 커패시터(900)는 콘택의 수와 확장 표면 랜드의 구조가 다르다는 것을 제외하고 커패시터(600; 도 6)와 유사하다.

각각의 콘택은 커패시터(900)의 상부면 및/하부면 상의 표면 랜드(902, 904)를 포함한다. 각각의 상부 및 하부 랜드쌍은 커패시터(900)의 측면 상의 측면 종단부(도시하지 않음)를 통해 전기적으로 접속된다. 10개의 콘택은 커패시터(900)내의 내부 커패시터 구조물(도시하지 않음)의 전극에 전기적 접속을 제공한다. 내부 커패시터 구조물의 전극의 각각은 도 12와 13과 관련하여 후술하는 바와 같이 측면 종단부에 하나걸러 하나씩 표면 랜드(902, 904)와 전기적으로 접속한다.

하나 이상의 표면 랜드(902)는 다양한 실시예에서 종래의 랜드일 수도 있고,또는 확장 랜드일 수도 있다. 대조적으로 하나 또는 둘의 표면 랜드(904)는 일실시예에서 확장 표면 랜드이다. 상부좌측 표면 랜드(902)로부터 시계방향으로 랜드(902, 904)의 극성을 살펴보면, 극성은 포지티브와 네가티브를 교번한다.

도시된 실시예에서, "확장 표면 랜드"는 커패시터의 길이의 적어도 20%와 동일한 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 단부 랜드이다. 예를 들어, 2.0mm의 길이(912)를 갖는 확장 랜드 커패시터는 약 0.39mm 이상의 길이(910)를 갖는 랜드(904)를 가질 것이다.

다른 실시예에서, "확장 표면 랜드"는 확장 표면 랜드와 확장 표면 랜드의 대향측면을 접촉하는 표면 랜드간의 갭이 커패시터의 길이의 4% 이하가 되도록 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 단부 랜드이다. 이전의 예를 사용하면, 2.0mm의 길이(912)를 갖는 확장 랜드 커패시터는 약 0.07mm 이하의 랜드(904)간의 갭(914)을 가질 것이다. 확장 표면 랜드는 2.0mm보다 크거나 작은 길이의 커패시터에서 구현될 수 있다.

또다른 실시예에서, "확장 표면 랜드"는 동일한 극성을 갖는 둘 이상의 측면 종단부를 전기적으로 접속하는 커패시터의 상부 또는 하부면 상의 랜드이다. 이 정의는 각각 도 6 및 7에서 도시된 랜드(604, 704)를 포함한다. 또한, 이 정의는 커패시터의 상부 또는 하부면 상의 전기적 도전성 평면을 형성하는 랜드를 포함하고, 평면은 동일 극성의 2개 내지 모든 측면 종단부를 접속시키고, 평면은 반대 극성의 랜드가 평면으로부터 전기적으로 격리되도록 하는 보이드(void)를 갖는다. 일실시예에서, 단일 평면 랜드는 동일한 극성의 모든 측면 종단부를 접속하는데 사용된다. 다른 실시예에서, 다수 평면이 랜드의 상부 또는 하부면을 커버할 수 있다. 예를 들어, 하나의 평면은 둘 이상의 포지티브 측면 종단부를 전기적으로 접속시킬 수 있고, 또다른 평면은 둘 이상의 네가티브 측면 종단부를 전기적으로 접속시킬 수 있다.

다양한 실시예에서, 도 6-9에 도시된 각각의 커패시터(600, 700, 800, 900)는, 이 설명에 기초한 기술에 숙련된 자에게 명백한 바와 같이, 세라믹 커패시터, 알루미늄 옥사이드 커패시터, 유기 커패시터, 또는 가상적으로 임의의 다른 기술로 제조된 커패시터일 수 있다. 커패시터(600, 700, 800, 900)의 치수는 설계 및 제조 제한 또는 다른 인자에 의존하여 다양하게 변경될 수 있다. 또한, 커패시터(600, 700, 800, 900)는 형상에 있어서 반드시 직사각형일 필요없으며, 따라서, 많은 다른 형상(예를 들어, 정사각형, 원형, 또는 다면)을 가정할 수 있다.

도 6-9에 도시된 커패시터(600, 700, 800, 900)는 대향 측면 상의 랜드가 대칭인 것을 설명하고 있지만, 다른 실시예에서 랜드가 비대칭일 수도 있다. 예를 들어, 커패시터(600; 도6)의 상부 측면 상의 랜드는 종래의 랜드이고, 커패시터의 하부 측면 상의 랜드는 확장 랜드일 수 있고, 또는 그 반대일 수도 있다. 또한, 커패시터(600, 700, 800, 900)의 특정 랜드는 확장 표면 랜드로서 도시되었지만, 하나 이상의 이들 랜드가 종래의 랜드이고 종래 랜드로서 도시된 하나 이상의 랜드가 확장 표면 랜드일 수 있다.

도 6-9에 도시된 커패시터(600, 700, 800, 900)의 각각에서, 랜드의 극성은 랜드가 커패시터의 에지와 접촉함에 따라 커패시터의 둘레에서 포지티브 및 네가티브를 교번한다. 다른 실시예에서, 랜드의 극성은 엄격히 교번하지 않고, 커패시터의 에지 주변을 돌면서 순차적으로 발생하는 2이상의 랜드가 동일 극성을 가질 수 있다. 이 경우, 확장 표면 랜드의 형상은 동일 극성을 갖는 임의의 또는 모든 랜드를 전기적으로 접속하도록 변경될 수 있다. 또한, 확장 표면 랜드는 형상에 있어서 항상 직사각형일 필요는 없다. 예를 들어, 다른 실시예에서, 동일 극성 종단부를 대각선으로 접속하는 확장 표면 랜드가 사용될 수 있다.

도 6-9에 도시된 커패시터(600, 700, 800, 900)는 커패시터의 2 또는 4측면상의 6, 8, 10개의 콘택을 갖도록 도시되었지만, 다른 실시예에서, 커패시터는 그보다 많거나 더 적은 콘택을 가질 수 있고, 콘택은 장치의 더 많은 측면 또는 더 적은 측면 상에 배치될 수 있다. 특히, 커패시터의 콘택은 1, 2, 3, 또는 그 이상의 측면 상에 있을 수 있고, 이들 콘택과 관련된 몇개의 또는 모든 표면 랜드가 확장 표면 랜드일 수 있다.

도 6-9는 본 발명의 다양한 실시예와 결합하여 확장 표면 랜드를 가질 수 있는 몇개의 개별 커패시터를 나타내기 위한 것이다. 여기에 기재된 설명에 기초하여 많은 다른 유형의 개별 커패시터 또는 다른 개별 장치(예를 들어, 인덕터, 트랜지스터, 저항기, 등)가 다양한 실시예의 확장 표면 랜드를 구현할 수 있음을 당업자가 이해하는 것과 같이, 이들의 예가 임의의 것으로 한정하는 것이 아니다. 특히, 더 많거나 적은 콘택을 갖고, 다른 형상 및 상대적 크기를 갖는 커패시터 또는 다른 장치가 이용될 수 있다.

전술한 바와 같이, 다양한 실시예의 확장 표면 랜드 커패시터는 전자 기판(예를 들어, 패키지, 인터포저, 소켓, 또는 PC 기판) 상에 장착되거나 전자 기판내에 삽입될 수 있다. 다른 방법으로, 보다 더 큰 표면적의 확장 랜드가 내부 커패시터 구조물에 더 신뢰성있고 더 낮은 인덕턴스 접속의 이점을 제공한다. 삽입된 커패시터로서 확장 표면 랜드 커패시터를 사용하면 추가의 이점을 제공할 수 있다. 특히, 커패시터는 커패시터가 표면 장착 커패시터에서보다 다이 로드에 더 가깝게 되는 방식으로 집적 회로 패키지내에 삽입될 수 있다. 따라서, 많은 경우, 삽입된 커패시터는 표면 장착 커패시터보다 더 낮은 인덕턴스를 가지고 더 신속하게 응답할 수 있다.

도 10은 본 발명의 일실시예에 따른 삽입된 확장 표면 랜드 커패시터(1002)를 포함하는 전자 패키지(1000)의 평면도이다. 일실시예에서, 패키지(1000)는 그 상부면 상에 집적 회로(도시하지 않음)상의 상보 패드에 전기적으로 접속가능한 다수의 도전성 본딩 패드(1004)를 포함한다. 몇개 또는 모든 패드(1004)는, 패키지(1000)내에 삽입된 장치 또는 패키지(1000)의 많은 층을 상부면에 접속하는 비어(도시하지 않음)에 전기적으로 접속된다.

패키지(1000)는 하나 이상의 삽입된 확장 표면 랜드 커패시터(1002)를 포함하며, 확장 표면 랜드 커패시터의 각각은 비어를 통해 한 셋트의 본딩 패드(1004)에 전기적으로 접속될 수 있다. 도 10은 커패시터(1002)의 각각의 실질적으로 상부에 위치하는 30개의 본딩 패드(1004)를 나타내며, 30개의 비어까지 각각의 커패시터(1002)를 상부면에 전기적으로 접속시킬 수 있다는 것을 가리킨다. 많은 실시예에서, 더 많은 또는 더 적은 본딩 패드(1004)는 각각의 커패시터(1002)에 접속될수 있고, 더 많은 또는 더 적은 커패시터(1002)가 패키지(100)내에 삽입될 수 있다.

도 11은 도 10에 도시된 전자 패키지의 선(A-A)의 단면도이다. 패키지(1102)의 부분내에 개별 커패시터(1104)가 삽입된다. 개별 커패시터(1104)는 2이상의 콘택(1106)을 포함하고, 콘택의 각각은 커패시터(1104)의 상부 및/하부면 상의 확장 랜드(1108)를 포함한다. 랜드(1108)는 커패시터(1104)의 측면에 전기적으로 접속되고, 따라서, 측면 종단부(1110)를 통해 내부 커패시터 구조물(도시하지 않음)에 접속된다.

하나 이상의 비어(1112)는 패키지(1102)의 상부면으로부터 연장하거나, 또는 하나 이상의 다른 패키지층으로부터 연장하고, 확장 랜드(1108)와 전기적으로 접촉한다. 도 11에 도시된 실시예에서, 2개의 비어(1112)는 각각의 확장 랜드(1108)와 전기적 접촉을 수행한다. 따라서, 이 실시예에서, "확장 표면 랜드"는 서로로부터 격리된 2이상의 비어가 랜드에 접속되도록 충분히 긴 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 또는 단부 랜드이다. 다른 실시예에서, 확장 랜드(1108)가 2개 이상의 비어 접속에 대하여 충분하게 길어도, 더 많은 비어(1112)가 각각의 확장 랜드(1108)와 접촉할 수 있고, 또는 더 적은 비어(1112)가 각각의 확장 랜드(1108)와 접촉할 수 있다. 다수 비어(1112)를 확장 랜드(1108)에 전기적으로 접속하는 2가지 이점은 더 많은 전류가 랜드(1108)로 운반될 수 있고, 비어(1112)중의 하나, 그러나, 모든 비어보다 더 적은 수가 랜드(1108)에 접속이 되지 않을때 여전히 접속이 존재할 수 있다는 것이다.

도시된 실시예에서, 비어(1112)는 커패시터(1104)의 상부면 상의 확장 랜드(1108)와 접촉한다. 다른 실시예에서, 하나 이상의 비어가 커패시터(1104)의 하부면 상의 종래 및/또는 확장 랜드와 접촉할 수 있다. 또한, 도 11은 설명을 용이하게 하기 위하여, 패키지(1102)의 많은 도전성 및 비도전성층을 완전히 도시하지 않았다. 실제 패키지 설계에서, 하나 이상의 도전성 및/또는 비도전성층은 커패시터(1104)의 위, 아래, 또는 평행하게 존재할 수 있다. 커패시터(1104)와 다이 로드 간의 루프 인덕턴스를 최소화하기 위하여, 필수적이지는 않지만, 패키지(1102)의 상부면에 가능한한 근접하도록 커패시터(1104)를 삽입하는 것이 바람직하다. 커패시터는 단일 패키지의 하나 또는 다수의 층내에 삽입될 수 있다.

이하, 내부 커패시터 구조물의 다양한 실시예가 도 12 및 13과 결합하여 설명될 것이다. 도 12는 도 6에 도시된 확장 표면 랜드 커패시터(1200)의 선(A-A)의 단면도이다. 커패시터(1200)는, 도 11과 결합하여 설명한 바와 같이, 집적 회로 패키지, 인터포저, 소켓, 및/또는 PC 기판 등의 기판내에 삽입될 수 있고, 비어를 사용하여 기판의 상부 및/또는 기판의 하나 이상의 다른 층에 전기적으로 접속될 수 있다.

커패시터(1200)는, 커패시터(1200)의 상부 및/또는 하부면 상의 확장 랜드(1204)를 각각 포함하는 2개 이상의 콘택(1202)을 포함한다. 랜드(1204)는 커패시터(1200)의 측면에 전기적으로 접속되고, 따라서, 측면 종단부(1206)를 통해 내부 커패시터 구조물에 접속된다.

내부 커패시터 구조물은, 유전물질의 하나 이상의 층(1210)에 의해 분리되고도전 물질로 이루어진 2개 이상의 전극(1208)을 포함한다. 상부 전극(1208)으로부터 아래로 이동하면서, 전극(1208)은 좌측 및 우측의 측면 종단부(1206)에 교호로 전기적으로 접속한다. 따라서, 이들 전극 및 비 도전성층(1208, 1210)은 좌측 및 우측 확장 랜드(1204)가 전원 및 접지에 각각 전기적으로 접속될때 용량 전하를 공급한다. 이 실시예에서, 좌측 및 우측 확장 랜드(1204)는 반대 극성을 갖는다.

도 13은 도 7에 도시된 확장 표면 랜드 커패시터(1300)의 선(A-A)의 단면도이다. 커패시터(1300)는, 도 11과 결합하여 설명한 바와 같이, 기판내에 삽입될 수 있고, 비어를 사용하여 기판의 상부 및/또는 기판의 하나 이상의 다른 층에 전기적으로 접속될 수 있다.

단일 콘택(1302)만이 A-A의 단면도에 나타나 있지만, 커패시터(1300)는 2개 이상의 콘택을 포함한다. 각각의 콘택(1302)은 커패시터(1300)의 상부 및/또는 하부면 상의 하나 이상의 확장 랜드(1304)를 포함한다. 랜드(1304)는 커패시터(1300)의 측면에 전기적으로 접속되고, 따라서, 측면 종단부(1306)를 통해 내부 커패시터 구조물에 접속된다.

내부 커패시터 구조물은, 도전성 물질로 형성되고 유전 물질의 하나 이상의 층(1310)에 의해 분리된 2개 이상의 전극(1307, 1308)을 포함한다. 상부 전극(1307)으로부터 아래로 이동하면서, 전극(1307)은 측면 종단부(1306)의 양쪽에 전기적으로 접속하고, 전극(1308)은 측면 종단부(1306)의 어느쪽에도 접속하지 않는다. 측면 종단부(1306)에 접속하지 않는 이들 전극(1308)은 커패시터(1300) 상의 다른 콘택(도시하지 않음)에 접속된다. 따라서, 전극(1307, 1308)과 비도전성층(1310)은 확장 랜드(1304)와 다른 콘택(도시하지 않음)이 각각 전원 및 접지에 전기적으로 접속될때 용량 전하를 공급한다. 이 실시예에서, 좌측 및 우측 종단부(1306)는 동일한 극성을 갖는다.

일실시예에서, 도 12 및 13에 도시된 내부 커패시터 구조물은 세라믹 커패시터이다. 다른 실시예에서, 구조물은 당업자에게 알려진 많은 다른 무기 또는 유기 물질로부터 형성될 수 있다. 4개의 전극(1208, 1307, 1308)이 도 12 및 13의 각각에 도시되어 있지만, 다른 실시예에서 더 많은 또는 더 적은 전극이 사용될 수 있다.

도 14는 본 발명의 일실시예에 따른 확장 표면 랜드 커패시터를 제조하는 방법의 플로우챠트이다. 도 14는 본 발명의 일실시예에 따른 확장 표면 랜드 커패시터를 제조하는 다양한 단계를 개략적으로 나타내는 단면도인 도 15-17을 결합하여 보아야 한다.

블럭(1402)에서, 내부 커패시터 구조물(1500; 도 15)을 제조함으로써 방법이 시작된다. 내부 커패시터 구조물(1500)은, 도전성 물질로 형성되고 유전 물질의 하나 이상의 층(1504)에 의해 분리된 2개 이상의 전극(1502)을 포함한다. 또한, 일실시예에서, 유전 물질의 상부 커버층(1506)은 상부 전극(1502)의 위에 존재하고, 하부 커버층(1508)은 하부 전극(1502)의 아래에 존재한다.

일실시예에서, 유전층(1504) 및 커버층(1506, 1508)은 세라믹 물질로 형성되고, 전극(1502)은 스크린 프린팅 프로세스를 사용하여 층 상에 형성된다. 전극(1502)은 당업자에게 공지된 바와 같이 구리, 니켈, 은, 팔라듐-은, 틴, 금,또는 다른 도전성 물질로 형성될 수 있다. 스크린 프린팅된 세라믹층(1504)과 커버층(1506, 1508)은 당업자에게 공지된 제조 기술을 이용하여 스택, 프레스, 및 동시 소성(cofire)된다.

다른 실시예에서, 구조물(1500)은 FR-4 에폭시-글래스, 폴리이미드-글래스, 벤조사이클로부텐, 테프론, 다른 에폭시 수지, 주입 몰드 플라스틱 등의 유기 물질로부터 형성될 수 있다. 당업자에게 공지된 기술을 사용하는 도전성 층 및 절연층의 레벨을 쌓아올리는 표준 절차가 채용되어, 다중층 구조물(1500)을 생성한다. 이들 기술은 예를 들어, 포토리소그래피, 물질 증착, 플레이팅, 프린팅, 적층, 및 도전성 및 비도전성 물질을 선택적으로 추가 또는 제거하는 다른 프로세스의 임의의 조합을 포함할 수 있다.

다른 실시예에서, 구조물(1500)은 반도체 구조물일 수 있다. 따라서, 물질 증착, 도핑 기술을 포함하는 다양한 반도체 제조 기술은 구조물을 형성하는데 사용될 수 있다.

블럭(1404)에서, 랜드(1602, 1604; 도 16)는 커패시터 구조물(1600)의 상부 및/또는 하부 커버층(1506, 1508) 상에 형성된다. 일실시예에서, 이것은 상부 및/또는 하부 커버층(1506, 1508) 상에 랜드(1602, 1604)를 스크린 프린팅함으로써 수행된다. 당업자에게 공지된 다른 도전성 물질 증착 기술은 다른 실시예에서 사용될 수 있다.

다양한 실시예에서, 랜드(1602, 1604)중의 하나 또는 둘다가 확장 랜드일 수 있다. 랜드(1602, 1604)는 당업자에게 공지된 바와 같이 구리, 니켈, 은, 팔라듐-은, 틴, 금, 또는 다른 도전성 물질로부터 형성될 수 있다.

일실시예에서, 랜드(1602, 1604)는 도 15에 도시된 내부 커패시터 구조물(1500)이 완성된 후 형성된다. 또다른 실시예에서, 랜드(1602 및/또는 1604)는 내부 커패시터 구조물(1500)을 형성하는 동안 형성될 수 있다. 예로서, 일실시예에서, 내부 커패시터 구조물(1500)은 세라믹 구조물이고, 랜드(1602, 1604)중의 하나 또는 둘다는 다양한 층이 스택, 프레스, 동시 소성되기 전에 형성될 수 있다. 그러므로, 다양한 실시예에서, 블럭(1402, 1404)은 함께 또는 순차적으로 수행될 수 있다. 또다른 실시예에서, 랜드(1602 및/또는 1604)는 커패시터가 하우징내에 삽입될 때와 같이 나중에 형성될 수 있다.

도 14를 참조하면, 블럭(1406)에서 측면 종단부(1702; 도 17)는 커패시터(1700)의 측면 상에 형성된다. 측면 종단부(1702)는 랜드(1602, 1604)를 내부 전극과 전기적으로 접속시킨다.

일실시예에서, 측면 종단부(1702)는 당업자에게 공지된 바와 같이 디핑(dipping) 및/또는 스트립핑(stripping) 프로세스를 사용하여 형성된다. 당업자에게 공지된 다른 도전성 물질 증착 기술이 다른 실시예에서 사용될 수 있다. 측면 종단부(1702)는 당업자에게 공지된 바와 같이 구리, 니켈, 은, 팔라듐-은, 틴, 금, 또는 다른 도전성 물질로 형성될 수 있다.

마지막으로, 필요하다면, 랜드(1602, 1604)와 측면 종단부(1702)는 블럭(1408)에서 플레이팅되고, 그 방법은 종료한다. 일실시예에서, 랜드 및 종단부의 플레이팅은 배럴 플레이팅 프로세스(barrel plating process)를 사용하여 수행된다. 당업자에게 공지된 다른 플레이팅 기술이 다른 실시예에서 사용될 수 있다. 플레이팅 프로세스는, 당업자에게 공지된 바와 같이, 구리, 니켈, 은, 팔라듐-은, 틴, 금, 또는 다른 도전성 물질을 포함하는 많은 임의의 도전성 물질을 사용할 수 있다.

전술한 바와 같이, 다양한 실시예에서 설명한 바와 같은 확장 표면 랜드 커패시터는 집적 회로 패키지, 인터포저, 소켓, 및/또는 PC 기판내에 포함될 수 있다. 도 18은 집적 회로 패키지, 인터포저, 소켓, 및 PC 기판을 나타내고, 이들 각각은 본 발명의 다양한 실시예에 따른 하나 이상의 삽입된 확장 표면 랜드 커패시터를 포함할 수 있다.

도 18의 상부로부터 시작하여, 집적 회로(1802)는 집적 회로 패키지(1804)에 의해 하우징된다. 집적 회로(1802)는 커넥터(도시하지 않음)에 의해 집적 회로 패키지(1804)에 전기적으로 접속된 하나 이상의 회로를 포함한다.

집적 회로(1802)는 많은 유형의 집적 회로중의 임의의 것일 수 있다. 집적 회로(1802)가 다른 실시예에서 메모리 장치, 응용 주문형 집적 회로, 디지털 신호 프로세서, 또는 다른 유형의 장치일 수 있지만, 본 발명의 일실시예에서, 집적 회로(1802)는 마이크로프로세서이다. 도시된 예에서, 집적 회로(1802)는 "플립칩" 유형의 집적 회로이며, 이것은 칩 상의 입출력 종단부가 그 표면 상의 임의의 점에서 발생할 수 있다는 것을 의미한다. 칩이 집적 회로 패키지(1804)로 부착되기 위해 준비되면, 집적 회로 패키지(1804)의 상부면 상에 패드를 매칭하도록 칩이 솔더 범프 또는 볼을 통해 올려지고 부착된다. 다른 방법으로, 집적 회로(1802)는 와이어 본딩될 수 있고, 여기서 입출력 종단부는 집적 회로 패키지(1804)의 상부면 상의 패드로의 본드 와이어를 사용하여 집적 회로 패키지(1804)에 접속된다.

집적 회로(1802)내의 하나 이상의 회로는 커패시턴스, 잡음 억압, 및/또는 전압 완충을 필요로 할 수 있는 로드로서 동작한다. 본 발명의 일실시예에서, 이 커패시턴스의 몇개는 패키지(1804)내에 삽입된 커패시터(1803)에 의해 제공된다. 이들 커패시터(1803)는 상술한 바와 같이 하나 이상의 확장 표면 랜드를 사용하여 적어도 부분적으로 집적 회로 로드에 전기적으로 접속된다. 이 방법으로, 하나 이상의 레벨의 추가의 커패시턴스가 집적 회로(1802)에 제공되고, 필요하면, 전압 완충 및 잡음 억압을 또한 제공한다. 커패시턴스의 이들 오프칩 소오스의 근접한 프록시미티는 각각의 소오스가 다이에 대하여 비교적 낮은 인덕턴스 경로를 갖는다는 것을 의미한다.

다른 실시예에서, 확장 랜드 커패시터(1807, 1809, 1811)는 인터포저(1806) 소켓(1808), PC 기판(1810), 또는 그 조합내에 삽입된다. 집적 회로 패키지(1804)는 예를 들어 볼 그리드 어레이 접속부(1812) 등의 솔더 접속부를 사용하여 인터포저(1806)에 결합된다. 또다른 실시예에서, 집적 회로 패키지(1804)는 핀(pinned) 또는 다른 형태의 접속부를 사용하여 인터포저(1806)에 물리적이고 전기적으로 접속될 수 있다.

인터포저(1806)는 PC 기판(1810) 상의 소켓(1808)을 통해 PC 기판(1810)에 결합된다. 도시된 예에서, 인터포저(1806)는 소켓(1808)내의 상보 핀 홀과 결합하는 핀(1814)을 포함한다. 다른 방법으로, 인터포저(1806)는 예를 들어 볼 그리드어레이 접속부 등의 솔더 접속부를 사용하여 PC 기판(1810)에 전기적이고 물리적으로 접속될 수 있다. 여전히 다른 실시예에서, 집적 회로 패키지(1804)는 인터포저를 사용하지 않고 소켓(1808) 및/또는 PC 기판(1810)에 직접 접속될 수 있다. 이러한 실시예에서, 집적 회로 패키지(1804)와 PC 기판(1810)은 볼 그리드 어레이 또는 핀 접속부를 사용하여 전기적이고 물리적으로 접속될 수 있다. 집적 회로 패키지(1804)와 PC 기판(1810)을 접속하는 다른 방법이 다른 실시예에서 사용될 수 있다.

인쇄 회로 기판(1810)은 예를 들어 컴퓨터 시스템의 마더보드일 수 있다. 이와 같이, 기판은 집적 회로(1802)로 전원, 접지, 및 신호를 공급하는 이동체로서의 역할을 한다. 이 전원, 접지, 및 다른 신호는 PC 기판(1810), 소켓(1808), 인터포저(1806), 및 집적 회로 패키지(1804)의 위 또는 내의 트레이스 또는 평면(도시하지 않음)을 통해 공급된다.

다양한 실시예와 결합하여 상술한 구성은 범용 전자 시스템의 일부를 형성할 수 있다. 도 19는 본 발명의 일실시예에 따른 범용 전자 시스템을 나타낸다. 도 13에 도시된 시스템은 예를 들어 컴퓨터, 무선 또는 유선 통신 장치(예를 들어, 전화, 모뎀, 이동 전화, 페이저(pager), 라디오 등), 텔레비전, 모니터, 또는 가상적으로 임의의 다른 유형의 전자 시스템일 수 있다.

전자 시스템은 하나 이상의 PC 기판 상에 하우징되고 마이크로프로세서(1904), 집적 회로 패키지(1906), 인터포저(1908), 소켓(1909), 버스(1910), 전원(1911), 신호 프로세서(1912), 및 메모리(1914)를 포함한다. 집적 회로 패키지(1906), 인터포저(1908), 소켓(1909), 및/또는 PC 기판은 본 발명의 다양한 실시예에 따라 그 위에 장착 또는 그 내에 삽입될 수 있는 하나 이상의 확장 표면 랜드 커패시터 또는 다른 장치를 포함한다. 집적 회로 패키지(1906), 인터포저(1908), 및 소켓(1909)는 마이크로프로세서(1904)와 버스(1910)에 결합된 장치간의 전력 및 통신 신호를 전달하기 위하여 마이크로프로세서(1904)를 버스(1910)에 접속시킨다. 일실시예에서, 버스(1910)는 마이크로프로세서(1904)를 메모리(1914), 전원(1911), 및 신호 프로세서(1912)에 결합시킨다. 그러나, 본 발명의 다른 실시예에서, 마이크로프로세서(1904)는 다른 버스들을 통해 메모리(1914), 전원(1911), 및 신호 프로세서(1912)에 접속될 수 있음이 이해될 것이다.

결론

상기의 설명은 몇가지 실시예에서의 몇가지 방법의 확장 랜드를 정의한다. 다른 방법으로 정의된 확장 랜드가 다음의 2 문단에서 설명한 바와 같이 다른 실시예에서 사용될 수 있다.

예를 들어, 다른 실시예에서, "확장 표면 랜드"는 커패시터의 폭의 적어도 40%와 동일한 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 또는 단부 랜드이다. 여전히 다른 실시예에서, "확장 표면 랜드"는 커패시터의 폭의 적어도 50%와 동일한 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 또는 단부 랜드이다. 다른 실시예에서, "확장 표면 랜드"는 커패시터의 길이의 적어도 40%와 동일한 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 단부 랜드이다.

또다른 실시예에서, "확장 표면 랜드"는 확장 표면 랜드와 확장 표면 랜드의 대향측면 상의 표면 랜드간의 갭이 커패시터의 폭의 5% 내지 50%사이가 되도록 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 또는 단부 랜드이다. 여전히 다른 실시예에서, "확장 표면 랜드"는 확장 표면 랜드와 확장 표면 랜드의 대향측면을 접촉하는 표면 랜드간의 갭이 커패시터의 길이의 4% 내지 50%사이가 되도록 랜드 길이를 갖는 커패시터의 상부 또는 하부면 상의 단부 랜드이다. 여전히 다른 실시예에서, "확장 표면 랜드"는 0.6mm보다 큰 길이를 갖는 커패시터의 상부 또는 하부면 상의 측면 또는 단부 랜드이다.

커패시터 구조물 및 그 구조물을 제조하는 방법의 다양한 실시예가 기판과 범용 전자 시스템내의 구조물의 결합 기재에 따라 설명되었다. 이 설명은 특히 기판에 하나 이상의 확장 표면 랜드를 갖는 커패시터를 삽입하는 것을 언급한다. 다양한 실시예의 커패시터는 또한 기판의 표면에 장착될 수 있다. 또한, 확장 표면 랜드의 다양한 실시예가 다른 개별 장치(예를 들어, 인덕터, 저항기, 트랜지스터 등)에 적용될 수 있다.

상술한 예의 치수 및 범위는 일반적인 것이지만, 본 발명의 다양한 실시예가 이 치수 또는 범위로 한정되는 것은 아니다. 산업상의 경향은 일반적으로 관련된 비용 및 성능 이점을 위하여 장치 치수를 감소시키는 것이다.

이상의 상세한 설명에서, 본 발명이 실행될 수 있는 특정 실시예를 설명하는 방식으로 도시되며 그 일부를 형성하는 첨부된 도면을 참고로 나타내었다. 이들 실시예는 당업자가 본 발명을 실행할 수 있도록 충분히 상세히 설명된 것이다.

동일 목적을 성취하기 위하여 산출된 임의의 배열이 도시된 특정 실시예를 대체할 수 있음은 당업자에게는 명백한 것이다. 예를 들어, 패터닝된 도전성 물질의 추가 층과 신호, 전원, 및 접지를 운송하는 비어가 도면에 도시된 삽입된 커패시터 구조물의 사이, 위, 또는 아래에 존재할 수 있다.

다양한 실시예는 과도한 오프칩 커패시턴스를 다이에 제공하는 환경에서 설명되었다. 당업자는 여기에 기재된 설명에 기초하여 본 발명의 방법 및 장치가 낮은 인덕턴스, 낮은 저항, 및/또는 회로 로드로의 매우 신뢰성있는 경로를 갖는 커패시터가 바람직한 다른 많은 애플리케이션에 적용될 수 있음을 이해할 것이다. 그러므로, 이러한 모든 응용은 본 발명의 사상과 범위내에 있다.

이 애플리케이션은 본 발명의 적용 또는 변형을 커버한다. 그러므로, 상술한 설명은 본 발명을 한정하는 것이 아니며 본 발명의 성질을 설명하기 위하여 설명하고 도시된 항목, 물질, 부품의 배열, 단계 등의 다양한 다른 변화가 결합된 청구범위에 표현된 바와 같이 본 발명의 사상과 범위를 벗어나지 않고 가능하다는 것은 당업자는 이해할 것이다.

Claims

커패시터에 있어서,

내부 커패시터 구조물; 및

상기 내부 커패시터 구조물에 전기적으로 접속되고 상기 커패시터의 표면 상에 형성된 확장 표면 랜드를 포함하고,

상기 확장 표면 랜드는 2개 이상의 비어(via)가 상기 확장 표면 랜드에 접속되도록 충분히 긴 랜드 길이를 가지며, 상기 랜드 길이는 상기 커패시터의 에지에 수직인 방향으로 상기 커패시터의 에지로부터 상기 확장 표면 랜드의 단부까지의 확장 표면 랜드의 길이인 커패시터.
제 1 항에 있어서, 하나 이상의 추가의 확장 표면 랜드를 더 포함하고, 상기 하나 이상의 추가의 확장 표면 랜드중 적어도 하나는 상기 확장 표면 랜드와 반대 극성을 갖는 커패시터.
제 1 항에 있어서, 상기 랜드 길이는 커패시터의 폭의 적어도 30%와 동일한 커패시터.
제 3 항에 있어서, 상기 랜드 길이는 커패시터의 폭의 적어도 40%와 동일한 커패시터.
제 4 항에 있어서, 상기 랜드 길이는 커패시터의 폭과 동일한 커패시터.
제 1 항에 있어서, 상기 랜드 길이는 커패시터의 길이의 적어도 20%와 동일한 커패시터.
제 6 항에 있어서, 상기 랜드 길이는 커패시터의 길이와 동일한 커패시터.
제 1 항에 있어서, 상기 랜드 길이는 커패시터의 대향 에지를 접촉하는 표면 랜드와 상기 확장 표면 랜드사이에 커패시터의 폭의 5% 이하인 갭을 발생시키는 커패시터.
제 1 항에 있어서, 상기 랜드 길이는 커패시터의 대향 에지를 접촉하는 표면 랜드와 상기 확장 표면 랜드사이에 커패시터의 길이의 4% 이하인 갭을 발생시키는 커패시터.
제 1 항에 있어서, 상기 내부 커패시터 구조물은 세라믹을 포함하는 커패시터.
제 1 항에 있어서, 상기 내부 커패시터 구조물은 유기 물질을 포함하는 커패시터.
제 1 항에 있어서, 상기 확장 표면 랜드는,

커패시터의 폭을 가로질러 연장하는 제 1 세그먼트, 및

상기 제 1 세그먼트의 중심으로부터 커패시터의 에지까지 수직으로 연장하는 제 2 세그먼트를 포함하는 커패시터.
제 1 항에 있어서,

커패시터의 측면 상에 배치되고, 상기 확장 표면 랜드와 그리고 상기 내부 커패시터 구조물의 하나 이상의 전극 에 전기적으로 접속된 동일 극성을 갖는 2개 이상의 측면 종단부를 더 포함하고, 상기 확장 표면 랜드는 커패시터의 상부 또는 하부면 상에 상기 2개 이상의 측면 종단부를 접속하는 전기적 도전성 평면을 형성하고, 상기 전기적 도전성 평면은 반대 극성 랜드가 상기 전기적 도전성 평면으로부터 전기적으로 격리되도록 하는 보이드를 포함하는 커패시터.
커패시터를 제조하는 방법에 있어서,

내부 커패시터 구조물을 제조하는 단계,

상기 내부 커패시터 구조물의 표면 상에 확장 표면 랜드를 형성하는 단계 -상기 확장 표면 랜드는 2개 이상의 비어가 상기 확장 표면 랜드에 접속되도록 충분히 긴 랜드 길이를 가지며, 상기 랜드 길이는 상기 커패시터의 에지에 수직인 방향으로 상기 커패시터의 에지로부터 상기 확장 표면 랜드의 단부까지의 상기 확장 표면 랜드의 길이임-, 및

상기 확장 표면 랜드를 상기 내부 커패시터 구조물의 하나 이상의 전극에 전기적으로 접속시키는 하나 이상의 측면 종단부를 형성하는 단계를 포함하는 커패시터의 제조 방법.
제 14 항에 있어서, 상기 내부 커패시터 구조물을 형성하는 단계는 세라믹 커패시터 구조물을 형성하는 단계를 포함하는 커패시터의 제조 방법.
제 14 항에 있어서, 상기 내부 커패시터 구조물을 형성하는 단계는 유기 물질을 사용하여 커패시터 구조물을 형성하는 단계를 포함하는 커패시터의 제조 방법.
제 14 항에 있어서, 상기 내부 커패시터 구조물을 형성하는 단계는 집적 회로 커패시터를 형성하는 단계를 포함하는 커패시터의 제조 방법.
제 14 항에 있어서, 상기 확장 표면 랜드를 형성하는 단계는 커패시터의 폭의 적어도 30%와 동일한 랜드 길이를 갖는 확장 표면 랜드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
제 14 항에 있어서, 상기 확장 표면 랜드를 형성하는 단계는 커패시터의 길이의 적어도 20%와 동일한 랜드 길이를 갖는 확장 표면 랜드를 형성하는 단계를 포함하는 커패시터의 제조 방법.
커패시터 -상기 커패시터는 내부 커패시터 구조물, 및 상기 내부 커패시터 구조물에 전기적으로 접속되고, 커패시터의 표면 상에 형성되는 확장 표면 랜드를 포함하고, 상기 확장 표면 랜드는 2개 이상의 비어가 확장 표면 랜드에 접속되도록 충분히 긴 랜드 길이를 가지며, 상기 랜드 길이는 상기 커패시터의 에지에 수직인 방향으로 커패시터의 에지로부터 확장 표면 랜드의 단부까지의 확장 표면 랜드의 길이임- ; 및

상기 확장 표면 랜드에 전기적으로 접속된 2개 이상의 비어를 포함하는 집적 회로 패키지.
제 20 항에 있어서, 상기 커패시터는 상기 집적 회로 패키지내에 삽입된 집적 회로 패키지.
제 20 항에 있어서, 상기 커패시터는 상기 집적 회로 패키지의 표면 상에 장착된 집적 회로 패키지.
버스;

상기 버스에 결합된 메모리;

상기 버스에 결합된 집적 회로 패키지 -상기 집적 회로 패키지는,

커패시터 -상기 커패시터는 내부 커패시터 구조물, 및 상기 내부 커패시터 구조물에 전기적으로 접속되고 커패시터의 표면 상에 형성된 확장 표면 랜드를 포함하고, 상기 확장 표면 랜드는 2개 이상의 비어가 확장 표면 랜드에 접속도록 충분히 긴 랜드 길이를 가지며, 상기 랜드 길이는 상기 커패시터의 에지에 수직인 방향으로 커패시터의 에지로부터 확장 표면 랜드의 단부까지의 확장 표면 랜드의 길이임- 와, 상기 확장 표면 랜드에 전기적으로 접속된 2개 이상의 비어를 포함함- ; 및

상기 집적 회로 패키지의 상부면 상에 배치되고, 상기 확장 표면 랜드에 전기적으로 접속된 회로를 구비한 마이크로프로세서를 포함하는 전자 시스템.
제 23 항에 있어서, 상기 커패시터는 집적 회로 패키지내에 삽입된 전자 시스템.
제 23 항에 있어서, 상기 커패시터는 집적 회로 패키지의 표면 상에 장착된 전자 시스템.