JP2004531049A - 拡張表面ランドを有するキャパシター及びその製造方法 - Google Patents

Abstract

キャパシター（図６−９）は、１またはそれ以上の拡張表面ランド（図６−９の６０４、７０４、８０４、９０４）を有する。一実施例において、各拡張表面ランドは、ランド長がキャパシターの幅（図６の６１４）の少なくとも３０％またはキャパシターの長さ（図９の９１４）の少なくとも２０％に等しいキャパシターの上側表面または下側表面上のランドである。集積回路パッケージ（図１１の１１０２）に埋め込む場合、２またはそれ以上のビア（１１１２）を拡張表面ランド（１１０８）に電気的に接続することができる。

Description

【技術分野】
【０００１】
本発明は一般的に個別キャパシターに関し、さらに詳細には、個別キャパシターの表面上の表面ランド及びキャパシターの形成方法に関する。
【背景技術】
【０００２】
電子回路及び特にコンピューター及び計測回路は、近年ますます高性能化及び高速化している。回路周波数がますます高く、またそれに付随する高周波数過渡電流・電圧がますます大きくなるにつれて、電力及びアースラインのノイズが大きな問題となる。かかるノイズを減少するために、減結合キャパシターとして知られるキャパシターにより安定な信号または安定な電力を供給することが多い。キャパシターはさらに、電子デバイス（例えば、プロセッサー）などの電力を減少させる時に電圧オーバーシュートを減衰させ、またそのデバイスの電力を増加させる時の電圧ドループを減衰させるために使用される。
【０００３】
電圧オーバーシュートまたはドループを減衰させる減結合キャパシターは、その有効性を増加させるためにダイ負荷にできるだけ近い所に配置するのが一般的である。キャパシターは、ダイ側またはダイが取付けられるパッケージのランド側に表面実装することが多い。図１は、従来技術によるダイ側キャパシター１０６及びランド側キャパシター１０８を有する集積回路パッケージ１０２の断面図である。ダイ側キャパシター１０６は、パッケージの集積回路ダイ１０４と同じ側に取付けられる。これとは対照的に、ランド側キャパシター１０８、パッケージ１０２のダイ１０４とは反対側に取付けられる。
【０００４】
図２は、図１のキャパシターの電気的特性をシミュレーションする電気回路を示す。この回路はダイ負荷２０２を示すが、この負荷は適正に機能させるための容量またはノイズの減衰を必要とする。容量の一部は、ダイ上の、キャパシター２０４により示す容量により供給することができる。しかしながら、他の容量は、オフチップキャパシター２０６に示すようにチップから離れて供給する必要がある。オフチップキャパシター２０６は、例えば、図１に示すダイ側キャパシター１０６及び／またはランド側キャパシター１０８でよい。
【０００５】
オフチップキャパシター２０６は、製造上の制約により、如何に小さくともダイ負荷２０２からある距離離して配置するのが自然である。従って、インダクター２０８により示す或る大きさのインダクタンスがダイ負荷とオフチップキャパシター２０６との間に存在する。インダクター２０８の値は、ダイ負荷２０６からキャパシター２０６を介してこのダイ負荷２０２へ戻る電気的距離である「ループ面積」に関連がある。インダクター２０８はオフチップキャパシター２０６の応答時間を遅くする傾向があるため、ループ面積を最小限に抑えてインダクター２０８の値を減少させるのが望ましい。
【０００６】
再び図１を参照して、ダイ側キャパシター１０６は通常、ダイ１０４の周りに取付けられ、パッケージ１０２のトレース、ビア及び平面（図示せず）を介してダイ上の種々のポイントに容量を与える。ダイ側キャパシター１０６はダイの周りに取付けられるため、ダイ負荷とキャパシター１０６との間の経路長によりダイ負荷とキャパシター１０６との間インダクタンスが比較的大きくなる。
【０００７】
これとは対照的に、ランド側キャパシター１０８はダイ１０４のすぐ下方に、従って、幾つかのダイ負荷のすぐ下方に取付けることができる。しかしながら、パッケージはピンまたはランドのようなランド側コネクター（図示せず）も備えている。場合によっては、パッケージのランド側にキャパシター１０８を配置すると、これらのコネクターとの干渉の問題が生じる。従って、ランド側キャパシター１０８の使用は常にインダクタンスの問題に対する受入れ可能な解決法とは言えない。
【０００８】
図３は、従来技術では電圧オーバーシュートまたはドループを減衰させる減結合キャパシターとして使用可能な８個のコンタクトを有する個別キャパシター３００の上面図である。コンタクト３０２により、キャパシター３００内の内部キャパシター構造の電極への電気的接続が可能になる。左上のコンタクト３０２から時計方向に、コンタクト３０２の極性は交互に正と負になる。これにより、対向するコンタクト（即ち、直接向き合うコンタクト）が互いに反対の極性を有することになる。各コンタクト３０２は、キャパシター３００の上側表面３０８及び下側表面上の表面ランド３０４を有する。
【０００９】
従来技術の個別キャパシターの側面図である図４も参照して、上側表面及び下側表面上の各対のランドはキャパシターの側面４０４上の側面端子４０２を介して電気的に接続されている。内部電極（図示せず）は側面端子４０２、従って表面ランド３０４と電気的に接続する。
【００１０】
ランド３０４の長さを寸法３１２で示す。一般的に、ランド長は信頼性の高い表面実装半田接続を可能にする長さとなるように設計される。キャパシター３００の幅３１０に対する表面ランド３０４の長さ３１２の比率は通常、ほとんどのデバイスについて同じである。例えば、幅３１０が１．３ミリメートル（ｍｍ）のキャパシターは通常、ランド３０４の長さ３１２が約０．３ｍｍであり、これはキャパシター３００の幅３１０の約２３％である。
【００１１】
キャパシターは、それよりも多数のまたは少数のコンタクトを有することがある。例えば、図５は従来技術の１０個のコンタクトを有する個別キャパシター５００の上面図である。コンタクト５０２のうち８個はキャパシター５００の側部に接触し、ここでは「側部コンタクト」と呼ぶ。２個のコンタクト５０４はキャパシター５００の端部と接触するため、ここでは「端部コンタクト」と呼ぶ。左上のコンタクト５０２から時計方向に、コンタクト５０２及び５０４の極性は交互に正と負になる。図３のキャパシターとは異なり、これにより対向する側部コンタクト５０２は同一の極性を、また端部コンタクト５０４は互いに反対の極性を有することになる。
【００１２】
側部及び端部コンタクトの表面ランドの長さをそれぞれ、５１２、５１４で表す。図３に示すキャパシター３００と同様に、キャパシター５００の幅５１０に対する側部コンタクトの表面ランドの長さ５１２の比率は通常、ほとんどのキャパシターについてほぼ同じ（例えば、約２３％）である。さらに、キャパシター５００の長さ５１６に対する端部コンタクトの表面ランドの長さ５１４の比率は通常、ほぼ同じである。例えば、長さ５１６が２．０ｍｍであるキャパシターは通常、端部コンタクトのランド長５１４が約０．３ｍｍであり、これはキャパシター５００の長さ５１６の約１５％である。
【００１３】
電子デバイスがますます進歩するにつれて、減結合、電圧減衰及び電荷供給を行うためにインダクタンスが小さい高容量のキャパシターが求められている。さらに、パッケージコネクターと干渉せず、業界がある特定のデバイスサイズ及び実装密度に制約されないキャパシターが求められている。従って、電子デバイス及びそれらのパッケージの製造及び動作について別のキャパシターによる解決法が求められている。
【実施例の詳細な説明】
【００１４】
本発明の種々の実施例は、１またはそれ以上の拡張表面ランドを有するキャパシターを提供する。種々の実施例において、「拡張表面ランド」（「拡張ランド」とも呼ぶ）は、ランド長がキャパシターの幅の少なくとも３０％またはキャパシターの長さの２０％に等しいキャパシターの上側表面または下側表面上のランドである。「拡張ランドキャパシター」と呼ぶ１またはそれ以上の拡張表面ランドを有するキャパシターは、電子回路基板（例えば、集積回路パッケージ、インターポーザー、ソケットまたはプリント回路基板）に表面実装可能であるか、または電子回路基板内に埋め込むことができる。
【００１５】
種々の実施例の拡張ランドキャパシターは、基板上に実装されるか基板内に埋め込まれると、幾つかの利点を有する。先ず第１に、拡張表面ランドは、従来技術のランドにより可能であるよりもキャパシターとの接続に実質的に大きい信頼性を与える。拡張ランドキャパシターを基板上に表面実装するか基板内に埋め込むと、拡張ランドの実質的な部分を基板内または基板の表面上のトレースに電気的に接続することができる。接続部が従来技術のランドを有するキャパシターで可能なよりも大きいため、その接続部は大量の電流を運ぶことが可能であり、振動による損傷または他の種類の疲労を受ける可能性が低い。
【００１６】
拡張表面ランドキャパシターを基板内に埋め込む場合、一実施例において、多数のビアを各拡張表面ランドに接続することが可能であるが、これは従来技術のランドを有するキャパシターでは不可能である。これらのビアのうち１つが、例えば、高電流により故障した場合、他のビアは依然としてキャパシターへまたはキャパシターから電流を運ぶことができる。埋め込まれたキャパシターへの接続の信頼性を高めることは、キャパシターとその負荷との間のインダクタンスを基板毎のばらつきがないように、また時間が経過しても一定であるようにすることで重要である。
【００１７】
拡張表面ランドを用いる別の利点として、従来技術のランドによるよりもキャパシターにより大きな電流を運ぶ能力が得られることである。単一の従来型ランドの電流搬送能力は、ランドの面積またはランドへ電流を運ぶビアまたは他の接続部の断面積により制限される。これとは対照的に、拡張表面ランドによると、多数の従来型ビアまたは大型の接続部を各ランドに電気的に接続できるため、拡張ランド及び内部キャパシター構造へ搬送可能な電流の量を増倍できる。
【００１８】
上述した拡張表面ランドキャパシターにより得られるさらに別の利点は、キャパシターと負荷との間のインダクタンス及び抵抗を減少できることである。これは、キャパシターと負荷との間により大型の接続部（例えば、ビアまたはトレース）が存在できるという理由による。さらに、キャパシターは基板内のダイの直下に埋め込むことができるため、ループ面積、従ってインダクタンスが表面実装デバイスと比べると小さい。
【００１９】
図６は、本発明の一実施例による拡張表面ランドキャパシター６００の上面図である。キャパシター６００には８つのコンタクトがあり、これらはキャパシター６００内の内部キャパシター構造（図示せず）の電極と電気的接続関係にある。左上のコンタクトから時計方向に、これらのコンタクトの極性は交互に正と負になる。その結果、対向するコンタクト（即ち、互いに直接反対側にあるコンタクト）は反対の極性を有する。
【００２０】
各コンタクトは、キャパシター６００の上側表面及び／または下側表面上に表面ランド６０４を有する。上側表面及び下側表面ランドの各対は、キャパシター６００の側面上の側面端子（図示せず）を介して電気的に接続されている。内部キャパシター構造の各電極は、図１２及び１３を参照して詳述するように、１つおきの側面端子、従って表面ランド６０４と電気的に接続される。キャパシター６００の幅の寸法を６１４で示す。ここで、用語「長さ」及び「幅」は種々の図面のキャパシターの特定の寸法を表すものであるが、これらの用語は本発明が矩形のキャパシターだけに利用可能であることを意味するものではない。それどころか、本発明の種々の実施例は矩形、正方形及び他の形状を有するキャパシターに利用可能である。
【００２１】
１またはそれ以上の表面ランド６０４は拡張表面ランドである。１つの実施例において、「拡張表面ランド」はキャパシターの上側表面または下側表面上の側方ランドであり、そのランド長６１０はキャパシター６００の幅６１４の少なくとも３０％に等しく、「側方ランド」はキャパシター６００の上方端縁部６０６または下方端縁部６０８に接触する表面ランドである。例えば、幅６１４が１．３ｍｍである拡張ランドキャパシターは、長さ６１０が約０．３９ｍｍまたはそれ以上であるランド６０４を有する。拡張表面ランドと従来技術のキャパシターに用いる従来型ランドとは、従来型ランドのランド長がキャパシターの幅の３０％以下である点で相違する。ここで用いる用語「ランド長」は、キャパシターの端縁部からランドの端部までのその端縁部に垂直な方向における表面ランドの長さとして定義される。
【００２２】
別の実施例において、「拡張表面ランド」はランド長６１０を有するキャパシターの上側表面または下側表面上の側方ランドであり、拡張表面ランドとキャパシターの対向端縁部に接触する表面ランドとの間のギャップ６１２はキャパシター６００の幅６１４の５％を超えない。前の例を用いると、幅６１４が１．３ｍｍの拡張ランドキャパシターは、ランド６０４の間のギャップ６１２が約０．０７ｍｍまたはそれ以下である。拡張表面ランドは、幅が１．３ｍｍよりも大きいかまたは小さいキャパシターでも同様に実現可能である。
【００２３】
図６は８個のコンタクトを有するキャパシター６００を示すが、他の実施例ではそれより多数また少数のコンタクトを有するようにキャパシターを構成可能である。図７は、本発明の第２の実施例による６個のコンタクトを有する拡張表面ランドキャパシター７００の上面図である。キャパシター７００は、コンタクトの数及び拡張表面ランドの構造が異なる点を除きキャパシター６００（図６）と同じである。
【００２４】
各コンタクトは、キャパシター７００の上側表面及び／または下側表面上に表面ランド７０２、７０４を有する。上側表面及び下側表面のランド対は、キャパシター７００の側面上の１またはそれ以上の側面端子（図示せず）により電気的に接続されている。６個のコンタクトは、キャパシター７００内の内部キャパシター構造（図示せず）の電極と電気的に接続される。内部キャパシター構造の各電極は、図１２、１３を参照して詳述するように、１つおきの側面端子と電気的に接続される。
【００２５】
６個のコンタクトのうち４個は上側表面端縁部７２２または下側表面端縁部７２４からのみ延びる表面ランド７０２を有するが、残りの２個のコンタクトは上側表面端縁部７２２及び下側表面端縁部７２４の両方から、また左側端縁部７２８または右側端縁部７２６からも延びる表面ランド７０４を有する。１またはそれ以上の表面ランド７０２は従来型ランドでよく、または種々の実施例において、それらは拡張表面ランドでもよい。
【００２６】
それとは対照的に、１つの実施例において、表面ランド７０４は拡張表面ランドである。各拡張表面ランド７０４は、２つの導電セグメント７０６、７０８を有する。第１のセグメント７０６は、キャパシター７００の幅７３０にわたって上側表面端縁部７２２から下側表面端縁部７２４へ延びる。第２のセグメント７０８は、それぞれ第１のセグメントのほぼ中心からキャパシター７００の右側端縁部７２６または左側端縁部７２８へ垂直に延びる。従って、１つの実施例において、各拡張ランド７０４はＴ字形ランドを形成する。
【００２７】
この実施例において、「拡張表面ランド」は、ランド長がキャパシターの幅全体７３０であるキャパシターの上側表面または下側表面上のランドである。本発明によると、「拡張表面ランド」は、第１のセグメントのランド長がキャパシターの幅全体であり、第２のセグメントのランド長が第１のセグメントからキャパシターの左側または右側端縁部までの長さであるキャパシターの上側表面または下側表面上のランドとして定義することも可能である。他の実施例において、「拡張表面ランド」は、ランド長がキャパシターの長さ全体を延び、キャパシターの左側端縁部または右側端縁部に接触する、キャパシターの上側表面または下側表面上の「端部ランド」である。
【００２８】
ランド７０２はキャパシターの端縁部７２２、７２４とただ一度接触するが、各拡張ランド７０４はキャパシターの端縁部７２２、７２４、７２６、７２８と３回接触する。従って、ランド７０２及び７０４は、端縁部７２２、７２４、７２６、７２８と合計１０回接触する。左上の表面ランド７０２から時計方向に、ランド７０２及び７０４が端縁部７２２、７２４、７２６、７２８と接触する度にそれらの極性を見ると、極性は端縁部に沿って交互に正と負になる。
【００２９】
図８は、本発明の第３の実施例による６個のコンタクトを備えた拡張表面ランドキャパシター８００を示す上面図である。キャパシター８００とキャパシター６００(図６)とは、コンタクト数及び拡張表面ランドの構造が異なる点を除き同じである。
【００３０】
各コンタクトは、キャパシター８００の上側表面及び／または下側表面上に表面ランド８０２、８０４を有する。上側表面及び下側表面上の各ランド対は、キャパシター８００の側面上の１または２個の側面端子（図示せず）を介して電気的に接続されている。６個のコンタクトは、キャパシター８００内の内部キャパシター構造（図示せず）の電極と電気的に接続している。内部キャパシター構造の電極は、図１２及び１３を参照して詳説するように、１つおきの側面端子と電気的に接続される。
【００３１】
６個のコンタクトのうちの２個は左側端縁部８２８または右側端縁部８２６からだけ延びる表面ランド８０２を有するが、残りの４個のコンタクトはキャパシター８００の幅８１０にわたって上側表面端縁部８２２から下側表面端縁部８２４へ延びる表面ランド８０４を有する。１またはそれ以上の表面ランド８０２は従来型ランドでよいが、それらは種々の実施例において、拡張ランドでもよい。
【００３２】
それとは対照的に、１つの実施例において、表面ランド８０４は拡張表面ランドである。この実施例では、「拡張表面ランド」は、ランド長がキャパシターの幅全体であるキャパシターの上側表面または下側表面上の側方ランドである。
【００３３】
ランド８０２はキャパシターの端縁部８２６、８２８とただ一度接触するが、各拡張ランド８０４はキャパシターの端縁部８２２、８２４と２回接触する。従って、ランド８０２及び８０４は端縁部８２２、８２４、８２６、８２８と合計１０回接触する。左上方の表面ランド８０４から時計方向に、ランド８０２、８０４が端縁部８２２、８２４、８２６、８２８と接触する度にそれらの極性をみると、極性は端縁部に沿って交互に正と負になる。
【００３４】
図９は、本発明の第４の実施例による１０個のコンタクトを備えた拡張表面ランドキャパシター９００を示す上面図である。キャパシター９００とキャパシター６００（図６を参照）とは、コンタクト数及び拡張表面ランドの構造が異なる点を除き同じである。
【００３５】
各コンタクトは、キャパシター９００の上側表面及び／または下側表面上に表面ランド９０２、９０４を有する。上側表面ランドと下側表面ランドの各対は、キャパシター９００の側面上の側面端子（図示せず）を介して電気的に接続されている。１０個のコンタクトは、キャパシター９００内の内部キャパシター構造（図示せず）の電極と電気的に接続する。内部キャパシター構造の各電極は、図１２及び１３を参照して詳説するように、１つおきの側面端子、従って表面ランド９０２、９０４と電気的に接触する。
【００３６】
１またはそれ以上の表面ランド９０２は従来型ランドでよいが、種々の実施例において、それらは拡張ランドでもよい。それとは対照的に、１つの実施例において、表面ランドの一方または両方は拡張表面ランドである。左上方の表面ランド９０２から時計方向にランド９０２及び９０４の極性を見ると、これらの極性は交互に正と負になる。
【００３７】
図示の実施例において、「拡張表面ランド」は、ランド長がキャパシターの長さが少なくとも２０％に等しいキャパシターの上側表面または下側表面上の端部ランドである。例えば、長さ９１２が２．０ｍｍである拡張ランドキャパシターは、長さ９１０は約０．３９ｍｍまたはそれ以上のランド９０４を有する。
【００３８】
別の実施例において、拡張表面ランドは、その拡張表面ランドとそのランドの反対側に接触する表面ランドとの間のギャップがキャパシターの長さの４％を超えないようなランド長を有するキャパシターの上側表面または下側表面上の端部ランドである。前の例を用いると、長さ９１２が２．０ｍｍである拡張ランドキャパシター９０４間のギャップ９１４は約０．０７ｍｍまたはそれ以下である。拡張表面ランドは長さが２．０ｍｍよりも長いかまたは短いキャパシターでも同様に実現可能である。
【００３９】
さらに別の実施例において、「拡張表面ランド」は、同じ極性を有する２またはそれ以上の側面端子を電気的に接続するキャパシターの上側表面または下側表面上のランドである。この定義は、図６及び７にそれぞれ示すランド６０４及び７０４を包含する。さらに、その定義は、同一極性の２乃至全ての側面端子を接続し、反対極性のランドをその平面から電気的に隔離させる空所を有する、キャパシターの上側表面または下側表面上の導電性平面を形成するランドを包含する。１つの実施例では、単一の平坦なランドにより同一極性の側面端子を接続する。他の実施例では、多数の平面がランドの上側表面または下側表面を覆うことができる。例えば、１つの平面は２またはそれ以上の正の側面端子を電気的に接続し、別の平面は２またはそれ以上の負の側面端子を電気的に接続する。
【００４０】
種々の実施例において、図６−９に示す各キャパシター６００、７００、８００、９００は、当業者であれば本願の記載から自明なように、セラミックキャパシター、酸化アルミニウムキャパシター、有機キャパシターまたは事実上他の任意の方法により製造されるキャパシターでよい。キャパシター６００、７００、８００、９００の寸法は、製造上の制約または他のファクターに応じて広い範囲で異なる。さらに、キャパシター６００、７００、８００、９００は、多数の異なる形状（例えば、正方形、円形または多角形）でよいため、必ずしも矩形でなくてもよい。
【００４１】
図６−９に示すキャパシター６００、７００、８００、９００は両側のランドが対称的であるが、他の実施例では、これらのランドを非対称的にしてもよい。例えば、キャパシター６００（図６）の上側表面上のランドを従来型ランドに、またキャパシターの下側表面上のランドを拡張ランドとしてもよく、その逆でもよい。さらに、キャパシター６００、７００、８００、９００の特定ランドを拡張表面ランドとして示したが、これらのランドのうちの１つまたはそれ以上のランドを従来型ランドとし、従来型ランドとして示す１またはそれ以上のランドを拡張表面ランドにしてもよい。
【００４２】
図６−９に示すキャパシター６００、７００、８００、９００のそれぞれについて、ランドの極性は、キャパシターの端縁部に接触するため、キャパシターの周面に沿って交互に正と負になる。別の実施例において、ランドの極性は厳密に言うと交番せず、キャパシターの端縁部の周りに沿って順次現れる２またはそれ以上のランドを同じ極性にしてもよい。かかる場合、拡張表面ランドの形状は、同一極性を有する任意のまたは全てのランドに電気的に接続するために変化させることができる。さらに、拡張表面ランドは常に矩形である必要はない。例えば、他の実施例において、同一極性の端子を対角線上に接続する拡張表面ランドを用いてもよい。
【００４３】
図６−９に示すキャパシター６００、７００、８００、９００はキャパシターの２個または４個の側部上に６個、８個または１０個のコンタクトを有するが、他の実施例において、キャパシターがそれより多数または少数のコンタクトを有し、これらのコンタクトがデバイスの多数側または少数側上に位置するようにしてもよい。詳説すると、キャパシターのコンタクトを１、２、３またはそれ以上の側面上に設け、これらのコンタクトに関連する幾つかのまたは全ての表面ランドを拡張表面ランドにしてもよい。
【００４４】
図６−９は、本発明の種々の実施例に関連して拡張表面ランドを有する幾つかの個別キャパシターを示すように意図されている。これらの例は、当業者であれば本願の記載からわかるように、多種多様な個別キャパシターまたは他の個別デバイス（例えば、インダクター、トランジスター、抵抗など）が種々の実施例の拡張表面ランドを実現できるため、いかなる意味においても限定的ではない。詳しくは、それより多数または少数のコンタクトを有し、多種多様な形状または相対的サイズのキャパシターまたは他のデバイスを用いることが可能である。
【００４５】
上述したように、種々の実施例の拡張表面ランドキャパシターは、電子基板（例えば、パッケージ、インターポーザー、ソケットまたはプリント回路板）上に実装するかまたはその内部に埋め込むことができる。何れにしても、拡張ランドの表面積が大きければ大きいほど内部キャパシター構造への接続部の信頼性が増加し、そのインダクタンスが小さくなるという利点が得られる。拡張表面ランドキャパシターを埋め込み型キャパシターとして使用すると、さらに別の利点が得られる。詳述すると、これらのキャパシターは、表面実装キャパシターよりもダイ負荷に近く位置するように集積回路パッケージ内に埋め込むことが可能である。従って、埋め込み型キャパシターは、多くの場合、表面実装キャパシターより早い速度で、また小さいインダクタンスで応答することができる。
【００４６】
図１０は、本発明の一実施例による埋め込み型拡張表面ランドキャパシター１００２を備えた電子パッケージ１０００の上面図である。１つの実施例において、パッケージ１０００は、上側表面上に多数の導電ボンディングパッド１００４を有し、これらのパッドは集積回路（図示せず）上の相補的パッドに電気的に接続可能である。パッド１００４の一部または全部はビア（図示せず）に電気的に接続され、これらのビアはパッケージ１０００の種々の層またはパッケージ１０００内に埋め込まれたデバイスを上側表面に接続する。
【００４７】
パッケージ１０００は、１またはそれ以上の埋め込み型拡張表面ランドキャパシター１００２を有し、これらのキャパシターはそれぞれビアを介して1組のボンディングパッド１００４に電気的に接続可能である。図１０は、各キャパシター１００２のすぐ上方に位置する３０個のボンディングパッド１００４を示すが、これは最大３０個のビアにより各キャパシター１００２を上側表面に電気的に接続できることを示す。種々の実施例において、それより多数または少数のボンディングパッド１００４を各キャパシター１００２に接続することが可能であり、それより多数または少数のキャパシター１００２をパッケージ１０００内に埋め込むことができる。
【００４８】
図１１は、図１０の線Ａ−Ａに沿う電子パッケージの断面図である。パッケージ１１０２の断面内には、個別キャパシター１１０４が埋め込まれている。個別キャパシター１１０４は２またはそれ以上のコンタクト１１０６を有し、各コンタクトはキャパシター１１０４の上側表面及び／または下側表面上の拡張ランド１００８を備えている。ランド１１０８は、キャパシター１１０４の側面、従って内部キャパシター構造（図示せず）に側面端子１１１０を介して電気的に接続可能である。
【００４９】
１またはそれ以上のビア１１１２は、パッケージ１１０２の上側表面から、または１またはそれ以上の他のパッケージ層から延びて、拡張ランド１２０８と電気的に接続する。図１１に示す実施例において、２つのビア１１１２は各拡張ランド１１０８と接触する。従って、この実施例では、「拡張表面ランド」は、ランドに接続される互いに絶縁された２またはそれ以上のビアにとって十分なランド長を有するキャパシターの上側表面または下側表面上の側部または端部ランドである。他の実施例において、より多くのビア１１１２を各拡張ランド１１０８に接触させるかまたは少数のビア１１１２を各拡張ランド１１０８に接触させることができるが、拡張ランド１１０８は少なくとも２つのビアを接続するために十分に長いものである。多数のビア１１１２を拡張ランド１１０８に電気的に接続する２つの利点は、より多くの電流をランド１１０８に運ぶことが可能になると共にランド１１０８に接続するビア１１１２のうち１個（全部よりも少ない）が故障した場合も依然として接続を維持できることである。
【００５０】
図示の実施例において、ビア１１１２は、キャパシター１１０４の上側表面上の拡張ランド１１０８と接触する。他の実施例において、１またはそれ以上のビアはキャパシター１１０４の下側表面上の従来型及び／または拡張型ランドと接触することができる。さらに、図１１は、説明を容易にするためにパッケージ１１０２の種々の導電性及び非導電性の層を完全に示すものではない。パッケージの実際の設計によると、１またはそれ以上の導電性及び／または非導電性の層は、キャパシター１１０４の上方、下方またはそれに平行に存在することがある。キャパシター１１０４とダイ負荷との間のループインダクタンスを最小限に抑えるには、これは本質的ではないが、キャパシター１１０４をパッケージ１１０２の上側表面にできるだけ近付けて埋め込むことが望ましい。キャパシターは、単一のパッケージの１または多数の層内に埋め込むことができる。
【００５１】
内部キャパシター構造の種々の実施例を図１２及び１３を参照して説明する。図１２は、図６の線Ａ−Ａで示す拡張表面ランドキャパシター１２００の断面図である。キャパシター１２００は、図１１について説明したように、集積回路パッケージ、インターポーザー、ソケット及び／またはプリント回路基板のような基板に埋め込み、ビアを用いて基板の上側表面及び／または１またはそれ以上の他の層に電気的に接続することが可能である。
【００５２】
キャパシター１２００は２またはそれ以上のコンタクト１２０２を有し、各コンタクトはキャパシター１２００の上側表面及び／または下側表面上に拡張ランド１２０４を有する。これらのランド１２０４は、キャパシター１２００の側面、従って、内部キャパシター構造に側面端子１２０６を介して電気的に接続されている。
【００５３】
内部キャパシター構造は、導電性材料より成り、誘電性材料の１またはそれ以上の層１２１０により分離された２またはそれ以上の電極１２０８を有する。一番上の電極１２０８から下方に移動して、電極１２０８は交互に左側及び右側の端子１２０６に電気的に接続する。従って、これらの電極及び非導電性層１２０８、１２１０は、左側及び右側の拡張ランド１２０４がそれぞれ電力及びアースに電気的に接続されると容量性電荷を供給する。この実施例において、左側及び右側の拡張ランド１２０４は互いに反対の極性を有する。
【００５４】
図１３は、図７の線Ａ−Ａに沿う拡張表面ランドキャパシター１３００の断面図である。キャパシター１３００は、図１１について説明したように、基板内に埋め込んで基板の上側表面及び／または基板の１またはそれ以上の他の層にビアにより電気的に接続可能である。
【００５５】
キャパシター１３００は２またはそれ以上のコンタクトを有するが、断面Ａ−Ａに沿ってただ１つのコンタクト１３０２を図示する。各コンタクト１３０２は、キャパシター１３００の上側表面及び／または下側表面上の１またはそれ以上の拡張ランド１３０４を有する。拡張ランド１３０４は、キャパシター１３００の側面、従って内部キャパシター構造に側面端子１３０６を介して電気的に接続されている。
【００５６】
内部キャパシター構造は、導電性材料で形成され誘電性材料の１またはそれ以上の層１３１０により分離された２またはそれ以上の電極１３０７−１３０８を有する。一番上の電極１３０７から下方に移動して、電極１３０７は両方の側面端子１３０６に電気的に接続し、電極１３０８は何れの側の端子１３０６にも接続しない。電極１３０８のうち側面端子１３０６に接続しない電極は、キャパシター１３００上の別のコンタクト（図示せず）に接続する。従って、電極１３０７、１３０８及び非導電性層１３１０は、拡張ランド１３０４及びもう１つのコンタクト（図示せず）がそれぞれ電源とアースに接続されると容量性電荷を供給する。この実施例において、左側及び右側の端子１３０６は同一極性を有する。
【００５７】
１つの実施例において、図１２及び１３に示す内部キャパシター構造はセラミックキャパシターである。この実施例において、これらの構造は他の無機または有機材料で形成することも可能であり、これらの材料の多くは当業者に知られている。４つの電極１２０８、１３０７、１３０８を図１２及び１３にそれぞれ示したが、他の実施例ではそれより多数または少数の電極を用いることができる。
【００５８】
図１４は、本発明の一実施例に従って拡張表面ランドキャパシターを製造する方法を示すフローチャートである。図１４は、本発明の一実施例に従って拡張表面ランドキャパシターを製造する種々の段階を断面図で略示する図１５−１７と共に見る必要がある。
【００５９】
この方法は、ブロック１４０２において内部キャパシター構造１５００（図１５）を形成することによりスタートする。内部キャパシター構造１５００は、導電性材料により形成され誘電性材料の１またはそれ以上の層１５０４により分離された２またはそれ以上の電極１５０２を有する。さらに、１つの実施例において、誘電性材料の一番上の被覆層１５０６は一番上の電極１５０２の上にあり、一番下の被覆層１５０８は一番下の電極１５０２の下にある。
【００６０】
１つの実施例において、スクリーンプリンティングプロセスにより、誘電層１５０４及び被覆層１５０６、１５０８をセラミック材料により形成し、電極１５０２をこれらの層上に形成する。電極１５０２は、当業者に知られているように、銅、ニッケル、銀、パラジウム−銀、錫、金及び他の導電性材料で形成することができる。その後、スクリーンプリンティングにより形成したセラミック層１５０４及び被覆層１５０６、１５０８を、当業者に知られた製造技術を用いて積み重ね、加圧して一緒に焼成する。
【００６１】
他の実施例において、構造１５００は、ＦＲ−４エポキシ−ガラス、ポリイミド−ガラス、ベンゾシクロブテン、テフロン、他のエポキシ樹脂、射出成形プラスチックなどのような有機材料で形成することができる。その後、導電性の層及び絶縁性の層を積み上げる標準の方法を当業者に知られた技術により実行すると、多層構造１５００が得られる。これらの技術には、例えば、光リソグラフィー、材料付着、めっき、プリンティング、積層及び導電性及び非導電性材料を追加または除去する他のプロセスの任意の組合せが含まれる。
【００６２】
さらに別の実施例において、構造１５００は半導体構造でもよい。従って、材料付着及びドーピングを含む種々の半導体製造技術を用いてこの構造を得ることができる。
【００６３】
ブロック１４０４において、ランド１６０２、１６０４（図１６を参照）を、キャパシター構造１６００の一番上及び／または一番下の被覆層１５０６、１５０８の上に形成する。１つの実施例において、これは、一番上及び／または一番下の被覆層１５０６、１５０８の上にスクリーンプリンティングによりランド１６０２、１６０４を形成することにより行う。他の実施例において、当業者に知られた他の導電性材料付着技術を用いることができる。
【００６４】
種々の実施例において、ランド１６０２、１６０４の何れかまたは両方を拡張ランドにしてもよい。ランド１６０２、１６０４は、当業者に知られているように、銅、ニッケル、銀、パラジウム−銀、錫、金または他の導電性材料から形成できる。
【００６５】
１つの実施例において、図１５に示す内部キャパシター構造１５００が完成した後にランド１６０２、１６０４を形成する。別の実施例において、ランド１６０２及び／または１６０４は、内部キャパシター構造１５００の形成時に形成することができる。例えば、１つの実施例において、内部キャパシター構造１５００はセラミック構造であり、ランド１６０２、１６０４の何れかまたは両方を、種々の層を積み重ね加圧しそして一緒に焼成する前に形成することができる。従って、種々に実施例において、ブロック１４０２及び１４０４は一緒にまたは順次実施することができる。さらに別の実施例では、ランド１６０２及び／または１６０４を、キャパシターをハウジング内に埋め込む時のように後で形成することもできる。
【００６６】
再び図１４を参照して、ブロック１４０６において、側面端子１７０２（図１７）をキャパシター１７００の側面上に形成する。側面端子１７０２はランド１６０２、１６０４を内部電極に接続する。
【００６７】
１つの実施例において、側面端子１７０２の形成は、当業者に知られているようにディッピング及び／またはストライピングプロセスを用いて行う。１つの実施例では、当業者に知られた他の導電性材料付着技術を用いることができる。側面端子１７０２は、当業者に知られているように、銅、ニッケル、銀、パラジウム−銀、錫、金または他の導電性材料で形成できる。
【００６８】
最後に、ブロック１４０８において、ランド１６０２、１６０４及び側面端子１７０２を必要に応じてめっきにより形成し、この方法を終了させる。ランド及び端子のめっきは、１つの実施例では、バレルめっきプロセスにより行う。他の実施例では、当業者に知られた他のめっき技術を用いることが可能である。めっきプロセスは当業者に知られているように、銅、ニッケル、銀、パラジウム−銀、錫、金または他の導電性材料を含む多数の導電性材料のうち任意のものを用いることができる。
【００６９】
前述したように、種々の実施例において説明したような拡張表面ランドキャパシターを、集積回路パッケージ、インターポーザー、ソケット及び／またはプリント回路基板内に含めることが可能である。図１８は、各々が本発明の種々の実施例による１またはそれ以上の埋め込み型拡張表面ランドキャパシターを組み込んだ集積回路パッケージ、インターポーザー、ソケット及びプリント回路板を示す。
【００７０】
図１８の頂部から初めて、集積回路１８０２は、集積回路パッケージ１８０４に収納されている。集積回路１８０２は、コネクター（図示せず）により集積回路パッケージ１８０４に電気的に接続された1またはそれ以上の回路を含む。
【００７１】
集積回路１８０２は、多数のタイプの集積回路のうち任意のものでよい。本発明の一実施例では、この集積回路１８０２はマイクロプロセッサーであるが、他の実施例では、メモリーデバイス、ＡＳＩＣ、デジタル信号プロセッサーまたは任意タイプのデバイスでよい。図示の例では、集積回路１８０２は「フリップチップ」タイプの集積回路であり、これはチップ上の入出力端子が表面上の任意のポイントに存在することを意味する。チップを集積回路パッケージ１８０４へ固着する待機状態にした後、それを裏返して半田バンプまたはボールにより集積回路パッケージ１８０４の上側表面上のマッチングパッドに固着する。あるいは、入出力端子を集積回路パッケージ１８０４にその上側表面上のパッドへのボンディングワイヤーにより接続する場合、集積回路１８０２をワイヤーボンディングすることが可能である。
【００７２】
集積回路１８０２内の１またはそれ以上の回路は負荷として作用し、容量、ノイズ抑制及び／または電圧減衰を必要とすることがある。この容量の一部は、本発明の一実施例では、パッケージ１８０４内に埋め込んだキャパシター１８０３により提供する。これらのキャパシター１８０３は、上述したように、１またはそれ以上の拡張表面ランドを用いて、少なくとも一部は集積回路の負荷に電気的に接続する。このようにして、集積回路１８０２へ１またはそれ以上のレベルの別の容量が提供され、必要に応じて電圧減衰及びノイズ抑制が行われる。容量のこれらのオフチップ源が近くにあることは、各オフチップ源がダイに対して比較的小さいインダクタンスパスを有することを意味する。
【００７３】
他の実施例において、拡張ランドキャパシター１８０７、１８０９、１８１１は、インターポーザー１８０６、ソケット１８０８、プリント回路基板１８１０またはそれらの任意の組合せ内に埋め込まれている。集積回路パッケージ１８０４は、例えば、ボールグリッドアレイ接続部１８１２のような半田接続によりインターポーザー１８０６に結合される。別の実施例において、集積回路パッケージ１８０４は、ピン型または他のタイプの接続手段によりインターポーザー１８０６に電気的及び物理的に接続することができる。
【００７４】
インターポーザー１８０６は、プリント回路基板１８１０上のソケット１８０８を介してプリント回路基板１８１０に結合する。図示の例において、インターポーザー１８０６は、ソケット１８０８の相補的ピンホールと係合するピン１８１４を有する。あるいは、インターポーザー１８０６を例えば、ボールグリッドアレイ接続部のような半田接続部によりプリント回路基板１８１０に電気的及び物理的に接続することができる。さらに別の実施例では、集積回路パッケージ１８０４をインターポーザーによらずにソケット１８０８及び／またはプリント回路基板１８１０に直接接続してもよい。かかる実施例において、集積回路パッケージ１０８４及びプリント回路基板１８１０は、ボールグリッドアレイまたはピン型接続部により電気的及び物理的に接続することができる。他の実施例では、集積回路１８０４及びプリント回路板１８１０を接続する他の方法を用いることも可能である。
【００７５】
プリント回路基板１８１０は、例えば、コンピューターシステムのマザーボードでよい。そのようにして、このプリント回路基板は集積回路１８０２へ電力、アース電位及び信号を供給する媒体として働く。これらの電力、アース電位及び他の信号は、プリント回路基板１８１０、ソケット１８０８、インターポーザー１８０６及び集積回路パッケージ１８０４上またはその内部のトレースまたは平面（図示せず）を介して供給される。
【００７６】
種々の実施例に関連して述べた構成は、汎用電子システムの一部を形成することができる。図１９は、本発明の一実施例による汎用電子システムを示す。図１３に示すシステムは、例えば、コンピューター、無線または有線通信装置（例えば、電話、モデム、セルラー電話、ペイジャー、ラジオ）、テレビジョン、モニターまたは事実上他の任意タイプの電子システムでよい。
【００７７】
電子システムは１またはそれ以上のプリント回路基板上に収納され、マイクロプロセッサー１９０４、集積回路パッケージ１９０６、インターポーザー１９０８、ソケット１９０９、バス１９１０、電源１９１１、信号プロセッサー１９１２及びメモリー１９１４を有する。集積回路パッケージ１９０６、インターポーザー１９０８、ソケット１９０９及び／またはプリント回路基板は、本発明の種々の実施例に従ってそれらの上に取付けられるかまたはそれらの内部に埋め込まれた１またはそれ以上の拡張ランドキャパシターまたは他のデバイスを有する。集積回路パッケージ１９０６、インターポーザー１９０８及びソケット１９０９は、マイクロプロセッサー１９０４とバス１９１０に結合されたデバイスとの間で電力及び通信信号を伝送するためにマイクロプロセッサー１９０４をバス１９１０に結合する。１つの実施例において、バス１９１０は、マイクロプロセッサー１９０４をメモリー１９１４、電源１９１１及び信号プロセッサー１９１２に結合する。しかしながら、本発明の他の実施例では、マイクロプロセッサー１９０４を種々のバスを介してメモリー１９１４、電源１９１１及び信号プロジェクト１９１２に結合できることを注意されたい。
【結論】
【００７８】
上記の説明では、種々の実施例において拡張ランドを種々の仕方で定義した。他の仕方により定義される拡張ランドを、次の２つの段落で説明するように、他の実施例において用いることができる。
【００７９】
例えば、別の実施例において、「拡張表面ランド」は、ランド長がキャパシターの幅の少なくとも４０％に等しいキャパシターの上側表面または下側表面上の側部または端部ランドである。さらに別の実施例において、「拡張表面ランド」は、ランド長がキャパシターの幅の少なくとも５０％に等しいキャパシターの上側表面及び下側表面上の側部または端部ランドである。別の実施例において、「拡張表面ランド」は、ランド長がキャパシターの長さの少なくとも４０％に等しいキャパシターの上側表面または下側表面上の端部ランドである。
【００８０】
さらに別の実施例において、「拡張表面ランド」は、拡張表面ランドとその拡張表面ランドの反対側の表面ランドとの間のギャップがキャパシターの幅の５％乃至５０％になるようなランド長を有するキャパシターの上側表面または下側表面上の側部または端部ランドである。さらに別の実施例にておいて、「拡張表面ランド」は、拡張表面ランドとその拡張表面ランドの反対側に接触する表面ランドとの間のギャップがキャパシターの幅の４％乃至５０％になるようなランド長を有するキャパシターの上側表面または下側表面上の端部ランドである。さらに別の実施例にておいて、「拡張表面ランド」は、ランド長が０．６ｍｍより大きいキャパシターの上側表面または下側表面上の側部又は端部ランドである。
【００８１】
キャパシター構造及びその構造の製造方法の種々の実施例を、基板または汎用電子システム内へのその構造の組み込みと共に説明した。この説明において、基板内に１またはそれ以上の拡張表面ランドを有するキャパシターを埋め込むことについて特に言及した。種々の実施例のキャパシターは基板に表面実装することも可能である。さらに、拡張表面ランドの種々の実施例は、他の個別デバイス（例えば、インダクター、抵抗、トランジスター等）に適用することもできる。
【００８２】
上述の寸法及び範囲の例が代表的であると考えるが、本発明の種々の実施例はかかる寸法またはそれらの範囲に限定されない。業界内には、関連コスト及び性能の利点を得るためにデバイスの寸法を一般的に減少する傾向があると認められる。
【００８３】
上記の詳細な説明において、本発明を実施する特定の実施例を例示した、本願の一部である添付図面を参照した。これらの実施例は当業者が本発明を実施できるように十分に詳細に記載されている。
【００８４】
当業者は、同一目的を達成するように設計された任意の構成を図示の特定の実施例の代わりに用いることができることがわかるであろう。例えば、パターン形成した導電性材料のさらに別の層及び信号、電力及びアース電位を運ぶビアを、図示の埋め込み型キャパシター構造の間、それらの上方、それらの間またはそれらの下方に存在するようにしてもよい。
【００８５】
種々の実施例を、ダイに余分のオフチップ容量を与える文脈で説明した。当業者は、本願の記載から、本発明の方法及び装置は、キャパシターが回路負荷への低インダクタンス、低抵抗及び/または高信頼性パスを有するのが望ましい他の多くの例において利用可能であることがわかるであろう。従って、かかる用途は全て本発明の思想及び範囲内に含まれるものと意図されている。
【００８６】
本願は、本発明の任意の変形例または設計変更を包含するものである。従って、上記の詳細な説明は限定的な意味で捉えるべきでなく、当業者にとって、部品及びステップの詳細、材料または構成の多種多様な変更を、頭書の特許請求の範囲に示される本発明の思想及び範囲から逸脱することなく行うことができることがわかる。
【図面の簡単な説明】
【００８７】
【図１】従来技術によるダイ側及びランド側キャパシターを有する集積回路パッケージの断面図である。
【図２】図１に示すキャパシターの電気的特性をシミュレーションする電気回路である。
【図３】従来技術による８個のコンタクトを有する個別キャパシターの上面図である。
【図４】従来技術による個別キャパシターの側面図である。
【図５】従来技術による１０個のコンタクトを有する個別キャパシターの上面図である。
【図６】本発明の一実施例による拡張表面ランドキャパシターの上面図である。
【図７】本発明の第２の実施例による拡張表面ランドキャパシターの上面図である。
【図８】本発明の第３の実施例による拡張表面ランドキャパシターの上面図である。
【図９】本発明の第４の実施例による拡張表面ランドキャパシターの上面図である。
【図１０】本発明の一実施例による埋め込も型拡張表面ランドキャパシターを有する電子パッケージの上面図である。
【図１１】図１０の線Ａ−Ａに沿う電子パッケージの断面図である。
【図１２】図６の線Ａ−Ａに沿う拡張表面ランドキャパシターの断面図である。
【図１３】図７の線Ａ−Ａに沿う拡張表面ランドキャパシターの断面図である。
【図１４】本発明の一実施例に従って拡張表面ランドキャパシターを製造する方法のフローチャートである。
【図１５】本発明の一実施例による拡張表面ランドキャパシターを製造する種々の段階を略示する断面図である。
【図１６】本発明の一実施例による拡張表面ランドキャパシターを製造する種々の段階を略示する断面図である。
【図１７】本発明の一実施例による拡張表面ランドキャパシターを製造する種々の段階を略示する断面図である。
【図１８】本発明の種々の実施例に従って１またはそれ以上の埋め込み型拡張表面ランドキャパシターを含む集積回路パッケージ、インターポーザー、ソケット及びプリント回路板を示す。
【図１９】本発明の一実施例による汎用電子システムを示す。

Claims (25)

1. 内部キャパシター構造と、
   内部キャパシター構造に電気的に接続され、キャパシターの表面上に形成された拡張表面ランドとより成り、
   拡張表面ランドは、拡張表面ランドに２またはそれ以上のビアを接続するに十分なランド長を有し、ランド長は、キャパシターの端縁部から拡張表面ランドの端部までの端縁部に垂直な方向における拡張表面ランドの長さであるキャパシター。
2. １またはそれ以上の別の拡張表面ランドをさらに備え、１またはそれ以上の別の拡張表面ランドのうち少なくとも１つは前記拡張表面ランドとは反対の極性を有する請求項１のキャパシター。
3. ランド長はキャパシターの幅の少なくとも３０％に等しい請求項１のキャパシター。
4. ランド長はキャパシターの幅の少なくとも４０％に等しい請求項３のキャパシター。
5. ランド長はキャパシターの幅に等しい請求項４のキャパシター。
6. ランド長はキャパシターの長さの少なくとも２０％に等しい請求項１のキャパシター。
7. ランド長はキャパシターの長さに等しい請求項６のキャパシター。
8. ランド長により、拡張表面ランドとキャパシターの反対側の端縁部に接触する表面ランドとの間にキャパシターの幅の５％を超えないギャップが形成される請求項１のキャパシター。
9. ランド長により、拡張表面ランドとキャパシターの反対側の端縁部に接触する表面ランドとの間にキャパシターの幅の４％を超えないギャップが形成される請求項１のキャパシター。
10. 内部キャパシター構造はセラミックを含む請求項１のキャパシター。
11. 内部キャパシター構造は有機材料を含む請求項１のキャパシター。
12. 拡張表面ランドは、
    キャパシターの幅にわたって延びる第１のセグメントと、
    第１のセグメントのほぼ中心からキャパシターの端縁部へ垂直に延びる第２のセグメントとより成る請求項１のキャパシター。
13. 同一の極性を有し、キャパシターの側面上に位置し、拡張表面ランドと内部キャパシター構造の１またはそれ以上の電極とに電気的に接続された２またはそれ以上の側面端子部をさらに備え、拡張表面ランドはキャパシターの上側表面または下側表面上に２またはそれ以上の側面端子部と接続する導電性平面を形成し、導電性平面は反対極性のランドを導電性平面から電気的に隔離するための空所を含む請求項１のキャパシター。
14. キャパシターの製造方法であって、
    内部キャパシター構造を形成し、
    内部キャパシターの表面上に２またはそれ以上のビアを接続するに十分なランド長を有する拡張表面ランドを形成し、ランド長はキャパシターの端縁部から拡張表面ランドの端部までの端縁部に垂直な方向における拡張表面ランドの長さであり、
    拡張表面ランドを内部キャパシター構造の１またはそれ以上の電極に電気的に接続する１またはそれ以上の側部端子を形成するステップより成るキャパシターの製造方法。
15. 内部キャパシター構造を形成するステップはセラミック構造キャパシターを形成するステップより成る請求項１４の方法。
16. 内部キャパシター構造を形成するステップは有機材料を用いてキャパシター構造を形成するステップより成る請求項１４の方法。
17. 内部キャパシター構造を形成するステップは集積回路キャパシターを形成するステップより成る請求項１４の方法。
18. 拡張表面ランドを形成するステップは、ランド長がキャパシターの幅の少なくとも３０％に等しい拡張表面ランドを形成するステップより成る請求項１４の方法。
19. 拡張表面ランドを形成するステップは、ランド長がキャパシターの幅の少なくとも２０％に等しい拡張表面ランドを形成するステップより成る請求項１４の方法。
20. キャパシターが、
    内部キャパシター構造と、
    内部キャパシター構造に電気的に接続され、キャパシターの表面上に形成された拡張表面ランドとより成り、
    拡張表面ランドは、拡張表面ランドに２またはそれ以上のビアを接続するに十分なランド長を有し、ランド長は、キャパシターの端縁部から拡張表面ランドの端部までの端縁部に垂直な方向における拡張表面ランドの長さであり、
    拡張表面ランドに２またはそれ以上のビアが電気的に接続されている集積回路パッケージ。
21. キャパシターは集積回路パッケージ内に埋め込まれている請求項２０の集積回路パッケージ。
22. キャパシターは集積回路パッケージの表面上に取付けられている請求項２０の集積回路パッケージ。
23. 電子システムであって、
    バスと、
    バスに結合されたメモリーと、
    バスに結合された集積回路パッケージと、
    集積回路パッケージの上側表面上のマイクロプロセッサーとより成り、
    集積回路パッケージは、
    内部キャパシター構造と、内部キャパシター構造に電気的に接続され、キャパシターの表面上に形成された拡張表面ランドとより成り、拡張表面ランドは、拡張表面ランドに２またはそれ以上のビアを接続するに十分なランド長を有し、ランド長は、キャパシターの端縁部から拡張表面ランドの端部までの端縁部に垂直な方向における拡張表面ランドの長さであるキャパシターと、
    拡張表面ランドに電気的に接続された２またはそれ以上のビアとより成り、
    マイクロプロセッサーは拡張表面ランドに電気的に接続された回路を含む電子システム。
24. キャパシターは集積回路パッケージに埋め込まれている請求項２３の電子システム。
25. キャパシターは集積回路パッケージの表面上に取付けられている請求項２３の電子システム。

Images