CN112768425B - 一种多芯片模块 - Google Patents

一种多芯片模块 Download PDF

Info

Publication number
CN112768425B
CN112768425B CN201911000099.4A CN201911000099A CN112768425B CN 112768425 B CN112768425 B CN 112768425B CN 201911000099 A CN201911000099 A CN 201911000099A CN 112768425 B CN112768425 B CN 112768425B
Authority
CN
China
Prior art keywords
circuit board
chip module
lead frame
multilayer circuit
passive device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911000099.4A
Other languages
English (en)
Other versions
CN112768425A (zh
Inventor
刘鑫
赵洋
阎述昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dynax Semiconductor Inc
Original Assignee
Dynax Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dynax Semiconductor Inc filed Critical Dynax Semiconductor Inc
Priority to CN201911000099.4A priority Critical patent/CN112768425B/zh
Publication of CN112768425A publication Critical patent/CN112768425A/zh
Application granted granted Critical
Publication of CN112768425B publication Critical patent/CN112768425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

一种多芯片模块，多芯片模块包括基底以及位于基底上的引线框，多芯片模块还包括装贴于引线框上的至少一个多层电路板，多层电路板包括至少三层走线层，多层电路板的顶层表贴有多个独立无源器件，至少一个多层电路板的顶层键合有集成无源器件。通过本发明的技术方案，降低了对多芯片模块进行调试的难度，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响。

Description

一种多芯片模块
技术领域
本发明实施例涉及芯片领域，尤其涉及一种多芯片模块。
背景技术
多芯片模块(Multichip Module，MCM)将多个未封装的集成电路(IC)或半导体管芯与其他分立元件放置与一个统一的基底上，在使用时可将其看作是单个组件。与各个IC单独封装的方案相比，MCM节省了原料，减少了制造工艺，极大地缩小了占用面积，MCM方案相比于传统分立方案具有更高的集成度，可节省较多面积成本，因此得到了广泛的使用。
传统的MCM采用集成无源器件(Integrated Passive Device，IPD)构成所需电路功能，IPD一经制成，其内部器件参数难以修改，使得整体电路调试的灵活性较低，且由于IPD器件参数的限制，可能无法实现MCM全部的电路功能，此时需在片外增添额外电路，影响MCM应用的便捷性。
发明内容
有鉴于此，本发明实施例提供了一种多芯片模块，降低了对多芯片模块进行调试的难度，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响。
本发明实施例提供了一种多芯片模块，包括：
基底以及位于所述基底上的引线框；
装贴于所述引线框上的至少一个多层电路板，多层电路板包括至少三层走线层，所述多层电路板的顶层表贴有多个独立无源器件，至少一个所述多层电路板的顶层键合有集成无源器件。
进一步地，所述引线框包括中央引线框和多个外围引线框，所述外围引线框位于所述中央引线框的至少一侧；
所述多层电路板装贴于所述中央引线框上，所述多层电路板键合至所述外围引线框。
进一步地，所述引线框包括中央引线框和多个外围引线框，所述外围引线框位于所述中央引线框的至少一侧；
所述多层电路板装贴于部分所述中央引线框和至少部分所述外围引线框上。
进一步地，所述多层电路板中的外接节点通过过孔与所述外围引线框电连接。
进一步地，所述集成无源器件装帖于所述多层电路板上，所述集成无源器件通过贯穿所述多层电路板的过孔与所述中央引线框电连接。
进一步地，所述多层电路板的顶层设置有多个第一孤立覆铜结构和多个第二孤立覆铜结构，所述第一孤立覆铜结构用于为所述独立无源器件提供表贴电连接点，所述第二孤立覆铜结构用于为所述集成无源器件提供键合电连接点。
进一步地，所述多芯片模块还包括装贴于所述中央引线框上的有源器件，所述有源器件键合至所述多层电路板。
进一步地，所述多层电路板的顶层还设置有多个第三孤立覆铜结构，所述第三孤立覆铜结构用于为所述有源器件提供键合电连接点。
进一步地，所述多层电路板的中间层形成有电路网络，所述第一孤立覆铜结构、所述第二孤立覆铜结构以及所述第三孤立覆铜结构均通过过孔与所述电路网络的对应节点电连接。
进一步地，所述多芯片模块采用QFN封装或者DFN封装。
本发明实施例提供了一种多芯片模块，设置多芯片模块包括基底以及位于基底上的引线框，多芯片模块还包括装贴于引线框上的至少一个多层电路板，多层电路板包括至少三层走线层，多层电路板的顶层表贴有多个独立无源器件，至少一个多层电路板的顶层键合有集成无源器件，改善了在更改多芯片模块的功能而需要调整无源器件的连接关系时，需要对集成无源器件进行整体替换，增加了对多芯片模块的调试灵活性低的问题，通过在多芯片模块中设置多层电路板，且多层电路板的顶层表贴有独立无源器件，在需要对多芯片模块进行调试时仅需更换需要替换的独立无源器件，大大降低了对多芯片模块进行调试的难度，且可以通过替换独立无源器件避免在片外增添额外电路影响多芯片模块应用便捷性的问题。另外，通过在多芯片模块中设置多层电路板，使得多个独立无源器件表贴于多层电路板的顶层，独立无源器件无需配置键合线，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响，降低了塑封对多芯片模块电性能的影响，避免了塑封影响过大导致多芯片模块失效的问题。
附图说明
为了更清楚地说明本发明实施例或背景技术中的技术方案，下面将对实施例或背景技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例的示意图，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的方案。
图1为本发明实施例提供的一种多芯片模块的立体结构示意图；
图2为本发明实施例提供的一种多芯片模块的剖面结构示意图；
图3为图2中多层电路板的局部放大示意图；
图4为现有技术采用的多芯片模块的立体结构示意图；
图5为本发明实施例提供的另一种多芯片模块的立体结构示意图；
图6为本发明实施例提供的另一种多芯片模块的剖面结构示意图；
图7为图6中多层电路板的局部放大示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。贯穿本说明书中，相同或相似的附图标号代表相同或相似的结构、元件或流程。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
本发明实施例提供了一种多芯片模块，多芯片模块包括基底以及位于基底上的引线框，多芯片模块还包括装贴于引线框上的至少一个多层电路板，多层电路板包括至少三层走线层，多层电路板的顶层表贴有多个独立无源器件，至少一个多层电路板的顶层键合有集成无源器件。
多芯片模块(Multichip Module，MCM)将多个未封装的集成电路(IC)或半导体管芯与其他分立元件放置与一个统一的基底上，在使用时可将其看作是单个组件。与各个IC单独封装的方案相比，MCM节省了原料，减少了制造工艺，极大地缩小了占用面积，MCM方案相比于传统分立方案具有更高的集成度，可节省较多面积成本，因此得到了广泛的使用。传统的MCM采用集成无源器件(Integrated Passive Device，IPD)构成所需电路功能，IPD一经制成，其内部器件参数难以修改，使得整体电路调试的灵活性较低，且由于IPD器件参数的限制，可能无法实现MCM全部的电路功能，此时需在片外增添额外电路，影响MCM应用的便捷性。
本发明实施例改善了在更改多芯片模块的功能而需要调整无源器件的连接关系时，需要对集成无源器件进行整体替换，增加了对多芯片模块的调试灵活性低的问题，通过在多芯片模块中设置多层电路板，且多层电路板的顶层表贴有独立无源器件，在需要对多芯片模块进行调试时仅需更换需要替换的独立无源器件，大大降低了对多芯片模块进行调试的难度，且可以通过替换独立无源器件避免在片外增添额外电路影响多芯片模块应用便捷性的问题。另外，通过在多芯片模块中设置多层电路板，使得多个独立无源器件表贴于多层电路板的顶层，独立无源器件无需配置键合线，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响，降低了塑封对多芯片模块电性能的影响，避免了塑封影响过大导致多芯片模块失效的问题。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明实施例提供的一种多芯片模块的立体结构示意图，图2为本发明实施例提供的一种多芯片模块的剖面结构示意图，图3为图2中多层电路板的局部放大示意图。结合图1至图3，多芯片模块包括基底1以及位于基底1上的引线框2，多芯片模块还包括装贴于引线框2上的至少一个多层电路板3，图1和图2示例性地示出了两个多层电路板3，多层电路板3包括至少三层走线层，图1至图3示例性地示出了多层电路板3包括四层走线层，多层电路板3的顶层31表贴有多个独立无源器件4，至少一个多层电路板3的顶层31键合有集成无源器件41，图1和图2示例性地设置左侧的多层电路板3的顶31层键合有一个集成无源器件41。示例性地，独立无源器件4可以为表面安装器件(Surface Mount Devices，SMD)，多层电路板3可以为微型多层电路板3。
具体地，独立无源器件4可以是单独的电容或者单独的电感等单独设置的无源器件，与集成无源器件41为相对概念，独立无源器件4可以直接通过焊锡表贴于多层电路板3的顶层31进而实现与多层电路板3的电连接，集成无源器件41为集成有多个无源器件的芯片，集成无源器件41需通过键合线10键合至多层电路板3的顶层31，实现与多层电路板3的电连接。图4为现有技术采用的多芯片模块的立体结构示意图。如图4所示，现有技术采用的多芯片模块中的无源器件仅采用集成无源器件IPD，集成无源器件IPD在芯片内部实现电容或电感等无源器件的功能，集成无源器件IPD采用键合线10实现电连接关系，但是集成无源器件IPD一经制成，其内部器件参数难以修改，使得整体电路调试的灵活性较低，且由于集成无源器件IPD参数的限制，可能无法实现多芯片模块全部的电路功能，此时需在片外增添额外电路，影响多芯片模块应用的便捷性。
另外，由于集成无源器件IPD未封装，在对多功能模块进行塑封时，塑封材料与集成无源器件IPD的表面直接接触，在塑封树脂加热固化的过程中，树脂材料产生的内应力可能会改变集成无源器件IPD内元件的线宽以及键合线周围环境的介电常数等因素，塑封材料的重力还有可能导致键合线高度的改变，引起性能的偏差，另外可能引起裸片内布线发生翘曲、部件剥离，从而导致电气连接破坏，导致器件受损或者失效，且集成无源器件IPD引出的较多的键合线使得塑封导致的多芯片模块的性能偏移越严重。
具体地，结合图1至图3，本发明实施例在多芯片模块中设置多层电路板3，且多层电路板3的顶层31表贴有独立无源器件4，在需要对多芯片模块进行调试时仅需更换需要替换的独立无源器件4，改善了在更改多芯片模块的功能而需要调整无源器件的连接关系时，需要对集成无源器件41进行整体替换，增加了对多芯片模块的调试灵活性低的问题，大大降低了对多芯片模块进行调试的难度，且可以通过替换独立无源器件4避免在片外增添额外电路影响多芯片模块应用便捷性的问题。另外，通过在多芯片模块中设置多层电路板3，使得多个独立无源器件4表贴于多层电路板3的顶层，独立无源器件4无需配置键合线，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响，降低了塑封对多芯片模块电性能的影响，避免了塑封影响过大导致多芯片模块失效的问题。
可选地，结合图1至图3，引线框2包括中央引线框21和多个外围引线框22，外围引线框22位于中央引线框21的至少一侧，多层电路板3装贴于中央引线框21上，多层电路板3键合至外围引线框22。
具体地，中央引线框21相较于外围引线框22面积较大，散热性能较好，有利于多芯片模块中设置于中央引线框21上的各器件的散热，以优化设置于中央引线框21上的各器件的性能。另外，中央引线框21还用于传输接地信号，用于为设置于中央引线框21上的器件提供接地信号。外围引线框22设置于中央引线框21的至少一侧，封装后的多芯片模块中，外围引线框22与多芯片模块的封装引脚(图中未示出)形成物理电连接，多芯片模块的封装引脚用于引出多芯片模块与外部器件交互的电信号，也可用于辅助接地。
示例性地，多芯片模块可以采用QFN封装或者DFN封装，图1设置外围引线框22位于中央引线框21的四周，即设置多芯片模块采用QFN封装方式，QFN(Quad Flat No-leadpackage，方形扁平无引脚分装)封装的部件属于表面贴装型封装之一，QFN封装是一种无引脚封装，QFN封装部件呈正方形或矩形，采用QFN封装方式的多芯片模块中的中央引线框21的四周均设置有外围引线框22，这与QFN封装底部的焊盘布局相同，每个引线框与其下方的焊盘一一对应相连。另外，也可以设置多芯片模块采用DFN封装方式，DFN(Dual Flat No-lead package，双边扁平无引脚分装)封装方式与QFN封装方式的区别在于，DFN封装方式仅在中央引线框21的两侧设置有外围引线框22，例如设置图1中，中央引线框21仅上下两侧设置有外围引线框22，或者设置中央引线框21仅左右两侧设置有外围引线框22。
在高功率应用中，QFN和DFN封装方式凭借优异的导热性能和更小的贴装面积得到了广泛的使用，QFN和DFN均为表面贴装型封装，由于焊接引脚隐藏在封装底面，封装四周无引脚伸出，因此贴装占有面积小，且QFN和DFN封装内部引脚与焊盘之间的导电路径短，自感系数以及封装体内布线电阻很低，故能提供卓越的电性能。多芯片模块也可以采用其它的封装形式，本发明实施例对此不作具体限定，确保外围引线框22位于中央引线框21的至少一侧即可。
另外，结合图1至图3，设置多层电路板3装帖于中央引线框21上，在利用独立无源器件4降低了对多芯片模块进行调试的难度，减少了多芯片模块设置无源器件所使用的键合线的数量，降低了多芯片模块封装时所使用的塑封对键合线的影响的同时，有利于利用中央引线框21实现对多层电路板3的散热，优化多层电路板3的工作性能，设置于中央引线框21上的多层电路板3则通过键合线10键合至外围引线框2。
图5为本发明实施例提供的另一种多芯片模块的立体结构示意图，图6为本发明实施例提供的另一种多芯片模块的剖面结构示意图，图7为图6中多层电路板的局部放大示意图。与图1至图3所示结构的多芯片模块不同的是，图5至图7所示结构的多芯片模块设置多层电路板3装帖于部分中央引线框21和至少部分外围引线框22上。
具体地，结合图5至图7，设置多层电路板3位于部分中央引线框21和至少部分外围引线框22，在利用独立无源器件4降低了对多芯片模块进行调试的难度，减少了多芯片模块设置无源器件所使用的键合线的数量，降低了多芯片模块封装时所使用的塑封对键合线的影响的同时，避免了多层电路板3引出至外围引线框22的键合线的使用，进一步减少了多芯片模块中键合线的数量，降低了芯片封装时所使用的塑封对键合线的影响，进而降低了塑封对多芯片模块电性能的影响，避免了塑封影响过大导致多芯片模块失效的问题。
可选地，结合图5至图7，可以设置多层电路板3中的外接节点N1通过过孔与外围引线框22电连接。具体地，多层电路板3包括多层走线层，多层走线层可以包括顶层31、底层33以及位于顶层31和底层33之间的至少一层中间层32，这里示例性地设置多层电路板3包括位于顶层31和底层33之间的两层中间层32，两种中间层32中设置有图案化的导线结构以及位于中间层32的器件，导线结构以及位于中间层32的器件按照设定的连接关系直接电连接或者通过过孔电连接形成电路网络30，电路网络30中的外接节点N1即为多层电路板3中需要引线至外围引线框22以与多芯片模块的外部器件进行信号交互的电节点，设置多层电路板3装贴于至少部分外围引线框22上，多层电路板3中的外接节点N1通过过孔与外围引线框22电连接，避免了多层电路板3引出至外围引线框22的键合线的使用，减少了多芯片模块中键合线的数量，降低了芯片封装时所使用的塑封对键合线的影响。
需要说明的是，本发明实施例对位于多层电路板3中的外接节点具体位于多层电路的哪一层中间层32不作限定。另外，多层电路板3中对应不同的外围引线框22可以设置不同的外接节点，不同的外围引线框22对应的多层电路板3中的外接节点可以位于相同的中间层32，也可以位于不同的中间层32。
可选地，结合图1至图3以及图5至图7，可以设置集成无源器件41装帖于多层电路板3上，集成无源器件41通过贯穿多层电路板3的过孔与中央引线框2电连接。具体地，集成无源器件41进行正常工作需接入地信号，集成无源器件41装帖于多层电路板3上，集成无源器件41下表面的接地引脚(图中未示出)通过贯穿整个多层电路板3的过孔连接至中央引线框2，中央引线框2为集成无源器件41提供地信号，即利用多层电路板3中的过孔实现了中央引线框2向集成无源器件41提供地信号，避免了集成无源器件41获取地信号过程中键合线的使用，减少了多芯片模块中键合线的数量，降低了芯片封装时所使用的塑封对键合线的影响。
可选地，结合图1至图3以及图5至图7，可以设置多层电路板3的顶层31设置有多个第一孤立覆铜结构51和多个第二孤立覆铜结构52，第一孤立覆铜结构51用于为独立无源器件4提供表贴电连接点，第二孤立覆铜结构52用于为集成无源器件41提供键合电连接点。具体地，第一孤立覆铜结构51和第二孤立覆铜结构52即为位于多层电路板3顶层31的多个独立设置的覆铜结构，可以设置集成无源器件41通过键合线10电连接至第二孤立覆铜结构52，进而实现集成无源器件41与多层电路板3的电连接，可以设置一个第一孤立覆铜结构51上设置有一个独立无源器件4，独立无源器件4可以直接通过焊锡实现与对应的第一孤立覆铜结构51的电连接，这样，无需键合线即可实现多芯片模块中无源器件的设置，即避免了使用键合线实现无源器件的设置，减少了多芯片模块中键合线的数量。
可选地，结合图1至图3以及图5至图7，多层电路板3的中间层32形成有电路网络30，第一孤立覆铜结构51和第二孤立覆铜结构52通过过孔与电路网络30的对应节点电连接，独立无源器件4通过第一孤立覆铜结构51与电路网络30中的对应节点电连接，集成无源器件41通过键合线10键合至第二孤立覆铜结构，进而与电路网络30中的对应节点电连接。这样，使得独立无源器件4通过过孔连接至位于电路板中间层32的电路网络30，集成无源器件41同样通过过孔连接至位于电路板中间层32的电路网络30，在对多芯片模块进行塑封时，避免了塑封材料111与中间电路网络30的接触，极大程度地降低了塑封材料对多层电路板3内部电路网络30的影响。需要说明的是，本发明实施例对某个独立无源器件4或者集成无源器件41具体连接至电路网络30中的哪个中间层32不作具体限定。
可选地，结合图1至图3以及图5至图7，可以设置多芯片模块还包括装贴于中央引线框21上的有源器件6，有源器件6键合至多层电路板3。具体地，有源器件6直接装帖于中央引线框21上，中央引线框21可以直接为有源器件6提供地信号以供给有源器件6的正常工作，且面积较大的中央引线框21有利于有源器件6的散热，优化有源器件6的工作性能。
可选地，结合图1至图3以及图5至图7，可多层电路板3的顶层31还可以设置有多个第三孤立覆铜结构53，第三孤立覆铜结构53用于为有源器件6提供键合电连接点。具体地，第三孤立覆铜结构53即为位于多层电路板3顶层31的多个独立设置的覆铜结构，有源器件6通过键合线10以及对应的第三孤立覆铜结构53与多层电路板3电连接，即第三孤立覆铜结构53的设置便于有源器件6通过键合线10与多层电路板3实现相应的电连接。
可选地，结合图1至图3以及图5至图7，多层电路板3的中间层32形成有电路网络30，第三孤立覆铜结构53通过过孔与电路网络30的对应节点电连接。同样地，有源器件6通过键合线10连接至位于电路板中间层32的电路网络30，在对多芯片模块进行塑封时，使得多层电3中的电路网络30在实现与有源器件6连接的同时，避免了塑封材料111与中间电路网络30的接触，极大程度地降低了塑封材料111对多层电路板3内部电路网络30的影响。需要说明的是，本发明实施例对有源器件6引出的不同键合线具体连接至电路网络30中的哪个中间层32不作具体限定。
需要说明的是，本发明实施例示附图只是示例性的表示各元件的大小，并不代表多芯片模块中各元件的实际尺寸。
本发明实施例改善了在更改多芯片模块的功能而需要调整无源器件的连接关系时，需要对集成无源器件进行整体替换，增加了对多芯片模块的调试灵活性低的问题，通过在多芯片模块中设置多层电路板，且多层电路板的顶层表贴有独立无源器件，在需要对多芯片模块进行调试时仅需更换需要替换的独立无源器件，大大降低了对多芯片模块进行调试的难度，且可以通过替换独立无源器件避免在片外增添额外电路影响多芯片模块应用便捷性的问题。另外，通过在多芯片模块中设置多层电路板，使得多个独立无源器件表贴于多层电路板的顶层，独立无源器件无需配置键合线，减少了多芯片模块设置无源器件所使用的键合线的数量，进而降低了多芯片模块封装时所使用的塑封对键合线的影响，降低了塑封对多芯片模块电性能的影响，避免了塑封影响过大导致多芯片模块失效的问题。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种多芯片模块，其特征在于，包括：
基底以及位于所述基底上的引线框；
装贴于所述引线框上的至少一个多层电路板，多层电路板包括至少三层走线层，所述多层电路板的顶层表贴有多个独立无源器件，至少一个所述多层电路板的顶层键合有集成无源器件；
所述引线框包括中央引线框和多个外围引线框，所述外围引线框位于所述中央引线框的至少一侧；
所述集成无源器件装帖于所述多层电路板上，所述集成无源器件通过贯穿所述多层电路板的过孔与所述中央引线框电连接。
2.根据权利要求1所述的多芯片模块，其特征在于，
所述多层电路板装贴于所述中央引线框上，所述多层电路板键合至所述外围引线框。
3.根据权利要求1所述的多芯片模块，其特征在于，所述引线框包括中央引线框和多个外围引线框，所述外围引线框位于所述中央引线框的至少一侧；
所述多层电路板装贴于部分所述中央引线框和至少部分所述外围引线框上。
4.根据权利要求3所述的多芯片模块，其特征在于，所述多层电路板中的外接节点通过过孔与所述外围引线框电连接。
5.根据权利要求1所述的多芯片模块，其特征在于，所述多层电路板的顶层设置有多个第一孤立覆铜结构和多个第二孤立覆铜结构，所述第一孤立覆铜结构用于为所述独立无源器件提供表贴电连接点，所述第二孤立覆铜结构用于为所述集成无源器件提供键合电连接点。
6.根据权利要求5所述的多芯片模块，其特征在于，还包括装贴于所述中央引线框上的有源器件，所述有源器件键合至所述多层电路板。
7.根据权利要求6所述的多芯片模块，其特征在于，所述多层电路板的顶层还设置有多个第三孤立覆铜结构，所述第三孤立覆铜结构用于为所述有源器件提供键合电连接点。
8.根据权利要求7所述的多芯片模块，其特征在于，所述多层电路板的中间层形成有电路网络，所述第一孤立覆铜结构、所述第二孤立覆铜结构以及所述第三孤立覆铜结构均通过过孔与所述电路网络的对应节点电连接。
9.根据权利要求1所述的多芯片模块，其特征在于，所述多芯片模块采用QFN封装或者DFN封装。
CN201911000099.4A 2019-10-21 2019-10-21 一种多芯片模块 Active CN112768425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911000099.4A CN112768425B (zh) 2019-10-21 2019-10-21 一种多芯片模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911000099.4A CN112768425B (zh) 2019-10-21 2019-10-21 一种多芯片模块

Publications (2)

Publication Number Publication Date
CN112768425A CN112768425A (zh) 2021-05-07
CN112768425B true CN112768425B (zh) 2022-08-09

Family

ID=75691987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911000099.4A Active CN112768425B (zh) 2019-10-21 2019-10-21 一种多芯片模块

Country Status (1)

Country Link
CN (1) CN112768425B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US8994157B1 (en) * 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
WO2019198199A1 (ja) * 2018-04-12 2019-10-17 三菱電機株式会社 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI358776B (en) * 2003-11-08 2012-02-21 Chippac Inc Flip chip interconnection pad layout
US7148554B2 (en) * 2004-12-16 2006-12-12 Delphi Technologies, Inc. Discrete electronic component arrangement including anchoring, thermally conductive pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5083189A (en) * 1987-03-31 1992-01-21 Kabushiki Kaisha Toshiba Resin-sealed type IC device
US8994157B1 (en) * 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
WO2019198199A1 (ja) * 2018-04-12 2019-10-17 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN112768425A (zh) 2021-05-07

Similar Documents

Publication Publication Date Title
US7112878B2 (en) Die stacking scheme
US6218731B1 (en) Tiny ball grid array package
JP5222509B2 (ja) 半導体装置
KR100480437B1 (ko) 반도체 칩 패키지 적층 모듈
US7834436B2 (en) Semiconductor chip package
US5606199A (en) Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
JPH0234184B2 (zh)
US20110291250A1 (en) Semiconductor chip package
JP2000223651A (ja) 対向マルチチップ用パッケージ
JP5522077B2 (ja) 半導体装置
EP3826053A1 (en) Chip power supply system, chip, pcb, and computer device
US7217597B2 (en) Die stacking scheme
US20070013079A1 (en) Die pad arrangement and bumpless chip package applying the same
JP2020150145A (ja) 半導体装置
US20080179722A1 (en) Electronic package structure
JP5190811B2 (ja) 電源モジュール
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US6573595B1 (en) Ball grid array semiconductor package with resin coated metal core
CN112768425B (zh) 一种多芯片模块
JPH11260999A (ja) ノイズを低減した積層半導体装置モジュール
CN112768426B (zh) 一种多芯片模块
KR100735838B1 (ko) 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈
US9484290B2 (en) Electronic system with a composite substrate
KR200295665Y1 (ko) 적층형반도체패키지
US20240047316A1 (en) Jump-fusing and tailored pcb system for loop inductance reduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant