JP5522077B2 - 半導体装置 - Google Patents

Description

本発明は、同軸状の貫通電極を形成し、電極間に誘電体を挟むことでキャパシタ構造を構成した半導体装置に関するものである。

従来、配線基板を使った小型実装技術において、高集積化に伴い端子間の狭ピッチ化が行われているが、スルーホール間の輻射ノイズの影響が顕在化している。このため、配線基板の一面側に誘電体を挟んで上部電極および下部電極を配置したキャパシタ構造を備えることでノイズ除去する構造や、スルーホールの中心に備えた中心導体の周囲に誘電体膜を介してシールド用の外側導体を備える構造が提案されている（例えば、特許文献１、２参照）。

特開２００２−３３４９５６号公報 特開２００７−８１１００号公報

しかしながら、ノイズのシールド性を確保するには、ＩＣの端子から配線基板に形成したキャパシタ構造の信号線およびＧＮＤ電極を抵抗成分やインダクタンス成分を最小限にして接続する必要がある。

例えば、特許文献１の構造では、キャパシタ構造を構成する上部電極および下部電極の両方が配線基板の表面側、つまり同一平面上に存在している。このため、実装時にＧＮＤ端子を一様な面に接続することが困難であり、抵抗成分やインダクタンス成分を十分に小さくすることができず、ＧＮＤ電位を確実に確保することができないという問題がある。

一方、特許文献２の構造では、スルーホールの中心に備えられた中心導体とシールド用外側導体が配線基板の表裏のいずれからも露出する構造とされているため、配線基板の裏面側に２つの電位となる配線が形成されることになる。このため、特許文献１と同様、抵抗成分やインダクタンス成分を十分に小さくすることができず、ＧＮＤ電位を確実に確保することができないという問題がある。

本発明は上記点に鑑みて、キャパシタ構造の信号線およびＧＮＤ電極を抵抗成分やインダクタンス成分を最小限にできる構造の配線基板を有する半導体装置を提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、基板（１）のスルーホール（３）内に、中心導体（２ｃ）を中心として誘電体（２ｂ）と外側導体（２ａ）とが同軸状に配置された複数のキャパシタ構造部（２）を形成し、基板（１）の表面側に中心導体（２ｃ）と電気的に接続された上面配線（５）を形成すると共に、基板（１）の裏面側に、複数のキャパシタ構造部（２）における中心導体（２ｃ）同士を接続する第１下面配線（６）と、第１下面配線（６）を挟んで基板（１）と反対側において第１下面配線（６）を覆いつつ、複数のキャパシタ構造部（２）における外側配線（２ａ）同士を接続する第２下面配線（７）とを備えることで配線基板を構成し、上面配線（５）と中心導体（２ｃ）および第１下面配線（６）にて信号線を構成すると共に、外側導体（２ａ）および第２下面配線（７）にてシールド線を構成し、第２下面配線（７）にて複数のキャパシタ構造部（２）と対応する場所を一様に覆った構造とすることを特徴としている。

このように、直列接続された複数のキャパシタ構造部（２）の信号線となる中心導体（２ｃ）が共に配線基板の表面側で配線接続され、シールド線を構成する外側導体（２ａ）が共に配線基板の裏面側で配線接続されている。このような構成とすれば、配線基板の裏面側において、キャパシタ構造部（２）と対応する場所を一様に第２下面配線（７）で覆うことができ、第２下面配線（７）に接続される外側導体（２ａ）をＧＮＤ電位に確保することが可能となる。したがって、信号線を通じて信号入出力を行う際に、外側導体（２ａ）がＧＮＤ電位に確保されていることから、寄生抵抗や寄生インダクタンスを最小とすることが可能となり、キャパシタ構造部（２）により輻射ノイズを効果的に吸収することが可能になる。

具体的には、請求項２に記載したように、基板（１）の裏面に、外側導体（２ａ）を露出させるコンタクトホール（８ａ）と共に中心導体（２ｃ）を露出させるコンタクトホール（８ｂ）が備えられた１層目絶縁膜（８）を備え、第１下面配線（６）を１層目絶縁膜（８）上に形成すると共に、中心導体（２ｃ）を露出させるコンタクトホール（８ｂ）を通じて複数のキャパシタ構造部（２）における中心導体（２ｃ）同士を接続し、さらに、基板（１）の裏面側において、１層目絶縁膜（８）および第１下面配線（６）を覆いつつ、１層目絶縁膜（８）に形成された外側導体（２ａ）を露出させるコンタクトホール（８ａ）を通じて外側導体（２ａ）と電気的接続を図るためのコンタクトホール（９ａ）が形成された２層目絶縁膜（９）を備え、第２下面配線（７）を２層目絶縁膜（９）上に形成すると共に２層目絶縁膜（９）に形成されたコンタクトホール（９ａ）を通じて複数のキャパシタ構造部（２）における外側導体（２ａ）同士を接続する構造とすることができる。

この場合において、請求項３に記載の発明に記載したように、２層目絶縁膜（９）上の全面に一様に第２下面配線（７）が形成されるようにすると好ましい。

このように、第２下面配線（７）を基板（１）の裏面側の全面に一様に形成する場合には、第２下面配線（７）のパターニングも必要ないため、容易に第２下面配線（７）を形成することが可能となる。

請求項４に記載の発明では、基板（１）の表面側において上面配線（５）に対して半導体チップ（１３）を電気的に接続すると共に、上面配線（５）のうち半導体チップ（１３）よりも外側に配置された部分を接続端子（５ａ）として、該接続端子（５ａ）がボンディングワイヤ（１４）を介して外部端子（１１ｂ）に電気的に接続されていることを特徴としている。

このように、半導体チップ（１３）を上面配線（５）に対して電気的に接続し、上面配線（５）のうち半導体チップ（１３）よりも外側に配置された部分を接続端子（５ａ）としてボンディングワイヤ（１４）を介して外部との電気的な接続を行うことができる。

請求項５に記載の発明では、基板（１）の表面側において上面配線（５）に対して半導体チップ（１３）を電気的に接続すると共に、上面配線（５）のうち半導体チップ（１３）よりも外側に設けられたキャパシタ構造部（２）の中心導体（２ｃ）が基板（１）の裏面側において接続端子（６ａ）に電気的に接続されており、該接続端子（６ａ）が外部端子（１１ｂ）に電気的に接続されていることを特徴としている。

このように、半導体チップ（１３）よりも外側に配置したキャパシタ構造部（２）を用いて、基板（１）の裏面側に接続端子（６ａ）を配置することもできる。そして、この接続端子（６ａ）を介して外部との電気的な接続を行うことができる。

請求項６に記載の発明では、基板（１）に対して形成された複数のキャパシタ構造部（２）の複数を直列接続することでキャパシタ容量設定が行われていることを特徴としている。

このように、複数のキャパシタ構造部（２）の複数を直列接続することでキャパシタ容量調整を行うことができるため、その数を調整することでキャパシタ容量設定を行うことができる。

請求項７に記載の発明では、基板（１）に対して複数のキャパシタ構造部（２）を形成した配線基板を複数枚積層し、各配線基板に備えられた複数のキャパシタ構造部（２）における中心導体（２ｃ）同士および外側導体（２ａ）同士が電気的に接続されることで、各配線基板に備えられた複数のキャパシタ構造部（２）が直列接続されてキャパシタ容量設定が行われていることを特徴としている。

このように、複数枚の配線基板を積層し、配線基板のうち対向する面同士では外側導体（２ａ）同士および中心導体（２ｃ）同士が接続されるようにすることで、同軸状のキャパシタ構造部（２）を軸方向に並べて直列接続することができるため、実質的にキャパシタ構造部（２）の軸方向長を長くすることができ、チップ面積を拡大しなくてもキャパシタ構造部（２）でのキャパシタ容量を増加させることができる。これにより、よりノイズ除去効果を得ることが可能となり、よりノイズを確実に除去することが可能となる。

請求項８に記載の発明では、キャパシタ構造部（２）は、同心円状もしくは同心多角形状によって構成されていることを特徴としている。このように、同心円状に限らず、同心多角形状によってキャパシタ構造部（２）を構成することもできる。

なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板の断面図である。 （ａ）、（ｂ）は、それぞれ、図１に示す配線基板の上面図と下面図である。 本発明の第２実施形態にかかる配線基板を備えた半導体装置の断面図である。 図３に示す半導体装置に備えられる配線基板の上面レイアウト図である。 本発明の第３実施形態にかかる配線基板を備えた半導体装置の断面図である。 （ａ）、（ｂ）は、それぞれ、図５に示す半導体装置に備えられる配線基板の上面および下面レイアウト図である。 本発明の第４実施形態にかかる配線基板を備えた半導体装置の断面図である。 他の実施形態で説明する６つのキャパシタ構造部２を連結する場合の上面レイアウト図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。

（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる半導体装置に備えられるキャパシタ構造部を有する配線基板の断面図である。また、図２（ａ）、（ｂ）は、図１に示す配線基板の上面図と下面図である。以下、これらの図を参照して、本実施形態にかかる半導体装置に備えられる配線基板について説明する。

図１および図２（ａ）、（ｂ）に示すように、シリコン基板１に対してキャパシタ構造部２が形成されている。キャパシタ構造部２は、シリコン基板１の表面（上面）から裏面（下面）まで貫通するスルーホール３内に形成されている。具体的には、キャパシタ構造部２は、外側導体２ａと誘電体２ｂおよび中心導体２ｃを有した構成とされている。外側導体２ａは、スルーホール３の内壁面に形成されており、その内側に誘電体２ｂを介して中心導体２ｃが形成されている。

本実施形態のキャパシタ構造部２は、シリコン基板１を貫通するように形成したスルーホール３内をすべて埋め尽くすように形成されており、シリコン基板１の表面側と裏面側それぞれから外側導体２ａと誘電体２ｂおよび中心導体２ｃが露出した構造となっている。つまり、外側導体２ａや誘電体２ｂおよび中心導体２ｃは、シリコン基板１の表面から裏面にかけてシリコン基板１の厚みと同じ長さで形成されている。そして、中心導体２ｃを中心として、その周囲に誘電体２ｂと外側導体２ａが順に配置されることによって、中心導体２ｃと誘電体２ｂおよび外側導体２ａが同心円状に配置された構造とされている。

このようなキャパシタ構造部２は、シリコン基板１に対して複数個備えられ、隣接する複数個が互いに接続された構造とされる。図１および図２（ａ）、（ｂ）では隣り合う２つのキャパシタ構造部２の中心導体２ｃが互いに接続されると共に、外側導体２ａが互いに接続される構造とされた構造を一例として示してある。

具体的には、シリコン基板１の表面には、絶縁膜４を介して上面配線５が形成されており、絶縁膜４に形成されたコンタクトホール４ａを通じて上面配線５が各キャパシタ構造部２に備えられた中心導体２ｃと電気的に接続されている。また、シリコン基板１の裏面には、第１下面配線６と第２下面配線７が形成されており、第１下面配線６が各キャパシタ構造部２に備えられた中心導体２ｃと電気的に接続され、第２下面配線７が各キャパシタ構造部２に備えられた外側導体２ａに電気的に接続されている。

より詳しくは、シリコン基板１の裏面上には、１層目絶縁膜８が形成されており、この１層目絶縁膜８に各キャパシタ構造部２の外側導体２ａの一部や中心導体２ｃを露出させるためのコンタクトホール８ａ、８ｂが形成されている。この１層目絶縁膜８上に第１下面配線６が形成されていると共に、中心導体２ｃを露出させるためのコンタクトホール８ｂを通じて第１下面配線６が中心導体２ｃと電気的に接続されている。また、第１下面配線６および１層目絶縁膜８の表面を覆うように２層目絶縁膜９が形成されており、この２層目絶縁膜９に、１層目絶縁膜８のコンタクトホール８ａに繋がると共に各キャパシタ構造部２の外側導体２ａを露出させるコンタクトホール９ａが形成されている。そして、この２層目絶縁膜８の表面に全面に一様に第２下面配線７が形成され、コンタクトホール８ａ、９ａを通じて各キャパシタ構造部２の外側導体２ａに電気的に接続されている。

さらに、シリコン基板１の表面側には、上面配線５および絶縁膜４を覆うように保護膜１０が形成されている。この保護膜１０にはパッド開口部１０ａ、１０ｂが形成されており、このパッド開口部１０ａ、１０ｂから上面配線５の一部が露出させられることで、第１接続端子５ａと第２接続端子５ｂが構成されている。

このような構造により、本実施形態の複数のキャパシタ構造部２を形成した配線基板が構成されている。このように構成される配線基板では、上面配線５と中心導体２ｃおよび第１下面配線６が所望の信号を伝達するための信号線としての役割を果たし、第１接続端子５ａと第２接続端子５ｂのいずれか一方を信号入力端子、他方を信号出力端子として信号を伝える。このため、上面配線５と中心導体２ｃおよび第１下面配線６は信号電位とされる。一方、第２下面配線７はグランドプレーンを構成し、第２下面配線７および外側導体２ａがＧＮＤ電位となり、シールド線を構成する。

そして、このような配線基板は、例えば、上面配線５のうち第１接続端子５ａと第２接続端子５ｂの一方に図示しないＬＳＩの半導体チップが電気的に接続されると共に、第１接続端子５ａと第２接続端子５ｂの他方が外部と電気的に接続される。これにより、配線基板を備えた半導体装置が構成される。

以上のように構成された配線基板を有する半導体装置では、信号線の一部を構成する中心導体２ｃの周囲に同心円状のシールド線を構成する外側導体２ａを備えるキャパシタ構造部２を有した構成とされている。そして、２つのスルーホール３内に設けた各キャパシタ構造部２の中心導体２ｃについては、配線基板の表面側で各中心導体２ｃが上面配線５に電気的に接続され、裏面側でもう一方のキャパシタ構造部２の中心導体２ｃと第１下面配線６を介して電気的に接続されている。さらに、各キャパシタ構造部２の外側導体２ａについては、配線基板の裏面側に全面に一様に形成された第２下面配線７で覆われつつ、第２下面配線７に電気的に接続されている。

このため、直列接続された２つのキャパシタ構造部２の信号線となる中心導体２ｃが共に配線基板の表面側で配線接続され、シールド線を構成する外側導体２ａが共に配線基板の裏面側で配線接続されている。このような構成とすれば、配線基板の裏面側に全面に一様に第２下面配線７を形成でき、第２下面配線７に接続される外側導体２ａをＧＮＤ電位に確保することが可能となる。したがって、第１接続端子５ａおよび第２接続端子５ｂにおいて信号入出力を行う際に、外側導体２ａがＧＮＤ電位に確保されていることから、寄生抵抗や寄生インダクタンスを最小とすることが可能となり、キャパシタ構造部２により輻射ノイズを効果的に吸収することが可能になる。

また、本実施形態のように、第２下面配線７をシリコン基板１の裏面側の全面に一様に形成する場合には、第２下面配線７のパターニングも必要ないため、容易に第２下面配線７を形成することが可能となる。

（第２実施形態）
本発明の第２実施形態について説明する。本実施形態では、第１実施形態で示した配線基板を備えた半導体装置の一例について説明する。

図３は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。また、図４は、図３に示す半導体装置に備えられる配線基板の上面レイアウト図である。なお、図３では、配線基板の接続状態をわかり易くするために、紙面左右方向において隣り合っているキャパシタ構造部２の中心導体２ｃ同士を第１下面配線６にて接続した構造を記したが、実際には図４に示すように紙面上下方向において隣り合っているキャパシタ構造部２の中心導体２ｃ同士が第１下面配線６にて接続された構造となている。

図３に示すように、シリコン基板１に対してキャパシタ構造部２を形成した配線基板がリードフレーム１１上に搭載されている。シリコン基板１の裏面側の第２下面配線７は、リードフレーム１１におけるＧＮＤ部１１ａに接合され、ＧＮＤ部１１ａを通じて外部のＧＮＤとの電気的な接続が図れるようにされている。また、シリコン基板１の表面側の上面配線５は、はんだバンプ１２を介してＬＳＩチップ（半導体チップ）１３の保護膜１３ａから露出させられた電極１３ｂと電気的に接続されている。具体的には、配線基板のうちＬＳＩチップ１３の電極１３ｂと対応する位置に第２接続端子５ｂを配置しておき、ＬＳＩチップ１３がフェイスダウンで配線基板上に配置した状態ではんだリフローすることで、ＬＳＩチップ１３と配線基板の所望箇所同士が電気的および物理的に接続されている。そして、ＬＳＩチップ１３よりも外側に露出している部位において、ボンディングワイヤ１４を介してリードフレーム１１における外部端子１１ｂと電気的に接続されている。このような接続形態とされた各部が、図示しないモールド樹脂によってモールド化され、外部端子１１ｂの一部などがモールド樹脂から露出させられることで、半導体装置が構成されている。

このように構成される半導体装置は、外部端子１１ｂに対して外部信号配線や外部電源およびＧＮＤが電気的に接続されることで、ボンディングワイヤ１４や上面配線５およびはんだバンプ１２を通じてＬＳＩチップ１３の所望箇所が外部信号配線や外部電源およびＧＮＤにそれぞれ電気的に接続される。したがって、上面配線５および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部２が接続されていることから、その経路に外部端子１１ｂなどからノイズが侵入しても、そのノイズを確実にＧＮＤ部１１ａに逃がすことができ、効率的にノイズを除去することが可能となる。

また、本実施形態では、図４に示されるように、上面配線５における第１接続端子５ａから第２接続端子５ｂに至るまでに複数個（図４では４個）のキャパシタ構造部２を通る経路が構成されるようにしている。このように、ノイズ除去の効果をより高めるために、より多くのキャパシタ構造部２を通る経路で信号線が構成されるようにすることもできる。

（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態と同様、配線基板を備えた半導体装置の一例について説明する。

図５は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。また、図６（ａ）、（ｂ）は、図５に示す半導体装置に備えられる配線基板の上面および下面レイアウト図である。なお、図５は、図６（ａ）、（ｂ）のＡ−Ａ’断面に相当している。図６（ａ）、（ｂ）では、Ａ−Ａ’断面上のみについて上面配線５のレイアウト例を示してあり、この断面上以外については上面配線５の図示を省略しているが、実際には上面配線５が形成されており、配線基板に備えられたキャパシタ構造部２の中心導体２ｃ同士が接続されている。

図５に示されるように、本実施形態では、配線基板をＢＧＡ（ボールグリッドアレイ）形態での電気的な接続が可能な構造としている。具体的には、配線基板の外縁部において所定の配列でキャパシタ構造部２を配置し、その中心導体２ｃをそれよりも内側に備えられたキャパシタ構造部２の中心導体２ｃと上面配線５を介して電気的に接続している。また、配線基板の裏面側において、外縁部のキャパシタ構造部２よりも内側において、第２下面配線７を一様に形成してあり、外縁部のキャパシタ構造部２よりも内側に配置されたキャパシタ構造部２については第２下面配線７にて覆われつつ、各外側導体２ａが第２下面配線７と電気的に接続されるようにしている。そして、配線基板の外縁部のキャパシタ構造部２を第２下面配線７よりも外側に配置させ、そのキャパシタ構造部２の中心導体２ｃに接続された第１下面配線６を２層目絶縁膜９から露出させることで、これを第１接続端子６ａとしている。この第１接続端子６ａにはんだバンプ２０が配置され、はんだバンプ２０を用いて外部に繋がるリード１１の外部端子１１ｂや他の配線基板に備えられた所定パターンのパッドなどと電気的な接続が行えるようにしている。

このように構成された半導体装置でも、第２下面配線７を例えばリードフレーム１１にて構成されるＧＮＤ部１１ａに対して接続することで、ＧＮＤ電位に固定することができる。このような構造としても、上面配線５および外部信号配線を通じる経路で信号入力もしくは信号出力が行われるにあたって、キャパシタ構造部２が接続されていることから、その経路に外部端子１１ｂなどからノイズが侵入しても、そのノイズを確実にＧＮＤ部１１ａに逃がすことができ、効率的にノイズを除去することが可能となる。

（第４実施形態）
本発明の第４実施形態について説明する。本実施形態では、第２実施形態で示した構造の半導体装置において配線基板を複数枚積層する場合について説明する。

図７は、本実施形態にかかる配線基板を備えた半導体装置の断面図である。この図に示すように、シリコン基板１に対してキャパシタ構造部２を形成した配線基板が二枚積層されている。各配線基板は、キャパシタ構造部２が同じレイアウトで形成されており、上側の配線基板では第１実施形態などと同様に表面側に絶縁膜４や上面配線５および保護膜１０が形成された構造とされているが、裏面側では外側導体２ａや中心導体２ｃが露出した構造とされている。また、下側の配線基板では第１実施形態などと同様に裏面側では第１、第２下面配線６、７や１層目絶縁膜８および２層目絶縁膜９が配置された構造とされているが、表面側では外側導体２ａや中心導体２ｃが露出した構造とされている。そして、上側の配線基板と下側の配線基板の互いに露出させられている外側導体２ａおよび中心導体２ｃが電気的に接続されるように、各配線基板の間に外側導体用接続部３０ａおよび中心導体用接続部３０ｂが配置され、これらの間が絶縁膜３１によって絶縁分離された構造とされている。その他の部分については、第２実施形態と同様の構造とされている。

このように、複数枚の配線基板を積層し、配線基板のうち対向する面同士では外側導体２ａおよび中心導体２ｃを露出させると共に、それらを外側導体用接続部３０ａおよび中心導体用接続部３０ｂを介して接続することができる。このような構造とすれば、同軸状のキャパシタ構造部２を軸方向に並べて直接接続することができるため、実質的にキャパシタ構造部２の軸方向長を長くすることができ、チップ面積を拡大しなくてもキャパシタ構造部２でのキャパシタ容量を増加させることができる。これにより、よりノイズ除去効果を得ることが可能となり、外部端子１１ｂなどからノイズが侵入しても、よりそのノイズを確実に除去することが可能となる。

（他の実施形態）
上記各実施形態では、基板としてシリコン基板１を用いる場合について説明したが、シリコン基板１以外の基板、例えばガラス基板や金属基板などを用いることができる。なお、シリコン基板１の不純物濃度が高い場合や金属基板を用いる場合において、外側導体２ａと基板とを絶縁したい場合には、外側導体２ａと基板との間に絶縁膜を配置すれば良い。

また、上記各実施形態では、配線構造、例えば外側導体２ａと第２下面配線７もしくは中心導体２ｃと第１下面配線６との接続形態の一例について説明したが、他の配線構造としても構わない。例えば、１層目絶縁膜８に形成されたコンタクトホール８ａと２層目絶縁膜９に形成されたコンタクトホール９ａとが繋がるようにし、第２下面配線７が各外側導体２ａに電気的に接続されるようにしている。しかしながら、第１下面配線６を形成するために１層目絶縁膜８の上に形成される１層目の配線金属がコンタクトホール８ａ内および１層目絶縁膜８の上にも残されるようにし、この１層目の配線金属を含めて第２下面配線７が構成されていても良い。

また、上記第２、第３実施形態では、パッケージングの一例を挙げて説明したが、ＤＩＰ、ＳＯＰ、ＱＦＰ、ＱＦＮ、ＢＧＡなど、どのようなパッケージングに対しても本発明を適用することができ、ベアチップ実装のような樹脂モールドしない構造などについても本発明を適用できる。

また、上記第２実施形態において、４つのキャパシタ構造部２の中心導体２ｃ同士を上面配線５や第１下面配線６を介して接続する構造について説明したが、接続するキャパシタ構造部２の数については適宜変更可能である。図８は、６つのキャパシタ構造部２を連結する場合の上面レイアウト図である。この図に示すように、隣り合うキャパシタ構造部２の中心導体２ｃ同士を上面配線５と第１下面配線６とで交互に順番に接続していくことで、複数個のキャパシタ構造部２を連結させることができる。そして、このような構造とすることで、信号線とＧＮＤとの間にキャパシタが複数個並列的に接続された構造にできる。このように、任意の数のキャパシタ構造部２を連結することができ、その数を多くするほどノイズ除去効果を高くすることも可能である。

さらに、上記各実施形態では、同軸状に外側導体２ａと誘電体２ｂおよび中心導体２ｃが備えられたキャパシタ構造部２として、各部が同心円状に配置される構造について説明した。しかしながら、キャパシタ構造部２の構成の一例を示したにすぎず、同軸状の他の構造、例えば四角形などの同心多角形状によってキャパシタ構造部２が構成されていても構わない。

１ シリコン基板
２ キャパシタ構造部
２ａ 外側導体
２ｂ 誘電体
２ｃ 中心導体
３ スルーホール
５ 上面配線
６ 第１下面配線
７ 第２下面配線
８ １層目絶縁膜
９ ２層目絶縁膜
１０ 保護膜
１１ リードフレーム
１３ ＬＳＩチップ
１４ ボンディングワイヤ
３０ａ 外側導体用接続部
３０ｂ 中心導体用接続部
３１ 絶縁膜

Claims (8)

1. 表面および裏面を有し、前記表面から前記裏面に貫通するスルーホール（３）が形成された基板（１）と、
   前記基板（１）の前記スルーホール（３）内に、中心導体（２ｃ）を中心として誘電体（２ｂ）と外側導体（２ａ）とが同軸状に配置された複数のキャパシタ構造部（２）と、
   前記基板（１）の表面側に形成され、前記中心導体（２ｃ）と電気的に接続された上面配線（５）と、
   前記基板（１）の裏面側に形成され、前記複数のキャパシタ構造部（２）における前記中心導体（２ｃ）同士を接続する第１下面配線（６）と、
   前記基板（１）の裏面側において、前記第１下面配線（６）を挟んで前記基板（１）と反対側において、前記第１下面配線（６）を覆いつつ、前記複数のキャパシタ構造部（２）における前記外側配線（２ａ）同士を接続する第２下面配線（７）と、を有してなる配線基板を備え、
   前記上面配線（５）と前記中心導体（２ｃ）および前記第１下面配線（６）にて信号線を構成すると共に、前記外側導体（２ａ）および前記第２下面配線（７）にてシールド線を構成し、前記第２下面配線（７）は、前記複数のキャパシタ構造部（２）と対応する場所を一様に覆っていることを特徴とする配線基板を有する半導体装置。
2. 前記基板（１）の裏面に形成され、前記外側導体（２ａ）を露出させるコンタクトホール（８ａ）と共に前記中心導体（２ｃ）を露出させるコンタクトホール（８ｂ）が備えられた１層目絶縁膜（８）を有し、前記第１下面配線（６）は、前記１層目絶縁膜（８）上に形成されていると共に、前記中心導体（２ｃ）を露出させるコンタクトホール（８ｂ）を通じて前記複数のキャパシタ構造部（２）における前記中心導体（２ｃ）同士を接続しており、
   さらに、前記基板（１）の前記裏面側において、前記１層目絶縁膜（８）および前記第１下面配線（６）を覆うように形成されていると共に、前記１層目絶縁膜（８）に形成された前記外側導体（２ａ）を露出させるコンタクトホール（８ａ）を通じて前記外側導体（２ａ）と電気的接続を図るためのコンタクトホール（９ａ）が形成された２層目絶縁膜（９）を有し、前記第２下面配線（７）は、前記２層目絶縁膜（９）上に形成されていると共に前記２層目絶縁膜（９）に形成されたコンタクトホール（９ａ）を通じて前記複数のキャパシタ構造部（２）における前記外側導体（２ａ）同士を接続していることを特徴とする請求項１に記載の配線基板を有する半導体装置。
3. 前記２層目絶縁膜（９）上の全面に一様に前記第２下面配線（７）が形成されていることを特徴とする請求項２に記載の配線基板を有する半導体装置。
4. 前記基板（１）の表面側において前記上面配線（５）に対して半導体チップ（１３）を電気的に接続すると共に、前記上面配線（５）のうち前記半導体チップ（１３）よりも外側に配置された部分を接続端子（５ａ）として、該接続端子（５ａ）がボンディングワイヤ（１４）を介して外部端子（１１ｂ）に電気的に接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の配線基板を有する半導体装置。
5. 前記基板（１）の表面側において前記上面配線（５）に対して半導体チップ（１３）を電気的に接続すると共に、前記上面配線（５）のうち前記半導体チップ（１３）よりも外側に設けられた前記キャパシタ構造部（２）の中心導体（２ｃ）が前記基板（１）の裏面側において接続端子（６ａ）に電気的に接続されており、該接続端子（６ａ）が外部端子（１１ｂ）に電気的に接続されていることを特徴とする請求項１または２に記載の配線基板を有する半導体装置。
6. 前記基板（１）に対して形成された前記複数のキャパシタ構造部（２）の複数を直列接続することでキャパシタ容量設定が行われていることを特徴とする請求項１ないし５のいずれか１つに記載の配線基板を有する半導体装置。
7. 前記基板（１）に対して前記複数のキャパシタ構造部（２）を形成した配線基板を複数枚積層し、各配線基板に備えられた前記複数のキャパシタ構造部（２）における前記中心導体（２ｃ）同士および前記外側導体（２ａ）同士が電気的に接続されることで、各配線基板に備えられた前記複数のキャパシタ構造部（２）が直列接続されてキャパシタ容量設定が行われていることを特徴とする請求項１ないし５のいずれか１つに記載の配線基板を有する半導体装置。
8. 前記キャパシタ構造部（２）は、同心円状もしくは同心多角形状によって構成されていることを特徴とする請求項１ないし７のいずれか１つに記載の半導体装置。

Images