JP6015567B2 - 貫通型コンデンサ - Google Patents

Description

本発明は、貫通型コンデンサに関するものである。

近年、電子機器において、無線技術や高周波技術の発達により電気信号にノイズが付与され、システムの誤動作や故障の原因となっている。これを解決するために、例えば特許文献１、２では、基板の貫通孔内部に同軸状に外側導体、誘電体、内側導体を順番に形成してキャパシタ構造を作り込み、このキャパシタ構造を用いてノイズを除去する貫通型コンデンサが提案されている。

例えば、特許文献２では、上記キャパシタ構造を構成する外側導体および内側導体が、互いに独立して、基板の表面側と裏面側との間を導通させる構造になっている。外側導体は、貫通孔の内表面を被覆する筒状の貫通外側導体部と、貫通外側導体部から張り出して基板の表面側に被覆する表面側外側導体部と、貫通外側導体部から張り出して基板の裏面側に被覆する裏面側外側導体部とから構成されている。表面側外側導体部は、貫通孔の表面側開口部を囲む環状に形成されている。裏面側外側導体部は、貫通孔の裏面側開口部を囲む環状に形成されている。誘電体は、貫通孔内において貫通外側導体部の中空部内に配置されている貫通誘電部と、この貫通誘電部から張り出して表面側外側導体を被覆する表面側誘電体層と、貫通誘電部から張り出して裏面側外側導体を被覆する裏面側誘電体層とを備える。表面側誘電体層および裏面側誘電体層は、外側導体および内側導体の間を電気的に絶縁する。

次に、貫通型コンデンサの製造方法について説明する。まず、半導体基板に貫通孔を形成した後、半導体基板の貫通孔の内表面を筒状に絶縁膜を形成するとともに、半導体基板の両面に絶縁層を形成する。次に、貫通孔内にて絶縁膜の内表面に導電性膜を筒状に形成するとともに、半導体基板の両面の絶縁層上に導電性膜を成膜する。さらに、両面側の導電性膜をエッチング等によってパターンニングすることにより、表面側外側導体部および裏面側外側導体部を形成する。これにより、外側導体が形成される。その後、半導体基板の両面に表面側誘電体層および裏面側誘電体層としての樹脂層を形成するとともに、貫通孔内における貫通外側導体部の中空部内に樹脂材料を充填して樹脂層を形成する。さらに、外側導体の中空部内の樹脂層に貫通孔を形成し、この貫通孔を貫通する内側導体を形成する。

特開２００１−３５２０１７号公報 特開２００７−２７４５１号公報

上記特許文献２の貫通型コンデンサでは、上記キャパシタ構造を構成する外側導体および内側導体が、互いに独立して、基板の表面側と裏面側との間を導通させる構造になっている。このため、外側導体としては、基板の表面側に配置される表面側外側導体部だけでなく、基板の裏面側に配置される裏面側外側導体部を形成することが必要になる。このため、基板の表面側の導電体膜をパターニングするだけでなく、基板の裏面側導電体膜をパターニングすることも必要になる。これに加えて、外側導体および内側導体の間を電気的に絶縁するために、表面側誘電体層および裏面側誘電体層を形成することも必要になる。したがって、貫通型コンデンサの製造する際には、手間がかかり、貫通型コンデンサの製造工程としては、複雑な工程になる。

本発明は上記点に鑑みて、製造工程を簡素化した貫通型コンデンサを提供することを目的とする。

上記目的を達成するため、請求項１に記載の発明では、第１の主面（１１）と第２の主面（１２）とが表裏の関係にあり、かつ前記第１、第２の主面の間を貫通する貫通孔（２０、２０Ａ〜２０Ｈ）を備える基板（１０）と、前記貫通孔の内表面を被覆する筒状に形成されている外側導体（３０）と、前記貫通孔の中空部内に位置して前記外側導体の内表面を被覆する筒状に形成されている誘電体（４０）と、前記貫通孔の中空部内に位置して前記誘電体の内表面を被覆する内側導体（４５）と、を備え、前記外側導体のうち前記第１の主面側は、前記貫通孔の前記第１の主面側の開口部に位置し、前記外側導体のうち前記第２の主面側の端部（３４）は、前記貫通孔の前記第２の主面側の開口部よりも前記第１の主面側に位置することを特徴とする。

請求項１に記載の発明によれば、外側導体の第１の主面側は、貫通孔の前記第１の主面側の開口部に位置し、外側導体の第２の主面側の端部は、貫通孔の前記第２の主面側の開口部よりも第１の主面側に位置する。このことにより、外側導体のうち第２の主面側を第２の主面側の配線部に接続する必要がない。つまり、外側導体のうち第２の主面側を第２の主面側の開口部より張り出す構造にする必要がなくなる。このため、基板の第２の主面側に設けられた裏面側導電体膜をパターニングする必要もない。これに加えて、基板の第２の主面側に誘電体層を形成する必要もない。したがって、貫通型コンデンサを製造する製造工程を簡素化することができる。

なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。

本発明の第１実施形態における貫通型コンデンサの断面構成を示す図である。 第１実施形態における貫通型コンデンサの部分拡大図である。 第１実施形態における製造工程を示す図である。 第１実施形態における製造工程を示す図である。 本発明の第２実施形態における電気回路構成を示す図である。 本発明の第３実施形態における電気回路構成を示す図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１、図２に本発明に係る貫通型コンデンサ１の第１実施形態の構成を示す。図１に本実施形態の貫通型コンデンサ１の断面図、図２に図１中の貫通型コンデンサ１の領域Ａの拡大図を示す。

貫通型コンデンサ１は、図１に示すように、半導体基板１０を備える。半導体基板１０は、第１の主面を表面１１、これとは反対側の第２の主面を裏面１２とするものである。半導体基板１０は、シリコン基板１０ａに絶縁層１０ｂが形成されたものである。絶縁層１０ｂは、後述する貫通孔２０の内表面および表面１１に沿うように膜状に形成されている。

半導体基板１０には、表裏面１１、１２間を貫通し、表裏面１１、１２に開口する貫通孔２０が複数個設けられている。この貫通孔２０は、１個でもかまわないが、図１では、３つの貫通孔２０が設けられている。なお、以下、説明の便宜上、３つの貫通孔２０のうち図１中右側の貫通孔２０を右側貫通孔２０とし、図１中左側の貫通孔２０を左側貫通孔２０とし、右側貫通孔２０および左側貫通孔２０の間の貫通孔２０を中間貫通孔２０とする。本実施形態の貫通孔２０は開口形状が円である円形孔であるが、貫通孔２０としては、その他、開口形状が角形の孔などであってもかまわない。

貫通型コンデンサ１には、図１および図２に示すように、外側導体３０、誘電体層４０、および内側導体４５が貫通孔２０毎に設けられている。

外側導体３０は、図１に示すように、貫通孔２０内に配置されて貫通孔２０の内表面を被覆する筒状に形成されている。外側導体３０の表面１１側の端部３１は、貫通孔２０の表面１１側の開口部に位置する。外側導体３０の表面１１側の端部３１は、表面側外側導体３２に繋がっている。表面側外側導体３２は、半導体基板１０の表面１１に沿う膜状に形成されている。表面側外側導体３２は、貫通孔２０の表面１１側の開口部を囲む環状に形成されている。外側導体３０の裏面１２側の端部３４は、裏面１２側開口部よりも表面１１側に位置する。

誘電体層４０は、外側導体３０の内表面を被覆する筒状に形成されている筒状誘電体層４１と、筒状誘電体層４１から表面１１側に張り出して筒状誘電体層４１の表面側開口部を囲む環状に形成されている環状誘電体層４２とを備える。環状誘電体層４２は、表面側外側導体３２のうち開口部側を被覆する。筒状誘電体層４１のうち裏面１２側は、外側導体３０のうち裏面側端部３４（図２参照）と貫通孔２０のうち裏面側内表面２１とを被覆している。筒状誘電体層４１および環状誘電体層４２は繋がっている。このため、誘電体層４０は、貫通孔２０の内表面側から表面１１側に張り出すように形成されていることになる。

内側導体４５は、貫通孔２０内において筒状誘電体層４１の中空部内に配置されている。内側導体４５は、筒状誘電体層４１の内表面を被覆するように形成されている。内側導体４５は、貫通孔２０の表面１１側開口部と裏面１２側開口部との間に亘って形成されている。

貫通型コンデンサ１は、図１に示すように、層間絶縁膜５０、５１、５２、５３、表面配線層６０、６１、および裏面配線層６２、６３を備える。

層間絶縁膜５０は、半導体基板１０の表面１１側に配置されて、半導体基板１０の表面１１、表面側外側導体３２、および環状誘電体層４２を被覆する膜状に形成されている。

表面配線層６０、６１は、層間絶縁膜５０に対して半導体基板１０の反対側に配置されている。表面配線層６０、６１は、層間絶縁膜５０に沿うように膜状に形成されている。表面配線層６０は、左側貫通孔２０に対して対応する位置に設けられている。

表面配線層６０は、ビアホール７１を介して左側貫通孔２０内の内側導体４５に接続されるとともに、ビアホール（短絡用導体）７０を介して表面側外側導体３２に接続されている。表面配線層６１は、中間貫通孔２０および右側貫通孔２０に対して対応する位置に設けられている。表面配線層６１は、ビアホール７２を介して中間貫通孔２０内の内側導体４５に接続されるとともに、ビアホール７３を介して右側貫通孔２０内の内側導体４５に接続されている。

層間絶縁膜５１は、層間絶縁膜５０に対して半導体基板１０の反対側に配置されている。層間絶縁膜５１は、層間絶縁膜５０および表面配線層６０、６１を覆う膜状に形成されている。層間絶縁膜５２は、半導体基板１０の裏面１２側に配置されて、半導体基板１０の裏面１２、貫通孔２０毎の内側導体４５、および貫通孔２０毎の筒状誘電体層４１をそれぞれ被覆する膜状に形成されている。

裏面配線層６２、６３は、層間絶縁膜５２に対して半導体基板１０の反対側に配置されている。裏面配線層６２、６３は、層間絶縁膜５２に沿うように膜状に形成されている。裏面配線層６２は、左側貫通孔２０に対して対応する位置に設けられている。裏面配線層６２は、ビアホール８０を介して左側貫通孔２０内の内側導体４５に接続されている。裏面配線層６３は、中間貫通孔２０および右側貫通孔２０に対して対応する位置に設けられている。裏面配線層６３は、ビアホール８１を介して中間貫通孔２０内の内側導体４５に接続されるとともに、ビアホール８２を介して右側貫通孔２０内の内側導体４５に接続されている。層間絶縁膜５３は、層間絶縁膜５２に対して半導体基板１０の反対側に配置されている。層間絶縁膜５３は、層間絶縁膜５２、および裏面配線層６２、６３を被覆する膜状に形成されている。

層間絶縁膜５１には、その厚み方向に貫通する貫通孔９０、９１が設けられている。層間絶縁膜５３には、その厚み方向に貫通する貫通孔９２、９３が設けられている。

貫通孔９０は、表面配線層６０に対応して設けられている。貫通孔９０内には、バンブ１００が配置されている。バンブ１００は、表面配線層６０と上側基板１１０（図１中の鎖線で示す）のグランド配線との間を接続する。

貫通孔９２は、裏面配線層６２に対応して設けられている。貫通孔９２内には、バンブ１０２が配置されている。バンブ１０２は、裏面配線層６２と下側基板１２０（図１中の鎖線で示す）のグランド配線との間を接続する。

ここで、表面配線層６０は、ビアホール７１を介して左側貫通孔２０内の内側導体４５に接続されるとともに、ビアホール７０、および表面側外側導体３２を介して左側貫通孔２０内の外側導体３０に接続されている。これに加えて、左側貫通孔２０内の内側導体４５は、ビアホール８０、裏面配線層６２、および、バンブ１０２を介して下側基板１２０のグランド配線に接続されている。このことにより、貫通孔２０毎の外側導体３０および左側貫通孔２０内の内側導体４５は、それぞれ、グランド配線として機能する。

貫通孔９１は、表面配線層６１に対応して設けられている。貫通孔９１内には、バンブ１０１が配置されている。バンブ１０１は、表面配線層６１および上側基板１１０（図１中の鎖線で示す）の電源配線との間を接続する。

貫通孔９３は、裏面配線層６３に対応して設けられている。貫通孔９３内には、バンブ１０３が配置されている。バンブ１０３は、裏面配線層６３と下側基板１２０（図１中の鎖線で示す）の電源配線との間を接続する。

ここで、中間貫通孔２０内の内側導体４５は、ビアホール７２、表面配線層６１、およびバンブ１０１を介して上側基板１１０の電源配線に接続されている。右側貫通孔２０内の内側導体４５は、ビアホール７３、表面配線層６１、バンブ１０１を介して上側基板１１０の電源配線に接続されている。さらに、中間貫通孔２０内の内側導体４５は、ビアホール８１、裏面配線層６３、およびバンブ１０３を介して下側基板１２０の電源配線に接続されている。右側貫通孔２０内の内側導体４５は、ビアホール８２、裏面配線層６３、およびバンブ１０３を介して下側基板１２０の電源配線に接続されている。このことにより、中間貫通孔２０の内側導体４５および右側貫通孔２０内の内側導体４５は、それぞれ、電源配線として機能する。なお、中間貫通孔２０の内側導体４５および右側貫通孔２０内の内側導体４５としては、信号を伝搬させる信号配線に用いてもよい。
本実施形態では、外側導体３０、内側導体４５、ビアホール７０〜７３、８０〜８２は、表面配線層６０、６１、および裏面配線層６２、６３は、例えば、銅等の導電性金属材料からなる。誘電体層４０は、誘電体材料からなるものである。層間絶縁膜５０、５１、５２、５３は、電気絶縁体材料からなるものである。

次に、本実施形態の電子装置１の製造工程について図３（ａ）〜図３（ｆ）、図４（ａ）〜図４（ｄ）を参照して説明する。

まず、第１の工程において、シリコン基板１０ａ（図３（ａ）参照）を用意する。

次の第２の工程において、エッチング等によってシリコン基板１０ａに複数の孔２０ａ（図３中２つの孔２０ａを示す）を設ける（図３（ｂ）参照）。複数の孔２０ａは、それぞれ、底部を有してシリコン基板１０ａの表面１１ａから裏面１２ａ側に凹む孔部である。

次の第３の工程において、シリコン基板１０ａを熱酸化することによって酸化膜を絶縁層１０ｂとして形成する（図３（ｃ）参照）。このことにより、絶縁層１０ｂは、シリコン基板１０ａの表面１１ａおよび裏面１２ａに沿うように形成される。これに加えて、絶縁層１０ｂは、孔２０ａ内にて底部を有し、かつ内表面を被覆する筒状に形成されている。以上により、複数の孔２０ａを備える半導体基板１０が形成されることになる。

次の第４の工程において、ＣＶＤ、スパッタリング等によって、導電性金属膜３０ａを絶縁層１０ｂに沿うように成膜する。このとき、導電性金属膜３０ａは、半導体基板１０の孔２０ａ内の内表面のうち開口部側を被覆し、かつ孔２０ａ内のうち底部側には、導電性金属膜３０ａが成膜されないようにする（図３（ｄ）参照）。このことにより、孔２０ａ内において底部側に絶縁層１０ｂが露出することになる。

次の第５の工程において、ＣＶＤ（Chemical Vapor Deposition）、ＡＬＤ（Atomic Layer Deposition）、スパッタリング等の方法によって、半導体基板１０の表面側導電性金属膜３０ａ、および孔２０ａ内の導電性金属膜３０ａ、絶縁層１０ｂを誘電体膜４０ａ（図３（ｅ）によって被覆する。

次の第６の工程において、スパッタリング等によりメッキのためのシード層（図示せず）を形成し、メッキ法等によって、表面側導電性金属膜３０ａ、孔２０ａ内の導電性金属膜３０ａ、および孔２０ａ内の絶縁層１０ｂを導電性金属膜４５ａによって被覆する（図３（ｆ））。このことにより、孔２０ａ内は、導電性金属膜４５ａを構成する導電性金属によって充填されることになる。

次の第７の工程において、ＣＭＰ（Chemical Mechanical Polishing）等によってシリコン基板１０ａのうち裏面１２ａ側を研削・研磨する。このことにより、孔２０ａ毎に孔２０ａの底部を除去して複数の貫通孔２０を形成する（図４（ａ）参照）。

このとき、半導体基板１０の貫通孔２０内の内表面のうち表面側は外側導体３０によって被膜され、かつ貫通孔２０内の内表面のうち裏面側は外側導体３０によって被膜されていない。そして、貫通孔２０内の導電性金属膜３０ａの内表面、裏面側端部、および貫通孔２０内の絶縁層１０ｂの内表面のうち裏面側を誘電体膜４０ａが被覆している。

次の第８の工程において、ＣＭＰ等の方法によって導電性金属膜４５ａのうちシリコン基板１０ａのうち表面１１側を除去する。このことにより、貫通孔２０毎に内側導体４５が成形されることになる（図４（ｂ）参照）。これに加えて、ドライエッチング等の方法によって導電性金属膜３０ａおよび誘電体膜４０ａをパターニングする。このことにより、外側導体３０および誘電体層４０が成形されることになる。

次の第９の工程において、層間絶縁膜５０として感光性絶縁膜を成膜する。さらに、露光・現像工程等によってビアホール７０、７１、７３を設ける。その後、スパッタリング等によりシード層（図示せず）を成膜し、フォトリソグラフィによりビアホール７０、７１、７３および表面配線層６０、６１を除く基板表面側をレジストで覆う。そして、メッキ法によりビアホール７０、７１、７３内部の電極および表面配線層６０、６１を形成する。最後にレジストを除去し、レジストで覆われていた部分のシード層をドライエッチング等で取り除く。基板裏面側でも同様の工程を行い、ビアホール８１、８２内部の電極および裏面配線層６２、６３を形成する。次の第１０の工程において、前工程同様、感光性絶縁膜の成膜およびフォトリソグラフィにより、層間絶縁膜５１、５３を形成する（図４（ｄ）参照）。

なお、銅等拡散の可能性がある場合は、必要に応じてバリア層を形成やバリア層のパターニング工程を追加する。また、上記工程は、本発明の構造を作製するための例示であり、他の方法や手順で作製してもよい。さらに上記工程は、配線層として表裏面それぞれ1層ずつの場合を例示しているが、配線層の層数を変更したり、表裏面で異なる層数で作製してもよい。

次に、本実施形態の貫通型コンデンサ１の作動について説明する。

まず、貫通孔２０毎の外側導体３０および左側貫通孔２０内の内側導体４５は、上述の如く、グランド配線として機能する。中間貫通孔２０の内側導体４５および右側貫通孔２０内の内側導体４５は、上述の如く、電源配線として機能する。このため、中間貫通孔２０内における内側導体４５、誘電体層４０、および外側導体３０は、ノイズ除去用コンデンサを構成する。右側貫通孔２０内における内側導体４５、誘電体層４０、および外側導体３０は、ノイズ除去用コンデンサを構成する。このため、中間貫通孔２０（或いは、右側貫通孔２０）内の内側導体４５と外側導体３０との間に与えられる電源電圧に高周波ノイズが含まれている場合には、この高周波ノイズを上述したノイズ除去用コンデンサによって除去する。

以上説明した本実施形態の貫通型コンデンサ１では、半導体基板１０の表面１１および裏面１２の間を貫通する複数の貫通孔２０を備える半導体基板１０と、貫通孔２０の内表面を被覆する筒状に形成されている外側導体３０とを備える。貫通孔２０毎に外側導体３０の内表面を被覆する筒状に形成されている誘電体４０と、貫通孔２０内毎に誘電体４０の内表面を被覆する内側導体４５とを備える。内側導体４５は、貫通孔２０の表面１１側の開口部および裏面１２側開口部の間に亘って形成されている。外側導体３０のうち表面側端部３１は、貫通孔２０の表面側の開口部に位置し、外側導体３０のうち裏面側の端部３４は、貫通孔２０の裏面１２側の開口部よりも表面１１側に位置することを特徴とする。

したがって、外側導体３０は、表面１１側の端部３１のみによって貫通孔２０の外側の配線層６０に接続される構造になる。一方、外側導体３０が表面１１および裏面１２の間を貫通する構成である場合には、表面１１側の導電性金属膜３０ａおよび誘電体膜４０ａをパターニングする工程と、シリコン基板１０ａの裏面１２側の導電性金属膜および誘電体膜をパターニングする工程が必要になる。

これに対して、本実施形態では、上述の如く、外側導体３０は、表面１１側の端部３１のみによって貫通孔２０の外側の配線層６０に接続される構造になっている。このため、シリコン基板１０ａの表面１１側の導電性金属膜３０ａおよび誘電体膜４０ａをパターニングする工程（図４（ｂ）参照）が必要である。しかし、シリコン基板１０ａの裏面１２側の導電性金属膜および誘電体膜をパターニングする工程が必要ない。したがって、貫通型コンデンサ１の製造工程を簡素化することができる。このため、製造コストを低減することができる。

本実施形態の半導体基板１０において貫通孔２０の表面側開口部を構成する表面側コーナー部１０ｃを表面側外側導体３２および外側導体３０が被覆する構成になっている。このため、表面側外側導体３２および外側導体３０から生じる電界が表面側コーナー部１０ｃ（図２参照）に集中することになる。したがって、表面側コーナー部１０ｃに電界が集中することに伴って、表面側コーナー部１０ｃに破損が生じて絶縁不良の起点になり易い。

外側導体３０が表面１１および裏面１２の間を貫通する構成である場合には、表面側コーナー部１０ｃを表面側外側導体３２および外側導体３０が被覆することに加えて、貫通孔２０の裏面側開口部を構成する裏面側コーナー部１０ｄをも裏面側導体および外側導体が被覆することになる。このため、電界の集中によって絶縁不良の起点になり易い箇所が貫通孔２０の表面側および裏面側に設けられることになる。

これに対して、本実施形態では、上述の如く、外側導体３０は、表面１１側の端部３１のみによって貫通孔２０の外側の配線層６０に接続される構造になっている。このため、裏面側コーナー部１０ｄをも裏面側導体および外側導体が被覆する構成になっていない。したがって、裏面側コーナー部１０ｄが電界の集中で破損することを未然に防ぐことができる。これに伴い、絶縁不良の起点となり易い箇所を減らして、貫通型コンデンサ１の信頼性を向上することができる。

本実施形態では、誘電体４０が表面側コーナー部１０ｃを被覆しているものの、そもそも、半導体基板１０の表面側コーナー部１０ｃや裏面側コーナー部１０ｄを誘電体膜で被覆する場合には、成膜不良が生じ易い。

これに対して、本実施形態では、半導体基板１０の裏面側コーナー部１０ｄを誘電体で被覆する構成になっていない。したがって、成膜不良が生じ易い箇所を減らして、貫通型コンデンサ１の信頼性を向上することができる。

本実施形態において、貫通孔２０内の導電性金属膜３０ａの内表面に誘電体膜４０ａを形成する工程では、基板を加熱して誘電体膜４０ａを形成するため、導電性金属膜３０ａも加熱される。

ここで、導電性金属膜３０ａの線膨張係数と絶縁層１０ｂの線膨張係数との間の差分がある。このため、導電性金属膜３０ａの厚み寸法が大きい場合には、導電性金属膜３０ａの膜応力は大きくなり、成膜時もしくは後工程の例えばＣＭＰによる研削・研磨工程など膜に力がかかる工程において剥がれる恐れがある。これにより、外側導体３０の厚み寸法を薄くすることが必要になる。したがって、外側導体３０が表面１１側および裏面１２側の間を貫通する構造である場合には、外側導体３０において表面１１側および裏面１２の間の抵抗値が大きくなる。

これに対して、本実施形態では、上述の如く、外側導体３０は、表面１１側および裏面１２側の間が導通する構造になっていなく、内側導体４５によって表面１１側および裏面１２側の間が導通する構造になっている。したがって、外側導体３０抵抗値が大きな値であっても、そこのことで問題が生じることはない。

本実施形態では、誘電体層４０は、貫通孔２０毎に、外側導体３０の内表面および外側導体３０の裏面１２側の端部３４を被覆するように形成されている。したがって、貫通孔２０内において内側導体４５および外側導体３０の間が短絡することを未然に避けることができる。

本実施形態では、誘電体層４０の表面側は、外側導体３０の表面側開口部よりも張り出すように形成されている。このため、表面１１側にいて内側導体４５と外側導体３０との間が短絡することを未然に避けることができる。

（第２実施形態）
本第２実施形態では、上記第１実施形態の貫通型コンデンサ１を適用したシリコンインターポーザに対して集積回路およびメモリをフェイスダウンで、バンプ接続し、当該シリコンインターポーザをパッケージ基板にバンプ接続した例について説明する。

図５に本実施形態のシリコンインターポーザ２００を示す。シリコンインターポーザ２００は、半導体基板１０に貫通孔２０Ａ、２０Ｂ、２０Ｃ、２０Ｄが設けられたものである。貫通孔２０Ａ、２０Ｂ、２０Ｃ、２０Ｄは、上記第１実施形態の貫通孔２０と同様の貫通孔である。貫通孔２０Ａ、２０Ｂ、２０Ｃ、２０Ｄには、それぞれ、上記第１実施形態で説明した外側導体３０、誘電体層４０、および内側導体４５が設けられている。

貫通孔２０Ａのうち表面１１側には、表面側配線３０１が配置されている。表面側配線３０１と貫通孔２０Ａ内の外側導体３０との間は接合され、表面側配線３０１と貫通孔２０Ａ内の内側導体４５との間は接合されている。表面側配線３０１は、バンブ３１０を介して集積回路４００の電極４０１に接合されている。

貫通孔２０Ｂのうち表面１１側には、表面側配線３０２が配置されている。表面側配線３０２と貫通孔２０Ｂ内の外側導体３０との間は接合され、表面側配線３０２と貫通孔２０Ｂ内の内側導体４５との間は接合されている。表面側配線３０１は、バンブ３１１を介して集積回路４００の電極４０２に接合されている。

貫通孔２０Ｃのうち表面１１側には、表面側配線３０３が配置されている。表面側配線３０３と貫通孔２０Ｃ内の外側導体３０との間は接合され、表面側配線３０３と貫通孔２０Ｃ内の内側導体４５との間は接合されている。表面側配線３０３は、バンブ３１２を介してメモリ４１０の電極４１１に接合されている。

貫通孔２０Ｄのうち表面１１側には、表面側配線３０４が配置されている。表面側配線３０４と貫通孔２０Ｄ内の外側導体３０との間は接合され、表面側配線３０４と貫通孔２０Ｄ内の内側導体４５との間は接合されている。表面側配線３０４は、バンブ３１３を介してメモリ４１０の電極４１２に接合されている。

貫通孔２０Ａのうち裏面１１側には、裏面側配線３０５が配置されている。裏面側配線３０５と貫通孔２０Ａ内の内側導体４５との間は接合されている。裏面側配線３０５は、バンブ３１４を介してパッケージ基板４２０の電極４２１に接合されている。

貫通孔２０Ｂのうち裏面１１側には、裏面側配線３０６が配置されている。裏面側配線３０６と、貫通孔２０Ｂ内の内側導体４５との間は接合されている。裏面側配線３０６は、バンブ３１５を介してパッケージ基板４２０の電極４２２に接合されている。

貫通孔２０Ｃのうち裏面１１側には、裏面側配線３０７が配置されている。裏面側配線３０７と貫通孔２０Ｃ内の内側導体４５との間は接合されている。裏面側配線３０７は、バンブ３１６を介してパッケージ基板４２０の電極４２３に接合されている。

貫通孔２０Ｄのうち裏面１１側には、裏面側配線３０８が配置されている。裏面側配線３０８と、貫通孔２０Ｄ内の内側導体４５との間は接合されている。裏面側配線３０８は、バンブ３１７を介してパッケージ基板４２０の電極４２４に接合されている。なお、図５中の符号４０３、４１３は、それぞれ、絶縁層である。

以上説明した本実施形態によれば、シリコンインターポーザ２００を利用して、集積回路４００およびメモリ４１０とパッケージ基板４２０との間を接続することができる。このため、貫通孔２０Ａ〜２０Ｄ内の外側導体３０および内側導体４５をグランド配線、信号用配線、或いは電源配線に利用することができる。

なお、上記第２実施形態では、貫通孔２０Ａ〜２０Ｄ内の外側導体３０および内側導体４５の間を表面側配線３０１〜３０４で短絡した例について説明したが、次のようにしてもよい。

すなわち、貫通孔２０Ａ、２０Ｂ、２０Ｃ、２０Ｄのうちいずれか１つの貫通孔内の外側導体３０、誘電体層４０、および内側導体４５によってノイズ除去用コンデンサを構成する。この場合、上記１つの貫通孔内の外側導体３０および内側導体４５の間を開放させることが必要である。上記１つの貫通孔内の外側導体３０をグランド配線として機能させ、上記１つの貫通孔内の内側導体４５を電源配線として機能させる。これにより、ノイズ除去用コンデンサは、グランド配線および電源配線の間に与えられる電源電圧に含まれる高周波ノイズを除去することができる。

（第３実施形態）
本第３実施形態では、上記第１実施形態の貫通型コンデンサ１を適用した集積回路４００Ａ、４００Ｂをインターポーザ２００Ｂに接続した例について図６を参照して説明する。

本実施形態の集積回路４００Ｂは、インターポーザ２００Ｂの上側に配置され、集積回路４００Ａは、集積回路４００Ｂの上側に配置されている。

集積回路４００Ａは、半導体基板１０に貫通孔２０Ｅ、２０Ｆが設けられたものである。貫通孔２０Ｅ、２０Ｆは、上記第１実施形態の貫通孔２０と同様の貫通孔である。貫通孔２０Ｅ、２０Ｆには、それぞれ、上記第１実施形態の外側導体３０、誘電体層４０、および内側導体４５が貫通孔毎に設けられている。

貫通孔２０Ｅの内側導体４５は、裏面側配線４３０に接合されている。貫通孔２０Ｆの内側導体４５は、裏面側配線４３１に接合されている。なお、本実施形態の集積回路４００Ａには、センサ５００Ａが配置されている。

集積回路４００Ｂは、半導体基板１０に貫通孔２０Ｇ、２０Ｈが設けられたものである。貫通孔２０Ｇ、２０Ｈは、上記第１実施形態の貫通孔２０と同様の貫通孔である。貫通孔貫通孔２０Ｇ、２０Ｈには、それぞれ、上記第１実施形態の外側導体３０、誘電体層４０、および内側導体４５が貫通孔毎に設けられている。集積回路４００Ｂには、センサ５００Ｂが配置されている。

貫通孔２０Ｇの内側導体４５および外側導体３０は、表面側配線４３２に接合されている。貫通孔２０Ｈの内側導体４５および外側導体３０は、表面側配線４３３に接合されている。裏面側配線４３０および表面側配線４３２の間は、バンプ４４０によって接合されている。裏面側配線４３１および表面側配線４３３の間は、バンプ４４１によって接合されている。貫通孔２０Ｇの内側導体４５は、裏面側配線４３４に接合されている。貫通孔２０Ｈの内側導体４５は、裏面側配線４３５によって接合されている。裏面側配線４３４とインターポーザ２００Ｂの電極４３６との間がバンプ４４２によって接合されている。裏面側配線４３５とインターポーザ２００Ｂの電極４３７との間がバンプ４４３によって接合されている。なお、本実施形態の集積回路４００Ｂには、センサ５００Ｂが配置されている。

以上説明した本実施形態によれば、貫通孔２０Ｅ内の内側導体４５、貫通孔２０Ｇ内の内側導体４５、外側導体３０、およびインターポーザ２００Ｂの電極４３６を接続することができる。貫通孔２０Ｆ内の内側導体４５、貫通孔２０Ｈ内の内側導体４５、外側導体３０、およびインターポーザ２００Ｂの電極４３７を接続することができる。このため、貫通孔２０Ｅ、２０Ｇ内の内側導体４５、貫通孔２０Ｆ、２０Ｈ内の内側導体４５をグランド配線、信号用配線、或いは電源配線に利用することができる。

なお、上記第３実施形態では、貫通孔２０Ｅ〜２０Ｈ内の外側導体３０および内側導体４５の間を表面側配線４３２、４３３で短絡した例について説明したが、次の（１）、（２）のようにしてもよい。

（１）貫通孔２０Ｇ内の外側導体３０および内側導体４５の間を開放する。そして、貫通孔２０Ｅ内の内側導体４５と貫通孔２０Ｇ内の内側導体４５との間を裏面側配線４３０、バンプ４４０、および表面側配線４３２を通して接続させる。この場合、貫通孔２０Ｅ（２０Ｇ）内の内側導体４５が電源配線として機能し、貫通孔２０Ｅ、２０Ｇ内の外側導体３０がグランド配線として機能させる。このため、貫通孔２０Ｅ（２０Ｇ）内の外側導体３０、誘電体層４０、および内側導体４５がノイズ除去用コンデンサを構成する。ノイズ除去用コンデンサは、グランド配線および電源配線の間に与えられる電源電圧に含まれる高周波ノイズを除去する。

（２）貫通孔２０Ｈ内の外側導体３０および内側導体４５の間を開放する。そして、貫通孔２０Ｆ内の内側導体４５と貫通孔２０Ｈ内の内側導体４５との間を裏面側配線４３１、バンプ４４１、および表面側配線４３３を通して接続させる。この場合、貫通孔２０Ｆ（２０Ｈ）内の内側導体４５が電源配線として機能し、貫通孔２０Ｆ、２０Ｈ内の外側導体３０がグランド配線として機能させる。このため、貫通孔２０Ｆ（２０Ｈ）内の外側導体３０、誘電体層４０、および内側導体４５がノイズ除去用コンデンサを構成する。ノイズ除去用コンデンサは、グランド配線および電源配線の間に与えられる電源電圧に含まれる高周波ノイズを除去する。

（他の実施形態）
上記第１の実施形態では、表面配線６０、６１と上側基板１１０との間を接合するために、バンプ１００、１０１を用いた例について説明したが、これに代えて、表面配線６０、６１と上側基板１１０との間を接続するために、ボンディングワイヤを用いてもよい。裏面配線６２、６３と下側基板１２０との間を接続する場合も、同様に、ボンディングワイヤを用いてもよい。

同様に、上記第２の実施形態においても、裏面配線３０５〜３０８および電極４２１、４２２、４２３、４２４の間をボンディングワイヤによって接続してもよい。電極４０１、４０２、４１１、４１２、および表面側配線３０１、３０２、３０３、３０４の間をボンディングワイヤによって接続してもよい。

同様に、上記第３の実施形態においても、表面配線４３２、４３３と裏面配線４３０、４３１の間を接続する場合や、裏面配線４３４、４３５と電極４３６、４３７との間を接続する場合にも、ボンディングワイヤを用いてもよい。

上記第１の実施形態では、表面１１側において、表面配線層６０およびビアホール７１を用いて外側導体３０および内側導体４５の間を短絡した例について説明したが、これに代えて、裏面１２側において外側導体３０および内側導体４５の間を短絡してもよい。

上記第１の実施形態では、シリコン基板からなる半導体基板１０を本発明に係る基板として用いた例について説明したが、これに代えて、シリコン以外の半導体材料からなる半導体基板を本発明に係る基板として用いてもよい。或いは、セラミック基板を本発明に係る基板として用いてもよい。

なお、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記第１〜第３実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能である。

１ 貫通型コンデンサ
１０ 半導体基板
１０ａ シリコン基板
１０ｂ 絶縁層
１１ 表面
１２ 裏面
２０、２０Ａ〜２０Ｈ 貫通孔
３０ 外側導体
４０ 誘電体層
４５ 内側導体

Claims (7)

1. 第１の主面（１１）と第２の主面（１２）とが表裏の関係にあり、かつ前記第１、第２の主面の間を貫通する貫通孔（２０、２０Ａ〜２０Ｈ）を備える基板（１０）と、
   前記貫通孔の内表面を被覆する筒状に形成されている外側導体（３０）と、
   前記貫通孔の中空部内に位置して前記外側導体の内表面を被覆する筒状に形成されている誘電体（４０）と、
   前記貫通孔の中空部内に位置して前記誘電体の内表面を被覆する内側導体（４５）と、を備え、
   前記外側導体のうち前記第１の主面側は、前記貫通孔の前記第１の主面側の開口部に位置し、前記外側導体のうち前記第２の主面側の端部（３４）は、前記貫通孔の前記第２の主面側の開口部よりも前記第１の主面側に位置することを特徴とする貫通型コンデンサ。
2. 前記誘電体は、前記外側導体のうち前記第２の主面側の端部（３４）および前記外側導体の内表面をそれぞれ被覆するように形成されていることを特徴とする請求項１に記載の貫通型コンデンサ。
3. 前記誘電体の前記第１の主面側の端部は、前記外側導体の前記第１の主面側の開口部よりも張り出すように形成されていることを特徴とする請求項１または２に記載の貫通型コンデンサ。
4. 前記第１の主面に配置される配線（６０、６１）を備え、
   前記配線は、前記内側導体に接続されていることを特徴とする請求項１ないし３のいずれか１つに記載の貫通型コンデンサ。
5. 前記第１の主面側に配置されて、前記内側導体に接続されている第１の配線（６０、６１）と、
   前記内側導体のうち前記第２の主面側に配置されて、前記内側導体に接続されている第２の配線（６２、６３）と、を備えることを特徴とする請求項１ないし３のいずれか１つに記載の貫通型コンデンサ。
6. 前記基板には、複数の前記貫通孔が設けられており、
   前記貫通孔毎に、前記外側導体、前記誘電体、および前記内側導体が設けられていることを特徴とする請求項１ないし５のいずれか１つに記載の貫通型コンデンサ。
7. 前記基板には、２つ以上の複数の前記貫通孔が設けられており、
   前記貫通孔毎に、前記外側導体、前記誘電体、および前記内側導体が設けられており、
   前記第１の主面側に配置されて、前記複数の貫通孔のうち少なくとも１つの貫通孔内に配置される前記内側導体に接続されている第１の配線（６０）と、
   前記第２の主面側に配置されて、前記１つの貫通孔内に配置される前記内側導体に接続されている第２の配線（６２）と、
   前記第１、第２の配線のうちいずれか一方の配線を介して前記外側導体および前記内側導体の間を短絡する短絡用導体（７０）と、を備えることを特徴とする請求項１ないし５のいずれか１つに記載の貫通型コンデンサ。

Images