JP3275826B2 - デカップリングコンデンサ - Google Patents
デカップリングコンデンサInfo
- Publication number
- JP3275826B2 JP3275826B2 JP07742698A JP7742698A JP3275826B2 JP 3275826 B2 JP3275826 B2 JP 3275826B2 JP 07742698 A JP07742698 A JP 07742698A JP 7742698 A JP7742698 A JP 7742698A JP 3275826 B2 JP3275826 B2 JP 3275826B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- decoupling capacitor
- diameter
- wall
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はデカップリングコン
デンサ、特に、プリント基板の内部に格納するデカップ
リングコンデンサに関する。
デンサ、特に、プリント基板の内部に格納するデカップ
リングコンデンサに関する。
【０００２】
【従来の技術】従来のデカップリングコンデンサについ
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【０００３】図２は第１の従来例を示す断面図である。
図２に示すデカップリングコンデンサは、基板本体２１
と、基板本体２１に形成された貫通孔２６ａ内に充填形
成される基板内蔵部品２８と、基板本体２１表面に形成
され基板本体と他の回路部品間を通電可能とする通電接
続部材２３，２４，３０，３３とを含んで構成される
（例えば、特開平９−２１４０９２号公報参照）。
図２に示すデカップリングコンデンサは、基板本体２１
と、基板本体２１に形成された貫通孔２６ａ内に充填形
成される基板内蔵部品２８と、基板本体２１表面に形成
され基板本体と他の回路部品間を通電可能とする通電接
続部材２３，２４，３０，３３とを含んで構成される
（例えば、特開平９−２１４０９２号公報参照）。
【０００４】基板内蔵部品２８は、セラミックスペース
トを貫通孔２６ａ内に充填し乾燥せさせた後上下両面に
銅ペースト充填することによって作ることができる。
トを貫通孔２６ａ内に充填し乾燥せさせた後上下両面に
銅ペースト充填することによって作ることができる。
【０００５】ここで、実現可能と思われるコンデンサの
容量を求める式は、 静電容量Ｃ＝ペーストの誘電率ε×（コンデンサの電極
面積Ｓ÷コンデンサの電極間の距離ｄ） で示される。ただし、この式は電極間の距離ｄに対し電
極面積Ｓが十分大きい場合に成立する。
容量を求める式は、 静電容量Ｃ＝ペーストの誘電率ε×（コンデンサの電極
面積Ｓ÷コンデンサの電極間の距離ｄ） で示される。ただし、この式は電極間の距離ｄに対し電
極面積Ｓが十分大きい場合に成立する。
【０００６】例えば、銅張り積層板の厚さ（コンデンサ
の電極間の距離ｄに相当）が０．１〔ｍｍ〕，貫通孔２
６ａの径が０．３〔ｍｍΦ〕、セラミックスの誘電率ε
が８０〜１００〔Ｆ／ｍ〕場合は、 静電容量Ｃ＝８０×｛３．１４×（０．１５×１０−
３ ）２ ｝÷（０．１ ×１０− ３ ）＝０．０５７
〔Ｆ〕 であることが示されている。
の電極間の距離ｄに相当）が０．１〔ｍｍ〕，貫通孔２
６ａの径が０．３〔ｍｍΦ〕、セラミックスの誘電率ε
が８０〜１００〔Ｆ／ｍ〕場合は、 静電容量Ｃ＝８０×｛３．１４×（０．１５×１０−
３ ）２ ｝÷（０．１ ×１０− ３ ）＝０．０５７
〔Ｆ〕 であることが示されている。
【０００７】図３は第２の従来例を示す断面図である。
図３に示すデカップリングコンデンサは、回路基板内に
ＦＧ（フレームグランド）接続スルーホールメッキ１０
１と信号スルーホールメッキ１０２とを設け、ＦＧ接続
スルーホールメッキ１０１と信号スルーホールメッキ１
０２との間に高誘電率材含有樹脂を充填してコンデンサ
を形成する（例えば、特開平９−１８６４６１号公報参
照）。
図３に示すデカップリングコンデンサは、回路基板内に
ＦＧ（フレームグランド）接続スルーホールメッキ１０
１と信号スルーホールメッキ１０２とを設け、ＦＧ接続
スルーホールメッキ１０１と信号スルーホールメッキ１
０２との間に高誘電率材含有樹脂を充填してコンデンサ
を形成する（例えば、特開平９−１８６４６１号公報参
照）。
【０００８】回路基板のコンデンサが必要な場所にＦＧ
用スルーホールをあけ、内面スルーホールメッキをして
ＦＧ接続スルーホールメッキ１０１を作り、この中に高
誘電率材含有性樹脂を充填して硬化させる。樹脂が硬化
したところで、この樹脂よりも小さい径のドリルを用い
て樹脂に信号スルーホールをあける。信号スルーホール
メッキを行ない信号スルーホールメッキ１０２を形成す
る。
用スルーホールをあけ、内面スルーホールメッキをして
ＦＧ接続スルーホールメッキ１０１を作り、この中に高
誘電率材含有性樹脂を充填して硬化させる。樹脂が硬化
したところで、この樹脂よりも小さい径のドリルを用い
て樹脂に信号スルーホールをあける。信号スルーホール
メッキを行ない信号スルーホールメッキ１０２を形成す
る。
【０００９】図４は第３の従来例を示す断面図である。
図４に示すデカップリングコンデンサは、通常のチップ
コンデンサ２１６をアースパターン２１３を有する回路
基板の貫通孔２１２の内壁に装着して構成される（例え
ば、実開平２−３８７６６号公報参照）。
図４に示すデカップリングコンデンサは、通常のチップ
コンデンサ２１６をアースパターン２１３を有する回路
基板の貫通孔２１２の内壁に装着して構成される（例え
ば、実開平２−３８７６６号公報参照）。
【００１０】貫通孔２１２を閉塞するように、集積回路
２１５の入ったＩＣパッケージ２１４が実装される。
２１５の入ったＩＣパッケージ２１４が実装される。
【００１１】
【発明が解決しようとする課題】上述した第１と第２の
従来例のデカップリングコンデンサは、製造工程が複雑
であり、１枚の回路基板に多数配置，形成されたデカッ
プリングコンデンサのうち一つでも不良品が発生すると
サルベージが困難なため、その基板を廃棄しなければな
らない。すなわち、静電容量，絶縁体圧等が規格を満た
したものを回路基板の全面に対する１回の充填工程（ス
キージ等を用いて高誘電率材含有性樹脂を刷り込む）で
製作した場合の良品率が１００％になる必要があるとい
う問題がある。
従来例のデカップリングコンデンサは、製造工程が複雑
であり、１枚の回路基板に多数配置，形成されたデカッ
プリングコンデンサのうち一つでも不良品が発生すると
サルベージが困難なため、その基板を廃棄しなければな
らない。すなわち、静電容量，絶縁体圧等が規格を満た
したものを回路基板の全面に対する１回の充填工程（ス
キージ等を用いて高誘電率材含有性樹脂を刷り込む）で
製作した場合の良品率が１００％になる必要があるとい
う問題がある。
【００１２】第３の従来例のデカップリングコンデンサ
は、比較的大きい貫通孔でないと使用できないという問
題がある。
は、比較的大きい貫通孔でないと使用できないという問
題がある。
【００１３】
【課題を解決するための手段】第１の発明のデカップリ
ングコンデンサは、スルーホールに挿入して使用される
ものであって、スルーホールの内径よりも小さい筒型の
外壁電極と、前記外壁電極の内部に充填された誘電体
と、前記誘電体の中心に設けられたコア電極と、前記コ
ア電極の一端に接続され前記スルーホールの径よりも大
きい内径を有する笠型端子とを含んで構成される。
ングコンデンサは、スルーホールに挿入して使用される
ものであって、スルーホールの内径よりも小さい筒型の
外壁電極と、前記外壁電極の内部に充填された誘電体
と、前記誘電体の中心に設けられたコア電極と、前記コ
ア電極の一端に接続され前記スルーホールの径よりも大
きい内径を有する笠型端子とを含んで構成される。
【００１４】第２の発明のデカップリングコンデンサ
は、第１の発明において、前記笠型端子の底面から内部
天井面までの高さが基板上面に露出している前記スルー
ホールの上端よりも大きい。
は、第１の発明において、前記笠型端子の底面から内部
天井面までの高さが基板上面に露出している前記スルー
ホールの上端よりも大きい。
【００１５】第３の発明のデカップリングコンデンサ
は、第１の発明において、前記誘電体の材料がセラミッ
ク系である。
は、第１の発明において、前記誘電体の材料がセラミッ
ク系である。
【００１６】第４の発明のデカップリングコンデンサ
は、第１の発明において、前記誘電体の材料が高誘電率
含有樹脂である。
は、第１の発明において、前記誘電体の材料が高誘電率
含有樹脂である。
【００１７】
【００１８】
【００１９】
【００２０】第５の発明のデカップリングコンデンサ
は、第１の発明において、前記外壁電極の外壁が円筒形
である。
は、第１の発明において、前記外壁電極の外壁が円筒形
である。
【００２１】第６の発明のデカップリングコンデンサ
は、第１の発明において、前記外壁電極の外壁が多角形
である。
は、第１の発明において、前記外壁電極の外壁が多角形
である。
【００２２】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
して詳細に説明する。
【００２３】図１は本発明の一実施形態を示す断面図で
ある。図１に示すデカップリングコンデンサは、基板９
のスルーホール８に挿入して使用されるものであって、
スルーホール８の内径よりも小さい筒型の外壁電極２
と、外壁電極２の内部に充填された誘電体３と、誘電体
３の中心に設けられたコア電極７と、コア電極７の一端
に接続された笠型端子１とを含んで構成される。
ある。図１に示すデカップリングコンデンサは、基板９
のスルーホール８に挿入して使用されるものであって、
スルーホール８の内径よりも小さい筒型の外壁電極２
と、外壁電極２の内部に充填された誘電体３と、誘電体
３の中心に設けられたコア電極７と、コア電極７の一端
に接続された笠型端子１とを含んで構成される。
【００２４】図１に示すデカップリングコンデンサの直
径は２．５４ｍｍ以下（ＩＣのピン間におさまる），高
さは３ｍｍ以下（基板の厚さ前後）であり、その静電容
量は０．０１μＦ程度を目標とする。
径は２．５４ｍｍ以下（ＩＣのピン間におさまる），高
さは３ｍｍ以下（基板の厚さ前後）であり、その静電容
量は０．０１μＦ程度を目標とする。
【００２５】本発明のデカップリングコンデンサは、笠
型端子１の底面から内部天井面までの高さが基板上面に
露出している前記スルーホールの上端よりも大きい。誘
電体３の材料がセラミック系または高誘電率含有樹脂で
ある。外壁電極２の内部に充填されるものが、誘電体箔
と導電体箔とを帯状に対向させこれをロール状に巻いた
もの、または固体（または液体）型の電解コンデンサを
形成できる物質であってもよい。外壁電極２が、焼結さ
れた誘電体３の外壁に塗布（または蒸着等）したもので
形成することもできる。外壁電極の外壁が円筒形、また
は多角形であってもよい。
型端子１の底面から内部天井面までの高さが基板上面に
露出している前記スルーホールの上端よりも大きい。誘
電体３の材料がセラミック系または高誘電率含有樹脂で
ある。外壁電極２の内部に充填されるものが、誘電体箔
と導電体箔とを帯状に対向させこれをロール状に巻いた
もの、または固体（または液体）型の電解コンデンサを
形成できる物質であってもよい。外壁電極２が、焼結さ
れた誘電体３の外壁に塗布（または蒸着等）したもので
形成することもできる。外壁電極の外壁が円筒形、また
は多角形であってもよい。
【００２６】誘電体箔と導電体箔とを帯状に対向させこ
れをロール状に巻いてデカップリングコンデンサを形成
させる場合、その静電容量Ｃは、 Ｃ＝ε０ ε×Ｓ×Ｌ ここに、ε０ は真空中の誘電率（８．９×１０− １
２ ） εは誘電体箔の誘電率（ガラスエポキシでは４） Ｓは導体箔の面積 Ｌは誘電体箔の厚さ であり、例えば誘電体箔と導体箔との厚みが０．０５ｍ
ｍを巻いて、直径２ｍｍ，長さ３ｍｍ程度のチューブラ
ーコンデンサを作れば、静電容量３３．５ｐＦが得られ
る。
れをロール状に巻いてデカップリングコンデンサを形成
させる場合、その静電容量Ｃは、 Ｃ＝ε０ ε×Ｓ×Ｌ ここに、ε０ は真空中の誘電率（８．９×１０− １
２ ） εは誘電体箔の誘電率（ガラスエポキシでは４） Ｓは導体箔の面積 Ｌは誘電体箔の厚さ であり、例えば誘電体箔と導体箔との厚みが０．０５ｍ
ｍを巻いて、直径２ｍｍ，長さ３ｍｍ程度のチューブラ
ーコンデンサを作れば、静電容量３３．５ｐＦが得られ
る。
【００２７】本発明のデカップリングコンデンサは、上
方に笠型端子があるのでその直径がスルーホールの内径
より相当小さくても基板から脱落する恐れがなく、ま
た、有極性のコンデンサの場合笠型端子を極性判別のた
めに利用できるので、誤実装する危険性がない。
方に笠型端子があるのでその直径がスルーホールの内径
より相当小さくても基板から脱落する恐れがなく、ま
た、有極性のコンデンサの場合笠型端子を極性判別のた
めに利用できるので、誤実装する危険性がない。
【００２８】
【発明の効果】本発明のデカップリングコンデンサは、
チップコンデンサに笠型の鍔をつけた構造であり、事前
に良品だけを選別したものを回路基板の小さな貫通孔に
挿入でき、貫通孔の位置や貫通孔の径の公差に厳しい精
度が要求されないという効果がある。 すなわち、貫通
孔の径が大き過ぎでもチップ部品が脱落しないので、貫
通孔の径が小さ過ぎてチップ部品が貫通孔内に入らず、
無理にこれを入れようとするとチップ部品をが破損する
というような事態を回避できる。
チップコンデンサに笠型の鍔をつけた構造であり、事前
に良品だけを選別したものを回路基板の小さな貫通孔に
挿入でき、貫通孔の位置や貫通孔の径の公差に厳しい精
度が要求されないという効果がある。 すなわち、貫通
孔の径が大き過ぎでもチップ部品が脱落しないので、貫
通孔の径が小さ過ぎてチップ部品が貫通孔内に入らず、
無理にこれを入れようとするとチップ部品をが破損する
というような事態を回避できる。
【図１】本発明の一実施形態を示す断面図である。
【図２】第１の従来例を示す断面図である。
【図３】第２の従来例を示す断面図である。
【図４】第３の従来例を示す断面図である。
１ 笠型端子 ２ 外壁電極 ３ 誘電体 ４ａ，４ｂ スルーホール ５ 電源層 ６ グランド層 ７ コア電極 ８ スルーホール ９ 基板
Claims (6)
- 【請求項１】 スルーホールに挿入して使用されるもの
であって、スルーホールの内径よりも小さい筒型の外壁
電極と、前記外壁電極の内部に充填された誘電体と、前
記誘電体の中心に設けられたコア電極と、前記コア電極
の一端に接続され前記スルーホールの径よりも大きい内
径を有する笠型端子とを含むことを特徴とするデカップ
リングコンデンサ。 - 【請求項２】 前記笠型端子の底面から内部天井面まで
の高さが基板上面に露出している前記スルーホールの上
端よりも大きい請求項１記載のデカップリングコンデン
サ。 - 【請求項３】 前記誘電体の材料がセラミック系である
請求項１記載のデカップリングコンデンサ。 - 【請求項４】 前記誘電体の材料が高誘電率含有樹脂で
ある請求項１記載のデカップリングコンデンサ。 - 【請求項５】 前記外壁電極の外壁が円筒形である請求
項１記載のデカップリングコンデンサ。 - 【請求項６】 前記外壁電極の外壁が多角形である請求
項１記載のデカップリングコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07742698A JP3275826B2 (ja) | 1998-03-25 | 1998-03-25 | デカップリングコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07742698A JP3275826B2 (ja) | 1998-03-25 | 1998-03-25 | デカップリングコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11273981A JPH11273981A (ja) | 1999-10-08 |
| JP3275826B2 true JP3275826B2 (ja) | 2002-04-22 |
Family
ID=13633668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07742698A Expired - Fee Related JP3275826B2 (ja) | 1998-03-25 | 1998-03-25 | デカップリングコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3275826B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6015567B2 (ja) * | 2013-06-12 | 2016-10-26 | 株式会社デンソー | 貫通型コンデンサ |
-
1998
- 1998-03-25 JP JP07742698A patent/JP3275826B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11273981A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7898795B2 (en) | Solid-state electrolytic capacitor | |
| JP4479050B2 (ja) | 固体電解コンデンサ | |
| KR100984535B1 (ko) | 고체 전해 콘덴서 및 그 제조 방법 | |
| CN104299783B (zh) | 多层陶瓷电容器、其制造方法及制造具有其的板的方法 | |
| JP2006237520A (ja) | 薄型多端子コンデンサおよびその製造方法 | |
| JP2011071559A (ja) | 固体電解コンデンサ | |
| US6785147B2 (en) | Circuit module | |
| US20040027789A1 (en) | Solid electrolytic capacitor | |
| US6611421B2 (en) | Non-polarized tantalum capacitor and capacitor array | |
| JP3275826B2 (ja) | デカップリングコンデンサ | |
| JP2000173860A (ja) | 複合コンデンサ | |
| US6914770B1 (en) | Surface mount flipchip capacitor | |
| JP2002299161A (ja) | 複合電子部品 | |
| JP2003234246A (ja) | 複合コンデンサ | |
| JPH0115164Y2 (ja) | ||
| JP3080923B2 (ja) | 固体電解コンデンサの製造方法 | |
| JP3246166B2 (ja) | 薄膜コンデンサ | |
| JP2001244367A (ja) | 電気素子内蔵配線基板 | |
| KR100653247B1 (ko) | 내장된 전기소자를 구비한 인쇄회로기판 및 그 제작방법 | |
| JP2005269293A (ja) | デカップリングデバイス | |
| JPS6233299Y2 (ja) | ||
| JPS6038286Y2 (ja) | タンタル固体電解コンデンサ | |
| JP2003031438A (ja) | 固体電解コンデンサの製造方法 | |
| JPS6012277Y2 (ja) | 電解コンデンサ | |
| JP2707863B2 (ja) | チップ状固体電解コンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020108 |
|
| LAPS | Cancellation because of no payment of annual fees |