JP2011071372A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2011071372A JP2011071372A JP2009221890A JP2009221890A JP2011071372A JP 2011071372 A JP2011071372 A JP 2011071372A JP 2009221890 A JP2009221890 A JP 2009221890A JP 2009221890 A JP2009221890 A JP 2009221890A JP 2011071372 A JP2011071372 A JP 2011071372A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- conductor layer
- wiring board
- columnar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【課題】 小型化が容易であり、電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることも容易な配線基板、およびその製造方法を提供する。
【解決手段】 厚み方向に貫通する貫通孔3を有する絶縁基板1と、貫通孔3の内側面に被着された接地導体層4と、接地導体層4の表面に接合時に流動性を有する導電性接合材を固化させてなる接合層5を介して被着された導体層からなる第1電極6と、貫通孔3内の第1電極6の内側に第1電極6との間に誘電体層7を介して配置された柱状の導体からなる第2電極8とを備える配線基板である。コンデンサ素子を搭載するスペースが不要であるため小型化が容易であり、誘電体層7の厚さの調整等により、電子部品の複数の電極に対応した静電容量を有する複数のコンデンサを絶縁基板1に配置することも容易である。
【選択図】 図2
【解決手段】 厚み方向に貫通する貫通孔3を有する絶縁基板1と、貫通孔3の内側面に被着された接地導体層4と、接地導体層4の表面に接合時に流動性を有する導電性接合材を固化させてなる接合層5を介して被着された導体層からなる第1電極6と、貫通孔3内の第1電極6の内側に第1電極6との間に誘電体層7を介して配置された柱状の導体からなる第2電極8とを備える配線基板である。コンデンサ素子を搭載するスペースが不要であるため小型化が容易であり、誘電体層7の厚さの調整等により、電子部品の複数の電極に対応した静電容量を有する複数のコンデンサを絶縁基板1に配置することも容易である。
【選択図】 図2
Description
本発明は、厚み方向に貫通する貫通孔を有する絶縁基板と、貫通孔の内部に配置された、誘電体層を介して対向し合う第1および第2電極からなる柱状のコンデンサとを備える配線基板に関するものである。
従来、電子部品搭載用に使用される配線基板として一般的なものは、上面等の表面に電子部品が搭載される絶縁基板と、絶縁基板の少なくとも電子部品が搭載される表面に形成された複数の配線導体とを有するものである。電子部品は、例えば半導体集積回路素子等の半導体素子であり、半導体素子の主面に配置された電極が配線導体の所定部位とボンディングワイヤやろう材,プローブ等の導電性接続材を介して電気的に接続される。
このような配線基板は、例えば上記のように、配線導体の一部にろう材を介して電子部品の電極が接合されるか、半導体素子等の電子部品の電気検査を行なうためのプローブが接続され、配線導体の他の部分が回路基板等の外部電気回路基板に接続される。そして、配線導体を介して電子部品が外部電気回路と電気的に接続され、信号の送受や、電子部品に対する電気的な検査等が行なわれる。
また、このような配線基板においては、通常、例えば半導体素子である電子部品のデカップリング用や、配線導体と電子部品とで構成される回路におけるインピーダンスの調整等のために、セラミックチップコンデンサ等の複数のコンデンサ素子が絶縁基板の上面や下面等の表面に搭載され、配線導体に電気的に接続される。
しかしながら、このような配線基板は、複数の容量素子を搭載するスペースが絶縁基板の上面等に必要であるため、小型化が妨げられやすいという問題点があった。
この問題点に対しては、絶縁基板を構成する絶縁層の一部を誘電体層として、この誘電体層を挟んで上下に層状の一対の電極を配置してコンデンサとした配線基板が提案されている。しかしながら、このようなコンデンサを内蔵する配線基板においては、誘電体層を絶縁基板の内部に設ける必要があるため、配線基板の低背化が妨げられる可能性がある。また、電子部品の複数の電極のそれぞれに対応して適切な静電容量のコンデンサを接続することが難しい。つまり、静電容量の異なるコンデンサを内蔵させようとすると、その静電容量に応じた異なる厚みの誘電体層や、異なる面積の電極を絶縁基板の内部に配置する必要があるため、低背化がさらに妨げられやすい。
本発明は上記従来の技術の問題点に鑑みて完成されたものであり、その目的は、小型化が容易であり、電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることも容易な配線基板、およびその製造方法を提供することにある。
本発明の配線基板は、厚み方向に貫通する貫通孔を有する絶縁基板と、前記貫通孔の内側面に被着された接地導体層と、該接地導体層の表面に接合時に流動性を有する導電性接合材を固化させてなる接合層を介して被着された導体層からなる第1電極と、前記貫通孔内の前記第1電極の内側に前記第1電極との間に誘電体層を介して配置された柱状の導体からなる第2電極とを備えることを特徴とするものである。
また、本発明の配線基板は、上記構成において、前記導体層は、前記接地導体層の表面に前記接合層を介して被着された、互いに並列に接続された複数の分割導体層に分割されていることを特徴とするものである。
また、本発明の配線基板は、上記構成において、前記第1電極が接地電極であり、前記第2電極が電源電極であることを特徴とするものである。
本発明の配線基板の製造方法は、柱状の導体の外側面に誘電体層および導体層を順次被着させて、前記導体層を第1電極とし、前記柱状の導体を第2電極とする柱状のコンデンサを作製する工程と、
厚み方向に貫通する貫通孔を有する絶縁基板を準備する工程と、
前記貫通孔の内側面に接地導体層を被着させる工程と、
前記接地導体層の内側に前記柱状のコンデンサを、前記接地導体層と前記第1電極との間に流動性を有する導電性接合材を介在させて挿入し、前記接地導体層と前記第1電極とを前記導電性接合材を固化させてなる接合層を介して接合する工程と
を含むことを特徴とするものである。
厚み方向に貫通する貫通孔を有する絶縁基板を準備する工程と、
前記貫通孔の内側面に接地導体層を被着させる工程と、
前記接地導体層の内側に前記柱状のコンデンサを、前記接地導体層と前記第1電極との間に流動性を有する導電性接合材を介在させて挿入し、前記接地導体層と前記第1電極とを前記導電性接合材を固化させてなる接合層を介して接合する工程と
を含むことを特徴とするものである。
本発明の配線基板によれば、上記構成を備えていることから、貫通孔内に配置された、誘電体層および誘電体層を介して隣り合う第1および第2電極により柱状のコンデンサが内蔵されている。そのため、コンデンサ素子を絶縁基板の上面や下面に搭載するスペースが不要である。また、柱状のコンデンサは、平面視したときの面積を小さく抑える上で有効である。したがって、配線基板としての小型化が容易である。また、柱状のコンデンサは、絶縁基板の厚みと同じ長さの貫通孔内に配置され、それぞれの静電容量は誘電体層の厚み(平面視で円環状の誘電体層であれば、その外径および内径)等で調整できるため、配線基板の低背化が妨げられることもない。
また、この柱状のコンデンサは、第1電極を接地電極に接合するための接合層が、接合時に流動性を有するものであるため、例えばセラミック焼結体からなる絶縁基板に形成した貫通孔の凹凸が大きい(数十μm程度)内側面に被着された接地導体層の表面に第1電極となる導体層を被着させる際に、流動性を有する接合層により、その凹凸を吸収することができる。そのため、接地導体層の内側面と第1電極の内側面との間に隙間を生じることなく導電性の接合層を介して接合することが容易であり、接地導体層と第1電極とを低抵抗で電気的に接続することができる。
また、この柱状のコンデンサは、絶縁基板の上面にそれぞれの第1および第2電極が露出したものを複数、例えば絶縁基板の電子部品が搭載される部分等に配列形成することも容易である。また、個々の柱状のコンデンサの静電容量は、誘電体層の厚みを調整することにより、それぞれの静電容量を所定の値に調整することも容易である。そのため、電子部品の複数の電極のそれぞれに対応した適切な静電容量のコンデンサを配置して接続することも容易である。
以上のように、本発明の配線基板によれば、小型化が容易であり、電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることも容易な配線基板を提供することができる。
また、本発明の配線基板は、上記構成において、導体層が、接地導体層の表面に接合層を介して被着された、互いに並列に接続された複数の分割導体層に分割されている場合には、この導体層(柱状のコンデンサの第1電極)を含む回路全体の電気的短絡を効果的に抑制することができる。
すなわち、例えば、誘電体層の内部の欠陥や劣化に起因して電気絶縁性が低下したときに、一部の分割導体層(第1電極)と第2電極との間で電気的短絡が生じたとしても、この短絡した分割導体層に電流が集中して抵抗発熱し、この熱で分割導体層が溶断する。そのため、電気的短絡が発生した分割導体層への電流が遮断されて、回路全体の電気的短絡を防止することができる。
また、本発明の配線基板は、上記構成において、第1電極が接地電極であり、第2電極が電源電極である場合には、電子部品が半導体素子であるときのデカップリング用コンデンサとして、より有効なものとすることができる。また、この場合には、例えば半導体素子の下面に電極を配置し、この電極と対向させて柱状のコンデンサを配列すれば、電極とコンデンサとの接続距離を短くする上で特に有効である。
本発明の配線基板の製造方法によれば、上記各工程を備えることから、絶縁基板の貫通孔内に柱状のコンデンサを配置することが可能であり、小型化、および電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることが容易な配線基板を容易に製作することができる。
すなわち、柱状のコンデンサの静電容量は、誘電体層の厚み(幅)を制御することにより、容易に所定の値に制御することができる。
また、この製造方法において、柱状のコンデンサを接地導体層に接合する工程では、接地導体層と第1電極との間に流動性を有する導電性接合材を介在させて挿入し、接地導体層と第1電極とを導電性接合材を固化させてなる接合層を介して接合することから、接合時に接地導体層の表面の凹凸に応じて第1電極に凹凸が生じることを効果的に抑制することができる。そのため、接地導体層の内側面と第1電極の外側面との間に隙間を生じることなく導電性の接合層を介して接合することが容易であり、接地導体層と第1電極とを低抵抗で電気的に接続することができる。
したがって、小型化が容易であり、電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることも容易な配線基板の製造方法を提供することができる。
本発明の配線基板を添付の図面を参照しつつ詳細に説明する。図1は本発明の配線基板の実施の形態の一例を示す上面図であり、図2は図1に示す配線基板のA−A線における断面を示す要部断面図である。図1および図2において、1は絶縁基板、2は配線導体、3は貫通孔、4は接地導体層、5は接合層、6は第1電極、7は誘電体層、8は第2電極である。
絶縁基板1は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体,ムライト質焼結体,ガラスセラミック焼結体,ガラス母材中に結晶成分を析出させた結晶化ガラスまたは雲母やチタン酸アルミニウム等の微結晶焼結体からなる、金属材料とほぼ同等の精密な機械加工が可能なセラミック材料(いわゆるマシナブルセラミックス)等のセラミック材料や、ソーダガラス,ホウケイサンガラス,石英ガラス,結晶化ガラス等のガラス材料や、エポキシ樹脂,ポリフェニレンサルファイド樹脂,ポリキノリン樹脂,ポリフェニレンエーテル樹脂,ポリイミド樹脂、ポリアミドイミド樹脂、ポリエーテルエーテルケトン樹脂、アラミド樹脂等の樹脂材料や、これらの樹脂材料にガラス繊維やシリカから成るフィラーを含侵させた複合材料や、シリコン等により形成されている。
絶縁基板1は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、酸化アルミニウムおよび酸化ケイ素等の原料粉末に適当な有機バインダおよび有機溶剤を添加混合して作製したスラリーをドクターブレード法やリップコータ法等のシート成形技術でシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。
絶縁基板1は、例えば四角板状や円板状等であり、例えば上面が、実装や電気チェックを行なう電子部品(図示せず)を搭載(電子部品を配線基板に電気的および機械的に接続して電子装置とするための実装、または電子部品に対して電気的なチェックを施すための一時的な載置)するための部位として使用される。電子部品7としては、ICやLSI等の半導体集積回路素子およびLED(発光ダイオード)やPD(フォトダイオード),CCD(電荷結合素子)等の光半導体素子を含む半導体素子,弾性表面波素子や水晶振動子等の圧電素子,容量素子,抵抗器,半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等の種々の電子部品7が挙げられる。
この絶縁基板1の上面等の表面や内部には配線導体2が形成されている。配線導体2は、例えば電子部品と電気的に接続されて、この電子部品に対する信号の送受や、電子部品に対する電気的なチェックを行なうためのプローブを接続するための端子として機能する。
このような配線基板において、例えば、絶縁基板1の上面の配線導体2の一部に電子部品(図示せず)の電極や電子部品の電気検査を行なうためのプローブ(図示せず)が接続され、他の部分が回路基板等の外部電気回路基板(図示せず)に接続される。そして、この配線導体2を介して電子部品が外部電気回路と電気的に接続され、信号の送受や、電子部品に対する電気的なチェック等が行なわれる。
配線導体2は、例えば、銅や銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン,タングステン,モリブデン,マンガン等の金属材料またはこれらの金属材料の合金材料からなる。
配線導体2は、例えば銅の薄膜導体層からなる場合であれば、スパッタリング法やめっき法等の薄膜形成技術にフォトリソグラフィ等のパターン形成技術を併用して、絶縁基板1の上面等に所定パターンに被着させて形成することができる。
また、配線基板に半導体素子等の電子部品が実装される場合であれば、例えば半導体素子の主面に配置された電極が配線導体2の所定部位と対向して、はんだバンプ等の導電性接合材を介して電気的および機械的に接続されて、配線基板への半導体素子の実装が行なわれ、半導体装置が作製される。
この配線導体2には、例えば電子部品が半導体素子であるときのデカップリング用や、配線導体2と電子部品(半導体素子等)とで構成される回路におけるインピーダンスの調整等のためにコンデンサが接続される。
本発明の配線基板において、このコンデンサは、絶縁基板1を厚み方向に貫通する貫通孔3内に配置されている。すなわち、本発明の配線基板は、貫通孔3の内側面に被着された接地導体層4と、接地導体層4の表面に接合時に流動性を有する導電性接合材(図1および図2では図示せず)を固化させてなる接合層5を介して被着された導体層(符号なし)からなる第1電極6と、貫通孔3内の第1電極6の内側に第1電極6との間に誘電体層7を介して配置された柱状の導体(符号なし)からなる第2電極8とを備え、これらの第1および第2電極6,8と誘電体層7とからなる柱状のコンデンサが貫通孔3内に配置されている。
貫通孔3の内側面に被着された接地導体層4は、コンデンサを構成する電極の一方に接地電位を供給して接地電極とするためのものである。この接地導体層4を柱状のコンデンサの第1電極6と電気的に接続させて第1電極6を接地電極としておけば、この柱状のコンデンサを、例えば電子部品である半導体素子のデカップリング用やインピーダンスの調整用として有効に機能させることができる。
また、接合層5は、接地導体層4と第1電極6とを電気的および機械的に接続するためのものであり、柱状のコンデンサを貫通孔3内に固定するとともに、接地導体層4と第1電極6とを電気的に接続している。この接合層5は、例えばはんだ等の低融点ろう材や導電性接着剤等の接合時に流動性を有する材料からなり、これを冷却や硬化等で固化させたものである。
本発明の配線基板によれば、上記のように、貫通孔3内に配置された、誘電体層7および誘電体層7を介して隣り合う第1および第2電極6,8からなる柱状のコンデンサが内蔵されている。そのため、別途コンデンサ素子を絶縁基板1の上面や下面に搭載するスペースが不要である。また、柱状のコンデンサは、平面視したときの面積を小さく抑える上で有利である。したがって、配線基板としての小型化が容易である。また、柱状のコンデンサは、絶縁基板1の厚みと同じ長さ(高さ)の貫通孔3内に配置され、それぞれの静電容量を誘電体層7の厚みや比誘電率等で調整できるため、配線基板の低背化が妨げられることもない。
また、この柱状のコンデンサは、第1電極6を接地電極4に接合するための接合層5が接合時に流動性を有するものであるため、例えば図3に示すように、セラミック焼結体からなる絶縁基板1に形成した貫通孔3の内側面に被着された接地導体層4の、凹凸が大きい(数十μm程度)表面に第1電極6となる導体層を被着させる際に、流動性を有する接合層5により、その凹凸を吸収することができる。なお、図3は、本発明の配線基板の実施の形態の一例における要部を示す要部断面図である。図3において図1および図2と同様の部位には同様の符号を付している。また、図3において6aは、後述する分割導体層である。
そのため、接地導体層4の内側面と第1電極6の外側面との間に隙間を生じることなく導電性の接合層5を介して互いに接合することが容易であり、接地導体層4と第1電極6とを低抵抗で電気的に接続することができる。
また、この柱状のコンデンサは、絶縁基板1の上面にそれぞれの第1および第2電極6,8が露出したものを複数、例えば絶縁基板1の電子部品が搭載される部分等に配列形成することも容易である。また、個々の柱状のコンデンサの静電容量は、前述したように誘電体層7の厚み(平面視で円環状の誘電体層7であれば、その外径および内径)や比誘電率等を調整することにより、それぞれの静電容量を所定の値に調整することも容易である。そのため、電子部品の複数の電極のそれぞれに対応した適切な静電容量のコンデンサを配置して接続することも容易である。
以上のように、本発明の配線基板によれば、小型化が容易であり、電子部品の複数の電極のそれぞれに対応した静電容量のコンデンサを接続させることも容易な配線基板を提供することができる。
なお、柱状のコンデンサの第1および第2電極6,8と電子部品の電極(例えば半導体素子の接地電極および電源電極等)との接続は、第1および第2電極6,8にそれぞれ接続された配線導体2の所定部位に電子部品の電極を電気的に接続して行なわれる。
この場合、配線導体2を介して第1および第2電極6,8間で電気的短絡が生じることを防ぐために、第2電極8と電気的に接続される配線導体2と第1電極6とが上下で交差する部分では、配線導体2と第1電極6との間にガラスや樹脂等の絶縁材料(図示せず)を介在させておくことが望ましい。
貫通孔3は、絶縁基板1となるセラミックグリーンシートに金属ピンを用いた機械的な打ち抜き加工やレーザ加工等の方法で厚み方向に貫通する孔をあけておいて、セラミックグリーンシートを焼成する方法で形成することができる。
また、貫通孔3は、セラミックグリーンシートを焼成してなるセラミック焼結体や樹脂材料,ガラス材料等からなる絶縁基板1に、ドリル加工やレーザ加工等を施して厚み方向に貫通する孔をあける方法で形成することもできる。
このような貫通孔3は、例えば直径が約100〜800μm程度の円形状や、開口の大きさがこれと同じ程度の楕円形状や四角形状等である。また、貫通孔3の数は、例えばコンデンサを接続させる必要がある配線導体2や電子部品の電極の数と同じに設定すればよい。
接地導体層4は、例えば配線導体2と同様の金属材料からなり、配線導体2の場合と同様の方法で、貫通孔3の内側面に被着させることができる。例えば、接地導体層4が銅の薄膜導体からなる場合であれば、スパッタリング法やめっき法等の方法で、貫通孔3の内側面から、この内側面に隣接した絶縁基板1の上下面にかけて被着させることができる。この場合、接地導体層4を、貫通孔3の内側面だけでなく、この内側面に隣接した絶縁基板1の上下面にまで被着させておけば、絶縁基板1に対する接地導体層4の接合面積を広くして接合強度を高めることができる。
また、接地導体層4のうち絶縁基板1の上面や下面に被着させる部分は、配線導体2と一体的に(同じ薄膜導体層で)被着されたものでもよい。
接地導体層4の厚さは、例えば絶縁基板1の貫通孔3の内側面に対する接合強度を確保することや、後述するように接合層5としてはんだを用いた場合に、接合時に接地導体層4が接合層5中へ溶融することの抑制や、配線基板としての生産性等を考慮して、約1〜10μm程度に設定すればよい。
接合層5は、前述したように、接合時に流動性を有する導電性接合材を固化させてなるものであり、接地導体層4と第1電極6とを電気的および機械的に接続するためのものである。接合層5は、例えばはんだ等の低融点ろう材や、導電性接着剤である。はんだの場合であれば、接合時に加熱されていったん溶融し、流動性を有するようになり、導電性接着剤の場合であれば、熱硬化性樹脂等からなる有機成分が未硬化であり接合時に流動性を有する。そして、はんだの場合であれば温度を下げれば固化させることができ、導電性接着剤の場合であれば有機成分を硬化させれば固化させることができる。
接合層5は、接地導体層4と第1電極6との電気的な接続の抵抗を低く抑える上では、低効率が比較的低い低融点ろう材からなるものであることが好ましい。
接合層5の厚みは、上記のような凹凸の吸収や、接地導体層4に対する第1電極6に対する接合の強度を確保することを考慮して約10〜200μm程度に設定すればよい。
第1および第2電極6,8および誘電体層7は、前述したように貫通孔3内において柱状のコンデンサを構成するためのものである。
第1電極6は、接合層5を介して接地導体層4に被着された導体層からなる。この導体層は、例えば配線導体層2や接地導体層4と同様の金属材料からなり、同様の方法で誘電体層7の表面(外側面)に形成されている。
第1電極6の厚みは、誘電体層7の表面に対する接合強度を確保することや、上記のように接合層5としてはんだを用いた場合に、接合時に第1電極6を形成する導体層が接合層5中へ溶融することの抑制や、配線基板としての生産性等を考慮して、約1〜10μm程度に設定すればよい。
誘電体層7は、少なくとも酸化アルミニウム,酸化タンタルおよび酸化チタン等の金属酸化物のいずれかを含む誘電体材料からなる。誘電体層7は、例えば酸化アルミニウムからなる場合であれば、スパッタリング法により、第2電極8となる柱状の導体の表面(外側面)にアルミニウム膜を形成し、その後、アルミニウム膜を陽極酸化法で酸化させる方法で第2電極8の表面に形成されている。
誘電体層7の厚みは、所望の静電容量および絶縁性等に応じて、適宜設定すればよい。例えば、誘電体層7が酸化アルミニウムからなり、所望の静電容量が1〜100nF程度の場合であれば、0.01〜1μm程度に設定すればよい。
第2電極8は、例えば、配線導体2や接地導体層4と同様の金属材料からなる。第2電極8は、例えば銅からなる場合であれば、棒状の銅材料に圧延やエッチング加工等の金属加工を施して、所定の柱状の導体に成形する方法で作製されている。
第2電極8の直径は、導通抵抗や電子部品の電極や配線導体2との接合のしやすさ等を考慮して、約50〜600μm程度に設定すればよい。
一例を挙げると、貫通孔3が直径約700μmの円形状で高さが2000μmのときに、この貫通孔3の内側に、厚さが0.01μmの酸化タンタルからなる誘電体層7を介して、それぞれ銅の導体層および柱状導体からなる第1および第2電極6,8が隣り合っている場合には、この柱状のコンデンサにおける静電容量は100nF程度になる。この程度の静電容量があれば、半導体素子のデカップリング用として有効である。
また、この柱状のコンデンサとは別に、例えばそれぞれ誘電体層7の厚みを0.1,1μmと異ならせた、それぞれの静電容量が10,1nF程度の複数の柱状のコンデンサを絶縁基板1に配列形成することもできる。この場合には半導体素子等の電子部品の複数の電極のそれぞれに対応した静電容量の柱状のコンデンサを接続させることができる。
また、本発明の配線基板は、例えば図3に示すように、第1電極6を形成する導体層が、接地導体層4の表面に接合層5を介して被着された、互いに並列に接続された複数の分割導体層6aに分割されている場合には、これらの分割導体層6a(柱状のコンデンサの第1電極6)を含む回路全体の電気的短絡を効果的に抑制することができる。
すなわち、例えば、誘電体層7の内部の欠陥や劣化に起因して電気絶縁性が低下したときに、一部の分割導体層6a(第1電極6)と第2電極8との間で電気的短絡が生じたとしても、この短絡した分割導体層6aに電流が集中して抵抗発熱し、この熱で分割導体層6aが溶断する。そのため、電気的短絡が発生した分割導体層6aへの電流が遮断されて、回路全体の電気的短絡を防止することができる。
分割導体層6aは、例えば図3に示したように、第2電極8を構成する柱状の導体の外側面に、この柱状の導体を誘電体層7を介して取り巻く帯状の導体である。この場合、帯状の分割導体層6aと第2電極8との間で複数のコンデンサが形成され、この複数のコンデンサが並列に接続されて1つの柱状のコンデンサとなっており、得られる静電容量は、第2電極8の外側面の全面に誘電体層7を介して第1電極6を配置した場合に比べて若干小さくなっている。このような静電容量の低下を抑えるためには、分割導体6a同士の間の距離を、電気的な短絡を生じない範囲で極力小さくしておくことが好ましく、例えば10〜100μm程度に設定すればよい。
なお、例えば図3に示したように、複数の分割導体層6aの間において、接合層5と誘電体層7との間に空間Aを設けるか、またはそのような空間A内に樹脂材料やガラス等の比誘電率が例えば約5.0以下と低い絶縁材料Bを充填するようにしておくことが好ましい。このような空間Aや比誘電率が低い絶縁材料Bにより、導電性の接合層5が誘電体層7に直接に接することを防止しておけば、複数の分割導体層6aで第1電極6が形成されているときに、柱状のコンデンサにおける静電容量を所定の値に制御する上で有効である。すなわち、接合層5が誘電体層7と直接に接していると、この接合層5の誘電体層7と接した部分と第2電極8との間で余計な静電容量が生じ、この余計な静電容量に起因して柱状のコンデンサにおける静電容量がばらつく可能性がある。これに対し、上記のように、複数の分割導体層6aの間において、接合層5と誘電体層7との間に空間Aを設けるか、または比誘電率が低い絶縁材料Bを充填しておけば、この空間Aや絶縁材料Bに妨げられて、接合層5と第2電極8との間に余計な静電容量が生じることを効果的に抑制することができる。したがって、柱状のコンデンサにおける静電容量のばらつきを小さくすることができる。
また、本発明の配線基板は、上記構成において、第1電極6が接地電極であり、第2電極8が電源電極である場合には、電子部品が半導体素子であるときのデカップリング用コンデンサとして、より有効なものとすることができる。また、この場合には、例えば半導体素子の下面に電極を配置し、この電極と対向させて柱状のコンデンサを配列すれば、電極とコンデンサとの接続距離を短くする上で特に有効である。
第2電極8を電源電極とするには、例えば半導体素子の電極と接続した配線導体2のうち電源電極と接続した配線導体2を第2電極8と接続させるようにすればよい。
なお、第1および第2電極6,8と電子部品の電極との電気的な接続は、必ずしも配線導体2を介して行なう必要はなく、第1および第2電極6,8と対応する電子部品の電極とを対向させて、はんだや導電性接着剤等の導電性接続材を用いて直接接続するようにしてもよい。
次に、本発明の配線基板の製造方法について図面を参照しつつ説明する。図4(a)〜(c)は、それぞれ本発明の配線基板の製造方法を工程順に示す上面図である。図4において図1および図2と同様の部位には同様に符号を付している。
まず、図4(a)に示すように、柱状の導体(符号なし)の外側面に誘電体層7および導体層(符号なし)を順次被着させて、導体層を第1電極6とし、柱状の導体を第2電極8とする柱状のコンデンサを作製する。
第2の電極となる柱状の導体は、銅や銀,パラジウム,金,白金,アルミニウム,クロム,ニッケル,コバルト,チタン,タングステン,モリブデン,マンガン等の金属材料またはこれらの金属材料の合金材料からなる。
この柱状の導体は、例えば前述したように、棒状の銅材料に圧延やエッチング加工等の金属加工を施して、所定の柱状に成形する方法で作製することができる。
誘電体層7は、例えば前述したように、例えば酸化アルミニウムからなる場合であれば、スパッタリング法により、第2電極8となる柱状の導体の表面(外側面)にアルミニウム膜を形成し、その後、陽極酸化法でアルミニウム膜を酸化させる方法で第2電極8の外側面に被着させることができる。
第1電極6となる導体層も、例えば前述したように、配線導体2や接地導体層4と同様の金属材料を用い、同様の方法で誘電体層7の表面(外側面)に被着させることができる。
作製した柱状のコンデンサは、例えば、外径が600μmμm程度の円柱状であり、厚さが0.1μm程度の誘電体層7を介して第1および第2電極6,8が同心円状に隣り合っている。
次に、図4(b)に示すように、厚み方向に貫通する貫通孔3を有する絶縁基板1を準備する。
絶縁基板1は、前述したような酸化アルミニウム質焼結体からなる場合であれば、酸化アルミニウムや酸化ケイ素,酸化カルシウム等の原料粉末に有機溶剤およびバインダを添加してシート状に成形してセラミックグリーンシートを作製した後、これを約1300〜1600度で焼成する方法で準備することができる。
また、絶縁基板1がガラス材料からなる場合であれば、ソーダガラス等のガラスの粉末を溶融させて所定の形状および寸法に成形すればよく、樹脂材料からなる場合であれば、未硬化のエポキシ樹脂等の樹脂材料を射出成型法やトランスファー成型法等の方法で所定の形状および寸法に成型して硬化させればよい。
また、絶縁基板1の貫通孔3は、前述したように、例えば絶縁基板1となるセラミックグリーンシートに対する孔あけ加工や、焼成した後のセラミック焼結体,樹脂材料またはガラス材料等からなる絶縁基板1に対する孔あけ加工等の方法で形成することができる。
次に、図4(b)に示すように、貫通孔3の内側面に接地導体層4を被着させる。
接地導体層4は、例えば前述したように、銅の薄膜導体からなる場合であれば、スパッタリング法やめっき法等の方法で、貫通孔3の内側面から、この内側面に隣接した絶縁基板1の上下面にかけて被着させることができる。その後、フォトリソグラフィを使ったパターン加工方法により、絶縁基板1の上下面に被着させた部分を所定のパターンに加工することにより形成される。
次に、図4(c)に示すように、接地導体層4の内側に柱状のコンデンサを、接地導体層4と第2電極8との間に流動性を有する導電性接合材5aを介在させて挿入する。そして、接地導体層4と第1電極6とを導電性接合材5aを固化させてなる接合層5を介して接合すれば、図1に示したような配線基板が製作される。
柱状のコンデンサは、例えば前述したように外径が600μm程度の円柱状であり、これを、例えば直径が800μm程度の円形状で、内側面に接地導体層4が例えば約10μm程度の厚さで被着され、その接地導体層4の表面に導電性接続材5aが約90μm程度の厚さで被着された貫通孔3内に、画像認識装置等で位置決めして挿入する。
この場合、導電性接合材5aが錫−銀系等のはんだの場合であれば、はんだのペーストをあらかじめ接地導体層4の内側面に塗布しておいて、この内側に柱状のコンデンサを挿入すればよい。この際、はんだのペーストを多めに塗布しておけば、接地導体層4と柱状のコンデンサの第1電極6との間に隙間なく接合層5を介在させることが容易である。
また、第1電極6となる導体層は、接地導体層4の表面に接合層5を介して被着された、互いに並列に接続された複数の分割導体層に分割されている場合であれば、例えば図5に示すように、柱状の第2電極8を取り囲む誘電体層7の表面に帯状の複数の導体層に分けて被着させればよい。複数の導体層は、例えば、まず初めに誘電体層7の表面の全面に導体層を上記と同様の方法で被着させた後、帯状の導体層となる部分をレジストで覆い、露出した不要部分をエッチング加工で除去する方法で形成することができる。なお、図5は、本発明の配線基板の製造方法の実施の形態の他の例における一工程を示す側面図である。図5において図4と同様の部位には同様の符号を付している。
1・・・絶縁基板
2・・・配線導体
3・・・貫通孔
4・・・接地導体層
5・・・接合層
6・・・第1電極
7・・・誘電体層
8・・・第2電極
2・・・配線導体
3・・・貫通孔
4・・・接地導体層
5・・・接合層
6・・・第1電極
7・・・誘電体層
8・・・第2電極
Claims (4)
- 厚み方向に貫通する貫通孔を有する絶縁基板と、前記貫通孔の内側面に被着された接地導体層と、該接地導体層の表面に接合時に流動性を有する導電性接合材を固化させてなる接合層を介して被着された導体層からなる第1電極と、前記貫通孔内の前記第1電極の内側に前記第1電極との間に誘電体層を介して配置された柱状の導体からなる第2電極とを備えることを特徴とする配線基板。
- 前記導体層は、前記接地導体層の表面に前記接合層を介して被着された、互いに並列に接続された複数の分割導体層に分割されていることを特徴とする請求項1記載の配線基板。
- 前記第1電極が接地電極であり、前記第2電極が電源電極であることを特徴とする請求項1記載の配線基板。
- 柱状の導体の外側面に誘電体層および導体層を順次被着させて、該導体層を第1電極とし、前記柱状の導体を第2電極とする柱状のコンデンサを作製する工程と、
厚み方向に貫通する貫通孔を有する絶縁基板を準備する工程と、
前記貫通孔の内側面に接地導体層を被着させる工程と、
前記接地導体層の内側に前記柱状のコンデンサを、前記接地導体層と前記第2電極との間に流動性を有する導電性接合材を介在させて挿入し、前記接地導体層と前記第1電極とを前記導電性接合材を固化させてなる接合層を介して接合する工程と
を含むことを特徴とする配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221890A JP2011071372A (ja) | 2009-09-28 | 2009-09-28 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009221890A JP2011071372A (ja) | 2009-09-28 | 2009-09-28 | 配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011071372A true JP2011071372A (ja) | 2011-04-07 |
Family
ID=44016339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009221890A Pending JP2011071372A (ja) | 2009-09-28 | 2009-09-28 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011071372A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120261832A1 (en) * | 2011-04-18 | 2012-10-18 | Taiyo Yuden Co., Ltd. | Wiring Board, Semiconductor Device, and Method for Manufacturing Wiring Board |
JP2014241365A (ja) * | 2013-06-12 | 2014-12-25 | 株式会社デンソー | 貫通型コンデンサ |
US20180269276A1 (en) * | 2015-09-23 | 2018-09-20 | Nanyang Technological University | Semiconductor devices and methods of forming the same |
CN113438796A (zh) * | 2021-04-29 | 2021-09-24 | 武汉芯宝科技有限公司 | 可吸收瞬间高压脉冲能量的电路板及制作方法 |
-
2009
- 2009-09-28 JP JP2009221890A patent/JP2011071372A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120261832A1 (en) * | 2011-04-18 | 2012-10-18 | Taiyo Yuden Co., Ltd. | Wiring Board, Semiconductor Device, and Method for Manufacturing Wiring Board |
US8810007B2 (en) * | 2011-04-18 | 2014-08-19 | Shinko Electric Industries Co., Ltd. | Wiring board, semiconductor device, and method for manufacturing wiring board |
JP2014241365A (ja) * | 2013-06-12 | 2014-12-25 | 株式会社デンソー | 貫通型コンデンサ |
US20180269276A1 (en) * | 2015-09-23 | 2018-09-20 | Nanyang Technological University | Semiconductor devices and methods of forming the same |
US10950689B2 (en) * | 2015-09-23 | 2021-03-16 | Nanyang Technological University | Semiconductor device with a through-substrate via hole having therein a capacitor and a through-substrate via conductor |
CN113438796A (zh) * | 2021-04-29 | 2021-09-24 | 武汉芯宝科技有限公司 | 可吸收瞬间高压脉冲能量的电路板及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
JP6096812B2 (ja) | 電子素子搭載用パッケージ、電子装置および撮像モジュール | |
JP2007096246A (ja) | 配線基板およびそれを用いた電子装置 | |
JP2011071372A (ja) | 配線基板およびその製造方法 | |
JP2008166837A (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP2007160499A (ja) | 電子部品封止用基板および複数個取り形態の電子部品封止用基板、並びに電子部品封止用基板を用いた電子装置および電子装置の製造方法 | |
JP2005286273A (ja) | 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法 | |
JP5627391B2 (ja) | 多数個取り配線基板 | |
WO2015088028A1 (ja) | 素子収納用パッケージおよび実装構造体 | |
JP2005212017A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
WO2013035717A1 (ja) | モジュールおよびモジュールの製造方法 | |
JP6224525B2 (ja) | 配線基板および電子装置 | |
JP6250943B2 (ja) | 配線基板 | |
JP2011155043A (ja) | 配線基板 | |
JP6978258B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP6989292B2 (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2013115123A (ja) | 配線基板およびその製造方法 | |
JP2019029404A (ja) | 回路基板、電子部品および電子モジュール | |
JP2011049342A (ja) | 電子部品搭載用基板およびその製造方法 | |
JP2011176020A (ja) | 多数個取り配線基板およびその製造方法 | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2010010360A (ja) | 電子装置および電子装置の製造方法 | |
JP5240724B2 (ja) | 電子部品搭載用基板 | |
JP5743561B2 (ja) | 配線基板 |