JP2020025076A - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP2020025076A
JP2020025076A JP2019090887A JP2019090887A JP2020025076A JP 2020025076 A JP2020025076 A JP 2020025076A JP 2019090887 A JP2019090887 A JP 2019090887A JP 2019090887 A JP2019090887 A JP 2019090887A JP 2020025076 A JP2020025076 A JP 2020025076A
Authority
JP
Japan
Prior art keywords
component
wire group
wires
module
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019090887A
Other languages
English (en)
Other versions
JP7103301B2 (ja
Inventor
喜人 大坪
Yoshito Otsubo
喜人 大坪
元彦 楠
Motohiko Kusunoki
元彦 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to KR1020190091473A priority Critical patent/KR102279979B1/ko
Priority to US16/524,496 priority patent/US11227840B2/en
Priority to CN201910694405.2A priority patent/CN110797324A/zh
Publication of JP2020025076A publication Critical patent/JP2020025076A/ja
Application granted granted Critical
Publication of JP7103301B2 publication Critical patent/JP7103301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】モジュールにおいて、シールド性能を向上させる。【解決手段】モジュールは、主面1uを有する基板と、主面1uに実装された第1部品41と、第1の方向91に延在しつつ第1部品41をまたぐように主面1uにボンディングされた互いに平行な3以上のワイヤ5からなる第1ワイヤ群とを備える。第1の方向91に垂直な第2の方向92に沿って区間を分類したとき、前記第1ワイヤ群は、互いに隣接するワイヤ5同士の間の距離が第1長さである第1区間81と、互いに隣接するワイヤ5同士の間の距離が前記第1長さより長い第2長さである第2区間82とを含む。【選択図】図3

Description

本発明は、モジュールに関するものである。
モールド化合物(封止樹脂)の中にダイ(電子部品)が封じ込められた電子モジュールにおいて、電磁波を遮蔽するシールドとしてワイヤボンドばねを用いる構造が、特許第5276169号(特許文献1)に記載されている。
特許第5276169号
特許文献1に記載された構成では、ワイヤボンドばねは樹脂封止されたモジュールの外周部に形成されているのみであり、シールド性能が十分ではない、という問題がある。
そこで、本発明は、シールド性能を向上させたモジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づくモジュールは、主面を有する基板と、上記主面に実装された第1部品と、第1の方向に延在しつつ上記第1部品をまたぐように上記主面にボンディングされた互いに平行な3以上のワイヤからなる第1ワイヤ群とを備える。上記第1の方向に垂直な第2の方向に沿って区間を分類したとき、上記第1ワイヤ群は、互いに隣接するワイヤ同士の間の距離が第1長さである第1区間と、互いに隣接するワイヤ同士の間の距離が上記第1長さより長い第2長さである第2区間とを含む。
本発明によれば、互いに平行な3以上のワイヤからなる第1ワイヤ群を備え、第1ワイヤ群の中でも特に第1区間ではワイヤ同士の間の距離が短くなっているので、当該区間において重点的にシールドすることができる。したがって、シールド性能を向上させたモジュールを実現することができる。
本発明に基づく実施の形態1におけるモジュールの第1の斜視図である。 本発明に基づく実施の形態1におけるモジュールの第2の斜視図である。 本発明に基づく実施の形態1におけるモジュールの透視平面図である。 図3におけるIV−IV線に関する矢視断面図である。 図4の部分拡大図である。 本発明に基づく実施の形態2におけるモジュールの透視平面図である。 本発明に基づく実施の形態3におけるモジュールの透視平面図である。 本発明に基づく実施の形態4におけるモジュールの透視平面図である。 本発明に基づく実施の形態4におけるモジュールの変形例の透視平面図である。 本発明に基づく実施の形態5におけるモジュールの透視平面図である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
(構成)
図1〜図5を参照して、本発明に基づく実施の形態1におけるモジュールについて説明する。ここでいうモジュールは、部品内蔵モジュールまたは部品実装モジュールであってよい。
本実施の形態におけるモジュール101の外観を図1に示す。モジュール101の上面および側面はシールド膜6に覆われている。図1における斜め下からモジュール101を見たところを図2に示す。モジュール101の下面はシールド膜6に覆われておらず、基板1が露出している。基板1の下面には、1以上の外部接続電極11が設けられている。図2で示した外部接続電極11の数、大きさ、配列はあくまで一例である。基板1は、表面または内部に配線を備えていてよい。基板1は樹脂基板であってもよくセラミック基板であってもよい。基板1は多層基板であってもよい。モジュール101の透視平面図を図3に示す。図3は、モジュール101のシールド膜6の上面を取り去って封止樹脂3を取り去った状態を上から見ているところに相当する。第1部品41が基板1の主面1uに実装されている。第1部品41は、たとえばIC(Integrated Circuit)であってよい。より具体的には、第1部品41は、たとえばLNA(Low Noise Amplifier)であってよい。主面1uには複数のパッド電極7が配置されている。図3におけるIV−IV線に関する矢視断面図を図4に示す。図4の部分拡大図を図5に示す。図5においては、互いに隣り合うワイヤ5同士の間の距離がAである区間、Bである区間、Cである区間が示されている。
本実施の形態におけるモジュール101は、主面1uを有する基板1と、主面1uに実装された第1部品41と、第1の方向91に延在しつつ第1部品41をまたぐように主面1uにボンディングされた互いに平行な3以上のワイヤ5からなる第1ワイヤ群とを備える。第1の方向91に垂直な第2の方向92に沿って区間を分類したとき、前記第1ワイヤ群は、互いに隣接するワイヤ同士の間の距離が第1長さAである第1区間81と、互いに隣接するワイヤ5同士の間の距離が第1長さAより長い第2長さCである第2区間82とを含む。
図4に示すように、ワイヤ5は、第1端51と第2端52とを有する。第1端51および第2端52はいずれかのパッド電極7にそれぞれ接続されている。ここで、「第1端」は、ボンディングの始点であり、「第2端」はボンディングの終点である。第1端はボンディングの始点であるので、第1端をパッド電極7に接続した際、ワイヤ5を主面1uに対して垂直に引き上げることができる。したがって、この時点では、ワイヤ5と第1部品41との接触のおそれはほぼない。よって、第1端に関しては、ワイヤ5と第1部品41とを近接して配置することができる。一方、第2端はボンディングの終点であり、ワイヤ5を垂直に主面1uに向けて形成することが難しいので、第1端側に比べてワイヤ5と第1部品41とを離す必要がある。図4において、第1端51は第1部品41に近い位置にあるのに対して、第2端52は第1部品41から遠ざけられているのは、このような事情による。本実施の形態においては、シールドの必要性がより高い方の箇所をボンディングの第1端としている。
図4に示すように、基板1の下面に設けられた外部接続電極11に対して、導体ビア12が電気的に接続されている。基板1の内部には、内部導体パターン13が配置されている。導体ビア12は、絶縁層2を貫通するようにして、外部接続電極11と内部導体パターン13とを電気的に接続している。ここで示した外部接続電極11、導体ビア12および内部導体パターン13の位置、大きさ、配列は、あくまで一例として示したものであり、これに限らない。
図3および図4に示した例では、主面1uには、第1部品41の他に、第2部品42、チップ部品49が実装されている。第2部品42はたとえばICであってよい。ここではチップ部品49はコンデンサであるものとするが、チップ部品の種類はこれに限らない。チップ部品は、たとえばインダクタであっても抵抗であってもよい。主面1uに実装された各種部品の位置、大きさ、配列は、あくまで一例として示したものであり、これに限らない。
(作用・効果)
本実施の形態では、第1部品41をまたぐように主面1uにボンディングされた互いに平行な3以上のワイヤ5からなる第1ワイヤ群を備えるので、これらのワイヤ5によって、第1部品41をシールドすることができる。第1ワイヤ群は第1区間81と第2区間82とを含み、第1区間81ではワイヤ5同士の間の距離が短くなっているので、特に重点的にシールドすることができる。したがって、シールド性能を向上させたモジュールを実現することができる。
本実施の形態で示したように、モジュール101は、主面1uに実装された第2部品を備え、第1区間81におけるワイヤ5の一端が並ぶ列は、第1部品41と第2部品42との間に位置することが好ましい。また、第1部品41と第2部品42との間に設けられるワイヤ5の一端を、ボンディングの始点とすることが好ましい。
この構成を採用することにより、第1部品41と第2部品42との間にワイヤ5の一端が密に配列されているので、第1部品41と第2部品42との間を重点的にシールドすることができ、第1部品41と第2部品42との間で生じうる電磁的影響を軽減することができる。本実施の形態においては、第1部品41と第2部品42の間に、ボンディングの始点となる第1端を配置している。すなわち、シールドの必要性がより高い方の箇所をボンディングの第1端としている。また、こうすることにより、シールドが必要な箇所におけるボンディングの製造ばらつきを抑制することができ、安定したシールド効果を得ることができる。
本実施の形態で示したように、主面1uから離隔して、第1部品41および前記第1ワイヤ群を覆い隠すように配置されたシールド膜6を備えることが好ましい。図4には、シールド膜6が主面1uから離隔して配置されている様子が示されている。この構成を採用することにより、シールド膜6によるシールド効果も得ることができる。図4に示すように、シールド膜6の内側の空間には封止樹脂3が満たされていることが好ましい。言い換えれば、モジュール101は、第1部品41および前記2以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。本実施の形態で示したように、モジュール101が第2部品42も備える場合には、モジュール101は、第1部品41、第2部品42および前記2以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。
図4に示したように、前記第1ワイヤ群のうち少なくともいずれかのワイヤ5が、シールド膜6に接触していることが好ましい。この構成を採用することにより、シールド膜6がワイヤ5によって基板のグランドに接続されることになるので、シールド膜6に囲まれた空間内を効率良くシールドすることができる。
なお、第1部品41がLNAである場合には、受信感度を改善することができる。第1部品41がLNAである場合には、第1部品41としてのLNAの他に、LNAの入力整合用のインダクタも配置されうるが、LNAの入力整合用のインダクタについても、同様にシールドすることが好ましい。
(実施の形態2)
(構成)
図6を参照して、本発明に基づく実施の形態2におけるモジュールについて説明する。本実施の形態におけるモジュール102を平面的に透視して見たところを図6に示す。本実施の形態におけるモジュール102は、実施の形態1で説明したモジュール101に比べて、基本的な構成は同じであるが、以下の点で異なる。
モジュール102は、前記第1ワイヤ群とは異なる方向に配置され、第1部品41をまたぐように主面1uにボンディングされた互いに平行な3以上のワイヤ5からなる第2ワイヤ群を備える。図6において、縦方向に張られたワイヤ5の集合が第1ワイヤ群であり、横方向に張られたワイヤ5の集合が第2ワイヤ群である。すなわち、2以上のワイヤ5は、第1部品41の全周に渡って、第1部品41を跨ぐように配置されている。第2ワイヤ群に属するワイヤ5は等間隔に配置されている。
(作用・効果)
本実施の形態では、第1ワイヤ群の他に第2ワイヤ群を備えるので、第1部品41をより確実にシールドすることができる。
(実施の形態3)
(構成)
図7を参照して、本発明に基づく実施の形態3におけるモジュールについて説明する。本実施の形態におけるモジュール103を平面的に透視して見たところを図7に示す。本実施の形態におけるモジュール103は、実施の形態2で説明したモジュール102に比べて、基本的な構成は同じであるが、以下の点で異なる。
モジュール103は、第1の方向91に沿って区間を分類したとき、前記第2ワイヤ群は、互いに隣接するワイヤ5同士の間の距離が第3長さである第3区間83と、互いに隣接するワイヤ5同士の間の距離が前記第3長さより長い第4長さである第4区間84とを含む。
(作用・効果)
本実施の形態においても、実施の形態3で説明した効果を得ることができる。さらに第2ワイヤ群に属するワイヤ5は第3区間83においては密に配置されているので、第1部品41の所望の部位を重点的にシールドすることができる。
実施の形態2,3で示したように、前記第1ワイヤ群と前記第2ワイヤ群とは直交する構成であってよい。この構成を採用することにより、多くの本数のワイヤ5を効率良く配置することができる。
(実施の形態4)
(構成)
図8を参照して、本発明に基づく実施の形態4におけるモジュールについて説明する。本実施の形態におけるモジュール104を平面的に透視して見たところを図8に示す。
モジュール104においては、第1の方向91は、第1部品41の長手方向90に対して斜めに交差する。ワイヤ5は第1の方向91に沿って延在する。
(作用・効果)
本実施の形態では、ワイヤ5が第1部品41の長手方向に対して斜めに配置されているので、設計の自由度が高くなり、限られたスペースに効率良くワイヤ5を配置することができる。
本実施の形態の変形例として、図9に示すモジュール105のようなものも考えられる。モジュール105においては、ワイヤ5の方向を決める第1の方向91が第1部品41の長手方向90に対して斜めに交差するだけでなく、ワイヤ5の長さも一定ではない。異なる長さのワイヤ5が組み合わせて配置されている。このように、状況に応じて異なる長さのワイヤ5を組み合わせることとすれば、さらに設計の自由度が高くなり、限られたスペースに効率良くワイヤ5を配置することができる。また、2以上のワイヤ5は、第1部品41の全周に渡って、第1部品41を跨ぐように配置されている。したがって、より効果的に、第1部品41のシールド効果を得ることができる。
(実施の形態5)
(構成)
図10を参照して、本発明に基づく実施の形態5におけるモジュールについて説明する。本実施の形態におけるモジュール106を平面的に透視して見たところを図10に示す。本実施の形態におけるモジュール106は、実施の形態3で説明したモジュール103に比べて、基本的な構成は同じであるが、以下の点で異なる。
モジュール106においては、第1の方向91は、第1部品41の長手方向90に対して斜めに交差する。第1ワイヤ群のワイヤ5は第1の方向91に沿って延在する。第2ワイヤ群のワイヤ5は第2の方向92と平行とは限らない。図10に示した例では、第2ワイヤ群のワイヤ5は第2の方向92と平行ではない。
(作用・効果)
本実施の形態では、第1ワイヤ群と第2ワイヤ群とが配置されており、なおかつ、それらの延在する方向は第1部品41の長手方向90とは異なるので、設計の自由度が高くなり、限られたスペースに効率良くワイヤ5を配置することができる。
実施の形態2,3,5で示したように、主面1uから離隔して、第1部品41、前記第1ワイヤ群および前記第2ワイヤ群を覆い隠すように配置されたシールド膜6を備えることが好ましい。前記第1ワイヤ群および前記第2ワイヤ群のうち少なくともいずれかのワイヤが、シールド膜6に接触していることが好ましい。この構成を採用することにより、シールド膜6がワイヤ5によって基板のグランドに接続されることになるので、ワイヤ5をシールド膜6と同電位にすることができ、シールド膜6に囲まれた空間内を効率良くシールドすることができる。
なお、上記各実施の形態では、部品が長方形である例を示したが、部品の形状は長方形とは限らず、他の形状であってもよい。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 配線基板、2 絶縁層、3 封止樹脂、5 ワイヤ、6 シールド膜、7 パッド電極、11 外部接続電極、12 導体ビア、41 第1部品、42 第2部品、49 チップ部品、51 第1端、52 第2端、81 第1区間、82 第2区間、83 第3区間、84 第4区間、90 (第1部品の)長手方向、91 第1の方向、92 第2の方向、101,102,103,104,105,106 モジュール。
本実施の形態で示したように、主面1uから離隔して、第1部品41および前記第1ワイヤ群を覆い隠すように配置されたシールド膜6を備えることが好ましい。図4には、シールド膜6が主面1uから離隔して配置されている様子が示されている。この構成を採用することにより、シールド膜6によるシールド効果も得ることができる。図4に示すように、シールド膜6の内側の空間には封止樹脂3が満たされていることが好ましい。言い換えれば、モジュール101は、第1部品41および前記以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。本実施の形態で示したように、モジュール101が第2部品42も備える場合には、モジュール101は、第1部品41、第2部品42および前記以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。
モジュール102は、前記第1ワイヤ群とは異なる方向に配置され、第1部品41をまたぐように主面1uにボンディングされた互いに平行な3以上のワイヤ5からなる第2ワイヤ群を備える。図6において、縦方向に張られたワイヤ5の集合が第1ワイヤ群であり、横方向に張られたワイヤ5の集合が第2ワイヤ群である。すなわち、以上のワイヤ5は、第1部品41の全周に渡って、第1部品41を跨ぐように配置されている。第2ワイヤ群に属するワイヤ5は等間隔に配置されている。
本実施の形態の変形例として、図9に示すモジュール105のようなものも考えられる。モジュール105においては、ワイヤ5の方向を決める第1の方向91が第1部品41の長手方向90に対して斜めに交差するだけでなく、ワイヤ5の長さも一定ではない。異なる長さのワイヤ5が組み合わせて配置されている。このように、状況に応じて異なる長さのワイヤ5を組み合わせることとすれば、さらに設計の自由度が高くなり、限られたスペースに効率良くワイヤ5を配置することができる。また、以上のワイヤ5は、第1部品41の全周に渡って、第1部品41を跨ぐように配置されている。したがって、より効果的に、第1部品41のシールド効果を得ることができる。

Claims (13)

  1. 主面を有する基板と、
    前記主面に実装された第1部品と、
    第1の方向に延在しつつ前記第1部品をまたぐように前記主面にボンディングされた互いに平行な3以上のワイヤからなる第1ワイヤ群とを備え、
    前記第1の方向に垂直な第2の方向に沿って区間を分類したとき、前記第1ワイヤ群は、互いに隣接するワイヤ同士の間の距離が第1長さである第1区間と、互いに隣接するワイヤ同士の間の距離が前記第1長さより長い第2長さである第2区間とを含む、モジュール。
  2. 前記主面に実装された第2部品を備え、
    前記第1区間における前記ワイヤの一端が並ぶ列は、前記第1部品と前記第2部品との間に位置する、請求項1に記載のモジュール。
  3. 前記第1ワイヤ群とは異なる方向に配置され、前記第1部品をまたぐように前記主面にボンディングされた互いに平行な3以上のワイヤからなる第2ワイヤ群を備える、請求項1または2に記載のモジュール。
  4. 前記第1の方向に沿って区間を分類したとき、前記第2ワイヤ群は、互いに隣接するワイヤ同士の間の距離が第3長さである第3区間と、互いに隣接するワイヤ同士の間の距離が前記第3長さより長い第4長さである第4区間とを含む、請求項3に記載のモジュール。
  5. 前記第1ワイヤ群と前記第2ワイヤ群とは直交する、請求項3または4に記載のモジュール。
  6. 前記第1の方向は、前記第1部品の長手方向に対して斜めに交差する、請求項1から5のいずれかに記載のモジュール。
  7. 前記第1部品および前記2以上のワイヤを覆うように配置された封止樹脂を備える、請求項1から6のいずれかに記載のモジュール。
  8. 前記主面から離隔して、前記第1部品および前記第1ワイヤ群を覆い隠すように配置されたシールド膜を備える、請求項1または2に記載のモジュール。
  9. 前記第1ワイヤ群のうち少なくともいずれかのワイヤが、前記シールド膜に接触している、請求項8に記載のモジュール。
  10. 前記主面から離隔して、前記第1部品、前記第1ワイヤ群および前記第2ワイヤ群を覆い隠すように配置されたシールド膜を備える、請求項3から5のいずれかに記載のモジュール。
  11. 前記第1ワイヤ群および前記第2ワイヤ群のうち少なくともいずれかのワイヤが、前記シールド膜に接触している、請求項10に記載のモジュール。
  12. 前記第1部品、前記第2部品および前記2以上のワイヤを覆うように配置された封止樹脂を備える、請求項2に記載のモジュール。
  13. 前記第1部品は、LNAである、請求項1から12のいずれか1項に記載のモジュール。
JP2019090887A 2018-08-03 2019-05-13 モジュール Active JP7103301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190091473A KR102279979B1 (ko) 2018-08-03 2019-07-29 모듈
US16/524,496 US11227840B2 (en) 2018-08-03 2019-07-29 Electronic module having improved shield performance
CN201910694405.2A CN110797324A (zh) 2018-08-03 2019-07-30 模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018146859 2018-08-03
JP2018146859 2018-08-03

Publications (2)

Publication Number Publication Date
JP2020025076A true JP2020025076A (ja) 2020-02-13
JP7103301B2 JP7103301B2 (ja) 2022-07-20

Family

ID=69619519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090887A Active JP7103301B2 (ja) 2018-08-03 2019-05-13 モジュール

Country Status (1)

Country Link
JP (1) JP7103301B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256300A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
WO2022137288A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ワイヤ構造及びワイヤ構造形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
JP2007214316A (ja) * 2006-02-09 2007-08-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP2008010636A (ja) * 2006-06-29 2008-01-17 Rohm Co Ltd 受光モジュール
US20100171211A1 (en) * 2009-01-07 2010-07-08 Che-Yuan Jao Semiconductor device
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) * 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20070241440A1 (en) * 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP2007214316A (ja) * 2006-02-09 2007-08-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20070278646A1 (en) * 2006-02-09 2007-12-06 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device
JP2008010636A (ja) * 2006-06-29 2008-01-17 Rohm Co Ltd 受光モジュール
US20100171211A1 (en) * 2009-01-07 2010-07-08 Che-Yuan Jao Semiconductor device
JP2017084898A (ja) * 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US20180166363A1 (en) * 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256300A1 (ja) * 2020-06-16 2021-12-23 株式会社村田製作所 モジュール
WO2022137288A1 (ja) * 2020-12-21 2022-06-30 株式会社新川 ワイヤ構造及びワイヤ構造形成方法
KR20230056048A (ko) 2020-12-21 2023-04-26 가부시키가이샤 신가와 와이어 구조 및 와이어 구조 형성 방법
JP7333120B2 (ja) 2020-12-21 2023-08-24 株式会社新川 ワイヤ構造及びワイヤ構造形成方法
TWI816255B (zh) * 2020-12-21 2023-09-21 日商新川股份有限公司 打線結構、打線結構形成方法以及電子裝置

Also Published As

Publication number Publication date
JP7103301B2 (ja) 2022-07-20

Similar Documents

Publication Publication Date Title
JP4746770B2 (ja) 半導体装置
KR101815754B1 (ko) 반도체 디바이스
US6489669B2 (en) Integrated circuit device
JP2565300B2 (ja) 半導体装置
JP5229276B2 (ja) 回路モジュール
JP5522077B2 (ja) 半導体装置
JP5247461B2 (ja) 立体的電子回路装置
JP5750528B1 (ja) 部品内蔵回路基板
JP2020025076A (ja) モジュール
JP2009076815A (ja) 半導体装置
KR102279979B1 (ko) 모듈
JP2010153831A5 (ja) 配線基板および半導体装置
KR101648113B1 (ko) 반도체 장치
KR102279978B1 (ko) 모듈
US11961830B2 (en) Module
JP3082579B2 (ja) シールドケース
JP7036087B2 (ja) モジュール
US20080083984A1 (en) Wiring board
WO2022071235A1 (ja) 回路モジュール
KR100671808B1 (ko) 반도체 장치
JP2008311379A (ja) 半導体装置
JP2005203420A (ja) 電子回路基板
JP2007150181A (ja) 積層型実装構造体
JP2006186053A (ja) 積層型半導体装置
TWI625077B (zh) Chip package structure

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220620

R150 Certificate of patent or registration of utility model

Ref document number: 7103301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150