TWI816255B - 打線結構、打線結構形成方法以及電子裝置 - Google Patents

打線結構、打線結構形成方法以及電子裝置 Download PDF

Info

Publication number
TWI816255B
TWI816255B TW110147262A TW110147262A TWI816255B TW I816255 B TWI816255 B TW I816255B TW 110147262 A TW110147262 A TW 110147262A TW 110147262 A TW110147262 A TW 110147262A TW I816255 B TWI816255 B TW I816255B
Authority
TW
Taiwan
Prior art keywords
bonding
bump
point
electronic component
wire
Prior art date
Application number
TW110147262A
Other languages
English (en)
Other versions
TW202226492A (zh
Inventor
朴善基
Original Assignee
日商新川股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司 filed Critical 日商新川股份有限公司
Publication of TW202226492A publication Critical patent/TW202226492A/zh
Application granted granted Critical
Publication of TWI816255B publication Critical patent/TWI816255B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4896—Mechanical treatment, e.g. cutting, bending
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本發明的打線結構（50A）包括：柱狀凸塊（45），與被安裝於基板（31）上的第二電子零件（32b）鄰接地設置；以及繞環線（50），以跨越第二電子零件（32b）之上的方式而接合於基板（31）上，其中，繞環線（50）包括：第二上升部（54），前端在柱狀凸塊（45）的與第二電子零件（32b）相反的一側接合於基板（31）並從基板（31）上升；環部（55），以跨越第二電子零件（32b）之上的方式而延伸；以及彎曲部（56），卡合於柱狀凸塊（45）的上端而彎曲，以連接環部（55）與第二上升部（54）。

Description

打線結構、打線結構形成方法以及電子裝置
本發明是有關於一種打線結構的構成以及打線結構的形成方法，所述打線結構包含柱狀凸塊、及以跨越電子零件之上的方式而繞環(looping)的繞環線(looping wire)。
提出有一種方案：藉由打線接合來形成跨越半導體晶片等電子零件之上的打線，以構成電磁屏蔽(例如參照專利文獻1)。
在利用專利文獻1所記載的方法來形成跨越電子零件之上的繞環線的情況下，接合的起點側端可在將打線的前端接合於基板上的狀態下將打線垂直地上升，並以大的角度而朝橫方向彎曲，因此，即便將接合的起點靠近電子零件而配置，打線亦不會接觸至電子零件。然而，接合的終點側難以使繞環線朝向基板彎曲，因此接合的終點必須設為遠離電子零件的位置(參照專利文獻1的段落0013)。因此，在利用專利文獻1的方法來形成跨越電子零件之上的繞環線的情況下，存在下述問題，即，需要寬廣的繞環線的形成空間，從而導致電子裝置大型化。
[現有技術文獻]
[專利文獻]
專利文獻1：日本專利特開2020-25076號公報
因此，本發明的目的在於提供一種能以少的空間來實現電子零件的磁屏蔽的打線結構。
本發明的打線結構包括：柱狀凸塊，形成在與安裝於基板上的電子零件鄰接地設置的凸塊點上；以及繞環線，以跨越電子零件之上的方式而接合於基板上，所述打線結構的特徵在於，繞環線包括：上升部，前端在柱狀凸塊的與電子零件相反的一側接合於基板並從基板上升；環部，以跨越電子零件之上的方式而延伸；以及彎曲部，卡合於柱狀凸塊的上端而彎曲，以連接環部與上升部。
如此，由於彎曲部卡合於柱狀凸塊的上端而彎曲，因此可加大彎曲部的彎曲角度，從而可使上升部從基板以接近垂直的角度上升。藉此，即便將上升部的前端接合至與電子零件鄰接的位置，亦可抑制上升部的上部或彎曲部接觸至電子零件，從而可提供能以少的空間來實現電子零件的磁屏蔽的打線結構。
本發明的打線結構中，亦可為，柱狀凸塊於上端具有沿著環部的延伸方向而延伸的槽，彎曲部卡合於槽。
藉此，可使彎曲部穩定地卡合於柱狀凸塊的上端，從而可穩定地設為大的彎曲角度的彎曲部。
本發明的打線結構中，亦可為，彎曲部的彎曲角度為60° ~90°。
藉此，可使上升部從基板以接近垂直的角度上升，從而可形成緊湊的打線結構。
本發明的打線結構中，亦可為，柱狀凸塊的高度為從基板直至環部為止的高度的50%以上。
藉此，可更切實地抑制上升部、彎曲部接觸至電子零件。
本發明的打線結構形成方法藉由接合工具來形成包括柱狀凸塊與繞環線的打線結構，所述打線結構形成方法的特徵在於包括：柱狀凸塊形成步驟，藉由接合工具來將打線多次摺疊並按壓至基板上的凸塊點而形成為柱狀，從而形成柱狀凸塊；第一接合步驟，藉由接合工具，將打線接合至以與凸塊點之間夾著電子零件的方式而配置於基板上的第一接合點上；扭結線形成步驟，於第一接合步驟之後，使接合工具上升而從接合工具的前端放出打線，並且使接合工具橫向移動而構成包括至少一個扭結的扭結線；環部形成步驟，於扭結線形成步驟之後，使接合工具朝向柱狀凸塊的上端繞環，以形成於第一接合點與柱狀凸塊的上端之間跨越電子零件的環部；彎曲部形成步驟，於環部形成步驟之後，使扭結線的側面卡合於柱狀凸塊的上端而使扭結線朝向基板彎曲，以形成彎曲部；以及上升部形成步驟，於彎曲部形成步驟之後，利用接合工具，將扭結線接合至較凸塊點鄰接於與第一接合點相反的一側而配置於基板上的第二接合點，形成從第二接合點上升而連接於彎曲部的上升部。
如此，於形成柱狀凸塊後，將接合工具繞環至柱狀凸塊的上端為止，從而使扭結線的側面卡合於柱狀凸塊的上端而使扭結線彎曲，因此可形成彎曲角度大的彎曲部，從而可使上升部從基板以接近垂直的角度上升。藉此，即便將上升部的前端接合於與電子零件鄰接的位置，亦可抑制上升部的上部或彎曲部接觸至電子零件，從而可形成能以少的空間來實現電子零件的磁屏蔽的打線結構。
本發明的打線結構中，亦可為，接合工具是包括供打線插通的貫穿孔、及設於貫穿孔周圍的圓環狀的面部的瓷嘴(capillary)，柱狀凸塊形成步驟是在將打線的側面予以摺疊而形成最上段的摺疊部時，使瓷嘴的中心位置朝與環部的延伸方向交叉的方向挪動而利用面部來按壓打線的側面，以於柱狀凸塊的上端形成沿著環部的延伸方向而延伸的槽。
如此，使瓷嘴的中心位置朝與環部的延伸方向交叉的方向挪動而利用面部來按壓打線的側面，藉此，可簡便地於柱狀凸塊的上端形成沿著環部的延伸方向而延伸的槽。
本發明的打線結構形成方法中，亦可為，彎曲部形成步驟是藉由接合工具來使扭結線的側面卡合於槽而使扭結線朝向基板彎曲。
藉此，可使彎曲部穩定地卡合於柱狀凸塊的上端，從而可穩定地形成大的彎曲角度的彎曲部。
本發明的打線結構形成方法中，亦可為，第一接合步驟 是將打線球焊至第一接合點，上升部形成步驟是於第二接合點進行訂合式接合。
本發明的打線結構形成方法中，亦可為，柱狀凸塊形成步驟進而在配置於第一接合點與電子零件之間的另一凸塊點形成另一柱狀凸塊，環部形成步驟是於扭結線形成步驟之後，使接合工具朝向柱狀凸塊的上端繞環，以形成於第一接合點與柱狀凸塊的上端之間跨越電子零件的環部時，使扭結線的側面卡合於另一柱狀凸塊的上端而使扭結線朝向電子零件的上方彎曲，以形成另一彎曲部。
藉此，可減少形成第一接合點側的打線結構的空間，從而可形成能以更少的空間來實現電子零件的磁屏蔽的打線結構。
本發明的電子裝置包括：基板；電子零件，被安裝於基板上；柱狀凸塊，與電子零件鄰接地設置；以及繞環線，以跨越電子零件之上的方式而接合於基板上，所述電子裝置的特徵在於，繞環線包括：上升部，前端在柱狀凸塊的與電子零件相反的一側接合於基板並從基板上升；環部，以跨越電子零件之上的方式而延伸；以及彎曲部，卡合於柱狀凸塊的上端而彎曲，以連接環部與上升部。
藉此，可使電子裝置小型化。
本發明的電子裝置中，亦可為，柱狀凸塊於上端具有沿著環部的延伸方向而延伸的槽，彎曲部卡合於槽。
本發明可提供能以少的空間來實現電子零件的磁屏蔽的打線結構。
10:底座
11:XY平台
11a:移動機構
12:接合頭
13:Z方向馬達
13a:軸
13b:定子
14:接合臂
14a:根部
15:超音波喇叭
16:打線
17:打線抓持器
18:放電電極
19:接合載台
20:瓷嘴
21:貫穿孔
22:倒角部
23:面部
24、38:中心線
25:前端
30:電子裝置
31:基板
32a:第一電子零件
32b:第二電子零件
32c:第三電子零件
32d:第四電子零件
33:第一焊墊
34:第二焊墊
35:左側焊墊
36:右側焊墊
40:無空氣焊球
41、51:壓接焊球
42:球頸
43:壓潰部
44:摺疊部
45、45a:柱狀凸塊
46:連接部
47:打線尾端
48:槽
50、50a:繞環線
50A、50B:打線結構
52:扭結線
52a~52c:第一扭結~第三扭結
53、53a:第一上升部
54:第二上升部
55、55a:環部
56、56a:彎曲部
57:訂合式接合部
60:控制部
61:CPU
62:記憶體
71、72、81~96、92a~92k:箭頭
100:打線接合裝置
a~d、f、g、i、j、S1~S12:點
d1:貫穿孔的內徑
d2:打線的外徑
d3:倒角直徑
d4:瓷嘴的外周直徑
d5:直徑
F:前方
h1:高度
hb:厚度
LH:左側
P1:第一接合點
P2:第二接合點
Pb、Pb1:凸塊點
R:後方
RH:右側
W:面寬
θ、θ2:彎曲角度
圖1是包括實施形態的打線結構的電子裝置的平面圖。
圖2是包括實施形態的打線結構的電子裝置的剖面圖，且是圖1所示的A-A剖面。
圖3是表示圖2所示的B部的詳細的立面圖。
圖4是從圖3所示的D-D觀察實施形態的打線結構的柱狀凸塊的立面圖。
圖5是表示圖2所示的C部的詳細的立面圖。
圖6是表示包括實施形態的打線結構的電子裝置的製造中所用的打線接合裝置的結構的立面圖。
圖7是被安裝於圖1所示的打線接合裝置的瓷嘴的剖面圖。
圖8是表示於第二焊墊上形成柱狀凸塊的壓接焊球與摺疊部時的瓷嘴的前端的動作的說明圖。
圖9A是表示使用圖6所示的打線接合裝置來形成柱狀凸塊時的無空氣焊球(air free ball)的成形步驟的圖。
圖9B是表示進行使用圖6所示的打線接合裝置來形成柱狀凸塊時的球焊而形成壓接焊球的狀態的圖。
圖9C是表示從圖9B所示的狀態使瓷嘴上升的狀態的圖。
圖9D是表示從圖9C所示的狀態使瓷嘴朝右側橫向移動的狀 態的圖。
圖9E是表示從圖9D所示的狀態使瓷嘴上升的狀態的圖。
圖9F是表示從圖9E所示的狀態使瓷嘴朝左側橫向移動，以使右側的面部位於球頸的正上方的狀態的圖。
圖9G是表示利用瓷嘴的右側的面部將打線的側面按壓至球頸上而形成壓潰部的狀態的圖。
圖9H是表示從圖9G的狀態使瓷嘴上升的狀態的圖。
圖9I是表示從圖9H所示的狀態使瓷嘴朝右側橫向移動，使左側的面部位於壓潰部的正上方的狀態的圖。
圖9J是表示利用瓷嘴的左側的面部來將打線的側面按壓至壓潰部上而形成摺疊部的狀態的圖。
圖9K是表示在圖9J所示的狀態之後，使瓷嘴上升而如圖9H~圖9J所示般將打線的側面從左右交替地多次摺疊而形成為柱狀，並利用瓷嘴的左側的面部來將打線的側面按壓至上端而形成具有沿前後方向延伸的槽的柱狀凸塊的狀態的立面圖。
圖9L是表示從圖9K的狀態使打線抓持器與瓷嘴上升，並使打線尾端從瓷嘴的前端延伸出之後，在將打線抓持器設為關閉的狀態下，使抓持器與瓷嘴進一步上升而使打線尾端從柱狀凸塊分離的狀態的圖。
圖10是表示在形成於第一焊墊上的壓接焊球上形成扭結線時的瓷嘴的前端的移動的說明圖。
圖11A是表示形成於第一焊墊上的壓接焊球與扭結線的立面 圖。
圖11B是表示從圖11A的狀態使瓷嘴的前端朝向柱狀凸塊繞環，而形成第一上升部與環部的狀態的圖。
圖11C是表示圖11B的E部的詳細圖的立面圖。
圖11D是表示從圖11B、圖11C所示的狀態使瓷嘴的前端朝向第二接合點而朝下呈圓弧狀地移動以形成彎曲部的狀態的立面圖。
圖11E是表示從圖11D的狀態使瓷嘴的前端下降而訂合式接合至第二焊墊上，以形成彎曲部、第二上升部及訂合式接合部的狀態的立面圖。
圖11F是表示圖11E的F部的詳細的立面圖。
圖12是表示另一實施形態的打線結構的第一上升部的立面圖。
以下，一邊參照圖式，一邊說明實施形態的電子裝置30。如圖1、圖2所示，電子裝置30包括基板31、被安裝於基板31上的第一電子零件32a~第四電子零件32d、柱狀凸塊45以及繞環線50。柱狀凸塊45與繞環線50構成實施形態的打線結構50A。
於基板31的中央，安裝有第一電子零件32a。第一電子零件32a例如亦可為半導體晶片或積體電路(Integrated Circuit，IC)。而且，於第一電子零件32a的兩側，安裝有第二電子零件32b、 第三電子零件32c。第二電子零件32b、第三電子零件32c例如為電容器或電感器。而且，安裝有第四電子零件32d。第四電子零件32d例如亦可為電阻等。
於第一電子零件32a~第四電子零件32d周圍的基板31的表面，設有金屬製的第一焊墊33、第二焊墊34、左側焊墊35及右側焊墊36。於第一焊墊33，配置有繞環線50的第一接合點P1。而且，於第二焊墊34，配置有繞環線50的第二接合點P2與形成柱狀凸塊45的凸塊點Pb。第二接合點P2較凸塊點Pb而配置於與第一接合點P1或第二電子零件32b相反的一側。而且，凸塊點Pb與第一接合點P1是以將第一電子零件32a~第四電子零件32d夾在中間的方式而配置於基板31上。
再者，以下的說明中，將從第一接合點P1朝向第二接合點P2的方向設為前方，將從第一接合點P1朝向與第二接合點P2為相反側的方向設為後方，將朝向前方時的左側設為左側，將朝向前方時的右側設為右側來進行說明。而且，將第一接合點P1與第二接合點P2的延伸方向設為前後方向，將其直角方向設為左右方向來進行說明。而且，各圖所示的符號「F」表示前方，符號「R」表示後方，符號「LH」表示左側，符號「RH」表示右側。
如圖2、圖3所示，在配置於第二焊墊34上的第二電子零件32b的一側(後側)的凸塊點Pb，形成有柱狀凸塊45。柱狀凸塊45是以與第二電子零件32b鄰接的方式而形成的柱形狀的凸塊。
如圖3、圖4所示，柱狀凸塊45包含壓接焊球41以及多個摺疊部44。如圖4所示，柱狀凸塊45是將打線16的側面從左右多次交替地摺疊至形成於第二焊墊34上的壓接焊球41上而將摺疊部44形成為多個段，從而設為柱狀者。於柱狀凸塊45的上端，形成有沿前後方向延伸的槽48。繞環線50以沿前後方向延伸的方式而接合於基板31的第一接合點P1與第二接合點P2，因此槽48沿著繞環線50的延伸方向而延伸。再者，圖3、圖4中，柱狀凸塊45的高度為與鄰接的第二電子零件32b的高度大致等同的高度，但亦可較其低，例如設為鄰接的第二電子零件32b的高度的50%左右的高度。而且，亦可高於鄰接的第二電子零件32b的高度。
返回圖2，繞環線50以跨越第一電子零件32a~第三電子零件32c之上的方式而接合於第一焊墊33的第一接合點P1與第二焊墊34的第二接合點P2。繞環線50沿前後方向延伸，而包含壓接焊球51、第一上升部53、第二上升部54、環部55、彎曲部56以及訂合式接合部57。
如圖5所示，壓接焊球51是將無空氣焊球40接合於至第一焊墊33上的圓板狀的部分。第一上升部53是從壓接焊球51上朝上方向延伸後，朝前方彎曲而延伸至第三電子零件32c的上側附近為止的部分。
如圖2所示，環部55是連接於第一上升部53，且以跨越第一電子零件32a~第四電子零件32d之上的方式而沿前後方向 延伸的部分。
如圖3所示，第二上升部54是從被訂合式接合至第二焊墊34上的訂合式接合部57朝斜上方向上升的部分。彎曲部56是卡合於形成在柱狀凸塊45上端且沿前後方向延伸的槽48而彎曲，以連接環部55與第二上升部54的部分。如圖3所示，彎曲部56的彎曲角度θ例如亦可為60°至90°之間。
以上述方式構成的電子裝置30中，繞環線50的彎曲部56卡合於設在柱狀凸塊45上端的槽48而彎曲，因此可加大彎曲部56的彎曲角度θ。藉此，可使第二上升部54從基板31的第二焊墊34以接近垂直的角度上升。因此，即便將第二上升部54的前端訂合式接合至與第二電子零件32b鄰接的位置，亦可抑制第二上升部54的上部或彎曲部56接觸至鄰接的第二電子零件32b，從而能以少的空間來進行第一電子零件32a~第四電子零件32d的磁屏蔽。
以上所說明的實施形態的電子裝置30中，是設為將繞環線50接合至第一焊墊33與第二焊墊34上，且繞環線50沿前後方向延伸而跨越第一電子零件32a~第四電子零件32d之上來進行了說明，但並不限於此。例如，亦可以沿左右方向延伸的方式而將繞環線50接合至左側焊墊35與右側焊墊36上。而且，亦可以沿斜方向延伸的方式而將繞環線50接合至第一焊墊33與左側焊墊35或右側焊墊36之間。
接下來，一邊參照圖6至圖11C，一邊說明被安裝於電 子裝置30的打線結構50A的形成方法。首先說明打線接合裝置100。打線接合裝置100是電子裝置30的製造裝置。
如圖6所示，打線接合裝置100包括底座(base)10、XY平台11、接合頭(bonding head)12、Z方向馬達13、接合臂(bonding arm)14、超音波喇叭15、作為打線接合工具的瓷嘴20、打線抓持器17、放電電極18、接合載台(bonding stage)19以及控制部60。另外，以下的說明中，將接合臂14或超音波喇叭15的延伸方向設為X方向，將在水平面內與X方向成直角的方向設為Y方向，將上下方向設為Z方向來進行說明。
XY平台11被安裝於底座10上，使被搭載於上側者沿XY方向移動。
接合頭12被安裝於XY平台11上，藉由XY平台11來沿XY方向移動。於接合頭12中，保存有Z方向馬達13以及由Z方向馬達13所驅動的接合臂14。Z方向馬達13包括定子13b。接合臂14的根部14a與Z方向馬達13的定子13b相向，成為繞Z方向馬達13的軸13a旋轉自如地安裝的轉子。
於接合臂14的X方向的前端安裝有超音波喇叭15，於超音波喇叭15的前端安裝有瓷嘴20。超音波喇叭15藉由未圖示的超音波振子的振動，來對安裝於前端的瓷嘴20進行超音波激振。瓷嘴20如後文參照圖7所說明般，於內部設有沿上下方向貫穿的貫穿孔21，於貫穿孔21內插通有打線16。打線16是從未圖示的線軸(wire spool)等打線供給源進行供給。
而且，於超音波喇叭15的前端的上側，設有打線抓持器17。打線抓持器17進行開閉以進行打線16的抓持、開放。
於接合載台19的上側設有放電電極18。放電電極18亦可被安裝於設於底座10的未圖示的框架。放電電極18與插通瓷嘴20並從瓷嘴20的前端25延伸出的打線16之間進行放電，使打線16熔融而形成無空氣焊球40。
接合載台19於上表面吸附固定安裝有第一電子零件32a~第四電子零件32d的基板31，並且藉由未圖示的加熱器來對基板31與半導體晶片34進行加熱。
當構成轉子的接合臂14的根部14a藉由接合頭12的Z方向馬達13的定子13b的電磁力而如圖6中的箭頭71所示般旋轉時，安裝於超音波喇叭15前端的瓷嘴20如箭頭72所示般沿Z方向移動。而且，接合載台19藉由XY平台11而沿XY方向移動。因而，瓷嘴20藉由XY平台11與Z方向馬達13而沿XYZ方向移動。而且，打線抓持器17與瓷嘴20一同沿XYZ方向移動。因而，XY平台11與Z方向馬達13構成使瓷嘴20及打線抓持器17沿XYZ方向移動的移動機構11a。
XY平台11、Z方向馬達13、打線抓持器17、放電電極18及接合載台19連接於控制部60，基於控制部60的指令而運作。控制部60藉由包含XY平台11及Z方向馬達13的移動機構11a來調整瓷嘴20的XYZ方向的位置，並且進行打線抓持器17的開閉、放電電極18的驅動、接合載台19的加熱控制。
控制部60是包含中央處理單元(Central Processing Unit，CPU)61與記憶體62的電腦(computer)，所述CPU61是在內部進行資訊處理的處理器，所述記憶體62保存動作程式或動作資料等。
接下來，一邊參照圖7一邊說明瓷嘴20的結構。圖7是表示瓷嘴20的前端部的一例的圖。於瓷嘴20中，形成有沿通過中心位置的中心線24的方向貫穿的貫穿孔21。打線16插通於該貫穿孔21中。因此，貫穿孔21的內徑d1大於打線16的外徑d2(d1>d2)。貫穿孔21的下端呈圓錐狀擴展。該呈圓錐狀擴展的錐形部被稱作倒角(chamfer)部22。而且，該圓錐狀空間中的最大直徑(即最下端的直徑)被稱作倒角直徑d3。
瓷嘴20的下端面成為按壓圖6所示的無空氣焊球40的圓環狀的面部23。該面部23既可為平坦的水平面，亦可為隨著靠近外側而朝上方前進的傾斜面。將面部23的寬度，即，倒角部22與瓷嘴20的下端的外周的距離稱作「面寬W」。面寬W是根據倒角直徑d3與瓷嘴20的外周直徑d4而以W=(d4-d3)/2來計算。而且，以下的說明中，將瓷嘴20的下端的中心線24上的點稱作瓷嘴20的前端25。
如圖7中以一點鏈線所示般，當使瓷嘴20的前端25下降至高度h1的點a為止而將圖6所示的無空氣焊球40按壓至第二焊墊34上時，無空氣焊球40被面部23按壓而扁平化，形成直徑d5且厚度hb的扁平圓柱狀的壓接焊球41。而且，形成無空氣 焊球40的金屬的一部分從倒角部22進入貫穿孔21內，形成連接於壓接焊球41的上側的球頸42。
接下來，參照圖8至圖9L來說明於第二焊墊34上形成柱狀凸塊45的柱狀凸塊形成步驟。
控制部60的處理器即CPU61首先開放打線抓持器17，對XY平台11及Z方向馬達13進行驅動控制，以使毛線管20的前端25移動至放電電極18的附近。然後，CPU61使放電電極18與從瓷嘴20的前端25延伸出的打線尾端之間產生放電，從而如圖9A所示，使從瓷嘴20的前端25延伸出的打線16成形為無空氣焊球40。
然後，如圖8、圖9A所示，CPU61對XY平台11及Z方向馬達13進行驅動控制，以使瓷嘴20的中心線24的XY座標對準第二焊墊34上的凸塊點Pb的中心線38的XY座標。然後，CPU61如圖8、圖9B所示的箭頭81般，使瓷嘴20的前端25朝向凸塊點Pb而下降至點a為止，並如圖9B所示般，進行利用瓷嘴20的面部23來將無空氣焊球40按壓至第二焊墊34上的球焊。
當瓷嘴20將無空氣焊球40按壓至第二焊墊34上時，如先前參照圖2所說明般，面部23與倒角部22將無空氣焊球40成形為壓接焊球41與球頸42。
接下來，CPU61如圖8、圖9C所示般，對XY平台11及Z方向馬達13進行驅動控制，從而如圖8、圖9C所示的箭頭82般使瓷嘴20的前端25上升至點b為止。接下來，CPU61如圖 8、圖9D所示的箭頭83般使瓷嘴20的前端25朝向右側橫向移動至點c為止。然後，CPU61如圖8、圖9E所示的箭頭84般使瓷嘴20的前端25上升至點d為止。隨後，CPU61如圖8、圖9F中所示的箭頭85般，使瓷嘴20朝向左側橫向移動至瓷嘴20的右側的面部23的面寬方向的中心成為凸塊點Pb的中心線38的XY座標的位置為止。
如箭頭82~箭頭85所示般，使瓷嘴20的前端25上升後朝向右側橫向移動，隨後，再次使瓷嘴20上升後朝左側移動，由此，如圖9F所示，球頸42上側的打線16成為在球頸42上朝右側與左側折返的形狀。
然後，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖8、圖9G所示的箭頭86般使瓷嘴20的前端25下降至點f為止，將在球頸42上朝右側與左側折返的打線16的側面按壓至球頸42上而壓潰，形成壓潰部43。
隨後，CPU61如圖8、圖9H所示的箭頭87般使瓷嘴20的前端25上升至點g為止後，如圖8、圖9I所示的箭頭88般使瓷嘴20朝右側橫向移動至瓷嘴20的左側的面部23的面寬方向的中心成為凸塊點Pb的中心線38的XY座標的位置為止。
藉由此種瓷嘴20的上升與朝向右側的橫向移動，從圖9H所示的壓潰部43的左側朝上方向上升的打線16摺疊於壓潰部43的上側。
然後，CPU61對XY平台11及Z方向馬達13進行驅動 控制，從而如圖8、圖9J所示的箭頭89所示般使瓷嘴20的前端25下降至點i為止，將打線16的側面按壓至壓潰部43上而形成摺疊部44。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，使瓷嘴20上升，從而如圖9H~圖9J所示般，將打線16的側面從左右交替地摺疊而將摺疊部44成形為多個段，以形成柱狀凸塊45。然後，CPU61使瓷嘴20移動至瓷嘴20的左側的面部23的面寬方向的中心成為凸塊點Pb的中心線38的XY座標的位置位置，並如圖9K所示的箭頭90般，使瓷嘴20的前端25下降至點j位置，將打線16的側面按壓至摺疊部44上而形成最上段的摺疊部44。藉由該按壓，於最上段的摺疊部44的上表面，藉由面部23而形成沿前後方向延伸的槽48。此時，最上段的摺疊部44與進入瓷嘴20的貫穿孔21中的打線16以細細的連接部46相連。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖9L所示的箭頭91般使瓷嘴20上升而使打線尾端47從瓷嘴20的前端25延伸出。隨後，CPU61關閉打線抓持器17並使打線抓持器17與瓷嘴20進一步上升，藉此，將連接於打線供給源的打線尾端47的下端與連接部46予以切斷。藉此，如圖9L所示，於第二焊墊34上形成柱狀凸塊45。
如以上所說明般，藉由反覆執行瓷嘴20的上升、左右方向的移動與下降帶來的按壓，從而可將打線16的側面從左右交替地摺疊而將摺疊部44成形為多個段，以形成柱狀凸塊45。而 且，在使最上段的摺疊部44成形時，使瓷嘴20的中心線24的位置較柱狀凸塊45的中心線38的位置朝右側挪動而按壓打線16的側面，以使瓷嘴20的左側的面部23的面寬方向的中心成為凸塊點Pb的中心線38的XY座標。即，使瓷嘴20的中心線24的位置較柱狀凸塊45的中心線38的位置朝與環部55的延伸方向即前後方向交叉的左右方向挪動而利用面部23來按壓打線16的側面。藉此，可於柱狀凸塊45的上端形成沿前後方向延伸的槽48。
接下來，參照圖10至圖11C來說明形成繞環線50的步驟。
控制部60的CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如先前參照圖9A、圖9B所說明般，於打線的前端形成無空氣焊球40，並如圖11A所示，使瓷嘴20下降至第一焊墊33上而在第一焊墊33上形成壓接焊球51(第一接合步驟)。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖10的箭頭92a~箭頭92k所示般，以從第一接合點P1通過各點S1~點S12的方式，反覆進行瓷嘴20的上升與前後方向的移動，形成圖11A所示的具有第一扭結52a、第二扭結52b、第三扭結52c的扭結線52(扭結線形成步驟)。
接下來，CPU61如圖11B的箭頭93所示般使瓷嘴20的前端25朝向柱狀凸塊45的上端繞環，而形成於第一接合點P1與柱狀凸塊45的上端之間跨越第一電子零件32a~第三電子零件32c的繞環線50的環部55(環部形成步驟)。此時，扭結線52的 包含第一扭結52a與第二扭結52b的部分如圖5、圖11B所示般，從第一焊墊33上的壓接焊球51上上升，而成形為朝向第三電子零件32c上側的繞環線50的第一上升部53。而且，如圖11C所示，於扭結線52的側面接觸至柱狀凸塊45的上端而形成繞環線50的環部55時，瓷嘴20的前端25與扭結線52的前端部分較柱狀凸塊45位於前方。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖11D的箭頭94所示般，使瓷嘴20的前端25朝向第二接合點P2而朝下方向呈圓弧狀地移動。藉此，瓷嘴20的前端25使扭結線52的側面卡合於柱狀凸塊45的上端的槽48，並且使扭結線52的卡合於槽48的部分的前方側朝向基板31的第二焊墊34彎曲，而形成繞環線50的彎曲部56(彎曲部形成步驟)。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖11E、圖11F的箭頭94所示般使瓷嘴20的前端25朝向第二接合點P2而進一步朝下方向呈圓弧狀移動後，如圖11E、圖11F的箭頭95所示般，使瓷嘴20的前端25朝向第二接合點P2下降而將扭結線52的前端部訂合式接合至第二焊墊34上的第二接合點P2上。藉此，於第二焊墊34上形成繞環線50的訂合式接合部57、與從訂合式接合部57上升而連接於彎曲部56的繞環線50的第二上升部54(上升部形成步驟)。
隨後，CPU61將打線抓持器17設為關閉而使打線抓持器17與瓷嘴20上升，藉此，將連接於打線供給源的打線16與訂 合式接合部57予以切斷。藉此，繞環線50的形成完成。
如以上所說明般，於形成柱狀凸塊45後，使扭結線52繞環至柱狀凸塊45的上端為止而使扭結線52的側面卡合於柱狀凸塊45的上端的槽48而使扭結線52彎曲，因此可形成彎曲角度θ大的彎曲部56，從而可使第二上升部54從基板31的第二焊墊34以接近垂直的角度上升。藉此，即便將第二上升部54的前端接合至與第二電子零件32b鄰接的位置，亦可抑制第二上升部54的上部或彎曲部56接觸至第二電子零件32b，從而可形成能以少的空間來實現第一電子零件32a~第四電子零件32d的磁屏蔽的打線結構50A。
接下來，參照圖12來說明另一實施形態的打線結構50B。如圖12所示，打線結構50B包含柱狀凸塊45a與繞環線50a。
柱狀凸塊45a是形成於第一焊墊33上的較第一接合點P1配置於第二接合點P2側的凸塊點Pb1上。柱狀凸塊45a與先前參照圖1至圖9L所說明的柱狀凸塊45同樣，包括壓接焊球41與多段的摺疊部44，且於上端設有沿前後方向延伸的槽48。
繞環線50a與先前參照圖1至圖9L所說明的繞環線50同樣，以跨越第一電子零件32a~第四電子零件32d之上的方式接合於基板31上而連接第一焊墊33與第二焊墊34。繞環線50a與繞環線50的不同之處在於，第一焊墊33側包含壓接焊球51a、第一上升部53a、彎曲部56a及環部55a。其他結構與先前說明的繞環線50相同。
如圖12所示，第一上升部53a是從第一焊墊33的上的壓接焊球51a朝斜上方向上升的部分。彎曲部56a是連接於第一上升部53a，且於柱狀凸塊45的上端從上升方向朝向第三電子零件32c的上方彎曲的部分。彎曲部56a的彎曲角度θ2例如亦可設為60°~90°之間。環部55a是連接於彎曲部56a，且於柱狀凸塊45a的上端從垂直方向跨越第一電子零件32a~第三電子零件32c而延伸至第二接合點P2的部分。
在形成圖12所示的打線結構50B的情況下，首先，於第一焊墊33的凸塊點Pb、第二焊墊34的凸塊點Pb1上，利用與先前參照圖9A~圖9L同樣的方法來形成柱狀凸塊45、柱狀凸塊45a(柱狀凸塊生成步驟)。
接下來，與參照圖11A所說明的同樣，於第一接合點P1進行球焊，形成壓接焊球51(第一接合步驟)。然後，使瓷嘴20上升而從瓷嘴20的前端25放出打線16，並且使瓷嘴20橫向移動而形成扭結線52(扭結線形成步驟)。此時，圖11A所示的第一扭結52a的彎曲角度小於形成打線結構50A的情況，或者不形成第一扭結52a而僅形成第二扭結52b、第三扭結52c。
然後，如圖12的箭頭96所示，使瓷嘴20朝向形成於第二焊墊34上的柱狀凸塊45的上端繞環。此時，扭結線52的側面卡合於形成在第一焊墊33上的柱狀凸塊45a上端的槽48，扭結線52朝向第三電子零件32c的上方以彎曲角度θ2彎曲而形成彎曲部56a。而且，形成與彎曲部56a連接並朝向第二接合點P2延 伸的環部55a。如此，彎曲部56a是卡合於柱狀凸塊45a的上端而彎曲，以連接環部55a與第一上升部53a的部分。
環部55a的側面接觸至形成於第二焊墊34上的柱狀凸塊45上之後，與參照圖11B~圖11F所說明的同樣，執行彎曲部生成步驟與上升部形成步驟而形成繞環線50a。
圖12所示的打線結構50B中，即便將繞環線50a的壓接焊球51a接合至與配置於第一焊墊33側的第三電子零件32c鄰接的位置，亦可抑制第一上升部53a的上部或彎曲部56a接觸至第三電子零件32c，從而可減小第一焊墊33側的繞環線50a的形成空間。藉此，能以更少的空間來實現第一電子零件32a~第四電子零件32d的磁屏蔽。
31:基板
32b:第二電子零件
34:第二焊墊
41:壓接焊球
44:摺疊部
45:柱狀凸塊
48:槽
50:繞環線
50A:打線結構
54:第二上升部
55:環部
56:彎曲部
57:訂合式接合部
F:前方
P2:第二接合點
Pb:凸塊點
R:後方
θ:彎曲角度

Claims (10)

  1. 一種打線結構，包括：柱狀凸塊，形成在與安裝於基板上的電子零件鄰接地設置的凸塊點上；以及繞環線，以於第一接合點與第二接合點之間跨越所述電子零件之上的方式而接合於所述基板上，所述第一接合點是以與所述凸塊點之間夾著電子零件的方式而配置於所述基板上，所述第二接合點是較所述凸塊點鄰接於與所述第一接合點相反的一側而配置於所述基板上，所述打線結構的特徵在於，所述繞環線包括：上升部，前端於所述第二接合點接合於所述基板並從所述基板上升；環部，以跨越所述電子零件之上的方式而延伸；以及彎曲部，卡合於所述柱狀凸塊的上端而彎曲，以連接所述環部與所述上升部，所述凸塊點與所述第二接合點被配置於共同的焊墊上，所述柱狀凸塊為包含形成於所述焊墊上的壓接焊球、以及形成於所述壓接焊球上的多段的摺疊部的柱形狀，且於上端具有沿著所述環部的延伸方向而延伸的槽，所述彎曲部卡合於所述槽。
  2. 如請求項1所述的打線結構，其中所述彎曲部的彎曲角度為60°~90°。
  3. 如請求項1或請求項2所述的打線結構，其中 所述柱狀凸塊的高度等同所述電子零件的高度、或高於所述電子零件的高度。
  4. 一種打線結構形成方法，藉由接合工具來形成包括柱狀凸塊與繞環線的打線結構，所述打線結構形成方法的特徵在於包括：柱狀凸塊形成步驟，藉由所述接合工具來將打線多次摺疊並按壓至基板上的凸塊點而形成為柱狀，從而形成所述柱狀凸塊；第一接合步驟，藉由所述接合工具，將所述打線接合至以與所述凸塊點之間夾著電子零件的方式而配置於所述基板上的第一接合點上；扭結線形成步驟，於所述第一接合步驟之後，使所述接合工具上升而從所述接合工具的前端放出所述打線，並且使所述接合工具橫向移動，以構成至少包括一個扭結的扭結線；環部形成步驟，於所述扭結線形成步驟之後，使所述接合工具朝向所述柱狀凸塊的上端繞環，以形成於所述第一接合點與所述柱狀凸塊的上端之間跨越所述電子零件的環部；彎曲部形成步驟，於所述環部形成步驟之後，使所述扭結線的側面卡合於所述柱狀凸塊的上端而使所述扭結線朝向所述基板彎曲，以形成彎曲部；以及上升部形成步驟，於所述彎曲部形成步驟之後，利用所述接合工具，將所述扭結線接合至較所述凸塊點鄰接於與所述第一接合點相反的一側而配置於所述基板上的第二接合點，形成從所述 第二接合點上升而連接於所述彎曲部的上升部。
  5. 如請求項4所述的打線結構形成方法，其中所述接合工具是包括供所述打線插通的貫穿孔、及設於所述貫穿孔周圍的圓環狀的面部的瓷嘴，所述柱狀凸塊形成步驟是在將所述打線的側面予以摺疊而形成最上段的摺疊部時，使所述瓷嘴的中心位置在與所述環部的延伸方向交叉的方向挪動而利用所述面部來按壓所述打線的側面，以於所述柱狀凸塊的上端形成沿著所述環部的延伸方向而延伸的槽。
  6. 如請求項5所述的打線結構形成方法，其中所述彎曲部形成步驟是藉由所述接合工具來使所述扭結線的側面卡合於所述槽而使所述扭結線朝向所述基板彎曲。
  7. 如請求項4至請求項6中任一項所述的打線結構形成方法，其中所述第一接合步驟是將所述打線球焊至所述第一接合點，所述上升部形成步驟是於所述第二接合點進行訂合式接合。
  8. 如請求項4至請求項6中任一項所述的打線結構形成方法，其中所述柱狀凸塊形成步驟進而在配置於所述第一接合點與所述電子零件之間的另一凸塊點形成另一柱狀凸塊，所述環部形成步驟是於所述扭結線形成步驟之後，使所述接合工具朝向所述柱狀凸塊的上端繞環，以形成於所述第一接合點 與所述柱狀凸塊的上端之間跨越所述電子零件的所述環部時，使所述扭結線的側面卡合於所述另一柱狀凸塊的上端而使所述扭結線朝向所述電子零件的上方彎曲，以形成另一彎曲部。
  9. 一種電子裝置，包括：基板；電子零件，被安裝於所述基板上；柱狀凸塊，形成於與所述電子零件鄰接地設置的凸塊點上；以及繞環線，以於第一接合點與第二接合點之間跨越所述電子零件之上的方式而接合於所述基板上，所述第一接合點是以與所述凸塊點之間夾著電子零件的方式而配置於所述基板上，所述第二接合點是較所述凸塊點鄰接於與所述第一接合點相反的一側而配置於所述基板上，所述電子裝置的特徵在於，所述繞環線包括：上升部，前端於所述第二接合點接合於所述基板並從所述基板上升；環部，以跨越所述電子零件之上的方式而延伸；以及彎曲部，卡合於所述柱狀凸塊的上端而彎曲，以連接所述環部與所述上升部，所述凸塊點與所述第二接合點被配置於共同的焊墊上，所述柱狀凸塊為包含形成於所述焊墊上的壓接焊球、以及形成於所述壓接焊球上的多段的摺疊部的柱形狀，且於上端具有沿 著所述環部的延伸方向而延伸的槽，所述彎曲部卡合於所述槽。
  10. 如請求項9所述的電子裝置，其中所述柱狀凸塊的高度等同所述電子零件的高度、或高於所述電子零件的高度。
TW110147262A 2020-12-21 2021-12-16 打線結構、打線結構形成方法以及電子裝置 TWI816255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/JP2020/047715 WO2022137288A1 (ja) 2020-12-21 2020-12-21 ワイヤ構造及びワイヤ構造形成方法
WOPCT/JP2020/047715 2020-12-21

Publications (2)

Publication Number Publication Date
TW202226492A TW202226492A (zh) 2022-07-01
TWI816255B true TWI816255B (zh) 2023-09-21

Family

ID=82159077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110147262A TWI816255B (zh) 2020-12-21 2021-12-16 打線結構、打線結構形成方法以及電子裝置

Country Status (6)

Country Link
US (1) US20230178495A1 (zh)
JP (1) JP7333120B2 (zh)
KR (1) KR20230056048A (zh)
CN (1) CN115039211A (zh)
TW (1) TWI816255B (zh)
WO (1) WO2022137288A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030471A (zh) * 1973-07-17 1975-03-26
US20190051616A1 (en) * 2016-03-10 2019-02-14 Amkor Technology Inc. Semiconductor device having conductive wire with increased attachment angle and method
JP2020025076A (ja) * 2018-08-03 2020-02-13 株式会社村田製作所 モジュール

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2900914B2 (ja) * 1997-04-18 1999-06-02 日本電気株式会社 半導体装置および半導体装置の製造方法
JP3854232B2 (ja) * 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
JP5002329B2 (ja) * 2007-02-21 2012-08-15 株式会社新川 半導体装置及びワイヤボンディング方法
JP2011108993A (ja) 2009-11-20 2011-06-02 Renesas Electronics Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5030471A (zh) * 1973-07-17 1975-03-26
US20190051616A1 (en) * 2016-03-10 2019-02-14 Amkor Technology Inc. Semiconductor device having conductive wire with increased attachment angle and method
JP2020025076A (ja) * 2018-08-03 2020-02-13 株式会社村田製作所 モジュール

Also Published As

Publication number Publication date
JP7333120B2 (ja) 2023-08-24
JPWO2022137288A1 (zh) 2022-06-30
WO2022137288A1 (ja) 2022-06-30
US20230178495A1 (en) 2023-06-08
KR20230056048A (ko) 2023-04-26
CN115039211A (zh) 2022-09-09
TW202226492A (zh) 2022-07-01

Similar Documents

Publication Publication Date Title
US6946380B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7314818B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP4964780B2 (ja) ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
JP5714195B2 (ja) 半導体装置の製造方法
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2002280414A (ja) 半導体装置およびその製造方法
JP2003197669A (ja) ボンディング方法及びボンディング装置
JP3685779B2 (ja) ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディングプログラム
TWI816255B (zh) 打線結構、打線結構形成方法以及電子裝置
US20080197461A1 (en) Apparatus for wire bonding and integrated circuit chip package
TWI818362B (zh) 半導體裝置的製造以及半導體裝置的製造裝置
TW202044438A (zh) 針狀線成形方法以及打線接合裝置
TW201308458A (zh) 導線接合裝置及半導體裝置之製造方法
WO2022249384A1 (ja) 半導体装置の製造方法
JPH1116934A (ja) ワイヤボンディング方法
JP6973831B2 (ja) ワイヤボンディング装置
JP5048990B2 (ja) 半導体装置及びその製造方法
TW202347535A (zh) 半導體裝置的製造方法
WO2022013955A1 (ja) ワイヤボンディング装置及び半導体装置の製造方法
JP2002076048A (ja) フリップチップ接続によるバンプの配置方法
JP2004207292A (ja) ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH1056034A (ja) ボンディング装置
JPH10199913A (ja) ワイヤボンディング方法
JPH08153756A (ja) 半導体装置のワイヤボンディング方法及びそのための装置
JP2009076767A (ja) 半導体装置の製造方法及びワイヤボンディング装置