TWI818362B - 半導體裝置的製造以及半導體裝置的製造裝置 - Google Patents

半導體裝置的製造以及半導體裝置的製造裝置 Download PDF

Info

Publication number
TWI818362B
TWI818362B TW110143861A TW110143861A TWI818362B TW I818362 B TWI818362 B TW I818362B TW 110143861 A TW110143861 A TW 110143861A TW 110143861 A TW110143861 A TW 110143861A TW I818362 B TWI818362 B TW I818362B
Authority
TW
Taiwan
Prior art keywords
wire
electrode
bonding
bonding tool
loop
Prior art date
Application number
TW110143861A
Other languages
English (en)
Other versions
TW202224041A (zh
Inventor
吉野浩章
手井森介
Original Assignee
日商新川股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商新川股份有限公司 filed Critical 日商新川股份有限公司
Publication of TW202224041A publication Critical patent/TW202224041A/zh
Application granted granted Critical
Publication of TWI818362B publication Critical patent/TWI818362B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/745—Apparatus for manufacturing wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7855—Mechanical means, e.g. for severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85091—Under pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Led Devices (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明的半導體裝置的製造方法包含：接合步驟，將打線接合於電極（35a）；繞環線形成步驟，將打線從電極（35a）繞環至虛設電極（34）為止而形成繞環線（50a）；按壓步驟，按壓打線的一部分；移動步驟，使打線的被按壓的一部分移動至電極的正上方；以及打線分離步驟，於一部分使打線從打線供給源予以分離，作為從電極（35a）朝垂直上方延伸的接腳線（55a），繞環線形成步驟是調整打線的繞環高度以將繞環線的長度調整為規定的長度。

Description

半導體裝置的製造以及半導體裝置的製造裝置
本發明是有關於一種於半導體晶片或基板的電極上形成打線的方法以及製造包括所形成的打線的半導體裝置的方法與其製造裝置。
要求於半導體晶片或基板的電極上形成從電極朝垂直上方延伸的接腳線（pin wire）。因此，提出有一種方法：使用接合工具將打線接合於基板的接合位置後，使打線延長至基板的其他位置為止，於其他位置按壓打線的一部分，隨後，使接合工具移動而使打線從電極成為垂直上方之後，切斷打線而形成接腳線（例如參照專利文獻1）。 [現有技術文獻] [專利文獻]
專利文獻1：日本專利第6297553號說明書
[發明所欲解決之課題] 此外，在使用專利文獻1所記載的以往技術而於半導體晶片的電極上形成接腳線的情況下，於半導體晶片外側的基板等上的其他場所按壓打線的一部分。此時，其他場所可自由選擇，因此藉由調整其他場所的位置，可自由調整接腳線的高度。
另一方面，近年來，使用如將半導體晶片多階積層的半導體裝置般電極密集的半導體裝置。若欲利用專利文獻1所記載的以往技術來對此種半導體裝置的電極形成接腳線，則由於空間的關係，不得不於耐用載荷小的半導體晶片上的場所按壓打線的一部分，有時會導致半導體晶片的損傷。
此時，考慮於半導體晶片上的虛設電極等耐用載荷大的特定位置按壓打線的一部分，但由於無法自由選擇各電極與按壓位置的距離，因此有時難以進行接腳線的高度調整，從而有時無法自由地形成打線。
因此，本發明的目的在於提高打線形狀的自由度。 [解決課題之手段]
本發明的打線形成方法藉由接合工具來形成接腳線，所述打線形成方法的特徵在於包括：接合步驟，藉由接合工具將打線接合於第一接合點；繞環線形成步驟，調整打線的繞環高度，以於第一接合點至第二接合點之間形成繞環線，將繞環線的長度調整為規定的長度；按壓步驟，將打線的一部分按壓至第二接合點而形成薄壁部；以及打線分離步驟，使接合工具上升，以於薄壁部切斷打線。
藉此，可將繞環線的長度調整為規定的長度，提高接腳線形狀的自由度。
本發明的打線形成方法中，亦可為，所述繞環線形成步驟包含：第一步驟，使接合工具的前端從第一接合點上升；第二步驟，於第一步驟之後，使接合工具的前端朝與第二接合點相反的方向移動；第三步驟，於第二步驟之後，使接合工具的前端再次上升；以及第四步驟，於第三步驟之後，使接合工具的前端朝向第二接合點呈圓弧狀移動，藉由調整第一步驟至第三步驟內的至少一個步驟中的接合工具的前端的移動量，從而將繞環線的長度調整為規定的長度。
如此，可利用簡便的方法來將繞環線的長度調整為規定的長度，提高接腳線形狀的自由度。
本發明的打線形成方法中，亦可包含：移動步驟，藉由接合工具來使薄壁部移動至第一接合點的正上方，所述打線分離步驟是於打線的薄壁部將打線從打線供給源予以切斷後，作為從第一接合點朝垂直上方延伸的接腳線。
藉此，可利用簡便的方法來形成接腳線。
本發明的打線形成方法中，亦可為，第二接合點為虛設電極，於接合步驟之前，包含於虛設電極形成凸塊的凸塊形成步驟，接合步驟是對第一接合點進行球焊，按壓步驟是將打線的一部分按壓至形成於虛設電極的凸塊上而形成薄壁部。
如此，於耐用載荷大的虛設電極上形成凸塊，於該凸塊上進行打線的一部分的按壓，因此可有效地抑制半導體晶片的損傷。而且，藉由將對第一接合點的接合設為球焊，從而可有效地抑制半導體晶片的第一接合點附近的損傷。
本發明的半導體裝置的製造方法製造於半導體晶片或基板的多個電極上包括從電極分別朝垂直上方延伸的多個接腳線的半導體裝置，所述半導體裝置的製造方法的特徵在於包括：（a）接合步驟，藉由打線接合工具將打線接合於電極；（b）繞環線形成步驟，藉由打線接合工具將打線從電極繞環至配置於半導體晶片或基板的表面的共同的按壓位置而形成繞環線；（c）按壓步驟，利用打線接合工具將打線的一部分按壓至按壓位置；（d）移動步驟，藉由打線接合工具來使打線的被按壓的一部分移動至電極的正上方；以及（e）打線分離步驟，於打線的一部分將打線從打線供給源予以分離，作為從電極朝垂直上方延伸的接腳線，反覆執行（a）至（e）而於各電極上形成各接腳線，繞環線形成步驟是調整打線的繞環高度而將繞環線的長度調整為規定的長度。
如此，即使在共同的按壓位置將打線的一部分按壓至多個電極的情況下，亦可調整打線的繞環高度而將繞環線的長度調整為規定的長度，藉此，可自由調整接腳線的高度。
本發明的半導體裝置的製造方法中，亦可為，繞環線形成步驟包含：第一步驟，使接合工具的前端從電極上升；第二步驟，於第一步驟之後，使打線接合工具的前端朝與按壓位置相反的方向移動；第三步驟，於第二步驟之後，使打線接合工具的前端再次上升；以及第四步驟，於第三步驟之後，使打線接合工具的前端朝向按壓位置而呈圓弧狀移動，藉由調整第一步驟至第三步驟內的至少一個步驟中的打線接合工具的前端的移動量，從而將各繞環線的長度調整為規定的長度。
藉此，可利用簡便的方法來將繞環線的長度調整為規定的長度，從而可簡便地調整接腳線的高度。
本發明的半導體裝置的製造方法中，亦可為，於按壓位置配置有虛設電極，在接合步驟之前，包含於虛設電極形成凸塊的凸塊形成步驟，接合步驟是對電極進行球焊，按壓步驟是將打線的一部分按壓至形成於虛設電極的凸塊上。
如此，於耐用載荷大的共同的虛設電極上形成凸塊，於該凸塊上進行打線的一部分的按壓，因此可有效地抑制半導體晶片的損傷。而且，藉由將半導體晶片對電極的接合設為球焊，從而可有效地抑制電極附近的損傷。
本發明的半導體裝置的製造方法中，亦可為，各電極從半導體晶片或基板的表面凹陷，凸塊形成步驟是以凸塊的上端較半導體晶片或基板的表面為高的方式而於電極上形成凸塊。
如此，以凸塊的上端較半導體晶片或基板的表面為高的方式來形成凸塊，將打線的一部分按壓至該凸塊上，因此可抑制於按壓打線時打線碰到半導體晶片或基板的表面而導致半導體晶片或基板受到損傷。
本發明的半導體裝置的製造裝置製造於半導體晶片或基板的多個電極上包括從電極分別朝垂直上方延伸的多個接腳線，所述半導體裝置的製造裝置的特徵在於包括：打線接合工具，使打線插通；打線抓持器（wire clamper），於打線接合工具的上方抓持打線；移動機構，使打線接合工具與打線抓持器沿XYZ方向移動；以及控制部，控制移動機構的驅動，控制部（A）藉由移動機構來將插通有打線的打線接合工具的前端按壓至半導體晶片或基板的電極，以將打線接合至電極，（B）藉由移動機構，將打線接合工具的前端從電極繞環至配置於半導體晶片或基板的表面的共同的按壓位置為止，形成從電極延伸至按壓位置的繞環線，（C）利用移動機構來使打線接合工具的前端下降至按壓位置，以將打線的一部分按壓至按壓位置，（D）藉由移動機構來使打線接合工具的前端移動至電極的正上方，以使打線的被按壓的一部分移動至電極的正上方，（E）藉由移動機構，在將打線抓持器設為關閉的狀態下使打線抓持器上升，以於打線的一部分使打線從打線供給源予以分離，形成從電極朝垂直上方延伸的接腳線，反覆執行（A）至（E），從而於各電極上形成各接腳線，於形成繞環線時，調整打線接合工具的前端的軌跡，以使各繞環線的長度成為規定的長度。
本發明的半導體裝置的製造裝置中，亦可為，控制部於形成繞環線時，藉由移動機構來使打線接合工具的前端從電極上升後，使打線接合工具的前端朝與按壓位置相反的方向移動，隨後，藉由移動機構來使打線接合工具的前端再次上升，隨後，藉由移動機構來使打線接合工具的前端朝向按壓位置呈圓弧狀移動，調整打線接合工具的前端的上升高度、打線接合工具的前端朝向與按壓位置相反的方向的移動量、及使打線接合工具的前端再次上升時的上升高度內的至少一個，以將繞環線的長度調整為規定的長度。
本發明的半導體裝置的製造裝置中，亦可包含：放電電極，使從打線接合工具的前端延伸出的打線尾端成形為無空氣焊球（free air ball），控制部控制放電電極的動作，於按壓位置配置有虛設電極，控制部於將打線接合於電極之前，藉由放電電極來使從打線接合工具的前端延伸出的第一打線尾端成形為第一無空氣焊球，藉由移動機構來將打線接合工具的前端按壓至虛設電極而形成凸塊，並且使第二打線尾端從打線接合工具的前端延伸出，藉由放電電極來使延伸出的第二打線尾端成形為第二無空氣焊球，將第二無空氣焊球接合至電極上，藉此，將打線接合於電極，將打線的一部分按壓至形成於虛設電極的凸塊上。 [發明之效果]
本發明可提高打線形狀的自由度。
以下，一邊參照圖式一邊說明實施形態的打線接合裝置100。打線接合裝置100是於半導體晶片34的電極35上形成接腳線55而製造半導體裝置的半導體裝置的製造裝置。
如圖1所示，打線接合裝置100包括底座（base）10、XY平台11、接合頭（bonding head）12、Z方向馬達13、接合臂（bonding arm）14、超音波喇叭15、作為打線接合工具的銲針20、打線抓持器17、放電電極18、接合載台（bonding stage）19以及控制部60。另外，以下的說明中，將接合臂14或超音波喇叭15的延伸方向設為X方向，將在水平面內與X方向成直角的方向設為Y方向，將上下方向設為Z方向來進行說明。
XY平台11被安裝於底座10上，使被搭載於上側者沿XY方向移動。
接合頭12被安裝於XY平台11上，藉由XY平台11來沿XY方向移動。於接合頭12中，保存有Z方向馬達13以及由Z方向馬達13所驅動的接合臂14。Z方向馬達13包括定子13b。接合臂14的根部14a與Z方向馬達13的定子13b相向，成為繞Z方向馬達13的軸13a旋轉自如地安裝的轉子。
於接合臂14的X方向的前端安裝有超音波喇叭15，於超音波喇叭15的前端安裝有銲針20。超音波喇叭15藉由未圖示的超音波振子的振動，來對安裝於前端的銲針20進行超音波激振。銲針20如後文參照圖2所說明般，於內部設有沿上下方向貫穿的貫穿孔21，於貫穿孔21內插通有打線16。打線16是從未圖示的線軸（wire spool）等打線供給源進行供給。
而且，於超音波喇叭15的前端的上側，設有打線抓持器17。打線抓持器17進行開閉以進行打線16的抓持、開放。
於接合載台19的上側設有放電電極18。放電電極18亦可被安裝於設於底座10的未圖示的框架。放電電極18與插通銲針20並從銲針20的前端25延伸出的打線16之間進行放電，使打線16熔融而形成無空氣焊球40。
接合載台19於上表面吸附固定安裝有半導體晶片34的基板30，並且藉由未圖示的加熱器來對基板30與半導體晶片34進行加熱。
當構成轉子的接合臂14的根部14a藉由接合頭12的Z方向馬達13的定子13b的電磁力而如圖1中的箭頭71所示般旋轉時，安裝於超音波喇叭15前端的銲針20如箭頭72所示般沿Z方向移動。而且，接合載台19藉由XY平台11而沿XY方向移動。因而，銲針20藉由XY平台11與Z方向馬達13而沿XYZ方向移動。而且，打線抓持器17與銲針20一同沿XYZ方向移動。因而，XY平台11與Z方向馬達13構成使銲針20及打線抓持器17沿XYZ方向移動的移動機構11a。
XY平台11、Z方向馬達13、打線抓持器17、放電電極18及接合載台19連接於控制部60，基於控制部60的指令而運作。控制部60藉由包含XY平台11及Z方向馬達13的移動機構11a來調整銲針20的XYZ方向的位置，並且進行打線抓持器17的開閉、放電電極18的驅動、接合載台19的加熱控制。
控制部60是包含中央處理單元（Central Processing Unit，CPU）61與記憶體62的電腦（computer），所述CPU61是在內部進行資訊處理的處理器，所述記憶體62保存動作程式或動作資料等。
接下來，一邊參照圖2一邊說明銲針20的結構。圖2是表示銲針20的前端部的一例的圖。於銲針20中，形成有沿中心線24的方向貫穿的貫穿孔21。打線16插通於該貫穿孔21中。因此，貫穿孔21的內徑d1大於打線16的外徑d2（d1＞d2）。貫穿孔21的下端呈圓錐狀擴展。該呈圓錐狀擴展的錐形部被稱作倒角（chamfer）部22。而且，該圓錐狀空間中的最大直徑（即最下端的直徑）被稱作倒角直徑d3。
銲針20的下端面成為按壓圖1所示的無空氣焊球40的面部23。該面部23既可為平坦的水平面，亦可為隨著靠近外側而朝上方前進的傾斜面。將面部23的寬度，即，倒角部22與銲針20的下端的外周的距離稱作「面寬W」。面寬W是根據倒角直徑d3與銲針20的外周直徑d4而以W=（d4-d3）/2來計算。而且，以下的說明中，將銲針20的下端的中心線24上的點稱作銲針20的前端25。
如圖2中以一點鏈線所示般，當使銲針20的前端25下降至高度h1的點a為止而將圖1所示的無空氣焊球40按壓至電極35上時，無空氣焊球40被面部23按壓而扁平化，形成直徑d5且厚度hb的扁平圓柱狀的壓接焊球41。而且，形成無空氣焊球40的金屬的一部分從倒角部22進入貫穿孔21內，形成連接於壓接焊球41的上側的球頸42。
如圖3所示，於半導體晶片34的表面，配置有多個電極35以及多個電極共用的虛設電極37。圖3中，表示A電極35a～E電極35e這五個電極35與相對於A電極35a～E電極35e而共用的一個虛設電極37。再者，電極35的數量亦可為五個以上，虛設電極37的數量亦可為多個。而且，以下的說明中，在對半導體晶片34的五個的電極進行區分的情況下，稱作A電極35a～E電極35e，在不區分的情況下，稱作電極35。
多個電極35與形成於半導體晶片34內部的電路相連接，具有耐受連接打線16時的按壓載荷的機械結構。虛設電極37具有與各電極35同樣的機械結構，可耐受接合時的按壓載荷，但不與半導體晶片34內部的電路連接。再者，電極35、虛設電極37的表面均從半導體晶片34的表面凹陷（參照圖5A～圖5K、圖9A～圖9G）。
打線接合裝置100如以下所說明般，於A電極35a～E電極35e與虛設電極37之間分別形成繞環線50a～50e後，使繞環線50a～50e以相對於A電極35a～E電極35e而垂直的方式豎立，以於A電極35a～E電極35e上分別形成接腳線55a～接腳線55e。
接腳線55a～接腳線55e的形成時的第一接合點P1a～第一接合點P1e位於A電極35a～E電極35e的表面，第二接合點P2位於虛設電極37的表面。以下，對使用打線接合裝置100來形成接腳線55a～接腳線55e的打線形成方法進行說明。
首先，一邊參照圖4～圖6，一邊說明於虛設電極37上形成凸塊45的凸塊形成步驟。
以下的說明中，將從第一接合點P1a所處的A電極35a觀察而向第二接合點P2所處的虛設電極37靠近的方向稱作「前向方向」，將遠離虛設電極37的方向或者從A電極35a觀察而與虛設電極37相反的方向稱作「背向方向」。各圖中所示的符號「F」表示前向方向，符號「R」表示背向方向。而且，圖4所示的箭頭81～箭頭90對應於圖5A～圖5K中所示的箭頭81～箭頭90。
控制部60的處理器即CPU61首先開放打線抓持器17，對XY平台11及Z方向馬達13進行驅動控制，以使銲針20的前端25移動至放電電極18的附近。然後，CPU61使放電電極18與從銲針20的前端25延伸出的打線尾端之間產生放電，從而如圖5A所示，使從銲針20的前端25延伸出的打線16成形為無空氣焊球40。
然後，如圖4、圖5A所示，CPU61對XY平台11及Z方向馬達13進行驅動控制，以使銲針20的中心線24的XY座標對準虛設電極37上的第二接合點P2的中心線38的XY座標。然後，CPU61如圖4、圖5B所示的箭頭81般，使銲針20的前端25朝向第二接合點P2而下降至點a為止，並如圖5B所示般，進行利用銲針20的面部23來將無空氣焊球40按壓至虛設電極37上的球焊。
當銲針20將無空氣焊球40按壓至虛設電極37上時，如先前參照圖2所說明般，面部23與倒角部22將無空氣焊球40成形為壓接焊球41與球頸42。
接下來，CPU61如圖4、圖5C所示般，對XY平台11及Z方向馬達13進行驅動控制，從而如圖4、圖5C所示的箭頭82般使銲針20的前端25上升至點b為止。接下來，CPU61如圖4、圖5D所示的箭頭83般使銲針20的前端25朝向背向方向橫向移動至點c為止。然後，CPU61如圖4、圖5E所示的箭頭84般使銲針20的前端25上升至點d為止。隨後，CPU61如圖4、圖5F中所示的箭頭85般，使銲針20朝向前向側橫向移動至銲針20的背向側的面部23的面寬方向的中心成為第二接合點P2的中心線38的XY座標的位置為止。
如箭頭82～箭頭85所示般，使銲針20的前端25上升後朝向背向方向橫向移動，隨後，再次使銲針20上升後朝前向方向移動，由此，如圖5F所示，球頸42上側的打線16成為在球頸42上朝背向方向與前向方向折返的形狀。
然後，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖4、圖5G所示的箭頭86般使銲針20的前端25下降至點f為止，將在球頸42上朝背向方向與前向方向折返的打線16的側面按壓至球頸42上而壓潰，形成壓潰部43。
隨後，CPU61如圖4、圖5H所示的箭頭87般使銲針20的前端25上升至點g為止後，如圖4、圖5I所示的箭頭88般使銲針20朝背向側橫向移動至銲針20的前向側的面部23的面寬方向的中心成為第二接合點P2的中心線38的XY座標的位置為止。
藉由此種銲針20的上升與朝向背向方向的橫向移動，從圖5H所示的壓潰部43的前向側朝上方向豎起的打線16摺疊於壓潰部43的上側。
然後，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖4、圖5J所示的箭頭89所示般使銲針20的前端25下降至點i為止，將打線16的側面按壓至壓潰部43上而形成第二次的壓潰部44。此時，壓潰部44與進入銲針20的貫穿孔21中的打線16以細細的連接部46相連。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，從而如圖5K所示的箭頭90般使銲針20上升而使打線尾端47從銲針20的前端25延伸出。隨後，CPU61關閉打線抓持器17並使打線抓持器17與銲針20進一步上升，藉此，將連接於打線供給源的打線尾端47的下端與連接部46予以切斷。藉此，如圖5K、圖6所示，於虛設電極37上形成凸塊45。如圖5K所示，凸塊45的上端高於半導體晶片34表面。
接下來，參照圖7～圖12來說明於A電極35a上進行接腳線55a的形成的方法。於形成接腳線55a時，如圖7所示，於A電極35a與虛設電極37之間形成繞環線50a後，使繞環線50a以相對於A電極35a而垂直的方式豎立，從而於A電極35a上形成接腳線55a。如圖7所示，A電極35a上的第一接合點P1a與虛設電極37上的第二接合點P2的距離為La。首先說明圖7所示的繞環線50a的形成。再者，圖8所示的箭頭91～箭頭96對應於圖9A～圖9G中所示的箭頭91～箭頭96。
控制部60的CPU61對XY平台11及Z方向馬達13進行驅動控制，以使銲針20的前端25移動至放電電極18的附近。然後，於形成圖5K所示的凸塊45時，使從銲針20的前端25延伸出的打線尾端47與放電電極18之間產生放電，將打線尾端47成形為圖5A所示的無空氣焊球40。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，以使銲針20的中心線24的XY座標對準A電極35a上的第一接合點P1a的中心線36a的XY座標。然後，CPU61如圖8、圖9A所示的箭頭91般使銲針20的前端25下降至點p為止，將無空氣焊球40按壓至A電極35a上而進行球焊，從而形成壓接焊球51（接合步驟）。
接下來，CPU61對XY平台11及Z方向馬達13進行驅動控制，執行繞環線形成步驟。首先，CPU61使銲針20的前端25如圖8、圖9B所示的箭頭92般上升△h1至點q為止（第一步驟）。隨後，CPU61如圖8、圖9C所示的箭頭93般使銲針20的前端25朝向背向方向橫向移動△x1至點r為止（第二步驟）。隨後，CPU61使銲針20的前端25如圖8、圖9D所示的箭頭94般，再次上升△h2至點s為止（第三步驟）。
隨後，CPU61對XY平台11及Z方向馬達13進行驅動控制，使銲針20的前端25朝向形成於虛設電極37上的凸塊45上而如圖8、圖9E所示的箭頭95般呈圓弧狀地朝前向側移動。此時，CPU61使銲針20的前端25呈圓弧狀地移動，以使銲針20的背向側的面部23的面寬方向的中心成為第二接合點P2的中心線38的XY座標位置（第四步驟）。
隨後，CPU61對XY平台11及Z方向馬達13進行驅動控制，使銲針20的前端25下降至圖8、圖9E所示的點t為止，利用銲針20的背向側的面部23將打線16的側面的一部分53a按壓至凸塊45上而形成薄壁部（按壓步驟）。因而，凸塊45或者位於第二接合點P2的XY座標位置的點t1成為按壓位置。此時，CPU61調整按壓載荷，以使打線16的側面不會連接於凸塊45的上表面。
而且，儘管凸塊45的上端高於半導體晶片34的表面，但在藉由銲針20來使打線16繞環時或者將打線16的側面按壓至凸塊45上時，打線16的下側的面亦不會接觸至半導體晶片34的表面。因此，於繞環步驟、按壓步驟中，可抑制因打線16導致半導體晶片34受到損傷的現象。
如圖9E所示，當按壓步驟結束時，形成繞環線50a，所述繞環線50a是從A電極35a上的第一接合點P1a直至在虛設電極37上的第二接合點P2的中心線38的線狀的XY座標位置位於凸塊45上表面的點t1為止而呈環狀延伸。繞環線50a包含：接合於A電極35a的壓接焊球51a、環部52a以及受到按壓而成為薄壁部的一部分53a。繞環線50a的環部52a從A電極35a的表面計起的高度為Ha，從繞環線50a的第一接合點P1a直至點t1為止的沿著環部52a的長度為M0。而且，如圖9E所示，打線16從一部分53a延伸至至銲針20的貫穿孔21中。
接下來，CPU61如圖8、圖9F所示的箭頭96般，使銲針20的前端25朝向背向側而呈圓弧狀移動至點u為止（移動步驟）。藉此，使繞環線50a豎立，以使利用按壓步驟而按壓的打線16的一部分53來到第一接合點P1a的正上方。然後，CPU61如圖8、圖9G所示的箭頭97般，使銲針20上升而使打線尾端57延伸出銲針20的下端。隨後，CPU61將打線抓持器17設為關閉而使銲針20與打線抓持器17上升，於一部分53使連接於打線供給源的打線尾端57分離，從而在A電極35a上形成朝垂直上方延伸且長度為Y的接腳線55a（打線分離步驟）。
利用如上所述的方法，如圖10所示般於A電極35a上形成接腳線55a後，於虛設電極37上成為殘留有凸塊45的狀態。
接下來，控制部60的CPU61藉由同樣的步驟，如圖11、圖12所示般於B電極35b～E電極35e與虛設電極37的凸塊45之間形成繞環線50b～繞環線50e後，使繞環線50b～繞環線50e豎立而形成接腳線55b～接腳線55e。
此時，B電極35b上的第一接合點P1b與虛設電極37上的第二接合點P2的距離成為較A電極35a上的第一接合點P1a與虛設電極37上的第二接合點P2的距離La為短的Lb。而且，同樣地，C電極35c上的第一接合點P1c與虛設電極37上的第二接合點P2的距離Lc短於距離Lb。
此處，在B電極35b、C電極35c上形成與形成A電極35a上的接腳線55a為相同高度的接腳線55b、接腳線55c的情況下，必須調整繞環線50b、繞環線50c的形狀，以使成為接腳線55b、接腳線55c的高度的沿著繞環線50b、繞環線50c的環部52b、環部52c的長度成為與繞環線50a的環部52a的長度M0相同的長度。
因此，CPU61如圖13、圖14所示，繞環線50b、繞環線50c的繞環高度Hb、繞環高度Hc高於繞環線50a的繞環高度Ha，藉此，使得沿著繞環線50b、繞環線50c的環部52b、環部52c的長度成為與繞環線50a的環部52a的長度M0相同的長度。
具體而言，CPU61對圖8所示的第一步驟中的銲針20的高度方向的移動量△h1、第二步驟中的銲針20朝向背向方向的移動量△x1、及第三步驟中的銲針20的再上升時的移動量△h2中的任一個或多個移動量進行調整，藉此將沿著繞環線50b、繞環線50c的環部52b、環部52c的長度調整為與繞環線50a的環部52a的長度M0相同的長度。即，如圖14所示，繞環高度Ha、繞環高度Hb、繞環高度Hc被調整為與距離La、距離Lb、距離Lc在趨勢線V上相交。再者，亦可不僅調整移動量，還調整銲針20的前端25的移動軌跡來調整繞環線50a～繞環線50c的長度。
以上，對在B電極35b、C電極35c上形成與形成於A電極35a上的接腳線55a為相同高度的接腳線55b、接腳線55c的情況進行了說明，而在D電極35d上形成與形成於A電極35a上的接腳線55a為相同高度的接腳線55d的情況下，則與在B電極35b上形成接腳線55b的情況同樣。而且，在E電極35e上形成與形成於A電極35a上的接腳線55a為相同高度的接腳線55e的情況下，則與在A電極35a上形成接腳線55a的情況同樣。
如以上所說明般，實施形態的打線接合裝置100藉由調整打線16的繞環高度H，從而將沿著繞環線50a～繞環線55e的環部52a～環部52e的長度M調整為規定的長度，因此即便在將進行打線16的按壓的按壓位置設為半導體晶片34上的虛設電極37等耐用載荷大的特定位置的情況下，亦能容易地調整接腳線55a～接腳線55e的高度。藉此，既可抑制半導體晶片34的損傷，又可提高接腳線55a～接腳線55e的形狀的自由度。
而且，實施形態的打線接合裝置100是於耐用載荷大的虛設電極37上形成凸塊45，並於該凸塊45上進行打線16的一部分53a～一部分53e的按壓，因此可有效地抑制半導體晶片34的損傷。而且，藉由將A電極35a～E電極35e的接合設為球焊，從而可有效地抑制半導體晶片34的A電極35a～E電極35e附近的損傷。
再者，以上的說明中，設為於虛設電極37上形成凸塊45，並於該凸塊45上進行打線16的一部分53a～一部分53e的按壓而進行了說明，但並不限於此，在半導體晶片34表面的耐用載荷大的位置進行打線16的一部分53a～一部分53e的按壓的情況下，亦可不形成凸塊45而於半導體晶片34的表面按壓打線16。
而且，在A電極35a～E電極35e的耐用強度高的情況下，亦可不將A電極35a～E電極35e的接合設為球焊，而是例如藉由訂合式接合（stitch bonding）等來進行。
接下來，參照圖15來說明下述情況，即，藉由實施形態的打線接合裝置100，於積層有多個半導體晶片341～344的半導體裝置340的各層的電極351～電極354形成上端高度Z1一致的接腳線551～接腳線554。
於各層的半導體晶片341～半導體晶片344分別配置有虛設電極371～虛設電極374。首先，如圖15中的箭頭981～箭頭984所示般，於各電極351～電極354與形成於各虛設電極371～虛設電極374上的各凸塊451～凸塊454之間形成各繞環線501～繞環線504。然後，如圖15中的箭頭991～箭頭994所示，使所形成的各繞環線501～繞環線504豎立而形成各接腳線551～接腳線554。再者，關於凸塊451～凸塊454的形成、繞環線501～繞環線504的形成、繞環線501～繞環線504的豎立、與打線供給源的分離的詳細動作，與先前說明的方法同樣，因此省略詳細的說明。
如圖15所示，半導體裝置340是於基板30上積層有四層半導體晶片341～半導體晶片344者。因此，各層的半導體晶片341～半導體晶片344的各電極351～電極354的高度全部不同。如圖15所示，第一層的半導體晶片341的電極351的高度最低，第二層～第四層的各半導體晶片342～半導體晶片344的各電極的高度依序呈階梯狀變高。如圖15所示，為了使形成於各電極351～電極354上的各接腳線551～接腳線554的上端高度Z1一致，必須增高形成於第一層的半導體晶片341的電極351上的接腳線551的高度，並依序降低形成於第二層～第四層的各半導體晶片342～半導體晶片344的各電極352～電極354上的各接腳線552～接腳線554的高度。
因此，如圖15的箭頭981所示，於形成第一層的接腳線551時，增高形成於電極351與凸塊471之間的繞環線501的繞環高度H1，延長繞環線501的長度，並如箭頭991般使繞環線501豎立而形成高的接腳線551。
而且，於形成第二層～第四層的各接腳線552～接腳線554時，對應於接腳線552～接腳線554的高度而依序降低繞環線502～繞環線504的繞環高度H2～繞環高度H4，以使各繞環線502～繞環線504豎立而各接腳線552～接腳線554的高度依序變低。
藉由如此般調整繞環線501～繞環線504的繞環高度H1～繞環高度H4，從而可自由地形成多種高度的接腳線551～接腳線554。
如以上所說明般，實施形態的打線接合裝置100可自由地形成多種高度的接腳線551～接腳線554。
再者，圖15中，對在積層有多個半導體晶片341～344的半導體裝置340的各層的電極351～電極354形成上端高度Z1一致的接腳線551～接腳線554的情況進行了說明，但並不限於此，例如，亦可設為對於各層的每一層而使接腳線551～接腳線554的高度不同的結構。
接下來，參照圖16來說明在積層有多個半導體晶片341～342的半導體裝置340a的各層的電極351～電極352形成上端高度Z1一致的接腳線551a～接腳線552a的另一方法。再者，關於凸塊452的形成、繞環線501a～繞環線502a的形成、繞環線501a～502a的豎立、與打線供給源的分離的詳細動作，與先前說明的方法同樣，因此省略詳細的說明。
本例中，如圖16所示，僅於第二層的半導體晶片342上配置虛設電極372，於形成第一層與第二層的各層的各接腳線551a～接腳線552a時，在各層的電極351～電極352與形成於第二層的虛設電極372上的凸塊452之間形成繞環線501a～繞環線502a，使其豎立而形成各接腳線551a～接腳線552a。
於第一層的半導體晶片341的電極351與凸塊452之間，如圖16中所示的箭頭981a般形成繞環線501a。繞環線501a的繞環高度為H1a。並且，使繞環線501a如圖16中所示的箭頭991a般豎立而形成接腳線551a。
而且，於第二層的半導體晶片342的電極352與凸塊452之間，如圖16中所示的箭頭982a般形成繞環線502a。然後，如圖16中的箭頭992a所示，使繞環線502a豎立而形成接腳線552a。
第一層的電極351與凸塊452的距離L1長於第二層的電極352與凸塊452的距離L2，因此繞環線501a的繞環高度H1a低於繞環線502a的繞環高度H2a。
藉由如此般根據各電極351～電極352與凸塊452的各距離L1、距離L2來調整繞環高度H，從而可使接腳線551～接腳線552的上端高度Z1一致。而且，藉由調整各繞環線501～繞環線502的各繞環高度H1～繞環高度H2，從而可自由地調整各接腳線551～接腳線552的高度。
進而，在該方法的情況下，可減少虛設電極372的數量，從而可利用簡便的方法來形成各接腳線551～接腳線552。
以上，對藉由打線接合裝置100而於半導體晶片34、半導體晶片341～半導體晶片344的電極35、電極35a～電極35e、電極351～電極354上形成接腳線55、接腳線55a～接腳線55e、接腳線551～接腳線552、接腳線551a、接腳線552a的方法進行了說明，但打線接合裝置100亦能在配置於基板30上的電極上形成接腳線55。
10:底座 11:XY平台 11a:移動機構 12:接合頭 13:Z方向馬達 13a:軸 13b:定子 14:接合臂 14a:根部 15:超音波喇叭 16:打線 17:打線抓持器 18:放電電極 19:接合載台 20:銲針 21:貫穿孔 22:倒角部 23:面部 24、36a、38:中心線 25:前端 30:基板 34、341～344:半導體晶片 35、35a～35e、351～354:電極 37、371～374:虛設電極 40:無空氣焊球 41、51、51a:壓接焊球 42:球頸 43、44:壓潰部 45、451～454:凸塊 46:連接部 47、57:打線尾端 50a～50e、501～504、501a～502a:繞環線 52、52a～52e:環部 53、53a～53e:一部分 55、55a～55e、551～554、551a、552a:接腳線 60:控制部 61:CPU 62:記憶體 71、72、81～90、91～97、981～984、981a、982a、991a、992a、991～994:箭頭 100:打線接合裝置 340、340a:半導體裝置 a～i、p～u、t1:點 d1:貫穿孔的內徑 d2:打線的外徑 d3:倒角直徑 d4:銲針的外周直徑 d5:直徑 F:前向方向 h1:高度 H、H1～H4、H1a、H2a、Ha～Hc:繞環高度 hb:厚度 L1、L2、La～Lc:距離 M、M0、Y:長度 P1a～P1e:第一接合點 P2:第二接合點 R:背向方向 V:趨勢線 W:面寬 Z1:上端高度 △h1、△h2、△x1:移動量
圖1是表示實施形態的打線接合裝置的結構的立面圖。 圖2是被安裝於圖1所示的打線接合裝置的銲針（capillary）的剖面圖。 圖3是表示半導體晶片的電極配置的平面圖。 圖4是表示於虛設電極上形成凸塊時的銲針的前端的移動的說明圖。 圖5A是表示使用圖1所示的打線接合裝置來形成凸塊時的無空氣焊球的成形步驟的圖。 圖5B是表示使用圖1所示的打線接合裝置來形成凸塊時的進行球焊而形成壓接焊球的狀態的圖。 圖5C是表示從圖5B所示的狀態使銲針上升的狀態的圖。 圖5D是表示從圖5C所示的狀態使銲針朝背向（reverse）側橫向移動的狀態的圖。 圖5E是表示從圖5D所示的狀態使銲針上升的狀態的圖。 圖5F是表示從圖5E所示的狀態使銲針朝前向（forward）側橫向移動，使背向側的面（face）部位於球頸（ball neck）的正上方的狀態的圖。 圖5G是表示利用銲針的背向側的面部將打線的側面按壓至球頸上而形成壓潰部的狀態的圖。 圖5H是表示從圖5G的狀態使銲針上升的狀態的圖。 圖5I是表示從圖5H所示的狀態使銲針朝背向側橫向移動，使前向側的面部位於壓潰部的正上方的狀態的圖。 圖5J是表示利用銲針的前向側的面部來將打線的側面按壓至壓潰部上而形成凸塊的狀態的圖。 圖5K是表示從圖5J的狀態使打線抓持器與銲針上升，並使打線尾端從銲針的前端延伸出之後，在將打線抓持器設為關閉的狀態下，使抓持器與銲針進一步上升而使打線尾端從凸塊分離的狀態的圖。 圖6是表示形成有凸塊後的半導體晶片的電極的平面圖。 圖7是表示形成於A電極與虛設電極之間的繞環線的平面圖。 圖8是表示於A電極上形成接腳線時的銲針的前端的移動的說明圖。 圖9A是表示於A電極上進行球焊而形成壓接焊球的狀態的圖。 圖9B是表示從圖9A所示的狀態使銲針上升的狀態的圖。 圖9C是表示從圖9B所示的狀態使銲針朝背向方向橫向移動的狀態的圖。 圖9D是表示從圖9C所示的狀態使銲針再次上升的狀態的圖。 圖9E是表示將打線的一部分按壓至虛設電極上的狀態的圖。 圖9F是表示從圖9E所示的狀態使銲針的前端移動至A電極的正上方的狀態的圖。 圖9G是表示使打線尾端從銲針的前端延伸出之後，與打線供給源分離而形成接腳線的狀態的圖。 圖10是表示於A電極上形成接腳線的狀態的平面圖。 圖11是將形成於A電極～E電極與虛設電極之間的各繞環線重疊顯示的平面圖。 圖12是表示形成於A電極～E電極上的各接腳線的平面圖。 圖13是將形成於A電極、B電極、C電極與虛設電極之間的各繞環線的側面圖重合顯示的圖。 圖14是表示繞環線的長度為固定的接合點間的距離與繞環高度的關係的圖表。 圖15是表示在積層有多個半導體晶片的半導體裝置的各層的電極形成有接腳線時的電極、虛設電極與繞環線的形狀的圖。 圖16是表示在積層有多個半導體晶片的半導體裝置的各層的電極形成有接腳線時的電極、虛設電極與繞環線的形狀的圖。
34:半導體晶片
35、35a~35e:電極
37:虛設電極
51a:壓接焊球
45:凸塊
50a~50e:繞環線
55a:接腳線
La~Lc:距離
P1a~P1e:第一接合點
P2:第二接合點

Claims (5)

  1. 一種半導體裝置的製造方法，製造於經積層的半導體晶片或基板的多個電極上包括從所述電極分別朝垂直上方延伸的多個接腳線的半導體裝置，所述半導體裝置的製造方法的特徵在於包括：(a)接合步驟，藉由打線接合工具將打線接合於所述電極；(b)繞環線形成步驟，藉由所述打線接合工具將所述打線從所述電極繞環至配置於所述半導體晶片或所述基板的表面的共同的按壓位置而形成繞環線；(c)按壓步驟，利用所述打線接合工具將所述打線的一部分按壓至所述按壓位置；(d)移動步驟，藉由所述打線接合工具來使所述打線的被按壓的所述一部分移動至所述電極的正上方；以及(e)打線分離步驟，於所述打線的所述一部分將所述打線從打線供給源予以分離，作為從所述電極朝垂直上方延伸的所述接腳線，反覆執行(a)至(e)而於各所述電極上形成各所述接腳線，所述共同的按壓位置與各所述電極的各距離存在多種，所述繞環線形成步驟是根據所述距離的種類以及所述經積層的半導體晶片的自基板的高度來調整所述打線的繞環高度，而以使形成於各層的所述接腳線的高度一致的方式將所述繞環線的長度調整為規定的長度， 所述繞環線形成步驟包含：第一步驟，使所述打線接合工具的前端從所述電極上升；第二步驟，於所述第一步驟之後，使所述打線接合工具的前端朝與所述按壓位置相反的方向移動；第三步驟，於所述第二步驟之後，使所述打線接合工具的前端再次上升；以及第四步驟，於所述第三步驟之後，使所述打線接合工具的前端朝向所述按壓位置而呈圓弧狀移動，藉由調整所述第一步驟至所述第三步驟內的至少一個步驟中的所述打線接合工具的前端的移動量，從而將各所述繞環線的長度調整為規定的長度。
  2. 如請求項1所述的半導體裝置的製造方法，其中於所述按壓位置配置有虛設電極，在所述接合步驟之前，包含於所述虛設電極形成凸塊的凸塊形成步驟，所述接合步驟是對所述電極進行球焊，所述按壓步驟是將所述打線的所述一部分按壓至形成於所述虛設電極的所述凸塊上。
  3. 如請求項2所述的半導體裝置的製造方法，其中各所述電極從所述半導體晶片或所述基板的所述表面凹陷，所述凸塊形成步驟是以所述凸塊的上端較所述半導體晶片或所述基板的所述表面為高的方式而於所述電極上形成所述凸塊。
  4. 一種半導體裝置的製造裝置，製造於經積層的半導體晶片或基板的多個電極上包括從所述電極分別朝垂直上方延伸的多個接腳線的半導體裝置，所述半導體裝置的製造裝置的特徵在於包括：打線接合工具，使打線插通；打線抓持器，於所述打線接合工具的上方抓持所述打線；移動機構，使所述打線接合工具與所述打線抓持器沿XYZ方向移動；以及控制部，控制所述移動機構的驅動，所述控制部(A)藉由所述移動機構來將插通有所述打線的所述打線接合工具的前端按壓至所述半導體晶片或所述基板的所述電極，以將所述打線接合至所述電極，(B)藉由所述移動機構，將所述打線接合工具的前端從所述電極繞環至配置於所述半導體晶片或所述基板的表面的共同的按壓位置為止，形成從所述電極延伸至所述按壓位置的繞環線，(C)利用所述移動機構來使所述打線接合工具的前端下降至所述按壓位置，以將所述打線的一部分按壓至所述按壓位置，(D)藉由所述移動機構來使所述打線接合工具的前端移動至所述電極的正上方，以使所述打線的被按壓的所述一部分移動至所述電極的正上方，(E)藉由所述移動機構，在將所述打線抓持器設為關閉的狀 態下使所述打線抓持器上升，以於所述打線的所述一部分使所述打線從打線供給源予以分離，形成從所述電極朝垂直上方延伸的接腳線，反覆執行(A)至(E)，從而於各所述電極上形成各接腳線，所述共同的按壓位置與各所述電極的各距離存在多種，於形成所述繞環線時，根據所述距離的種類以及所述經積層的半導體晶片的自基板的高度來調整所述打線接合工具的前端的軌跡，以使形成於各層的所述接腳線的高度一致的方式使各所述繞環線的長度成為規定的長度，所述控制部於形成所述繞環線時，藉由所述移動機構來使所述打線接合工具的前端從所述電極上升後，使所述打線接合工具的前端朝與所述按壓位置相反的方向移動，隨後，藉由所述移動機構來使所述打線接合工具的前端再次上升，隨後，藉由所述移動機構來使所述打線接合工具的前端朝向所述按壓位置呈圓弧狀移動，調整所述打線接合工具的前端的上升高度、所述打線接合工具的前端朝向與所述按壓位置相反的方向的移動量、及使所述打線接合工具的前端再次上升時的上升高度內的至少一個，以將所述繞環線的長度調整為規定的長度。
  5. 如請求項4所述的半導體裝置的製造裝置，其包含：放電電極，使從所述打線接合工具的前端延伸出的打線尾端成形為無空氣焊球，所述控制部控制所述放電電極的動作， 於所述按壓位置配置有虛設電極，所述控制部於將所述打線接合於所述電極之前，藉由所述放電電極來使從所述打線接合工具的前端延伸出的第一打線尾端成形為第一無空氣焊球，藉由所述移動機構來將所述打線接合工具的前端按壓至所述虛設電極而形成凸塊，並且使第二打線尾端從所述打線接合工具的前端延伸出，藉由所述放電電極來使延伸出的所述第二打線尾端成形為第二無空氣焊球，將所述第二無空氣焊球接合至所述電極上，藉此，將所述打線接合於所述電極，將所述打線的所述一部分按壓至形成於所述虛設電極的所述凸塊上。
TW110143861A 2020-11-25 2021-11-24 半導體裝置的製造以及半導體裝置的製造裝置 TWI818362B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/JP2020/043784 2020-11-25
PCT/JP2020/043784 WO2022113193A1 (ja) 2020-11-25 2020-11-25 ワイヤ形成方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW202224041A TW202224041A (zh) 2022-06-16
TWI818362B true TWI818362B (zh) 2023-10-11

Family

ID=81754226

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110143861A TWI818362B (zh) 2020-11-25 2021-11-24 半導體裝置的製造以及半導體裝置的製造裝置

Country Status (6)

Country Link
US (1) US20240006193A1 (zh)
JP (1) JP7471692B2 (zh)
KR (1) KR20230088502A (zh)
CN (1) CN116250067A (zh)
TW (1) TWI818362B (zh)
WO (1) WO2022113193A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177195A (ja) * 1992-12-03 1994-06-24 Toshiba Corp ワイヤボンディング装置
JP2011071317A (ja) * 2009-09-25 2011-04-07 Renesas Electronics Corp 半導体装置
US20110278349A1 (en) * 2009-01-07 2011-11-17 Shinkawa Ltd. Wire bonding apparatus and wire bonding method
US20130098877A1 (en) * 2011-10-25 2013-04-25 Keng Yew Song Automatic wire tail adjustment system for wire bonders
US20170110439A1 (en) * 2015-10-15 2017-04-20 Powertech Technology Inc. Package structure and manufacturing method thereof
US20200043889A1 (en) * 2018-08-06 2020-02-06 Sj Semiconductor(Jiangyin) Corporation Semiconductor Vertical Wire Bonding Structure And Method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854232B2 (ja) 2003-02-17 2006-12-06 株式会社新川 バンプ形成方法及びワイヤボンディング方法
KR102094563B1 (ko) 2012-07-17 2020-03-27 쿨리케 앤드 소파 인더스트리즈, 인코포레이티드 와이어 상호접속 구조를 형성하는 방법
JP5686912B1 (ja) 2014-02-20 2015-03-18 株式会社新川 バンプ形成方法、バンプ形成装置及び半導体装置の製造方法
US20190254546A1 (en) 2018-02-22 2019-08-22 General Electric Company Neural multielectrode arrays and their manufacture and use
US10276545B1 (en) 2018-03-27 2019-04-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177195A (ja) * 1992-12-03 1994-06-24 Toshiba Corp ワイヤボンディング装置
US20110278349A1 (en) * 2009-01-07 2011-11-17 Shinkawa Ltd. Wire bonding apparatus and wire bonding method
JP2011071317A (ja) * 2009-09-25 2011-04-07 Renesas Electronics Corp 半導体装置
US20130098877A1 (en) * 2011-10-25 2013-04-25 Keng Yew Song Automatic wire tail adjustment system for wire bonders
US20170110439A1 (en) * 2015-10-15 2017-04-20 Powertech Technology Inc. Package structure and manufacturing method thereof
US20200043889A1 (en) * 2018-08-06 2020-02-06 Sj Semiconductor(Jiangyin) Corporation Semiconductor Vertical Wire Bonding Structure And Method

Also Published As

Publication number Publication date
JPWO2022113193A1 (zh) 2022-06-02
KR20230088502A (ko) 2023-06-19
JP7471692B2 (ja) 2024-04-22
US20240006193A1 (en) 2024-01-04
WO2022113193A1 (ja) 2022-06-02
CN116250067A (zh) 2023-06-09
TW202224041A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
US8048720B2 (en) Wire loop and method of forming the wire loop
US6774494B2 (en) Semiconductor device and manufacturing method thereof
JP5714195B2 (ja) 半導体装置の製造方法
JP2004282015A (ja) ワイヤボンディング機を用いて半導体相互接続のためのバンプを形成する方法及び装置
US7021520B2 (en) Stacked chip connection using stand off stitch bonding
KR20050073412A (ko) 웨지-웨지 와이어 연결을 형성시키기 위한 방법
US8152046B2 (en) Conductive bumps, wire loops, and methods of forming the same
US9508673B2 (en) Wire bonding method
TWI818362B (zh) 半導體裝置的製造以及半導體裝置的製造裝置
US20100186991A1 (en) conductive bumps, wire loops including the improved conductive bumps, and methods of forming the same
TWI759711B (zh) 針狀線成形方法以及打線接合裝置
TWI816255B (zh) 打線結構、打線結構形成方法以及電子裝置
WO2022249384A1 (ja) 半導体装置の製造方法
JP2500655B2 (ja) ワイヤ―ボンディング方法及びその装置
JP7152079B2 (ja) ワイヤボンディング装置及び半導体装置の製造方法
US20220199570A1 (en) Methods of forming wire interconnect structures and related wire bonding tools
JP6973831B2 (ja) ワイヤボンディング装置
TW202347535A (zh) 半導體裝置的製造方法
TWI721404B (zh) 打線接合裝置、半導體裝置的製造方法以及半導體裝置
TW202245564A (zh) 半導體裝置的製造方法以及打線接合裝置
JP2009044115A (ja) ワイヤボンディング方法及び半導体装置
JPH04251948A (ja) 半導体装置の製造方法
JPH08316260A (ja) ワイヤボンディング方法および半導体製造装置