TW202347535A - 半導體裝置的製造方法 - Google Patents
半導體裝置的製造方法 Download PDFInfo
- Publication number
- TW202347535A TW202347535A TW111119383A TW111119383A TW202347535A TW 202347535 A TW202347535 A TW 202347535A TW 111119383 A TW111119383 A TW 111119383A TW 111119383 A TW111119383 A TW 111119383A TW 202347535 A TW202347535 A TW 202347535A
- Authority
- TW
- Taiwan
- Prior art keywords
- bump
- bonding
- wire
- soldering
- soldering pin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005476 soldering Methods 0.000 claims abstract description 125
- 239000000758 substrate Substances 0.000 claims description 24
- 230000000630 rising effect Effects 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 16
- 238000003466 welding Methods 0.000 claims description 12
- 238000005304 joining Methods 0.000 abstract description 10
- 238000003825 pressing Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 21
- 229910000679 solder Inorganic materials 0.000 description 8
- 230000007246 mechanism Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
一種半導體裝置的製造方法,藉由共用的導線(12)將半導體晶片(55、54)的電極(65、64)依次連接,所述半導體裝置的製造方法藉由如下步驟利用共用的導線(12)將電極(65、64)依次連接:藉由焊針(20)於各電極(65、64)形成凸塊(45e、45d)的凸塊形成步驟;於凸塊形成步驟之後,藉由焊針(20)將導線(12)的側面按壓至凸塊(45e),將導線(12)的側面接合於凸塊(45e)的接合步驟;於接合步驟之後,藉由焊針(20)將導線(12)環接至凸塊(45d)之上的環接步驟;以及藉由焊針(20)將導線(12)的側面按壓至凸塊(45d),將導線(12)的側面接合於凸塊(45d)的接合步驟。
Description
本發明是有關於一種半導體裝置的製造方法。
近年來,根據半導體裝置的大容量化的要求,大多使用將多個半導體晶片積層於基板或引線框架(lead frame)上而構成的積層型半導體裝置。另外,此種積層型半導體裝置中,同時有薄型化、小形化的要求,因而使用如下的打線接合(wire bonding)方法,即,並非將各層的半導體晶片的焊墊(pad)與引線框架分別加以連接,而是藉由導線將鄰接的各半導體晶片的焊墊間或半導體晶片的焊墊與引線框架的引線之間依次連接。就該方法而言,使用的是如下的方法,即,為了於打線接合時不對半導體晶片造成損傷,首先,於各半導體晶片的各焊墊上形成凸塊(bump),然後,自引線框架的引線朝向半導體晶片的焊墊之上進行逆接合,進而,自經接合的凸塊上朝向鄰接的半導體晶片的凸塊之上進行下一逆接合,以此方式將導線自引線框架朝向最上層的半導體晶片的焊墊依次連接(例如,參照專利文獻1)。
[現有技術文獻]
[專利文獻]
專利文獻1:日本專利第3573133號說明書
[發明所欲解決之課題]
但是,於專利文獻1所記載的先前技術中,重覆多次利用球形接合將兩個凸塊之間加以連接來進行三個凸塊的連接。於球形接合中需要將導線的前端成形為無空氣球(free air ball),於專利文獻1所記載的先前技術中,有時打線接合會耗費時間。
因此,本發明的目的在於在短時間內利用導線將三個以上的電極加以連接。
[解決課題之手段]
本發明的半導體裝置的製造方法是藉由共用的導線將半導體晶片或基板的三個以上的電極依次連接的半導體裝置的製造方法,所述半導體裝置的製造方法的特徵在於交替地重覆進行凸塊形成步驟、接合步驟及環接步驟,從而藉由共用的導線將各電極依次連接,所述凸塊形成步驟是藉由焊針於各電極形成凸塊的步驟,所述接合步驟是於凸塊形成步驟之後,藉由焊針將導線的側面按壓至一電極之上形成的一凸塊,而將導線的側面接合於一凸塊的步驟,所述環接步驟是於接合步驟之後,藉由焊針將導線環接至其他電極的其他凸塊之上為止的步驟。
如此,利用共用的導線將三個以上的電極之上的凸塊依次連接,因此可於短時間內將半導體晶片的電極與基板的電極加以連接。
於本發明的半導體裝置的製造方法中,亦可為各電極自半導體晶片或基板的表面凹陷,於凸塊形成步驟中,以各凸塊的上端高於半導體晶片或基板的表面的方式於各電極之上分別形成各凸塊。
藉此,於半導體晶片的電極較表面更為凹陷的情況下,當利用焊針將導線接合於凸塊時,可抑制焊針的前端與半導體晶片表面的保護膜接觸。
本發明的半導體裝置的製造方法中,亦可為環接步驟包括:第一上升步驟,於接合步驟之後,使焊針自一電極之上的一凸塊垂直地上升;第一傾斜移動步驟,於第一上升步驟之後,使焊針朝向其他電極之上的其他凸塊而向斜下方向移動;第二上升步驟,於第一傾斜移動步驟之後,再次使焊針垂直地上升;反向步驟,於第二上升步驟之後,使焊針朝向其他電極之上的其他凸塊的相反側而向斜下方向移動;第二傾斜移動步驟,於反向步驟之後,使焊針向斜上方向移動至一電極之上的一凸塊的正上方為止;第三上升步驟,於第二傾斜移動步驟之後,再次使焊針垂直地上升;以及弧狀移動步驟,於第三上升步驟之後,使焊針朝向其他電極之上的其他凸塊的正上方呈弧狀地移動。
[發明的效果]
本發明可於短時間內利用導線將三個以上的電極加以連接。
以下,一邊參照圖式一邊對實施方式的半導體裝置100的製造方法進行說明。於對半導體裝置100的製造方法進行說明之前,對執行實施方式的製造方法的打線接合裝置101進行說明。打線接合裝置101執行實施方式的製造方法來製造半導體裝置100。
如圖1所示,打線接合裝置101包括XY工作台18x、設置於XY工作台18x之上的接合頭18a、以及吸附固定基板10與半導體晶片51~半導體晶片56的接合載台14。接合頭18a安裝於XY工作台18x之上而藉由XY工作台18x沿XY方向移動。於接合頭18a之中安裝有Z方向馬達18z與由Z方向馬達18z驅動並繞旋轉中心28受到驅動的接合臂13。
接合臂13成為其根部13a與Z方向馬達18z的定子18s相向,並旋轉自如地安裝於Z方向馬達18z的旋轉中心28的周圍的轉子。於接合臂13的前端安裝有超音波焊頭16。
超音波焊頭16的前端於接合載台14的表面附近沿上下方向即Z方向移動。另外,於超音波焊頭16的根處安裝有超音波振盪器15,且構成為對安裝於超音波焊頭16的前端的焊針20進行超音波激振。由XY工作台18x與接合頭18a的Z方向馬達18z構成移動機構18,移動機構18可藉由XY工作台18x使接合頭18a於沿著接合載台14的表面的面內(XY面內)移動至自由的位置。並且,移動機構18可使安裝於接合臂13的前端的超音波焊頭16的前端及安裝於該前端的焊針20沿XYZ的方向自由移動。
另外,於接合載台14的上側設置有放電電極19。放電電極19於與來自線軸11而插通至焊針20並自焊針20的前端25延伸出的導線12之間進行放電,使導線12熔融而形成無空氣球40。
如圖1所示,打線接合裝置101藉由控制部31進行各部的位置的檢測及動作的控制。控制部31是於內部包括作為進行資訊處理的處理器的中央處理單元(central processing unit,CPU)32及保存動作程式或動作資料的記憶體33的電腦。於XY工作台18x內置有對接合頭18a的XY方向位置進行檢測的XY位置檢測部件。另外,於接合頭18a設置有焊針高度檢測器29,所述焊針高度檢測器29藉由對接合臂13繞旋轉中心28的旋轉角度進行檢測來檢測焊針20的前端25的Z方向高度。焊針高度檢測器29亦可不檢測旋轉角度,而直接檢測接合臂13的前端或焊針20的前端25的位置。另外,焊針高度檢測器29既可為非接觸式,亦可為接觸式。
焊針高度檢測器29的檢測訊號被輸入至控制部31。另外,由XY工作台18x與接合頭18a的Z方向馬達18z構成的移動機構18、夾持器開閉機構27、超音波振盪器15分別與控制部31連接,且構成為根據來自控制部31的指令使各設備運作。
繼而,對打線接合裝置101所製造的半導體裝置100進行簡單說明。如圖2所示,打線接合裝置101所製造的半導體裝置100是於基板10之上積層有多層半導體晶片56~51而成的積層體。設置於各半導體晶片56~51的表面的作為電極的焊墊66~焊墊61較半導體晶片56~半導體晶片51的表面更為凹陷,且於焊墊65~焊墊61之上形成有高度高於各半導體晶片56~51的表面的各凸塊45e~45a。並且,最上段的半導體晶片56的焊墊66與各段的半導體晶片55~51的各凸塊45e~45a及基板10的電極70藉由一根共用的導線12而依次連接。再者,以下的說明中,於不區分各凸塊45a~45e的情況下,稱為凸塊45。此處,共用的導線12可為金線,亦可為鋁線、銅線等。
共用的導線12球形接合(ball bonding)於最上段的半導體晶片56的焊墊66之上,且於焊墊66之上形成有壓接球90。且形成有環接部86,所述環接部86是使導線12自壓接球90側的始端部86a朝向下一段的半導體晶片55的凸塊45e側的終端部86b呈弧狀地環接而成。於環接部86的終端部86b中,將導線12的側面按壓並接合於凸塊45e而形成接合部75。並且,再次使導線12自接合部75側的始端部85a朝向下一層的半導體晶片54的凸塊45d側的終端部85b呈弧狀地環接,形成自凸塊45e側的始端部85a朝向凸塊45d側的終端部85b的弧狀的環接部85。於環接部85的終端部85b中,將導線12的側面按壓並接合於凸塊45d而形成接合部74。同樣地,依次形成環接部84、接合部73、環接部83、接合部72、環接部82、接合部71,最後導線12自焊墊61之上的凸塊45a環接至基板10的電極70而其側面接合於電極70之上並形成終端部81b後被切斷。如此,半導體裝置100中,藉由一個共用的導線12將各半導體晶片56~51的焊墊66與形成於各焊墊65~61之上的各凸塊45e~45a、及基板10的電極70依次連接。
如圖3所示,各接合部75~71接合於各焊墊65~61之上形成的各凸塊45e~45a之上。各接合部75~71為厚度(高度)H
1的橢圓形的扁平板狀,環接部86~環接部82的終端部86b~終端部82b與環接部85~環接部81的始端部85a~始端部81a分別自接合部75~接合部71的各長徑端朝向斜上方向延伸,並且其剖面形狀自扁平形狀變化為直徑D的圓形。如圖3所示,環接部85~環接部81的始端部85a~始端部81a相對於焊墊66~焊墊61的面以角度θ1向斜上方向延伸,跟部75b~跟部71b的厚度(高度)為厚度(高度)H
2。
繼而,對半導體裝置100的製造方法進行說明。首先,一邊參照圖4、圖5A~圖5K,一邊對在第一段的半導體晶片51的焊墊61之上形成凸塊45a的凸塊形成步驟進行說明。
以下的說明中,將自焊墊61接近第二段的半導體晶片52的焊墊62的方向稱為「正向方向」,將遠離焊墊62的方向、或者於與焊墊62的相反方向接近基板10的電極70的方向稱為「反向方向」。各圖中所示的「F」的符號表示正向方向,「R」的符號表示反向方向。另外,圖4所示的箭頭91a~箭頭91j對應於圖5A~圖5K中所示的箭頭91a~箭頭91j。
作為控制部31的處理器的CPU 32首先將導線夾持器17打開,對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20的前端25移動至放電電極19的附近的點SP。然後,CPU 32於放電電極19與自焊針20的前端25延伸出的導線尾部47a(參照圖5K)之間產生放電,如圖5A所示,將自焊針20的前端25延伸出的導線12成形為無空氣球40。
並且,如圖4、圖5A所示,CPU 32對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20的中心線24的XY坐標與焊墊61的中心線61a的XY坐標一致。然後,CPU 32進行使焊針20的前端25如圖4、圖5B所示的箭頭91a般下降至點a為止,且如圖5B所示利用焊針20的面部23將無空氣球40按壓至焊墊61之上的球形接合。當焊針20將無空氣球40a按壓至焊墊61之上時,面部23與倒角部22將無空氣球40a成形為壓接球41a與球頸42a。
繼而,CPU 32對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20的前端25如圖4、圖5C所示的箭頭91b般上升至點b為止。繼而,CPU 32使焊針20的前端25如圖4、圖5D所示的箭頭91c般朝向反向方向橫向移動至點c。然後,CPU 32使焊針20的前端25如圖4、圖5E所示的箭頭91d般上升至點d為止。之後,CPU 32使焊針20如圖4、圖5F中所示的箭頭91e般向正向側橫向移動至焊針20的反向側的面部23的面寬度方向的中心成為焊墊61的中心線61a的XY坐標的點e為止。
使焊針20的前端25如箭頭91b~箭頭91e所示般上升後向反向方向橫向移動,之後,再次使焊針20上升後向正向方向移動,藉此,如圖5F所示,成為如下形狀:球頸42a的上側的導線12於球頸42a之上向反向方向與正向方向折回的形狀。
然後,CPU 32對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20的前端25如圖4、圖5G所示的箭頭91f所示般下降至點f為止,將於球頸42a之上向反向方向與正向方向折回的導線12的側面按壓至球頸42a之上而壓扁,形成壓扁部43a。
之後,CPU 32於使焊針20的前端25如圖4、圖5H所示的箭頭91g般上升至點g為止之後,使焊針20如圖4、圖5I所示的箭頭91h般向反向側橫向移動至焊針20的正向側的面部23的面寬度方向的中心成為焊墊61的中心線61a的XY坐標的點h為止。
藉由此種焊針20的上升與向反向方向的橫向移動,自圖5H所示的壓扁部43a的正向側向上方向立起的導線12被折疊於壓扁部43a的上側。
然後,CPU 32對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20的前端25如圖4、圖5J所示的箭頭91i所示般下降至點i為止,將導線12的側面按壓至壓扁部43a之上而形成第二次的壓扁部44a。此時,壓扁部44a與進入焊針20的貫通孔21之中的導線12利用細的連接部46a相連。
繼而,CPU 32對XY工作台18x及Z方向馬達18z進行驅動控制,使焊針20如圖5K所示的箭頭91j般上升而使導線尾部47a自焊針20的前端25延伸出。之後,CPU 32藉由將導線夾持器17設為閉合而使導線夾持器17與焊針20進一步上升,從而切斷與導線供給連接的導線尾部47a的下端及連接部46a。藉此,如圖5K、圖6所示,於焊墊61之上形成凸塊45a。如圖5K所示,凸塊45a的上端高於半導體晶片51的表面。
以下,利用同樣的方法於半導體晶片52~半導體晶片55的各焊墊62~65之上形成各凸塊45b~45e。
繼而,一邊參照圖6A~圖6H、圖7~圖9,於在各焊墊65~61分別形成凸塊45e~凸塊45a後,對最上段的半導體晶片56的焊墊66進行球形接合,之後對將導線12接合於各半導體晶片55、54的各焊墊65、64之上形成的各凸塊45e、45d的步驟進行說明。初始狀態(圖7所示的時刻t1)下,如圖6A所示,焊針20位於最上段的半導體晶片56的焊墊66的正上方,其前端25的高度成為高度C1。此時,於焊針20的前端25形成有無空氣球40。
控制部31的CPU 32於圖7所示的時刻t1使焊針20自高度C1朝向最上段的半導體晶片56的焊墊66下降而開始進行球形接合。焊針20的高度藉由圖1所示的焊針高度檢測器29而檢測且輸入至控制部31的CPU 32。控制部31若於圖7所示的時刻t2被輸入焊針20的高度已下降至高度C3為止的訊號,則延緩焊針20的下降速度,一邊搜尋焊針20的前端25的無空氣球40是否接地至焊墊66的表面一邊使焊針20進一步下降。並且,控制部31的CPU 32於在圖6的時刻t3焊針20成為高度C4,並檢測到無空氣球40接地至焊墊66的表面的訊號後,使焊針20進一步下降而將無空氣球40按壓至焊墊66的表面從而如圖6B所示般形成壓接球90。與此同時,控制部31的CPU 32使圖1所示的超音波振盪器15通電而產生超音波振動,藉由焊針20以規定的時間對壓接球90進行超音波激振而使其金屬接合於焊墊66的表面。接地的檢測中,例如當藉由焊針高度檢測器29檢測的訊號於每規定的單位時間內不發生變化時,可判斷為接地,而且,亦可對半導體晶片56與導線12之間施加電壓,而對半導體晶片56與導線12之間流動電流的情況進行檢測。
控制部31的CPU 32於在圖7所示的時刻t4結束球形接合後,如圖6C、圖6D所示開始進行第二接合。控制部31的CPU 32於使焊針20上升至高度C2為止後,使焊針20的前端25呈弧狀地朝向形成於下一段的半導體晶片55的焊墊65之上的凸塊45e移動並使焊針20移動至凸塊45e的正上方為止,並且使焊針20下降至高度C5為止。然後,控制部31的CPU 32於在圖7所示的時刻t5焊針20的高度成為C5後,延緩焊針20的下降速度,一邊搜尋焊針20的前端25的導線12的側面是否接地至凸塊45e的表面一邊使焊針20進一步下降。然後,控制部31的CPU 32於圖7所示的時刻t6焊針20成為高度C8,並檢測到導線12的側面已接地至凸塊45e的表面的訊號後,如圖6D所示,將焊針20的前端25的面部23按壓至導線12的側面而開始進行接合步驟。控制部31的CPU 32藉由圖1所示的焊針高度檢測器29檢測焊針20的下沈量、即導線12的壓扁量,將導線12壓扁導線12的直徑D的2/3左右,並按壓導線12直至接合部75的厚度(高度)H
1為導線12的直徑D的1/3左右。然後,於接合部75的厚度(高度)H
1為導線12的直徑D的1/3左右時停止按壓。另外,與導線12的按壓一併,控制部31的CPU 32使圖1所示的超音波振盪器15通電而產生超音波振動,而於與凸塊45e的表面之間形成接合部75。若於圖7所示的時刻t7形成接合部75,則焊墊66與形成於焊墊65之上的凸塊45e藉由環接部86而連接。環接部86如參照圖2、圖3說明般包括焊墊66側的始端部86a與焊墊65側的終端部86b,終端部86b與接合部75相連。若形成接合部75,則對形成於焊墊65之上的凸塊45e的第二接合與接合步驟結束。
於對凸塊45e的第二接合結束後,控制部31的CPU 32於如圖8所示的時刻t7開始進行使焊針20的前端25移動的環接步驟。控制部31的CPU 32使焊針20如圖9中的箭頭92a所示般自凸塊45e向垂直上方上升至圖9的點p為止(第一上升步驟)。繼而自圖9所示的點p朝向點q,即,自凸塊45e朝向繼而進行接合的凸塊45d的方向,使焊針20如圖9中所示的箭頭92b般呈圓弧狀地向斜下方向移動(第一傾斜移動步驟)。繼而,控制部31的CPU 32使焊針20如圖9中的箭頭92c所示般自點q垂直地上升至點r為止(第二上升步驟)。使焊針20移動至點r為止後,控制部31的CPU 32進行反向步驟。反向步驟使焊針20如圖9中的箭頭92d所示般自點r朝向下一凸塊45d的相反側而呈圓弧狀地向斜下方向移動至點s為止。點s是相對於通過接合部75的與焊墊65垂直的線(第一上升步驟時的焊針20的軌跡)的角度θ2為10°~20°的點。焊針20若移動至點s為止,則如圖6E所示,於焊針20的前端25彎曲傾斜(bending inclination)的導線12成為自接合部75延伸的狀態。繼而,控制部31的CPU 32使焊針20如圖9中的箭頭92e所示般沿著剛才的反向步驟的自點r至點s為止的焊針20的軌跡而朝向下一凸塊45d向斜上方向移動,從而使焊針20的位置為凸塊45e的正上方的點t(第二傾斜移動步驟)。然後,控制部31的CPU 32使焊針20如圖9中的箭頭92f所示般自點t再次垂直地上升至點u為止(第三上升步驟)。之後,控制部31的CPU 32使焊針20如圖9中的箭頭92g所示般自點u呈弧狀地移動至凸塊45d的正上方的點v為止(弧狀移動步驟)。如此,以自凸塊45e經過第一上升步驟、第一傾斜移動步驟、第二上升步驟、反向步驟、第二傾斜移動步驟、第三上升步驟的方式使焊針20移動後,使焊針20朝向凸塊45d正上方的點g呈弧狀地移動,藉此形成如參照圖2、圖3說明般的形狀的跟部75b~跟部71b及環接部85的始端部85a。尤其於反向步驟中,使焊針20移動至相對於通過接合部75的與焊墊65垂直的線(第一上升步驟時的焊針20的軌跡)的角度θ2為10°~20°的點s為止,藉此形成跟部75b的厚度(高度)H
2與朝向斜上方45°~60°的角度θ1。
並且,若於圖8所示的時刻t8焊針20下降至高度C9為止,則與先前對凸塊45e形成接合部75同樣地,減小焊針20的下降速度,進行檢測焊針20的前端25的導線12的側面是否接地至凸塊45d的搜尋動作,並於圖8的時刻t9焊針20成為高度C10,檢測到導線12的側面接地至凸塊45d的表面的訊號後,如圖6F所示,將焊針20的前端25的面部23按壓至導線12的側面而開始進行接合步驟。控制部31的CPU 32一邊藉由焊針高度檢測器29控制焊針20的下沈量,一邊將導線12按壓至接合部74的厚度(高度)H
1為導線12的直徑D的1/3左右為止,並且使超音波振盪器15通電而產生超音波振動,藉由焊針20以規定的時間對接合部74進行超音波激振而在其與凸塊45d的表面之間形成接合部74。若於圖8的時刻t10形成接合部74,則凸塊45e與凸塊45d藉由具有始端部85a及終端部85b的環接部85連接。若形成接合部74,則對凸塊45d的第二接合及接合步驟結束。
於圖8所示的時刻t10對凸塊45d的第二接合結束後,控制部31的CPU 32與先前說明的凸塊45e和凸塊45d之間的連接同樣地,如圖6G、圖6H所示,自凸塊45d以如自圖9所示的點p至點u般的軌跡而使焊針20移動後,進行使焊針20朝向凸塊45c環接的環接步驟,並於圖8所示的時刻t11焊針20成為高度C11後,減小焊針20的下降速度,一邊進行搜尋一邊使焊針20下降至導線12的側面與凸塊45c的表面相接為止,並於圖8所示的時刻t12檢測到接地後,一邊藉由焊針高度檢測器29檢測焊針20的高度一邊將導線12按壓至凸塊45c,並且對超音波振盪器15施加電壓,進行超音波激振而進行形成圖2所示的接合部73的接合步驟。
以下,同樣地交替重覆進行接合步驟與環接步驟,並藉由一根共用的導線12將凸塊45c與凸塊45b、凸塊45b與凸塊45a依次連接。並且,於對凸塊45a的第二接合結束後,控制部31的CPU 32使焊針20朝向基板10的電極70環接,於基板10的電極70之上進行通常的第二接合後,使焊針20上升,將圖1所示的導線夾持器17閉合而使焊針20進一步上升,切斷導線12,從而結束一根導線12的接合。此處,對基板10的電極70的通常的第二接合以能夠順暢地進行對導線12的切斷的方式,使導線12的壓扁量為形成接合部75~接合部71時的導線12的壓扁量的2倍以上,且按壓負載亦較形成接合部75~接合部71時的按壓負載大得多。另一方面,因按壓負載大,故即便超音波激振少但亦可將導線12與電極70充分地進行金屬接合,因而施加至超音波振盪器15的電壓較形成接合部75~接合部71時的電壓小,例如為1/1.5左右。
如以上所說明般,實施方式的半導體裝置100的製造方法中,利用共用的導線12將三個以上的焊墊65~61之上的凸塊45e~45a依次連接,因此可於短時間內將半導體晶片55~半導體晶片51的焊墊65~焊墊61與基板10的電極70加以連接。
實施方式的半導體裝置100的製造方法中,於凸塊形成步驟中,以凸塊45e~凸塊45a的上端高於半導體晶片55~半導體晶片51的表面的方式於各焊墊65~61之上形成各凸塊45e~45a。藉此,於半導體晶片55~半導體晶片51的焊墊65~焊墊61較表面更為凹陷的情況下,於利用焊針20將導線12接合於凸塊45e~凸塊45a時,可抑制焊針20的前端25的面部23與半導體晶片55~半導體晶片51的表面的保護膜接觸。
於以上所說明的實施方式的半導體裝置100的製造方法中,對最上段的半導體晶片56的焊墊66進行球形接合,之後,利用共用的導線12將形成於各段的半導體晶片55~半導體晶片51的各焊墊65~61之上的各凸塊45e~45a自上側的段起依次連接,最後對將導線12接合於基板10的電極70的情況進行了說明,但並不限於此。例如,亦可於各焊墊61~66之上形成各凸塊45a~45f(凸塊45f未圖示),於對基板10的電極70進行了球形接合後,利用共用的導線12將各凸塊45a~45f自下側的段起依次連接。另外,亦可於基板10的電極70之上形成凸塊45,不進行球形接合,而利用共用的導線12將基板10的電極70之上的凸塊45與形成於各半導體晶片51~56的各焊墊61~66之上的各凸塊45a~45f依次連接。
10:基板
11:線軸
12:導線
13:接合臂
13a:根部
14:接合載台
15:超音波振盪器
16:超音波焊頭
17:導線夾持器
18:移動機構
18a:接合頭
18s:定子
18x:XY工作台
18z:Z方向馬達
19:放電電極
20:焊針
21:貫通孔
22:倒角部
23:面部
24:中心線
25:前端
27:夾持器開閉機構
28:旋轉中心
29:焊針高度檢測器
31:控制部
32:CPU
33:記憶體
40、40a:無空氣球
41a、90:壓接球
42a:球頸
43a、44a:壓扁部
45、45a~45e:凸塊
46a:連接部
47a:導線尾部
51~56:半導體晶片
61~66:焊墊
61a:中心線
70:電極
71~75:接合部
75b~71b:跟部
86~81:環接部
86a~81a:始端部
86b~81b:終端部
91a~91j:箭頭
92a~92g:箭頭
100:半導體裝置
101:打線接合裝置
a~i、p~v、SP:點
C1~C5、C8~C11:高度
D:直徑
H
1、H
2:厚度(高度)
t1~t12:時刻
θ1、θ2:角度
圖1是表示執行實施方式的半導體裝置的製造方法的打線接合裝置的結構的系統圖。
圖2是表示利用圖1所示的打線接合裝置製造的半導體裝置的剖面圖。
圖3是表示圖2所示的半導體裝置的接合部的立體圖。
圖4是表示於在電極之上形成凸塊時的焊針的前端的移動的說明圖。
圖5A是表示使用圖1所示的打線接合裝置形成凸塊時的無空氣球的形成步驟的圖。
圖5B是表示使用圖1所示的打線接合裝置形成凸塊時的進行球形接合而形成壓接球的狀態的圖。
圖5C是表示使焊針自圖5B所示的狀態上升的狀態的圖。
圖5D是表示使焊針自圖5C所示的狀態向反向側橫向移動的狀態的圖。
圖5E是表示使焊針自圖5D所示的狀態上升的狀態的圖。
圖5F是表示使焊針自圖5E所示的狀態向正向側橫向移動,使反向側的面部位於球頸的正上方的狀態的圖。
圖5G是表示於焊針的反向側的面部將導線的側面按壓至球頸之上而形成壓扁部的狀態的圖。
圖5H是表示使焊針自圖5G的狀態上升的狀態的圖。
圖5I是表示使焊針自圖5H所示的狀態向反向側橫向移動、使正向側的面部位於壓扁部的正上方的狀態的圖。
圖5J是表示於焊針的正向側的面部,將導線的側面按壓至壓扁部之上而形成凸塊的狀態的圖。
圖5K是表示使導線夾持器與焊針自圖5J的狀態上升,使導線尾部自焊針的前端延伸出之後,於將導線夾持器設為閉合的狀態下使夾持器與焊針進一步上升,從而使導線尾部自凸塊分離的狀態的圖。
圖6A是表示於實施方式的半導體裝置的製造方法中,於形成無空氣球之後使焊針移動至最上段的半導體晶片的焊墊的正上方的狀態的圖。
圖6B是表示將圖6A中形成的無空氣球按壓至半導體晶片的焊墊來形成壓接球的步驟的圖。
圖6C是表示於圖6B之後,朝向形成於下一焊墊之上的凸塊環接的步驟的圖。
圖6D是表示圖6C所示的環接之後,將導線的側面接合於下一焊墊之上形成的凸塊之上的步驟的圖。
圖6E是表示自圖6D所示的狀態環接導線的步驟的圖。
圖6F是表示於圖6E所示的環接之後,將導線的側面接合於下一焊墊之上的凸塊之上的步驟的圖。
圖6G是表示自圖6F所示的狀態環接導線的步驟的圖。
圖6H是表示於圖6G所示的環接之後,將導線的側面接合於下一焊墊之上的凸塊之上的步驟的圖。
圖7是表示圖6A~圖6D所示的步驟中的焊針的高度的變化的圖。
圖8是表示圖6E~圖6H所示的步驟中的焊針的高度的變化的圖。
圖9是表示實施方式的半導體裝置的製造方法的環接步驟中的焊針的前端的軌跡的圖。
10:基板
12:導線
45a~45e:凸塊
51~56:半導體晶片
61~66:焊墊
70:電極
71~75:接合部
86~81:環接部
86a~81a:始端部
86b~81b:終端部
90:壓接球
100:半導體裝置
Claims (3)
- 一種半導體裝置的製造方法,藉由共用的導線將半導體晶片或基板的三個以上的電極依次連接,所述半導體裝置的製造方法的特徵在於包括: 凸塊形成步驟,藉由焊針於各電極形成凸塊; 第一接合步驟,藉由所述焊針將所述導線接合於成為一端的所述電極; 第二接合步驟,交替地重覆進行接合步驟與環接步驟,從而藉由共用的所述導線將各電極依次連接,所述接合步驟為於第一接合步驟之後,於所形成的所述凸塊上,藉由所述焊針將所述導線的側面按壓至成為中間的一電極之上形成的一凸塊,而將所述導線的側面接合於所述一凸塊的步驟,所述環接步驟為於所述接合步驟之後,藉由所述焊針將所述導線環接至其他電極的其他凸塊之上的步驟;以及 第三接合步驟,藉由所述焊針將所述導線接合於成為另一端的所述電極。
- 如請求項1所述的半導體裝置的製造方法,其中 各電極自所述半導體晶片或所述基板的表面凹陷, 所述凸塊形成步驟中,以各凸塊的上端高於所述半導體晶片或所述基板的所述表面的方式於各電極之上分別形成各凸塊。
- 如請求項1或請求項2所述的半導體裝置的製造方法,其中 所述環接步驟包括: 第一上升步驟,於所述接合步驟之後,使所述焊針自一電極之上的一凸塊垂直地上升; 第一傾斜移動步驟,於所述第一上升步驟之後,使所述焊針朝向其他電極之上的其他凸塊的方向而向斜下方向移動; 第二上升步驟,於所述第一傾斜移動步驟之後,再次使所述焊針垂直地上升; 反向步驟,於所述第二上升步驟之後,使所述焊針朝向與其他電極之上的其他凸塊的相反側而向斜下方向移動; 第二傾斜移動步驟,於所述反向步驟之後,使所述焊針向斜上方向移動至所述一電極之上的所述一凸塊的正上方為止; 第三上升步驟,於所述第二傾斜移動步驟之後,再次使所述焊針垂直地上升;以及 弧狀移動步驟,於所述第三上升步驟之後,使所述焊針朝向其他電極之上的其他凸塊的正上方呈弧狀地移動。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111119383A TW202347535A (zh) | 2022-05-25 | 2022-05-25 | 半導體裝置的製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111119383A TW202347535A (zh) | 2022-05-25 | 2022-05-25 | 半導體裝置的製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202347535A true TW202347535A (zh) | 2023-12-01 |
Family
ID=90039379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111119383A TW202347535A (zh) | 2022-05-25 | 2022-05-25 | 半導體裝置的製造方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW202347535A (zh) |
-
2022
- 2022-05-25 TW TW111119383A patent/TW202347535A/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5714195B2 (ja) | 半導体装置の製造方法 | |
US8129263B2 (en) | Wire bond interconnection and method of manufacture thereof | |
JP3935370B2 (ja) | バンプ付き半導体素子の製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
US7064425B2 (en) | Semiconductor device circuit board, and electronic equipment | |
JP2002280414A (ja) | 半導体装置およびその製造方法 | |
US11404330B2 (en) | Methods of detecting bonding between a bonding wire and a bonding location on a wire bonding machine | |
JP2003243441A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JPH05218127A (ja) | 半導体装置及びその製造方法 | |
TW202347535A (zh) | 半導體裝置的製造方法 | |
JPH10512399A (ja) | 半導体チップを少なくとも1つの接触面と電気的に接続する方法 | |
WO2022249384A1 (ja) | 半導体装置の製造方法 | |
JP4369401B2 (ja) | ワイヤボンディング方法 | |
TWI816255B (zh) | 打線結構、打線結構形成方法以及電子裝置 | |
TWI818362B (zh) | 半導體裝置的製造以及半導體裝置的製造裝置 | |
TW202044438A (zh) | 針狀線成形方法以及打線接合裝置 | |
JP2500655B2 (ja) | ワイヤ―ボンディング方法及びその装置 | |
JPH04255237A (ja) | 半導体装置の製造方法 | |
JP5048990B2 (ja) | 半導体装置及びその製造方法 | |
JP2976947B2 (ja) | バンプ形成方法 | |
JP2004207292A (ja) | ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2000068316A (ja) | 集積回路装置 | |
WO2007134317A1 (en) | Downhill wire bonding for semiconductor device | |
JPH10199913A (ja) | ワイヤボンディング方法 | |
JPH08153756A (ja) | 半導体装置のワイヤボンディング方法及びそのための装置 | |
JP2009044115A (ja) | ワイヤボンディング方法及び半導体装置 |