JP4964780B2 - ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法 - Google Patents

ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法 Download PDF

Info

Publication number
JP4964780B2
JP4964780B2 JP2007541391A JP2007541391A JP4964780B2 JP 4964780 B2 JP4964780 B2 JP 4964780B2 JP 2007541391 A JP2007541391 A JP 2007541391A JP 2007541391 A JP2007541391 A JP 2007541391A JP 4964780 B2 JP4964780 B2 JP 4964780B2
Authority
JP
Japan
Prior art keywords
bond
substrate
wire
die
finger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007541391A
Other languages
English (en)
Other versions
JP2008520111A (ja
JP2008520111A5 (ja
Inventor
リー，フン−テーク
キム，ジョン−クック
キム，チュルシック
ジャン，キ−ヨン
ペンゼ，ラジェンドラ，ディー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Inc
Original Assignee
Stats Chippac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Inc filed Critical Stats Chippac Inc
Publication of JP2008520111A publication Critical patent/JP2008520111A/ja
Publication of JP2008520111A5 publication Critical patent/JP2008520111A5/ja
Application granted granted Critical
Publication of JP4964780B2 publication Critical patent/JP4964780B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/401—Package configurations characterised by multiple insulating or insulated package substrates, interposers or RDLs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07552—Controlling the environment, e.g. atmosphere composition or temperature changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体パッケージングに関し、特に、ワイヤボンド相互接続、それを用いた半導体パッケージ、および、ワイヤボンド相互接続の形成方法に関する。
背景技術及び発明が解決しようとする課題
本出願は、「ボール接触集積回路システム」と題された2005年11月12日にファイルされた米国仮出願No.60/627,650の利点を主張する。該出願は、ここに参照されることによって組み込まれる。
ワイヤボンディングは、デバイスが使用される電気回路に半導体デバイスを相互接続するための広く認められた手段をもたらす。例えば、特に、ワイヤボンドは、ダイのアクティブ面のパッドと基板のリードフレームまたはリードフィンガー上のボンドサイトとの間の接続を形成するために用いられる。
半導体処理における開発は、半導体ダイの要素の数と密度との増大をもたらし、従って、それが使用される環境と共に、ダイの相互接続のためのより大量の、より小さくそしてより綿密に配列されたパッドがもたらされた。例えば、典型的なダイパッドピッチは、約45〜50μmである。
実際には、一つには処理制限のために、典型的な基板上のリードフィンガーの密度は著しく高く、従来の基板のリードフィンガーピッチは、ダイパッドピッチより約3倍大きくなっている。結果として、ワイヤは、ダイパッドからリードフィンガー上のボンドサイトまで「散開し」なければならない。
配線とボンドフィンガーとを具備する基板上の金属層における電気回路は、通常、基板の誘電体上の金属層(例えば銅など)を、マスキングし、パターン付けし、そしてエッチングすることによって形成される。通常、パターン付けされたエッチは、例えばその上にスティッチボンドが形成されるボンドフィンガー上の「フラット」または「パッド」が基板に隣接するベースより狭くなるように、概ね台形状の横断面を備える配線を結果として生じている。一般に、従来のリードフィンガー上のフラットは、その上に形成されるスティッチボンドより相当幅広であり、また、従来のリードフィンガー上のフラットは、ワイヤ径の約2〜3倍幅広である場合もある。典型的なフラット幅は、例えば約40μmであり、リードフィンガーの横断面が概ね台形状(ベースより狭いフラット)であるので、それを伝達する基板の誘電体でのリードフィンガーの幅は、多少大きくなっている。さらに、例えば電気回路が銅である場合、通常、パターン付けされたボンドフィンガーは、 (約5〜10 μmの厚さに)ニッケルと(約0.5μmの厚さに)金とでメッキされ、ボンドフィンガーの全幅が更に追加される。デブリをメッキすることは、メッキされたリードフィンガーを隣接する誘電体に残してしまうことがあり、電気的なショートを回避するため、隣接したリードフィンガー間の更なる分離を必要とする。これら及び他の様々な処理制限のため、隣接した配線またはボンドフィンガー間の設計距離(それは一般に約45μmである)は、現実的な制限の下では減ずることができない。
これらの要件及び制限の結果として、メッキした銅の配線を有する従来の基板において、リードフィンガーピッチは、例えば約130μmとなる場合もある。ダイパッドピッチが約50μmである場合、例えば、ダイの1つの端縁に沿うパッドの列からのワイヤボンドは、ダイパッドの列のほぼ3倍の幅となり得るリードフィンガーの列にまで散開しなければならない。これは、基板がダイよりずっと大きく、そしてワイヤが非常に長くなっていることを必要とする。より大きな基板の大きさとより長いワイヤとは、より大きな素材と加工費とを結果として生じている。さらに、無線周波数(rf)シグナルがダイと基板との間で伝えられる場合には、rfシグナルを伝える長いワイヤが近くのワイヤまたは電気回路との電磁的干渉の原因となり得るので、より長いワイヤは不適当である。
従って、実行可能な程度にできるだけボンドフィンガーピッチを減ずることが望ましい。
1つの一般的な側面において、本発明は、ダイパッドとボンドフィンガーとの間のワイヤボンド相互接続であって、リードフィンガーのボンドサイトにサポート台座と、ダイパッド上のボールボンドと、前記サポート台座上のスティッチボンドとを備えることを特徴とする。いくつかの形態において、リードフィンガーは、ボンドサイトにおいてリードフィンガーのフラットがサポート台座の直径より狭くなるように、ボンドサイトにて狭くなっている；そして、他の形態において、ボンドサイトにおいてリードフィンガーのフラットは、とても狭くなっているため、該フラットは平面というよりも頂点の形状を有する。
ボンドサイトにおいてリードフィンガーは、基板の誘電体にベース面を備えており、平坦部、平面、または頂点は、基板の誘電体から離れる方向に向いている。ボンドサイトにおいてリードフィンガーの断面は、ベースと平坦部との間に傾斜した側面を備える概ね台形状の外観を有し、前記平坦部は、平面または丸められていてもよい；或いは、前記断面は、ベースと切断された先端部との間に傾斜した側面を備える概ね三角形状の外観を有してもよく、前記切断された先端部は平面または丸められていてもよい；或いは、前記断面は、尖ったまたは曲げられた頂点で交わる傾斜した側面を備える概ね三角形状の外観を有してもよい。即ち、実施形態においては、ボンドサイトにおいてリードフィンガーは、高所より相対的に幅広となっており、断面形状は、概ね台形状であり、多少丸められた平坦部を有してもよい；そして、他の実施形態においては、ボンドサイトにおいてリードフィンガーは、高所より相対的に幅狭となっており、断面形状は、より三角形状に近く、多少丸められた頂点を有してもよい。
いくつかの形態において、リードフィンガーのボンドサイトでの平坦部は、約40μmより小さい幅を有する；即ち、前記平坦部は、実質的に0(頂点を形成する)から約40μmの範囲の幅を有している。前記サポート台座は、その上で後に形成されるスティッチボンドのためのランディングエリアを広げるという作用があり、さもなければ狭いボンドサイトへのスティッチボンドの位置合わせミスに起因し得るボンドの失敗を減らす。
いくつかの形態において、サポート台座は、それが傾斜した側面の少なくとも1つの少なくとも上部に一致するように、平坦部または頂点を覆うよう変形する。いくつかのそのような形態において、サポート台座は、該台座の一部がリードフィンガーと共に基板の誘電体に接触するように、傾斜した側面の少なくとも1つの全高さに一致する。
リードフィンガーは、パターン付けされた金属層として基板上に形成される。金属層は、銅または別の導電性金属から構成されてもよく、リードフィンガーが銅からなる場合には、金属層は、例えば、銅を覆うニッケルのフィルムとニッケルフィルムを覆う金のフィルムとでボンドサイトにてメッキされてもよい。
他の側面において、本発明は、複数のワイヤボンドによって基板にマウントされると共に電気的に接続されるダイを備える半導体パッケージであって、各ワイヤボンドは、ダイ上のパッドへボンドされるワイヤボールと、リードフィンガー上のボンドサイトの上のサポート台座へボンドされるスティッチとを備え、ボンドサイトのリードフィンガーの幅がサポート台座の径より小さいことを特徴とする。
いくつかの形態において、リードフィンガーボンドピッチは、約100μmより小さい、または約95μmより小さい、または約90μmより小さくなっている；いくつかの形態において、リードフィンガーボンドピッチは、約80μmから約100μmの範囲にある。いくつかの形態において、リードフィンガーボンドピッチは、ダイパッドピッチとほぼ同じである。
いくつかの形態において、パッケージ基板は、2段の基板であり、各段は、ダイパッドピッチの2倍のリードフィンガーボンドピッチを有する複数のリードフィンガーを備え、第１段と第２段とのリードフィンガーは、前記２段の基板についての効果的なリードフィンガーピッチがダイパッドピッチとほぼ同じとなるように交互に配列されている。
いくつかの形態において、サポート台座は、スタッドバンプの形成におけるようなワイヤボンディングツールを用いて形成され、かかる形態において、サポート台座は金属的にリードフィンガーへボンドされる。サポート台座がスタッドバンピング操作にて形成される金であり、リードフィンガーが銅である場合、例えば、リードフィンガー上のボンドサイトは、メッキされる必要がなく、サポート台座は、直接リードフィンガー上に形成され得る。
他の側面において、本発明は、基板に取付けられるダイを備える半導体パッケージにおいて、ダイは、ダイパッド上で形成されるボールボンドと基板上のリードフィンガーの上のボンドサイトでマウントされたサポート台座の上で形成されるスティッチボンドとをそれぞれ有するワイヤボンドによって、基板に電気的に接続されることを特徴とする。ボンドサイトにおいてリードフィンガーの幅は、サポート台座の径より小さくなっている。
他の側面において、本発明は、半導体ダイと基板との間のワイヤボンド相互接続を形成する方法であって、パターン付けされた配線を有する基板が該基板の第１面にリードフィンガーを備え、当該基板の第１面のダイマウント部に取付けられ、アクティブ面を基板から離れた方向へ向けられるダイを供給することと、；リードフィンガーのボンドサイト上にサポート台座を形成することと；ダイパッド上に第１ボンドを形成することと；サポート台座上に第２ボンドを成形することとのステップを備えることを特徴とする。第１ボンドは、ボールボンドであり、第２ボンドはスティッチボンドである。
リードフィンガーボンドピッチを減少させること(基板上のボンド密度を増大させること)は、より小さな面積を有する基板とより短いワイヤとをもたらす。このことは、素材及び処理についての抑制されたコストを結果として生じる。更に、ワイヤが無線周波数シグナルを伝達する場合、より短いワイヤが、電磁干渉を最小化するために望ましく、高性能rfデバイスにおいてワイヤボンド相互接続の使用を可能にすることができる。
特に、リードフィンガーボンドピッチがダイパッドピッチとほぼ同じ場合には、ワイヤボンド相互接続は直交させてもよい、即ち、ワイヤは、パッドからリードフィンガーに散開する必要がなく、従って、ワイヤボンドは、機器をバインドしている入手可能なワイヤを用いて実行可能な程度に短くされることができる。
本発明にかかるパッケージは、コンピュータ、テレコミュニケーション機器、及び消費者と産業エレクトロニクスとのデバイスを形成するために利用することができる。
本発明は、本発明の代わりの形態を示す図面を参照することによってここにさらに詳しく説明される。図は、本発明の構成とそれらの他の構成及び構造との関係を示す概略図であり、一定の比率ではない。説明をより明確にするために、本発明の形態を示す図において、他の図面において示される要素と一致する要素は、それらすべてがすべての図においてすぐに同一視可能であるけれども、特に番号を付け直されているわけではない。
ここで図1には、従来のワイヤボンド相互接続が示されている。半導体ダイ14は、基板12のダイ取付面上に、アクティブ面を上にしてマウントされ、そしてダイ取付接着剤13を用いてそこに貼付けられる。ダイ14のアクティブ面は、相互接続パッド22を形成する；ダイの他の構成は図においては示されない。基板は、誘電性の素材からなる少なくとも1つの層と、パターン付けされた少なくとも1つの金属層とを備える。基板12のダイ取付面の金属層は、適切な回路配線を形成すべくパターン付けされ、ボンドフィンガー32を備える。ダイ14は、ダイパッド22とボンドフィンガ32との間で形成されるワイヤ26によって基板上の回路と電気的に相互接続される。
ワイヤボンドプロセスはよく知られている。実例となる従来のワイヤボンドプロセスの以下のアウトラインは、例としてのみ提供される。ワイヤボンドは、毛管ボンディングツールと、ワイヤボンドされるデバイスの支持部と、熱源と、前記毛管ボンディングツールに超音波振動を伝えるためのソースおよびトランスデューサとを備え、これらの機械要素の動きおよびそれらの機能のインプリメンテーションを調整する方法、即ち、一般に少なくとも部分的に自動化されており、少なくとも部分的にプログラム化可能なコンピュータ制御に基づく方法を具備する機械装置を用いて形成される。一般にアルミニウムまたは金からなるワイヤは、前記毛管の径内において運ばれ、機械は、前記毛管の先端を通るワイヤの動きを制御する手段を具備する。図1にて例示されるようなワイヤボンドを形成するために、前記ダイは基板に貼付けられ、そして、ダイと基板とはサポートステージに設置される。前記サポートは、基板とダイとを制御可能な程度に熱するヒーターを備えてなる。前記毛管は、ダイと基板との上に平衡にて保持され、ワイヤは、それが前記毛管の先端から選択された範囲まで突出するように、前記毛管の径内を通して供給される。第１ボンドは、以下のように形成される：電気的なアークが、ワイヤの突出端に融解ボールを形成するためにスタックされる。前記毛管は、前記先端がX-Y平面の第１目標とするボンディングサイト(この例におけるダイパッド)の上に位置合わせされるように、ダイと基板との上に移動させられる。前記毛管が第１目標とするボンディングサイトとボールを接触させるべく下降させられると、毛管の先端の面にボールを引き戻すためにワイヤに張力が与えられる。前記毛管は、ボンディングサイトにボールを押圧するためにZ方向に移動し、前記トランスデューサは、毛管に超音波の振動を与えるために作動する。毛管の先端(特に、この段階でボールを引き付ける面)は、ボールが前記目標に対して押圧される際に、ボールに振動を与える。金属ボンドは、ボールと目標との間で形成され、第１ボンド(「ボール」ボンド)が完成される。そして、ワイヤ「ループ」は以下のように形成される：ワイヤは、前記毛管が第１目標から離れて上昇させられる際に毛管を通して供給され、そして、ダイと基板とに関連する(完成されたワイヤボンドの最終形状を制御するための)制御パスにおいて、それが第２目標とするボンディングサイト(この例における基板の配線上のパッド又はボンドフィンガー)上のX-Y平面に位置合わせされるポジションへ移動させられる。そして、第２ボンドは、以下のように形成される：前記毛管は、第２目標とするボンディングサイトにワイヤを押圧するために下降し、そして再び、トランスデューサは、それがワイヤと前記目標との間で金属ボンドを形成して前記目標に押込まれるようにワイヤに振動を与えるよう作動する。そして、前記毛管は、ボンドサイトに沿って動かされ、その際上昇させられ、そして、前記毛管の先端から突出しているワイヤの「末部」を形成する。最後に、ワイヤは、前記毛管がさらに上昇するとつかまれ、第２ボンドの近くでワイヤを切断すると共に前記毛管の先端から突出しているワイヤの「末部」を残して、ワイヤ端での電気的なアークによるその後のボールを形成する状態となる。
第１(「ボール」)ボンドの外観は、図2(A)及び2(B)の2つの図にて図示されており、第２(「スティッチ」)ボンドの外観は、図3(A)及び3(B)の2つの図にて図示される。完成したボールボンドは、ダイパッド22に金属的にボンドされた圧縮ボール24を備える。完成したスティッチボンドは、ボンドフィンガー32上の「フラット」または「パッド」に金属的にボンドされた押しつぶされたワイヤ端34を備える。ワイヤの残りは、35で示されるように、パッドの上の適所に残り得る。高く評価されるべきことは、毛管の先端(特に面)の形状と大きさとに関する他の事項と、様々な他の処理パラメータとに依存すれば、第１及び第２ボンドの形状のいくつかのバリエーションが予期されことである。特に、第２ボンドの外観についてのいくつかのバリエーションは、ワイヤがボンドを完成するために切断されるという事実のため、与えられた機械と処理パラメータとの使用に起因し得る。
特に図3(A)に示されるように、ボンドフィンガー又はボンドパッドは、上述したように、通常、一般に平らな「ランディング」面、時々「フラット」と称される面をボンドサイトに備えている。この面は、その上でボンドが形成され、その上で形成される完成されたスティッチボンドより相当広い。
上述の処理は、「後」ワイヤボンディングプロセスと対比して、「前」ワイヤボンディングプロセスとよく称される。後ワイヤボンディングプロセスにおいては、第１(「ボール」)ボンドは、リードフィンガーフラットまたはパッド上で形成され、第２(「スティッチ」)ボンドは、ダイパッド上で形成される。後ワイヤボンディングプロセスが、ダイのアクティブ面とのワイヤの接触を避けるために、ワイヤの第２端を持ち上げて、第２ボンドの近くで基板をダイと接続することが望ましい。従って、後ワイヤボンディングプロセスにおいては、その上で第２(「スティッチ」)ボンドが形成されるボールがダイパッド上に形成されてもよい。そのような手順は、米国特許No.6,561,411リーにおいて例示される。
そのような後ワイヤボンド相互接続についての説明に役立つ実例は、図4に例示される。図1の前ワイヤボンドについての例において、半導体ダイ14は、基板12のダイ取付面上にアクティブ面を上にしてマウントされ、ダイ取付接着剤13を用いてそこに貼り付けられる。ダイ14のアクティブ面には、相互接続パッド22が形成されている；ダイの他の構成は図示しない。基板は、誘電性の素材と少なくとも1つのパターン付けされた金属層との少なくとも1つの層を具備する。基板12のダイ取付面の金属層は、ボンドフィンガー32を含む適切な回路配線を形成するためにパターン付けされる。ダイ14は、ダイパッド22とボンドフィンガー32との間で形成されるワイヤ26によって基板上の電気回路と電気的に相互接続される。後ワイヤボンド構造において、第１(「ボール」)ボンド24は、ボンドフィンガー32の「フラット」又は「パッド」上に形成され、第２(「スティッチ」)ボンド54は、ダイパッド22上に予め蒸着されたボールとして形成される台座56上に形成される。
ダイパッド22上のボール56上の第２(「スティッチ」)ボンド54についての概略図は、図5に例示される。
前ワイヤボンディングが採用されると、基板上の相互接続間のピッチをボンディングサイトの幅を減ずることによってより少なくすることが原則として可能となり得る。このことは、少なくとも、パターン付けのプロセスでの不確実性、及び、結果的により狭いボンドフィンガー上のスティッチボンドの位置合わせにおけるワイヤボンディングプロセスでの不確実性のため；そして、第２ボンドの結果として生じている粗末な整合性または信頼性またはロバスト性のために、一般に受け入れられていない。正確な位置合わせと、より狭いボンドフィンガーへのスティッチボンドの位置ずれの結果とは、図6(A)及び6(B)に示されている。ここで、ボンドフィンガーは、スティッチボンド(同じ毛管を用いて形成されたボールボンドの圧縮されたボールの径と比較し得るように)より狭い。
理想的な場合を例示する図6(A)に示すように、位置合わせが十分に正確であると、スティッチボンドは、容認できるほど強固であることもある。ここで、破線65にて示される扁平なワイヤの扁平な残部(その形状は信頼できない)がよい伝導性の相互接続を形成することに役立ち得る範囲に依存するかもしれないが、第２ワイヤ端66の部分64と狭いボンドフィンガー62との間の十分によい金属のボンドあってもよい。
図6(B)にて例示するように、位置合わせが完全であるとは言えない場合には、第２ボンディングプロセスは、ボンドフィンガー62とのよい接続を形成することに失敗し得る。ワイヤ端66の結果的な部分64と、第２ボンディングプロセスの残部65との構成が何であるかということは不確かであるが、しかし、何れにしても、一貫する又は信頼できる又は強固なボンドが適切に保証されるはずはない。従って、リードフィンガー上の平面幅を狭めることによってリードフィンガーのピッチを減らそうとすることは一般的に容認できない。
本発明によれば、ボンドフィンガーは第２ボンドサイトで狭く、台座は狭いボンドサイト上で形成され、第２(「スティッチ」)ボンドは台座上で形成される。前記台座は、スタッドバンプを形成する方法にて、例えばボールとして形成され得る。即ち、第１(「ボール」)ボンド相互接続を形成するように、ワイヤボンディング装置は狭いボンドフィンガー上のボールを形成すべく使用されるが、しかし、ループを形成するためにワイヤを引く代わりに、毛管が上方に移動すると、ワイヤは、ボールの上でちょうど切断されるように、「末部」を残して固定される。ワイヤ末部を具備するボールの頂点は、第２(「スティッチ」)ボンドがその上に形成される前に一般的に扁平とされた表面を形成するため、例えば「鋳造」によって扁平とされることもある。スティッチボンドは、一般的に、図3(A)及び3(B)を参照して上述したように形成される。ここで、スティッチボンドは、ボンドフィンガー32の平らなランディング面上というよりも、台座72の(通常扁平である)表面上に形成されることを除く。本発明によると、完成されたスティッチボンドは、台座72に金属的にボンドされる押しつぶされたワイヤ端74を備え、ワイヤの残部は、符号75で示すように、パッド上の所定箇所のままであってもよい。第１及び第２ボンドの形状についてのいくつかのバリエーションは、毛管の先端(特に面)の形状及び大きさについての他の事項と、様々な他のプロセスパラメータとに依存すれば予期されるであろう。特に、第２ボンドの外観についてのいくつかのバリエーションは、ワイヤがボンドを完成するために切断されるという事実のために、与えられた機械と処理パラメータとの使用に起因し得る。
本発明にかかる結果として生じている第２ボンドは、図7(A)、7(B)に例示される。リードフィンガーの狭いボンドサイト62は、略台形状、又はおおよそ（先端を断ち切った）三角形状、又はおおよそ（曲線的な頂点を具備する）三角形状の断面を有する（図7(C)-7(E)参照)。リードフィンガーのボンドサイト部62がおおよそ平らな表面を具備する略台形状の断面を有していると、ボンドサイトでのボンドフィンガーのフラット・トップ71の幅WPは、サポート台座72の幅（おおよそ直径）WBより小さい。通常、フラット・トップ71の幅WPより多少大きいボンドサイトでのボンドフィンガーのベース73の幅WFは、また、サポート台座72の幅(直径)WBより小さい。一般に、ボンドフィンガーのボンドサイト部の前記トップ71は、完全に平坦でなく、そのエッジは、図に示すほど鋭く規定されていない。図7(D)に示されるように、ボンドフィンガーのボンドサイト部のトップ77は、曲線的であることもある。本発明によると、上述のように、ボンドフィンガーのボンドサイト部のトップは、台座の直径よりも狭くなっており、ボンドフィンガーのボンドサイト部上のサポート台座72を形成するプロセスは、ボンドサイトでのリードフィンガーの周囲でボールを変形させる。従って、本発明によると、ボンドフィンガーは、台座の直径WBよりも比例してずっと狭くすることができ、そして、図7(E)で示すように、ボンドサイトでのボンドフィンガーは、例えば図7(E)で示すように、断面形状が平坦ではないが曲線状とすることができる頂点79を具備するほぼ三角形状であるように狭くすることができる。図7(C)-7(E)の断面図に示すように、ボンドサイトのリードフィンガーが略平らな(図7(A))または丸められた(図7(B))平坦部を具備しているか、或いは、尖ったまたは丸められた頂点(FIG. 7(C))を具備しているかどうかにかかわらず、サポート台座72は、平坦部または頂点の形状に適合している；即ち、サポート台座が形成される際には、それはリードフィンガーの側面の少なくとも1つについての少なくとも上部に適合している。図で例示されるように、サポート台座は、それがリードフィンガー上で対称的に設置され、それに応じて、台座の一部がリードフィンガーの１つ又は２つの側面に等しく変形するように、その形成中にボンドサイトへ正確に位置合わせされる。サポート台座が完全に位置合わせされることは必要でなく、実際には、前記変形は、ある程度非対称であってもよい。さらに、例えばリードフィンガーがＺ方向に十分薄い図8に示すように、サポート台座82の一部は、リードフィンガー63のベースと共に基板12の表面に接触する構造も考えられるが、このような構造は、本願発明には包含されない。図7(C)-7(E)に示されるように、強固な電気的接続がボールとリードフィンガーの比較的狭いボンドサイト部との間で形成され得、第２(「スティッチ」)ボンド75がそのように形成されるサポート台座72、82上で確実に形成され得ることが分かる。
ワイヤ長さ(及び基板面積)がリードフィンガーボンドピッチに依存するので、本発明にかかるボンドピッチの縮小は、飛躍的なワイヤ長さの短縮と基板面積の縮小とを結果として生じる。
高く評価されることとしては、機構の幅が基板上の様々なリード間およびリードフィンガー間で異なり、与えられたリードまたはリードフィンガーの長さに従って異なる。本発明によれば、リードフィンガー(リードフィンガーの少なくとも平坦部)は、ボンドサイト、即ち、サポート台座が形成されるリードの長さに沿う部分でのサポート台座の直径より小さい；配線は、要求されたリードフィンガー密度(および、リードフィンガーボンドピッチ)が得られる限り、他のポイントにてより狭くまたはより広くしてもよい。
図9(A)及び9(B)は、本発明にかかる2つのリードフィンガーの配列の平面図を示し、リードフィンガーボンドピッチがダイパッドピッチより大きくなければならない場合に、ワイヤが散開するというよりも平行して形成されるように、ダイパッドピッチPDPは、リードフィンガーボンドピッチPLFと同じである。そのような配列は、時々「直角」と称され、それは最小のワイヤ長さと基板面積となる。ダイパッド22は、ダイ14の端縁15に沿って配列される。ボンドサイトで狭められたリードフィンガー62は、対応するダイパッドにボンドフィンガーを概ね位置合わせした状態で、基板12のダイ取付面で連続して配列される。サポート台座(図9(A)の72と図9(B)の72’)は、各リードフィンガーの上のリードフィンガーボンドサイトにて形成される；図9(B)では、サポート台座は2つの位置ずれした列にて配列される一方で、図9(A)では、サポート台座は、単一の線にて配列される。図9(B)の配列は、同じピッチ(ダイパッドピッチPDP’；リードフィンガーボンドピッチPLF’)を維持する一方で、最も近いサポート台座間のより大きな距離をもたらす。図9(A)及び9(B)を参照すると、ワイヤボンドは、図7(A)-7(E)及び8に例示するように、ダイパッド22上で第１(「ボール」)ボンド24を形成し、個々のリードフィンガー62(62')ボンドサイトへワイヤ66(66')を引き、サポート台座72(72')上に第２(「スティッチ」)ボンド74(74')を形成することによって、ダイパッドと個々のボンドフィンガーとの間で形成される。
実際には、ボンドサイトでのリードフィンガーの幅が本発明に従って最小化されている場合(例えば図7(E)及び8参照)でも、実用的な(処理技術)制限は、隣接したリードフィンガー間の分離が最小化され得る範囲を抑制する。例えば、標準処理を用いると、約40μmの分離が実用的な最小値である。ダイパッドピッチが50μm以下など非常に良好である場合、図9(A)または9(B)において例示されるような配列においてボンディングしている直角なワイヤを得ることは可能でないかもしれない。ダイパッドピッチが非常に素晴らしい場合にボンディングしている直角なワイヤを得るために、本発明は、図10(A)及び10(B)において例示されるように、段になった(2段階など)基板を用いることを採用し得る。ここで、図9(A)及び9(B)のように、ダイパッドは、ダイ14の端縁に沿って連続して配列される。狭いボンドサイト162を具備するリードフィンガーは、該リードフィンガーがダイパッドの対応する交互のボンドサイト(1番目、3番目、5番目など)に概ね位置合わせされた状態で、第１(下側の)基板12のダイ取付面に第一列にて配列される；狭いボンドサイト162’を具備するリードフィンガーは、該リードフィンガーが第１基板のリードフィンガーとは一致しないダイパッドの交互のボンドサイト（2番目、4番目、6番目など）に概ね位置合わせされた状態で、第２（上側の）基板112の表面に第二列にて配列される。上側の基板の端縁は、下側の基板上のリードフィンガーのボンドサイトが露出されるように後退させられている。
サポート台座72の第一列は、下側の基板12上のリードフィンガー71の露出したリードフィンガーボンドサイトにて形成され、サポート台座172の第２列は、上側の基板112上のリードフィンガー171のリードフィンガーボンドサイトにて形成される。ワイヤボンドは、図7(A)-7(E)及び8に例示するように、ダイパッド22上に第１(「ボール」)ボンド24を形成し、個々のリードフィンガー71,171ボンドサイトへワイヤ66,166を引き、サポート台座72,172上に第２(「スティッチ」)ボンド74,174を形成することによって、ダイパッドと個々のボンドフィンガー、交互の71,171、との間で形成される。この例において、リードフィンガーの下側及び上側の列の両方のリードフィンガーボンドピッチPLF''は、ダイパッドピッチPDP’の倍の大きさである。本発明によると、よいリードフィンガーボンドピッチ（例えば、約80μm〜約100μmの間の範囲）は、リードフィンガーの各々の列にて得られ、そして、2つの列のリードフィンガーが交互となっているので、結合された効果的なリードフィンガーボンドピッチは、各列の半分の大きさ（即ち、例えば上述の場合、約40μm〜約50μmの間）である。これは、約40μmと約50μmと同じくらい小さい範囲内にパッドピッチを有するダイの直角なワイヤボンド相互接続を形成することができ、1mmと同じくらい短い、或いは、より短いワイヤ長さが可能となる。
本発明にかかるワイヤボンド相互接続を形成するための一般的なプロセスでの段階は、図11(A)-11(D)にて示されている。図11(A)は、ダイ14がダイ取付接着剤13を用いて基板12のダイ取付面にマウントされる段階を示す。電気的相互接続パッド22は、ダイのアクティブ面に位置される。狭いボンドサイト62を有するリードフィンガーは、基板の金属層においてパターン付けされる。図11(B)に例示するように、ワイヤボンド装置を用いて、ボール272は、リードフィンガー62のボンドサイトにスタッドバンピング手段を衝突させるスタッドによって形成される。その後、ボールは、図11(C)に例示するように、リードフィンガー上のボンドサイトにてサポート台座72を形成するために、例えば鋳造することによって平らにされる。その後、ボールボンド24は、ダイパッド22上で形成され、ワイヤ26は、リードフィンガー62上のボンドサイトに引かれ、そして、スティッチボンド74は、サポート台座72上で形成される。他のステップは、技術分野にてよく知られているステップを含めて、間に差し挟まれる、または、追加される。例えば、すべての対応するリードフィンガーとのすべての適合するダイパッドのワイヤボンディングに続いて、ダイとワイヤとがモールドされる、又は、カプセル化される。
他の形態はクレームに含まれる。
ダイと基板との間の従来の前ワイヤボンド相互接続を形成している、基板に取付けられた半導体ダイを示す正面概略図。 (A)は、ダイ上のパッドへのワイヤの従来の第１ボンドを示す、図1のような従来の前ワイヤボンド相互接続の一部についての平面概略図であり、(B)は、(A)に示す従来の第１ボンドを示す正面概略図。 (A)は、基板上のボンドフィンガへのワイヤの従来の第２ボンドを示す、図1のような従来の前ワイヤボンド相互接続の一部についての平面概略図であり、(B)は、(A)に示す従来の第２ボンドを示す正面概略図。 ダイと基板との間の従来の後ワイヤボンド相互接続を形成している、基板に取付けられた半導体ダイを示す正面概略図。 ダイパッド上のボールに接するワイヤの従来の第２ボンドを示す正面概略図。 (A)は、基板上の狭いボンドフィンガへのワイヤの正確に位置決めされた第２ボンドを示している、図1に示す従来の前ワイヤボンド相互接続の一部についての平面概略図であり、(B)は、基板上の狭いボンドフィンガへのワイヤの位置決め不良の第２ボンドを示している、図1に示す従来の前ワイヤボンド相互接続の一部についての平面概略図。 (A)は、基板上の狭いボンドフィンガ上の台座へのワイヤの第２ボンドを示している、本発明の形態にかかる狭いボンドフィンガへの前ワイヤボンド相互接続の一部についての平面概略図であり、(B)は、(A)に示す、本発明の形態にかかる第２ボンドを示す正面概略図であり、(C)は、(A)および(B)に示す7C線での第２ボンドを示す断面概略図であり、(D)および(E)は、様々な狭いボンドフィンガ構造を示している、(C)のような断面概略図。 本発明に関連する参考例の形態にかかる第２ボンドを示す断面概略図。 (A)および(B)は、本発明の形態にかかる基板の一部とダイの一部との高密度相互接続を示す平面概略図。 本発明の形態にかかる階段状の基板の一部とダイの一部との高密度相互接続を示す断面概略図。 (A)乃至(D)は、本発明の形態にかかるダイと基板との第１(図の右側)及び第２(図の左側)の相互接続の形成に関するステップを示す断面概略図。
符号の説明
26…ワイヤ、32…ボンドフィンガー

Claims (15)

  1. ダイ上のダイパッドと、底部よりも頂部が小さい台形状の横断面を有するリードフィンガーとの間のワイヤボンド相互接続であって、前記リードフィンガーのボンドサイト上のサポート台座と、ダイパッド上のボールボンドと、前記サポート台座上のスティッチボンドとを備え、当該サポート台座は、当該リードフィンガーのみによって支持されるとともに、前記リードフィンガーの頂部にボンドされ、前記リードフィンガーの底部から離れている、ことを特徴とするワイヤボンド相互接続。
  2. ボンドサイトにおいてリードフィンガーは、サポート台座の径より狭くなっていることを特徴とする請求項１に記載のワイヤボンド相互接続。
  3. ボンドサイトにおいてリードフィンガーは、サポート台座の径より狭い平坦部を備えることを特徴とする請求項１に記載のワイヤボンド相互接続。
  4. ボンドサイトにおいてリードフィンガーの断面は、ベースと平坦部との間に傾斜した側面を備える略台形状の外観を有することを特徴とする請求項１に記載のワイヤボンド相互接続。
  5. ボンドサイトにおいてリードフィンガーは、ベースと、平坦部へ向けて集束する傾斜した側面を備え、サポート台座は、傾斜した側面の少なくとも１つについての少なくとも上部に一致するように変形することを特徴とする請求項１に記載のワイヤボンド相互接続。
  6. 複数のワイヤボンドによって基板にマウントされると共に電気的に接続されるダイを備える半導体パッケージであって、各前記ワイヤボンドは、前記ダイ上のパッドへボンドされるワイヤボールと、底部よりも頂部が小さい台形状の横断面を有するリードフィンガー上の、ボンドサイトの上のサポート台座へボンドされるスティッチとを備え、当該サポート台座は、当該リードフィンガーのみによって支持され、前記リードフィンガーの底部から離れていることを特徴とする半導体パッケージ。
  7. ボンドサイトにおいてリードフィンガーの幅は、サポート台座の径より小さいことを特徴とする請求項６に記載の半導体パッケージ。
  8. リードフィンガーボンドピッチは、１００μｍより小さいことを特徴とする請求項６に記載の半導体パッケージ。
  9. リードフィンガーボンドピッチは、ダイパッドピッチと同じであることを特徴とする請求項６に記載の半導体パッケージ。
  10. パッケージ基板は、２段の基板であり、各段は、複数のリードフィンガーを備え、第１段及び第２段のリードフィンガーは、前記２段の基板についてのリードフィンガーピッチが基板の各段についてのリードフィンガーピッチの半分となるように交互に配列されていることを特徴とする請求項６に記載の半導体パッケージ。
  11. 半導体ダイと基板との間のワイヤボンド相互接続を形成する方法であって、パターン付けされた配線を有する基板が底部よりも頂部が小さい台形状の横断面を有するリードフィンガーを備え、当該底部は当該基板の第１面上にあり、当該基板の第１面のダイマウント部に取付けられ、アクティブ面を基板から離れた方向へ向けられるダイを供給する工程と、リードフィンガーのボンドサイト上にサポート台座を形成する工程と、ダイパッド上に第１ボンドを形成する工程と、サポート台座上に第２ボンドを成形する工程とを備え、当該サポート台座は当該リードフィンガーによってのみ支持されるとともに、前記リードフィンガーの頂部にボンドされ、当該基板から離れている、ことを特徴とする方法。
  12. 第１ボンドは、ボールボンドを備えることを特徴とする請求項１１に記載の方法。
  13. 第２ボンドは、スティッチボンドであることを特徴とする請求項１１に記載の方法。
  14. サポート台座は、リードフィンガーへボンドされることを特徴とする請求項１１に記載の方法。
  15. サポート台座は、スタッドバンピング操作にて形成されることを特徴とする請求項１１に記載の方法。
JP2007541391A 2004-11-12 2005-11-14 ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法 Expired - Lifetime JP4964780B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62765004P 2004-11-12 2004-11-12
US60/627,650 2004-11-12
PCT/US2005/041116 WO2006053277A2 (en) 2004-11-12 2005-11-14 Wire bond interconnection

Publications (3)

Publication Number Publication Date
JP2008520111A JP2008520111A (ja) 2008-06-12
JP2008520111A5 JP2008520111A5 (ja) 2008-12-25
JP4964780B2 true JP4964780B2 (ja) 2012-07-04

Family

ID=36337287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007541391A Expired - Lifetime JP4964780B2 (ja) 2004-11-12 2005-11-14 ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法

Country Status (5)

Country Link
US (4) US7453156B2 (ja)
JP (1) JP4964780B2 (ja)
KR (1) KR101227228B1 (ja)
TW (1) TWI368974B (ja)
WO (1) WO2006053277A2 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7868468B2 (en) * 2004-11-12 2011-01-11 Stats Chippac Ltd. Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
JP4964780B2 (ja) * 2004-11-12 2012-07-04 スタッツ・チップパック・インコーポレイテッド ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US8519517B2 (en) * 2004-11-13 2013-08-27 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers and method of manufacturing thereof
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
EP3479844B1 (en) 2005-04-15 2023-11-22 MacroGenics, Inc. Covalent diabodies and uses thereof
TW200642012A (en) * 2005-05-17 2006-12-01 Advanced Semiconductor Eng Chip package and wire bonding process thereof
US20070018292A1 (en) * 2005-07-22 2007-01-25 Sehat Sutardja Packaging for high speed integrated circuits
US20070026573A1 (en) * 2005-07-28 2007-02-01 Aminuddin Ismail Method of making a stacked die package
US7863099B2 (en) * 2007-06-27 2011-01-04 Stats Chippac Ltd. Integrated circuit package system with overhanging connection stack
SG148901A1 (en) 2007-07-09 2009-01-29 Micron Technology Inc Packaged semiconductor assemblies and methods for manufacturing such assemblies
US7701049B2 (en) * 2007-08-03 2010-04-20 Stats Chippac Ltd. Integrated circuit packaging system for fine pitch substrates
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
US7973394B2 (en) * 2009-06-10 2011-07-05 Blondwich Limited Enhanced integrated circuit package
KR102057221B1 (ko) * 2009-09-16 2019-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8304921B2 (en) * 2009-11-13 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8609525B2 (en) * 2011-03-21 2013-12-17 Stats Chippac Ltd. Integrated circuit packaging system with interconnects and method of manufacture thereof
JP5990897B2 (ja) 2011-11-25 2016-09-14 ソニー株式会社 電力制御装置、送電装置、および電力制御システム
US8643159B2 (en) 2012-04-09 2014-02-04 Freescale Semiconductor, Inc. Lead frame with grooved lead finger
JP2013229368A (ja) * 2012-04-24 2013-11-07 Denso Corp 電子装置およびその製造方法
JP5894502B2 (ja) * 2012-06-04 2016-03-30 ローム株式会社 ワイヤボンディング構造および半導体装置
US9837188B2 (en) * 2012-07-06 2017-12-05 Nxp B.V. Differential return loss supporting high speed bus interfaces
KR20150056531A (ko) * 2012-09-24 2015-05-26 르네사스 일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법 및 반도체 장치
US8680660B1 (en) 2013-03-12 2014-03-25 Freescale Semiconductor, Inc. Brace for bond wire
US20140312474A1 (en) * 2013-04-19 2014-10-23 Texas Instruments Incorporated Semiconductor package with wire bonding
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP6279339B2 (ja) * 2014-02-07 2018-02-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9881870B2 (en) * 2015-12-30 2018-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10600756B1 (en) 2017-02-15 2020-03-24 United States Of America, As Represented By The Secretary Of The Navy Wire bonding technique for integrated circuit board connections
LT3976597T (lt) 2019-05-31 2024-10-10 Janssen Pharmaceutica Nv Nf-κb indukuojančios kinazės mažos molekulės inhibitoriai
KR20230173269A (ko) 2022-06-16 2023-12-27 삼성전자주식회사 반도체 패키지
GB2621374B (en) 2022-08-10 2026-03-11 Toshiba Kk An electronic package and method of manufacturing an electronic package

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US5007576A (en) * 1989-12-26 1991-04-16 Hughes Aircraft Company Testable ribbon bonding method and wedge bonding tool for microcircuit device fabrication
US5158647A (en) * 1991-01-10 1992-10-27 Raymond Hurley Capacitor papers of flash-spun synthetic pulp fibers
JP2601666Y2 (ja) * 1992-05-08 1999-11-29 株式会社村田製作所 積層型コイル
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5340770A (en) * 1992-10-23 1994-08-23 Ncr Corporation Method of making a shallow junction by using first and second SOG layers
US5328079A (en) * 1993-03-19 1994-07-12 National Semiconductor Corporation Method of and arrangement for bond wire connecting together certain integrated circuit components
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
US5480834A (en) * 1993-12-13 1996-01-02 Micron Communications, Inc. Process of manufacturing an electrical bonding interconnect having a metal bond pad portion and having a conductive epoxy portion comprising an oxide reducing agent
KR0130534B1 (ko) 1994-07-12 1998-04-09 김광호 세탁기용 리니어 모터
US5444303A (en) * 1994-08-10 1995-08-22 Motorola, Inc. Wire bond pad arrangement having improved pad density
JPH08102517A (ja) * 1994-09-30 1996-04-16 Nec Corp 半導体装置及びリードフレーム
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
US5994169A (en) * 1994-10-27 1999-11-30 Texas Instruments Incorporated Lead frame for integrated circuits and process of packaging
US5842628A (en) * 1995-04-10 1998-12-01 Fujitsu Limited Wire bonding method, semiconductor device, capillary for wire bonding and ball bump forming method
JPH0982742A (ja) * 1995-09-11 1997-03-28 Fujitsu Ltd ワイヤボンディング方法
US5686762A (en) * 1995-12-21 1997-11-11 Micron Technology, Inc. Semiconductor device with improved bond pads
US5734559A (en) 1996-03-29 1998-03-31 Intel Corporation Staggered bond finger design for fine pitch integrated circuit packages
US5904288A (en) * 1996-04-08 1999-05-18 Texas Instruments Incorporated Wire bond clamping method
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5735030A (en) * 1996-06-04 1998-04-07 Texas Instruments Incorporated Low loop wire bonding
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP3022819B2 (ja) * 1997-08-27 2000-03-21 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
EP0903780A3 (en) 1997-09-19 1999-08-25 Texas Instruments Incorporated Method and apparatus for a wire bonded package for integrated circuits
US5960262A (en) * 1997-09-26 1999-09-28 Texas Instruments Incorporated Stitch bond enhancement for hard-to-bond materials
US6008532A (en) 1997-10-23 1999-12-28 Lsi Logic Corporation Integrated circuit package having bond fingers with alternate bonding areas
US6064113A (en) 1998-01-13 2000-05-16 Lsi Logic Corporation Semiconductor device package including a substrate having bonding fingers within an electrically conductive ring surrounding a die area and a combined power and ground plane to stabilize signal path impedances
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6158647A (en) 1998-09-29 2000-12-12 Micron Technology, Inc. Concave face wire bond capillary
TW410446B (en) 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6329278B1 (en) * 2000-01-03 2001-12-11 Lsi Logic Corporation Multiple row wire bonding with ball bonds of outer bond pads bonded on the leads
JP2001338955A (ja) * 2000-05-29 2001-12-07 Texas Instr Japan Ltd 半導体装置及びその製造方法
US6333562B1 (en) * 2000-07-13 2001-12-25 Advanced Semiconductor Engineering, Inc. Multichip module having stacked chip arrangement
TW531867B (en) * 2000-10-13 2003-05-11 Texas Instruments Inc Circuit structure integrating the power distribution functions of circuits and leadframes into the chip surface
US7135759B2 (en) * 2000-10-27 2006-11-14 Texas Instruments Incorporated Individualized low parasitic power distribution lines deposited over active integrated circuits
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
JP2002368176A (ja) * 2001-06-11 2002-12-20 Rohm Co Ltd 半導体電子部品のリードフレーム
TW495940B (en) 2001-07-20 2002-07-21 Via Tech Inc Method for forming a grid array packaged integrated circuit
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
US7190060B1 (en) * 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
JP3824545B2 (ja) * 2002-02-07 2006-09-20 松下電器産業株式会社 配線基板、それを用いた半導体装置、それらの製造方法
US7229906B2 (en) * 2002-09-19 2007-06-12 Kulicke And Soffa Industries, Inc. Method and apparatus for forming bumps for semiconductor interconnections using a wire bonding machine
US6815836B2 (en) * 2003-03-24 2004-11-09 Texas Instruments Incorporated Wire bonding for thin semiconductor package
US6927479B2 (en) * 2003-06-25 2005-08-09 St Assembly Test Services Ltd Method of manufacturing a semiconductor package for a die larger than a die pad
US6956286B2 (en) * 2003-08-05 2005-10-18 International Business Machines Corporation Integrated circuit package with overlapping bond fingers
US20050133928A1 (en) * 2003-12-19 2005-06-23 Howard Gregory E. Wire loop grid array package
US7375978B2 (en) 2003-12-23 2008-05-20 Intel Corporation Method and apparatus for trace shielding and routing on a substrate
KR100604840B1 (ko) * 2004-03-11 2006-07-28 삼성전자주식회사 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
TWI304238B (en) * 2004-09-07 2008-12-11 Advanced Semiconductor Eng Wire-bonding method for connecting wire-bond pads and chip and the structure formed thereby
JP4964780B2 (ja) 2004-11-12 2012-07-04 スタッツ・チップパック・インコーポレイテッド ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US7731078B2 (en) * 2004-11-13 2010-06-08 Stats Chippac Ltd. Semiconductor system with fine pitch lead fingers
US7358617B2 (en) * 2004-11-29 2008-04-15 Texas Instruments Incorporated Bond pad for ball grid array package

Also Published As

Publication number Publication date
US20080135997A1 (en) 2008-06-12
TW200623373A (en) 2006-07-01
JP2008520111A (ja) 2008-06-12
US20110266700A1 (en) 2011-11-03
US7986047B2 (en) 2011-07-26
TWI368974B (en) 2012-07-21
US20100225008A1 (en) 2010-09-09
US7745322B2 (en) 2010-06-29
US8129263B2 (en) 2012-03-06
KR101227228B1 (ko) 2013-01-28
US7453156B2 (en) 2008-11-18
KR20070084060A (ko) 2007-08-24
WO2006053277A3 (en) 2007-06-21
US20060113665A1 (en) 2006-06-01
WO2006053277A2 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
JP4964780B2 (ja) ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US10510659B2 (en) Substrate-less stackable package with wire-bond interconnect
US7176570B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US8008785B2 (en) Microelectronic assembly with joined bond elements having lowered inductance
US9685365B2 (en) Method of forming a wire bond having a free end
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
JP5651608B2 (ja) インピーダンス制御されたワイヤ・ボンド及び導電性基準部品を有するマイクロ電子アセンブリ
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
TW201431030A (zh) 具有阻抗控制引線接合及參考引線接合之微電子總成
US8269356B2 (en) Wire bonding structure and method that eliminates special wire bondable finish and reduces bonding pitch on substrates
JPS61274333A (ja) 半導体装置
US20110147928A1 (en) Microelectronic assembly with bond elements having lowered inductance
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP5048990B2 (ja) 半導体装置及びその製造方法
JP2010056349A (ja) 半導体素子、半導体素子製造装置用ツールおよび半導体素子の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081110

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100804

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Ref document number: 4964780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term