KR100604840B1 - 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체 - Google Patents

미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체 Download PDF

Info

Publication number
KR100604840B1
KR100604840B1 KR1020040016414A KR20040016414A KR100604840B1 KR 100604840 B1 KR100604840 B1 KR 100604840B1 KR 1020040016414 A KR1020040016414 A KR 1020040016414A KR 20040016414 A KR20040016414 A KR 20040016414A KR 100604840 B1 KR100604840 B1 KR 100604840B1
Authority
KR
South Korea
Prior art keywords
pad
bonding
wire
stud bump
diameter
Prior art date
Application number
KR1020040016414A
Other languages
English (en)
Other versions
KR20050091932A (ko
Inventor
강인구
안상호
양선모
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040016414A priority Critical patent/KR100604840B1/ko
Priority to US10/968,915 priority patent/US7371675B2/en
Publication of KR20050091932A publication Critical patent/KR20050091932A/ko
Application granted granted Critical
Publication of KR100604840B1 publication Critical patent/KR100604840B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20752—Diameter ranges larger or equal to 20 microns less than 30 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

미세 피치 범프(fine pitch bump)에의 리버스 와이어 본딩(reverse wire bonding) 방법 및 이에 의한 와이어 본드 구조체를 제공한다. 본 발명의 일 관점에 따른 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier) 및 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩을 제공한다. 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성한다. 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 제1패드에 전기적으로 연결되고 돌기에서 스터드 범프 상으로 연장되고 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성한다. 이때, 스터드 범프(stud bump)는 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 제2패드 상에 부착되게 형성될 수 있다.
미세 패드, 리버스 본딩, 스터드 범프, 스위핑, 와이어 휨

Description

미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에 의한 와이어 본드 구조체{Method of reverse wire bonding on fine pitch bump and wire bond structure thereby}
도 1 내지 도 4는 종래의 패드에 와이어를 본딩하는 과정을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 5 및 도 6은 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에 의한 와이어 본딩 구조체를 설명하기 위해서 개략적으로 도시한 도면들이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법에 사용될 서로 다른 직경의 와이어들을 개략적으로 보여주는 도면들이다.
도 8a 내지 도 8c는 본 발명의 실시예에 따른 서로 다른 직경의 와이어들을 사용하는 미세 피치 범프에의 리버스 와이어 본딩 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법이 적용된 와이어 본드 구조체의 적용례들을 설명하기 위해서 개략적으로 도시한 도면들이다.
본 발명은 반도체 소자의 와이어 본딩(wire bonding)에 관한 것으로, 특히, 미세 피치 범프(fine pitch bump)에의 리버스 와이어 본딩(reverse wire bonding) 방법 및 이에 의해 형성된 와이어 본드 구조체(wire bond structure)에 관한 것이다.
반도체 소자가 응용될 전자 휴대 기기 등이 소형화됨에 따라, 최근 반도체 소자의 패키지(package) 크기가 점점 소형화, 박형화, 경량화되어 가고 있다. 또한, 전자 기기 또는 정보 통신 기기에서 하나의 기능을 담당하는 반도체 칩이 하나의 패키지에 실장되던 것이, 하나의 패키지 내에 다수 개의 반도체 칩들이 배열 또는 적층되어 실장되는 형태, 예컨대, 다층 칩 패키지(MCP: Multi-Chip Package) 형태가 개발되고 있다.
이때, 배열 또는 적층되는 반도체 칩들은 복합된 기능을 위해 서로 다른 기능을 담당하는 소자 칩들일 수 있고, 또한, 용량의 증대를 위해서 동일한 기능을 담당하는 소자 칩들일 수 있다. 특히, MCP에서는 여러 종류의 칩들이 최소 2개 이상 적층된 형태를 가지기 때문에, 이러한 패키지를 구현하는 데 많은 제한 요소들이 도출되고 있다.
이러한 제한 요소들 중의 하나는 와이어 본딩 시에 사용될 와이어의 직경에 관한 문제를 예로 들 수 있다. MCP는 여러 종류의 칩이 하나의 패키지에 실장되므 로, 상대적으로 작은 크기의 반도체 칩은 상대적으로 큰 크기의 반도체 칩에 비해 상대적으로 와이어의 길이가 매우 길어 질 수 있다.
이러한 경우, 와이어가 원하지 않게 휘어져 인접하는 다른 와이어와 접촉하는 불량이 발생할 수 있다. 또한, 패키징 과정 중의 하나인 몰딩(molding) 과정에서 EMC(Epoxy Molding Compound)의 주입(injection) 시에, EMC 흐름에 의해서 와이어가 스위핑(sweeping)되는 불량이 발생할 수 있다.
이러한 경우, 와이어가 길어질수록 이러한 휨 또는 스위핑 불량을 방지하기 위해서 와이어의 직경은 상대적으로 커져야 한다. 그런데, 반도체 소자의 집적도가 증가함에 따라, 현재, 반도체 소자의 와이어 본딩을 위한 칩 패드(chip pad)의 크기는 점차 더욱 감소되어 매우 미세해지고 있다. 이에 따라, 직경이 상대적으로 큰 와이어의 사용은 크게 제한되고 있다.
도 1 내지 도 4는 종래의 패드에 와이어를 본딩하는 과정을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 1을 참조하면, 일반적인 반도체 칩의 와이어 본딩은 볼 본딩(ball bonding) 과정으로 수행되고 있다. 예컨대, 도 1에 제시된 바와 같이 와이어 본딩 장치(wire bonding machine)의 캐필러리(capillary)를 이용하여 직경이 D1인 와이어(10)의 끝단에 볼 형태의 돌기(15)를 형성한 후, 이러한 돌기(15)를, 도 2에 제시된 바와 같이, D4의 선폭의 도전성 패드(20)에 부착시킨다.
이러한 부착 과정에서 돌기(15)는 눌려져 변형된 형태(15')가 되어 패드(20)에 본딩 부착된다. 이후, 캐필러리는 계속 도전성 물질을 제공하며 이동함으로써, 와이어(10)가 돌기(15')로부터 연장되게 된다. 이러한 와이어(10)는 다른 패드, 예컨대, 반도체 칩이 실장되는 캐리어(carrier) 등에 형성된 전극 패드 등에 스티치 본딩 형태(stitch bonding fashion)로 본딩된다.
그런데, 이러한 볼 본딩 형태(ball bonding fashion)가 가능하기 위해서는, 볼 형태의 돌기(15')가 패드(20)에 본딩되었을 때, 그 돌기(15')의 폭 D3이 패드(20)의 폭 D4를 넘어서서는 곤란하게 된다. 즉, 패드(20)에 부착된 돌기(15')의 폭 D3 보다 패드(20)의 폭 D4가 더 커야 한다.
이러한 부착된 돌기(15')의 폭 D3은 도 1의 초기의 볼 형태의 돌기(15)의 폭 D2에 의존하고, 볼 형태의 돌기(15)의 폭 D2는 캐필러리에 공급되어 사용되는 금(gold) 와이어(10)의 직경 D1에 의존하게 된다. 따라서, 사용할 수 있는 와이어(10) 직경 D1은 결국 패드(20)의 선폭 D4에 의존하게 되며, 이러한 패드(20)의 선폭 D4는 결국 사용할 와이어(10)의 직경을 제한하는 요소가 된다.
따라서, 도 3에 제시된 바와 같이 반도체 소자 칩(30) 상에 형성된 도전성 패드(21)의 크기가 상대적으로 작아져 미세하게 되면, 이러한 패드(21)에 본딩될 수 있는 와이어(11)의 직경 D11은, 부착된 돌기(16)의 폭 D31이 패드(21)의 선폭 D41에 의해 제한되므로, 결국 패드(21)의 선폭 D41에 의해 제한되게 된다. 즉, 보다 작은 직경의 와이어(11)만이 본딩 와이어 과정에 사용될 수 있다. 이와 같이 되면, 본딩 와이어(11)의 길이가 길어지면 와이어의 휨 또는 스위핑 불량 등이 유발되게 된다.
도 4를 참조하여 보다 구체적으로 설명하면, 반도체 소자 패키징 시에 캐리 어(40)에 제1반도체 칩(31)이 올려지고, 제2반도체 칩(35)이 제1반도체 칩(31) 상에 올려지는 형태로 MCP가 구성된다. 이때, 반도체 소자의 집적도의 증가 및 디자인 룰(design rule)이 감소함에 따라, 제1반도체 칩(31) 및 제2반도체 칩(35) 각각에는 미세한 크기의 제1패드(21) 및 제2패드(25)가 형성된다. 이러한 제1패드(21) 및 제2패드(25) 각각을 캐리어(40) 상에 형성되어 있는 제1전극 패드(51) 및 제2전극 패드(55) 각각과 전기적으로 연결시키기 위해서 와이어 본딩 과정으로 제1와이어(13) 및 제2와이어(17)가 본딩 연결된다.
이때, 제1와이어(13) 및 제2와이어(17)는 그 직경이 제1패드(21) 및 제2패드(25)의 크기에 의해 제한되어 상대적으로 작은 직경의 와이어이게 된다. 이에 따라, 제1와이어(13)의 길이 L1 보다 긴 길이 L2에까지 연장되는 제2와이어(17)는 자체 장력의 부족 등에 의해서 휘거나 또는 EMC 주입 과정 등에서 스위핑될 우려가 매우 높게 된다. 또한, 제1패드(21) 및 제2패드(25)의 크기가 매우 미세하게 되면, 상대적으로 짧은 길이 L1까지 연장되는 제1와이어(13) 또한 휘거나 또는 스위핑될 수도 있다.
이러한 와이어 휨 또는 스위핑 발생의 우려에도 불구하고, 미세한 크기의 제1패드(21) 및 제2패드(25)의 크기에 의존하는 돌기(16)의 크기 제한에 의해서 보다 굵은 직경의 와이어를 사용하는 것은 제한되게 된다. 따라서, 이러한 와이어 본딩에 사용할 와이어의 직경이 반도체 소자 칩의 패드 크기에 제한되는 것을 해소할 방법의 개발이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 와이어 본딩에 사용될 와이어의 직경의 반도체 소자 칩의 패드 크기에 대한 의존성을 해소하여, 반도체 소자 칩의 패드 크기가 미세해지더라도 보다 굵은 직경을 가지는 와이어를 사용할 수 있어, 본딩 와이어의 휨 또는 스위핑 불량의 발생 등을 방지할 수 있는 와이어 본딩 방법 및 이에 따른 와이어 본드 구조체를 제공하는 데 있다.
상기의 기술적 과제들을 달성하기 위한 본 발명의 일 관점은, 미세 피치 범프(fine pitch bump)에의 리버스 와이어 본딩(reverse wire bonding) 방법을 제공한다.
상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계와, 적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩을 제공하는 단계, 상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계, 및 상기 스터드 범프에 비해 큰 직경을 가지는 볼 본딩 형태(ball bonding fashion)의 본딩을 위한 돌기를 어느 한 끝단에 가지고 양 끝단이 각각 상기 제1패드 및 상기 스터드 범프에 본딩되어 상기 제1패드 및 상기 제2패드를 전기적으로 연결하는 본딩 와이어를 형성하는 단계를 포함하여 구성될 수 있다.
또한, 상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계, 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩을 제공하는 단계, 상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계, 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의 해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하여 구성될 수 있다.
상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성될 수 있다.
상기 상대적으로 작은 직경을 가지는 와이어로서 상기 스터드 범프로서의 돌기가 적어도 상기 제2패드의 범위 내로부터 벗어나지 않게 허용하는 직경을 가지는 와이어를 사용할 수 있다.
상기 제2패드의 한 변의 길이는 약 30㎛에서 약 70㎛의 범위이고, 상기 본딩 와이어에 비하여 상대적으로 작은 직경을 가지는 상기 와이어의 직경은 약 10㎛에서 약 25.4㎛의 범위이고, 상기 제2패드에 전기적으로 연결되는 도전성의 상기 본딩 와이어의 직경은 약 30㎛에서 약 50㎛의 범위일 수 있다.
또한, 상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계, 적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩들 개개를 웨이퍼로부터 분리하는 단계, 상기 반도체 칩을 상기 캐리어 상에 부착하는 단계, 상기 부착된 반도체 칩의 상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계, 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하여 구성될 수 있다.
상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성될 수 있다.
상기 상대적으로 작은 직경을 가지는 와이어를 사용하여 상기 스터드 범프로서의 돌기를 형성하는 단계와 상기 제1패드에 연결되는 상기 본딩 와이어를 형성하는 단계는 동일한 와이어 본딩 장비(wire bonding machine)에서 캐필러리(capillary)에 서로 다른 직경의 와이어를 교번적으로 제공하며 수행되거나 서로 다른 와이어 본딩 장비에서 수행될 수 있다.
또한, 상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계, 적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 웨이퍼를 제공하는 단계, 상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계, 상기 웨이퍼로부터 개개의 반도체 칩들로 분리하는 단계, 상기 반도체 칩을 상기 캐리어 상에 부착하는 단계, 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하여 구성될 수 있다.
또한, 상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계, 적어도 제2패드를 가지는 제1반도체 칩을 제공하는 단계, 적어도 상기 제1패드에 비해 작은 크기의 제3패드를 가지는 제2반도체 칩을 상기 제1반도체 칩 상에 적층하는 단계, 상기 제3패드 상에 도전성의 제1스터드 범프(stud bump)를 형성하는 단계, 상기 제2패드 및 상기 제1패드를 전기적으로 연결하는 도전성의 제1본딩 와이어를 형성하는 단계, 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 제1스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제1스터드 범프 상으로 연장되고 상기 제1스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제3패드에 전기적으로 연결되고 상기 제1본딩 와이어에 비해 긴 도전성의 제2본딩 와이어를 형성하는 단계를 포함하여 구성될 수 있다.
상기 제1스터드 범프는 상기 제2본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성될 수 있다.
상기 제1본딩 와이어를 형성하기 이전에 상기 제2패드 상에 상기 제1스터드 범프와 대등한 크기의 도전성의 제2스터드 범프를 형성할 수 있다.
상기 제1본딩 와이어는 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제2스터드 범프 상으로 연장되고 상기 제2스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되게 형성될 수 있다.
상기 제1본딩 와이어로서 상기 제2본딩 와이어와 대등한 직경의 와이어를 사용할 수 있다. 또는, 상기 제1본딩 와이어로서 상기 제2본딩 와이어 보다 작은 직경의 와이어를 사용할 수 있다.
또한, 상기 와이어 본딩 방법은, 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계, 적어도 제2패드를 가지는 제1반도체 칩을 상기 캐리어 상에 부착하는 단계, 적어도 상기 제1패드에 비해 작은 크기의 제3패드를 가지는 제2반도체 칩을 상기 캐리어 상에 부착하되 상기 제1패드와 상기 제2패드와의 이격 거리 보다 상기 제1패드와 상기 제3패의 이격 거리가 더 멀게 부착하는 단계, 상기 제3패드 상에 도전성의 제1스터드 범프(stud bump)를 형성하는 단계, 상기 제2패드 및 상기 제1패드를 전기적으로 연결하는 도전성의 제1본딩 와이어를 형성하는 단계, 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 제1스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제1스터드 범프 상으로 연장되고 상기 제1스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제3패드에 전기적으로 연결되고 상기 제1본딩 와이어에 비해 긴 도전성의 제2본딩 와이어 를 형성하는 단계를 포함하여 구성될 수 있다.
또한, 상기 와이어 본딩 방법에 의해 형성되는 와이어 본드 구조체는, 적어도 제1패드를 가지는 캐리어(carrier), 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩, 상기 제2패드 상에 형성된 도전성의 스터드 범프(stud bump), 및 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 포함하여 구성될 수 있다.
상기 스터드 범프는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기일 수 있다. 상기 스터드 범프로서의 돌기는 상기 제1패드 상에 본딩된 상기 본딩 와이어의 돌기에 비해 작은 직경을 가지는 것일 수 있다.
본 발명에 따르면, 반도체 소자 칩 패드 상에 미세 피치의 범프를 형성한 후, 그 상에 와이어가 스티치 본딩(stitch bonding)되게 리버스 와이어 본딩하는 방법을 제공하여, 와이어 본딩에 사용될 와이어의 직경의 반도체 소자 칩의 패드 크기에 대한 의존성을 해소할 수 있다. 이에 따라, 반도체 소자 칩의 패드 크기가 미세해지더라도 보다 굵은 직경을 가지는 와이어를 사용할 수 있어, 본딩 와이어의 휨 또는 스위핑 불량의 발생 등을 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안되며, 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것으로 해석되는 것이 바람직하다.
본 발명의 실시예에서는 반도체 소자 칩 패드 상에 미세 피치의 범프를 형성한 후, 그 상에 와이어가 스티치 본딩(stitch bonding)되게 리버스 와이어 본딩하는 방법을 제공한다. 반도체 소자 칩 패드가 반도체 소자의 집적도의 증가 및 디자인 룰의 감소에 따라 미세해지더라도, 와이어 본딩에 사용될 와이어를 반도체 소자 칩의 패드 크기에 대해 의존하는 직경 보다 큰 직경의 와이어로 사용할 수 있어, 패드 크기에 의존하는 와이어 직경의 제한을 해소할 수 있다. 이에 따라, 보다 굵은 직경을 가지는 와이어를 와이어 본딩에 사용하는 것이 가능하여, 상대적으로 가는 직경의 와이어를 사용함에 따른 본딩 와이어의 휨 또는 스위핑 불량의 발생 등을 방지할 수 있다.
도 5 및 도 6은 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에 의한 와이어 본드 구조체를 설명하기 위해서 개략적으로 도시한 도면들이다. 도 7a 및 도 7b는 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법에 사용될 서로 다른 직경의 와이어들을 개략적으로 보여주는 도면들이다. 도 8a 내지 도 8c는 본 발명의 실시예에 따른 서로 다른 직경의 와이어들을 사용하는 미세 피치 범프에의 리버스 와이어 본딩 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 5 및 도 6을 참조하면, 본 발명의 실시예에 따른 와이어 본딩 방법은 상대적으로 넓은 크기 W1의 제1패드(310), 예컨대, 캐리어(100) 상에 형성된 리드(lead) 등과 같은 도전성 전극 패드에 볼 본딩 형태(ball bonding fashion)의 본딩을 형성하기 위해 볼 형태의 돌기(prominence:510))를 형성하고, 돌기(510)로부터 와이어(501)를 연장하여 반도체 칩(200) 상에 형성된 상대적으로 미세한 작은 크기 W2의 제2패드(350) 상에 스티치 본딩 형태(stitch bonding fashion)의 본딩을 형성하는 리버스 와이어 본딩(reverse wire bonding) 방법을 기본으로 수행된다. 이때, 스티치 본딩 형태의 본딩은 제2패드(350) 상에 미리 형성된 도전성 범프(410)와 연장된 와이어(501) 사이에 형성된다.
이때, 제1패드(310)는 캐리어(100) 상에 도입되는 전극 패드일 수 있으며, 반도체 칩 패키지의 구조적인 면에서 볼 때, 상대적으로 큰 선폭 크기로 형성되는 것이 허용될 수 있다. 이에 비해, 반도체 칩(200) 상에 형성된 본딩을 위한 제2패드(350)는, 반도체 칩(200)의 크기가 극심하게 줄어들고 또한 반도체 칩(200)의 집적도가 크게 증가함에 따라, 매우 미세한 작은 피치(pitch) 크기로 형성되게 된다. 예를 들어, 제2패드(350)는 제1패드(310)에 비해 상대적으로 작은 선폭 크기 W2로 형성된다.
이와 같은 구조에서 제1패드(310)의 크기 W1에 적합한 직경의 와이어를 제1패드(310)에 직접 본딩할 경우, 와이어의 직경이 제2패드(350) 크기 W2에 부적합하여 본딩 부위의 폭이 제2패드(350)의 범위를 벗어나게 될 수 있다. 이는 와이어 본딩에서 바람직하지 않으므로, 종래의 경우, 제2패드(350)의 선폭에 적절한 직경을 가지는 보다 상대적으로 가는 와이어를 사용하여 본딩을 수행하였다.
즉, 도 7a 및 도 7b에 제시된 바와 같이 서로 다른 두 직경이고, 제2패드(350) 크기 W2에 적합한 직경 D71의 제1와이어(400)와 제1패드(310) 크기 W1에 적합한 직경 D75의 제2와이어(500)를 고려할 때, 종래의 경우 제2패드(350)의 상대적으로 작은 선폭 크기 W1에 의존하는 제한 때문에 제2와이어(500)를 와이어 본딩에 사용하는 것은 실질적으로 불가능하다. 이는, 제2와이어(500)를 와이어 본딩에 사용할 경우, 제2와이어(500)와 제2패드(350)가 본딩되는 부분이 제2패드(350)의 범위를 벗어나게 되어, 인근하는 다른 제2패드(350) 등과 전기적으로 단락되는 등의 문제를 야기하기 때문이다. 따라서, 제2패드(350) 크기 W2에 적합한 직경 D71의 제1와이어(400)를 사용하여 와이어 본딩을 수행하였다.
이와 같이 제2패드(350)의 선폭 크기 W2에 의해서 보다 큰 직경 D75의 와이어(500)의 사용이 제한되는 것을 해소하기 위해서, 본 발명의 실시예에서는 와이어 본딩 과정을 수행하기 이전에 제2패드(350) 상에 제2패드(350)의 선폭 W2에 적합한 선폭을 가지는 스터드 범프(stud bump:410)를 형성한다. 이러한 스터드 범프(410)는 제2패드(350)의 범위를 벗어나지 않도록 형성되는 것이 바람직하다. 따라서, 스터드 범프(410)의 선폭 또는 피치 크기는 제2패드(350)의 선폭 W2 보다 작게 형성될 수 있다.
이러한 스터드 범프(410)는 패키지 형성 과정에서 보고된 다양한 형태의 도전성 범프를 형성하는 방법으로 형성될 수 있으나, 도 8a에 제시된 바와 같이, 와이어 본딩 장치의 제1캐필러리(610)에 상대적으로 작은 직경의 가는 와이어, 예컨 대, 도 7a에 제시된 바와 같이, 제2패드(350) 크기 W2에 적합한 직경 D71의 제1와이어(400)를 제공하여, 제1캐필러리(610) 끝단 부위에 볼 형태의 돌기를 형성하고 이러한 돌기를 제2패드(350) 상에 볼 본딩 형태로 본딩하여 미세 피치의 스터드 범프(410)를 형성한다. 이후에, 제1캐필러리(610)를 이용하여 스터드 범프(410)를 와이어(400)로부터 끊은 후 제1캐필러리(610)를 제2패드(350) 상 바깥으로 이동시켜 스터드 범프(410)를 완성한다.
이와 같이 형성된 스터드 범프(410)는, 도 5에 도시된 바와 같이, 볼 형태의 몸체 위에 가는 직경의 돌출부(415)가 형성되기 마련인데, 이러한 돌출부(415)는, 도 6에 제시된 바와 같이, 이러한 스터드 범프(410) 상에 스티치 본딩 형태로 와이어(501)가 본딩될 때, 와이어(501)와 스터드 범프(410)의 본딩 부위가 원하지 않게 넓은 선폭으로 형성되는 것을 해소해주는 역할을 할 수 있다. 즉, 가는 직경의 돌출부(415)가 와이어(501)에 눌려 우선적으로 스티치 본딩되므로, 전체 본딩 부위가 넓게 퍼지지 않고 상대적으로 작은 범위에 한정되게 된다.
도 5에 제시된 바와 같이 스터드 범프(410)를 형성한 후, 도 8b에 제시된 바와 같이 제2캐필러리(650)에 상대적으로 큰 직경의 와이어, 예컨대, 도 7b에 제시된 바와 같이, 제1패드(310) 크기 W1에 적합한 직경 D75의 제2와이어(500)를 제공하여, 제2캐필러리(650) 끝단 부위에 볼 형태의 돌기를 형성하고 이러한 돌기를 제1패드(310) 상에 볼 본딩 형태로 본딩하여 볼 형태의 돌기(510)를 제1패드(310) 상에 본딩시킨다.
이때, 제1패드(310) 상에 형성되는 볼 형태의 돌기(510)는 스터드 범프(410) 를 형성하는 사용된 제1와이어(400)에 비해 큰 직경 D75를 가지는 제2와이어(500)를 사용하여 형성되었으므로, 돌기(510)는 스터드 범프(410)에 비해 큰 직경 또는 선폭을 가지게 된다.
이후에, 제2캐필러리(650)를 통해 돌기(510)에 연장되는 와이어를 계속 제공하며 제2캐필러리(650)를 스터드 범프(410) 상으로 이동시킨다. 이어서, 제2캐필러리(650)를 사용하여 제1패드(310) 상의 돌기(510)로부터 연장된 본딩 와이어(501)와 스터드 범프(410)를 스티치 본딩 형태로 부착 본딩하고, 제2캐필러리(650)를 이용하여 제2와이어(500)를 끊어주어 본딩 와이어(501)를 완성한다.
이와 같이 와이어 본딩 구조를 형성하면, 제2패드(350)의 미세한 선폭 W2에 적합한 와이어, 예컨대, 도 7a에 제시된 바와 같은 제1와이어(400)에 비해 그 직경이 상대적으로 더 큰 도 7b에 제시된 바와 같은 제2와이어(500)를 사용하여 와이어 본딩을 수행할 수 있다. 이에 따라, 형성되는 본딩 와이어(501)는 제2패드(350)의 크기에 의존하는 직경의 제한을 벗어나 더 큰 직경의 와이어를 사용하여 형성될 수 있다.
따라서, 본딩 와이어(501)가, 상대적으로 길게 연장되는 경우나 또는 제2패드(350)가 상대적으로 미세한 크기로 형성되는 경우에도, 상대적으로 큰 직경의 와이어를 사용하여 형성될 수 있다. 이에 따라, 종래의 상대적으로 가는 직경의 와이어를 사용할 수밖에 없는 제한을 해소할 수 있어, 상대적으로 가는 직경의 와이어를 사용함에 따른 본딩 와이어의 휨 또는 스위핑 발생 등과 같은 불량 발생을 효과적으로 방지할 수 있다.
한편, 도 6 및 도 8c에서는 본딩 와이어(501)에 본딩되는 스터드 범프(410)를 하나 도입하는 경우를 예시하였으나, 경우에 따라, 이러한 스터드 범프(410) 상에 제2의 스터드 범프(도시되지 않음)를 적층하고 그 상에 본딩 와이어(501)가 도입되어 스티치 본딩될 수도 있다. 그리고, 제1패드(310)가 캐리어(100) 상에 리드 등에 전기적으로 연결되는 전극 패드인 경우를 예시하여 설명하였으나, 제1패드(310)는 반도체 칩(200)과는 다른 제2의 반도체 칩(도시되지 않음) 상에 형성된 다른 도전성 패드일 수도 있다.
한편, 도 5 및 도 8을 참조한 이제까지의 설명은 실질적으로 반도체 칩(350)이, 와이어 본딩 과정을 위해 리드 및 이러한 리드 등에 전기적으로 연결된 제1패드(310) 등이 그 상에 형성된 캐리어(100)에 부착된 후에 스터드 범프(410)를 형성하는 경우를 예시한 경우이다. 즉, 웨이퍼(wafer)로부터 소잉(sawing) 등의 과정을 통해 분리된 반도체 칩(200) 다이 부착(die attach) 과정에 의해 캐리어(100) 상에 부착된 후, 스터드 범프(410)가 반도체 칩(200)의 제2패드(350) 상에 형성되는 바를 설명하였다.
이러한 경우, 스터드 범프(410)를 형성하는 과정과 본딩 와이어(501)를 형성하는 과정, 즉, 리버스 와이어 본딩 과정은 서로 다른 볼 본딩 장치들에서 수행되거나 또는 동일한 볼 본딩 장치에서 캐필러리(610)에 서로 다른 직경의 와이어(400 또는 500)를 교번적으로 제공하여 수행될 수 있다.
이때, 상대적으로 작은 직경의 제1와이어(400)는 대략 10㎛ 이상에서 25.4㎛ 이하 직경의 와이어일 수 있으며, 상대적으로 큰 직경의 제2와이어(500)는 대략 30㎛ 이상에서 50㎛이하의 직경의 와이어일 수 있다. 또한, 반도체 칩(200) 상에 형성되는 제2패드(350)의 오픈 크기(open size), 즉, 선폭(한 변의 길이)은 대략 30㎛ 이상에서 70㎛ 이하일 수 있다. 이러한 제2패드(350)의 선폭이 작아짐에 따라, 제1와이어(400)의 직경은 함께 작아질 수 있다. 그리고, 실질적으로 제1패드(310)와 제2패드(350)의 간격에 따른 본딩 와이어(501)의 길이는 대략 1.5mm 이상으로 긴 경우에도 본 발명의 실시예는 적용될 수 있다.
한편, 본 발명의 실시예에서 제시하는 스터드 범프(410)는, 도 5 및 도 8a를 참조하여 설명한 바와 달리, 반도체 칩(200)이 캐리어(100)에 부착되기 이전에, 즉, 다이 부착 과정이 수행되기 이전에 반도체 칩(200)의 제2패드(350)에 형성될 수 있다.
도 9a 내지 도 9c는 본 발명의 실시예에 따른 스터드 범프를 형성하는 방법을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 9a를 참조하면, 웨이퍼(201)로부터 반도체 칩으로 분리되기 이전에, 즉, 소잉 등의 과정을 수행하기 이전에, 웨이퍼(201) 상에 형성된 본딩을 위한 도전성 제2패드(350)에 스터드 범프(410)를 형성한다. 이때, 제2패드(350)가 미세한 크기를 가질 때, 제2패드(350) 크기에 적절한 직경의 와이어, 예컨대, 25.4㎛ 이하 직경의 와이어를 이용하여, 도 5 및 도 8a를 참조하여 설명한 바와 마찬가지로, 볼 형태의 스터드 범프(410)를 형성한다.
도 9b를 참조하면, 웨이퍼(201)를 소잉하여 개개의 반도체 칩(200)으로 분리한다.
도 9c를 참조하면, 다이 부착 과정으로 반도체 칩(200)을 리드 등에 전기적 으로 연결되는 전극 패드로서의 제1패드(310)가 부착된 캐리어(100) 상에 부착한다. 이후에, 도 6, 도 8b 및 도 8c를 참조하여 설명한 바와 같이 본딩 와이어(501)를 형성한다.
이제까지 설명한 바와 같은 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법은 본딩 와이어가 반도체 칩 상에 미세한 크기의 패드가 형성된 상태에서 긴 루프(long loop)를 형성할 때 이용될 수 있다.
도 10a 및 도 10b는 본 발명의 실시예에 따른 미세 피치 범프에의 리버스 와이어 본딩 방법이 적용된 와이어 본드 구조체의 적용례들을 설명하기 위해서 개략적으로 도시한 도면들이다.
도 10a를 참조하면, MCP 형태의 패키지가 구현될 때, 상대적으로 큰 크기의 제1패드(311) 및 제2패드(315) 등이 형성된 캐리어(100) 상에 반도체 칩들(210, 250)들이 적층된 형태로 부착될 수 있다.
이때, 이러한 반도체 칩들(210, 250) 중 상대적으로 아래에 위치하는 제1반도체 칩(210) 상에 형성된 상대적으로 작은 미세한 크기의 제3패드(351)는 상대적으로 가까운 이격 거리 L1에 위치하는 제1패드(311)에 전기적으로 연결되어야 할 경우가 있다. 또한, 제1반도체 칩(210) 상에 적층된 제2반도체 칩(250) 상에 형성된 상대적으로 작은 미세한 크기의 제4패드(355)는 상대적으로 먼 이격 거리 L2에 위치하는 제2패드(315)에 전기적으로 연결되어야 할 경우가 있다.
상대적으로 가까운 이격 거리 L1에 위치하는 제1패드(311)와 제3패드(351)를 전기적으로 연결하는 제1본딩 와이어(501)는, 상대적으로 작은 미세한 크기를 가지 는 제3패드(351)에 적합한 가는 본딩 와이어로 형성될 수 있다. 그럼에도 불구하고, 제3패드(351) 상에 본 발명의 실시예에서와 같이 미세 피치 크기의 제1스터드 범프(411)를 도 5 및 도 8a를 참조하여 설명한 바와 같이 형성한 후, 제1패드(311)로부터 상대적으로 큰 직경을 가지는 와이어를 사용하여, 제1패드(311)에 부착되는 돌기(511)를 형성한 후, 이로부터 제1본딩 와이어(501)를 제1스터드 범프(411) 상으로 연장시키고, 제1스터드 범프(411)와 제1본딩 와이어(501)를 스티치 본딩 형태로 본딩한다.
한편, 상대적으로 먼 이격 거리 L2에 위치하는 제2패드(315)와 제4패드(355)를 전기적으로 연결하는 제2본딩 와이어(505)는 긴 루프를 형성하게 된다. 예를 들어, 제2본딩 와이어(505)는 그 길이가 대략 1.5mm 이상이 될 수 있다. 이때, 제4패드(355)의 오픈 크기가 대략 70㎛ 이하로 미세한 크기를 가진다면, 이러한 미세한 피치 크기의 제4패드(355)에 적합한 본딩 와이는 그 직경이 대략 25.4㎛ 이하의 상대적으로 작은 직경의 가는 와이어인 것이 바람직하다.
그런데, 이러한 가는 와이어를 이용할 경우, 와이어 휨 현상 및 스위핑 현상과 같은 불량이 발생할 수 있다. 이를 해소하기 위해서, 미세한 크기인 제4패드(355) 상에 본 발명의 실시예에서 제시하는 미세 피치 크기의 제2스터드 범프(415)를 제4패드(355) 상에, 도 5 및 도 8a를 참조하여 설명한 바와 같이, 미리 형성한다. 이후에, 도 6 및 도 8c 등을 참조하여 설명한 바와 같이, 상대적으로 큰 직경의 굵은 와이어를 사용하여 제2패드(315) 상에 볼 형태의 돌기(515)를 부착하고 이에 연장되는 제2본딩 와이어(505)를 제2스터드 범프(415) 상으로 연장한다. 이후에, 제2본딩 와이어(505)를 제2스터드 범프(415) 상에 스티치 본딩 형태로 본딩시킨다.
이와 같은 경우, 미세한 크기의 제3패드(351) 또는 제4패드(355)에 적합하지 않는 상대적으로 큰 직경을 가지는 굵은 와이어를 와이어 본딩에 사용할 수 있어, 본딩 와이어의 휨 또는 스위핑 현상 발생 등을 방지할 수 있다.
도 10b를 참조하면, 상대적으로 큰 크기의 제1패드(310) 등이 형성된 캐리어(100) 상에 다수의 반도체 칩들(210, 250)들이 배열된 형태로 부착되어 패키징(packaging)될 수 있다. 이러한 경우 반도체 칩들(210, 250)은 서로 다른 기능을 가지거나 또는 동일한 기능을 수행하는 것일 수 있다.
이때, 이러한 반도체 칩들(210, 250) 중 제1반도체 칩(210) 상에 형성된 상대적으로 작은 미세한 크기의 제2패드(351)는 상대적으로 먼 이격 거리 L4에 위치하는 제1패드(310)에 전기적으로 연결되어야 할 경우가 있다. 또한, 제1반도체 칩(210)과 이격되어 캐리어(100) 상에 부착된 제2반도체 칩(250) 상에 형성된 상대적으로 작은 미세한 크기의 제3패드(355)는 상대적으로 가까운 이격 거리 L3에 위치하는 제1패드(310)에 전기적으로 연결되어야 할 경우가 있다.
제1패드(310)와 상대적으로 가까운 이격 거리 L3에 위치하는 제3패드(355)를 전기적으로 연결하는 제2본딩 와이어(401)는, 상대적으로 작은 미세한 크기를 가지는 제3패드(355)에 적합한 가는 본딩 와이어로 형성될 수 있다. 예를 들어, 제3패드(355) 상에 본 발명의 실시예에서와 같이 미세 피치 크기의 제2스터드 범프(415)를 도 5 및 도 8a를 참조하여 설명한 바와 같이 형성한 후, 제1패드(310)로부터 미 세한 크기의 제3패드(355)에 적합한 가는 작은 직경을 가지는 와이어를 사용하여, 제1패드(310)에 부착되는 돌기(420)를 형성한 후, 이로부터 제2본딩 와이어(401)를 제2스터드 범프(415) 상으로 연장시키고, 제2스터드 범프(415)와 제2본딩 와이어(401)를 스티치 본딩 형태로 본딩한다. 그럼에도 불구하고, 도 10a를 참조하여 설명한 바와 마찬가지고, 제2본딩 와이어(401)는 상대적으로 굵은 본딩 와이어로 형성될 수도 있다.
한편, 제1패드(310)에서 상대적으로 먼 이격 거리 L4에 위치하는 제2패드(351)를 전기적으로 연결하는 제1본딩 와이어(501)는 긴 루프를 형성하게 된다. 예를 들어, 제1본딩 와이어(501)는 그 길이가 대략 1.5mm 이상이 될 수 있다. 이때, 제2패드(351)의 오픈 크기가 대략 70㎛ 이하로 미세한 크기를 가진다면, 이러한 미세한 피치 크기의 제2패드(351)에 적합한 본딩 와이는 그 직경이 대략 25.4㎛ 이하의 상대적으로 작은 직경의 가는 와이어인 것이 바람직하다.
따라서, 본 발명의 실시예에서 제시하는 미세 피치 크기의 제1스터드 범프(411)를 제2패드(351) 상에, 도 5 및 도 8a를 참조하여 설명한 바와 같이, 우선적으로 미리 형성한다. 이후에, 도 6 및 도 8c 등을 참조하여 설명한 바와 같이, 상대적으로 큰 직경의 굵은 와이어를 사용하여 제1패드(310) 상에 볼 형태의 큰 직경의 돌기(510)를 부착하고 이에 연장되는 제1본딩 와이어(501)를 제1스터드 범프(411) 상으로 연장한다. 이후에, 제1본딩 와이어(501)를 제1스터드 범프(411) 상에 스티치 본딩 형태로 본딩시킨다.
이와 같은 경우, 미세한 크기의 제2패드(351)에 적합하지 않는 상대적으로 큰 직경을 가지는 굵은 와이어를 와이어 본딩에 사용할 수 있어, 본딩 와이어의 휨 또는 스위핑 현상 발생 등을 방지할 수 있다.
상술한 본 발명에 따르면, 와이어 본딩에 사용될 와이어의 직경이 반도체 소자 칩의 패드 크기에 대해 의존성을 가지는 것을 극복할 수 있다. 이에 따라, 반도체 소자 칩의 패드 크기가 미세해지더라도 이러한 미세 피치의 패드에 적합한 본딩 와이어 보다 굵은 직경을 가지는 와이어를 사용하여 본딩 와이어 과정을 수행할 수 있다. 따라서, 상대적으로 가는 직경을 가지는 와이어를 사용함에 따른 본딩 와이어의 휨 또는 스위핑 현상 등과 같은 불량의 발생을 효과적으로 방지할 수 있다.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.

Claims (28)

  1. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩을 제공하는 단계;
    상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계; 및
    상기 스터드 범프에 비해 큰 직경을 가지는 볼 본딩 형태(ball bonding fashion)의 본딩을 위한 돌기를 어느 한 끝단에 가지고 양 끝단이 각각 상기 제1패 드 및 상기 스터드 범프에 본딩되어 상기 제1패드 및 상기 제2패드를 전기적으로 연결하는 본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  2. 제1항에 있어서,
    상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  3. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩을 제공하는 단계;
    상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계; 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  4. 제3항에 있어서,
    상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  5. 제4항에 있어서,
    상기 상대적으로 작은 직경을 가지는 와이어로서 상기 스터드 범프로서의 돌기가 적어도 상기 제2패드의 범위 내로부터 벗어나지 않게 허용하는 직경을 가지는 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  6. 제4항에 있어서,
    상기 제2패드의 한 변의 길이는 30㎛에서 70㎛의 범위이고, 상기 본딩 와이어에 비하여 상대적으로 작은 직경을 가지는 상기 와이어의 직경은 10㎛에서 25.4㎛의 범위이고, 상기 제2패드에 전기적으로 연결되는 도전성의 상기 본딩 와이어의 직경은 30㎛에서 50㎛의 범위인 것을 특징으로 하는 와이어 본딩 방법.
  7. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩들 개 개를 웨이퍼로부터 분리하는 단계;
    상기 반도체 칩을 상기 캐리어 상에 부착하는 단계;
    상기 부착된 반도체 칩의 상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계; 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  8. 제7항에 있어서,
    상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  9. 제8항에 있어서,
    상기 상대적으로 작은 직경을 가지는 와이어로서 상기 스터드 범프로서의 돌기가 적어도 상기 제2패드의 범위 내로부터 벗어나지 않게 허용하는 직경을 가지는 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  10. 제8항에 있어서,
    상기 상대적으로 작은 직경을 가지는 와이어를 사용하여 상기 스터드 범프로서의 돌기를 형성하는 단계와 상기 제1패드에 연결되는 상기 본딩 와이어를 형성하는 단계는 동일한 와이어 본딩 장비(wire bonding machine)에서 캐필러리(capillary)에 서로 다른 직경의 와이어를 교번적으로 제공하며 수행되거나 서로 다른 와이어 본딩 장비에서 수행되는 것을 특징으로 하는 와이어 본딩 방법.
  11. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    적어도 상기 제1패드에 비해 작은 크기의 제2패드를 가지는 웨이퍼를 제공하는 단계;
    상기 제2패드 상에 도전성의 스터드 범프(stud bump)를 형성하는 단계;
    상기 웨이퍼로부터 개개의 반도체 칩들로 분리하는 단계;
    상기 반도체 칩을 상기 캐리어 상에 부착하는 단계; 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적 으로 연결되는 도전성의 본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  12. 제11항에 있어서,
    상기 스터드 범프(stud bump)는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  13. 제11항에 있어서,
    상기 상대적으로 작은 직경을 가지는 와이어로서 상기 스터드 범프로서의 돌기가 적어도 상기 제2패드의 범위 내로부터 벗어나지 않게 허용하는 직경을 가지는 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  14. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    적어도 제2패드를 가지는 제1반도체 칩을 제공하는 단계;
    적어도 상기 제1패드에 비해 작은 크기의 제3패드를 가지는 제2반도체 칩을 상기 제1반도체 칩 상에 적층하는 단계;
    상기 제3패드 상에 도전성의 제1스터드 범프(stud bump)를 형성하는 단계;
    상기 제2패드 및 상기 제1패드를 전기적으로 연결하는 도전성의 제1본딩 와 이어를 형성하는 단계; 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 제1스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제1스터드 범프 상으로 연장되고 상기 제1스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제3패드에 전기적으로 연결되고 상기 제1본딩 와이어에 비해 긴 도전성의 제2본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  15. 제14항에 있어서,
    상기 제1스터드 범프는 상기 제2본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  16. 제14항에 있어서, 상기 제1본딩 와이어를 형성하기 이전에
    상기 제2패드 상에 상기 제1스터드 범프와 대등한 크기의 도전성의 제2스터드 범프를 형성하는 것을 특징으로 하는 와이어 본딩 방법.
  17. 제16항에 있어서,
    상기 제1본딩 와이어는 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제2스터드 범프 상으로 연장되고 상기 제2스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  18. 제17항에 있어서,
    상기 제1본딩 와이어로서 상기 제2본딩 와이어와 대등한 직경의 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  19. 제17항에 있어서,
    상기 제1본딩 와이어로서 상기 제2본딩 와이어 보다 작은 직경의 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  20. 적어도 제1패드를 가지는 캐리어(carrier)를 제공하는 단계;
    적어도 제2패드를 가지는 제1반도체 칩을 상기 캐리어 상에 부착하는 단계;
    적어도 상기 제1패드에 비해 작은 크기의 제3패드를 가지는 제2반도체 칩을 상기 캐리어 상에 부착하되 상기 제1패드와 상기 제2패드와의 이격 거리 보다 상기 제1패드와 상기 제3패의 이격 거리가 더 멀게 부착하는 단계;
    상기 제3패드 상에 도전성의 제1스터드 범프(stud bump)를 형성하는 단계;
    상기 제2패드 및 상기 제1패드를 전기적으로 연결하는 도전성의 제1본딩 와 이어를 형성하는 단계; 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 제1스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제1스터드 범프 상으로 연장되고 상기 제1스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제3패드에 전기적으로 연결되고 상기 제1본딩 와이어에 비해 긴 도전성의 제2본딩 와이어를 형성하는 단계를 포함하는 것을 특징으로 하는 와이어 본딩 방법.
  21. 제20항에 있어서,
    상기 제1스터드 범프는 상기 제2본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성되는 돌기로서 상기 제2패드 상에 부착되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  22. 제20항에 있어서, 상기 제1본딩 와이어를 형성하기 이전에
    상기 제2패드 상에 상기 제1스터드 범프와 대등한 크기의 도전성의 제2스터드 범프를 형성하는 것을 특징으로 하는 와이어 본딩 방법.
  23. 제22항에 있어서,
    상기 제1본딩 와이어는 상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 제2스터드 범프 상으로 연장되고 상기 제2스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적으로 연결되게 형성되는 것을 특징으로 하는 와이어 본딩 방법.
  24. 제23항에 있어서,
    상기 제1본딩 와이어로서 상기 제2본딩 와이어와 대등한 직경의 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  25. 제23항에 있어서,
    상기 제1본딩 와이어로서 상기 제2본딩 와이어 보다 작은 직경의 와이어를 사용하는 것을 특징으로 하는 와이어 본딩 방법.
  26. 적어도 제1패드를 가지는 캐리어(carrier);
    상기 제1패드에 비해 작은 크기의 제2패드를 가지는 반도체 칩;
    상기 제2패드 상에 형성된 도전성의 스터드 범프(stud bump); 및
    상기 제1패드 상에 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 상기 스터드 범프에 비해 큰 직경을 가지게 형성된 돌기를 통해 상기 제1패드에 전기적으로 연결되고 상기 돌기에서 상기 스터드 범프 상으로 연장되고 상기 스터드 범프에 스티치 본딩 형태(stitch bonding fashion)로 본딩되어 상기 제2패드에 전기적 으로 연결되는 도전성의 본딩 와이어를 포함하는 것을 특징으로 하는 와이어 본드 구조체.
  27. 제26항에 있어서,
    상기 스터드 범프는 상기 본딩 와이어에 비해 상대적으로 작은 직경을 가지는 와이어를 사용하여 볼 본딩 형태(ball bonding fashion)의 본딩에 의해 형성된 돌기인 것을 특징으로 하는 와이어 본드 구조체.
  28. 제27항에 있어서,
    상기 스터드 범프로서의 돌기는 상기 제1패드 상에 본딩된 상기 본딩 와이어의 돌기에 비해 작은 직경을 가지는 것을 특징으로 하는 와이어 본드 구조체.
KR1020040016414A 2004-03-11 2004-03-11 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체 KR100604840B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040016414A KR100604840B1 (ko) 2004-03-11 2004-03-11 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
US10/968,915 US7371675B2 (en) 2004-03-11 2004-10-21 Method and apparatus for bonding a wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040016414A KR100604840B1 (ko) 2004-03-11 2004-03-11 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체

Publications (2)

Publication Number Publication Date
KR20050091932A KR20050091932A (ko) 2005-09-16
KR100604840B1 true KR100604840B1 (ko) 2006-07-28

Family

ID=34918763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040016414A KR100604840B1 (ko) 2004-03-11 2004-03-11 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체

Country Status (2)

Country Link
US (1) US7371675B2 (ko)
KR (1) KR100604840B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101227228B1 (ko) * 2004-11-12 2013-01-28 스태츠 칩팩, 엘티디. 와이어 본드 배선
US7456505B2 (en) * 2005-07-29 2008-11-25 Infineon Technologies Ag Integrated circuit chip and integrated device
TWI327369B (en) * 2006-08-07 2010-07-11 Chipmos Technologies Inc Multichip stack package
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
TWI327359B (en) * 2007-02-13 2010-07-11 Advanced Semiconductor Eng Stacked semiconductor package
US8922028B2 (en) * 2007-02-13 2014-12-30 Advanced Semiconductor Engineering, Inc. Semiconductor package
TWI333689B (en) * 2007-02-13 2010-11-21 Advanced Semiconductor Eng Semiconductor package
TWI364802B (en) * 2007-09-14 2012-05-21 Chipmos Technologies Inc Method for fabricating multi-chip stacked package
US8008183B2 (en) * 2007-10-04 2011-08-30 Texas Instruments Incorporated Dual capillary IC wirebonding
US7977804B2 (en) * 2008-05-16 2011-07-12 Tektronix, Inc. Ball-bump bonded ribbon-wire interconnect
JP5972539B2 (ja) * 2011-08-10 2016-08-17 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR20130042210A (ko) * 2011-10-18 2013-04-26 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US8922005B2 (en) 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
JP6746978B2 (ja) * 2016-03-15 2020-08-26 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774199A (ja) * 1993-09-03 1995-03-17 Rohm Co Ltd 半導体装置
JP3662461B2 (ja) 1999-02-17 2005-06-22 シャープ株式会社 半導体装置、およびその製造方法
JP2001284388A (ja) 2000-03-30 2001-10-12 Murata Mfg Co Ltd ワイヤボンディング方法
US6787926B2 (en) * 2001-09-05 2004-09-07 Taiwan Semiconductor Manufacturing Co., Ltd Wire stitch bond on an integrated circuit bond pad and method of making the same
KR20030075860A (ko) 2002-03-21 2003-09-26 삼성전자주식회사 반도체 칩 적층 구조 및 적층 방법
US6791168B1 (en) * 2002-07-10 2004-09-14 Micron Technology, Inc. Semiconductor package with circuit side polymer layer and wafer level fabrication method
JP3965354B2 (ja) * 2002-11-26 2007-08-29 三菱電機株式会社 素子パッケージ及びその製造方法

Also Published As

Publication number Publication date
KR20050091932A (ko) 2005-09-16
US20050200009A1 (en) 2005-09-15
US7371675B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
US8134240B2 (en) Semiconductor device and manufacturing method for the same
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
US7176570B2 (en) Method for forming bump, semiconductor element having bumps and method of manufacturing the same, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
US7314818B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
KR100604840B1 (ko) 미세 피치 범프에의 리버스 와이어 본딩 방법 및 이에의한 와이어 본드 구조체
US9312213B2 (en) Bump structures having an extension
US20020125556A1 (en) Stacking structure of semiconductor chips and semiconductor package using it
KR20150041029A (ko) Bva 인터포저
US6921016B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic equipment
JP2004071947A (ja) 半導体装置
JP2010177456A (ja) 半導体デバイス
JP2008277751A (ja) 半導体装置の製造方法、および半導体装置
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
US20070182026A1 (en) Semiconductor device
KR102460014B1 (ko) 반도체 패키지
JP2007150144A (ja) 半導体装置およびその製造方法
US7224055B2 (en) Center pad type IC chip with jumpers, method of processing the same and multi chip package
KR100833187B1 (ko) 반도체 패키지의 와이어 본딩방법
JP2010087403A (ja) 半導体装置
JP4642047B2 (ja) 半導体装置
JP4007917B2 (ja) 半導体装置及びその製造方法
US8975758B2 (en) Semiconductor package having interposer with openings containing conductive layer
JP2005116916A (ja) 半導体装置及びその製造方法
KR20020016083A (ko) 반도체 패키지의 와이어 본딩방법
KR100388295B1 (ko) 와이어 본딩 구조 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee